


- (73) 특허권자
엘지디스플레이 주식회사
서울특별시 영등포구 여의대로 128(여의도동)
- (72) 발명자
박문기
경기도 파주시 한빛로 70, 520동 1603호 (야당동,
한빛마을5단지 캐슬&칸타빌)
- (74) 대리인
특허법인인벤스코

심사관 : 이옥우

대표도 - 도4



(56) 선행기술조사문헌

KR100943729 B1*

KR1020110101906 A*

US06057898 A

US06654084 B1

*는 심사관에 의하여 인용된 문헌

명세서

청구범위

청구항 1

서로 합착되며 표시영역과 비표시영역으로 정의된 하부기관과 상부기관;

상기 하부기관에 일 방향으로 형성된 게이트배선과, 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선;

상기 게이트배선과 데이터배선의 교차 지점에 형성된 박막트랜지스터;

상기 하부 기관의 화소 영역에 형성되고, 상기 박막트랜지스터와 전기적으로 연결되는 화소전극;

상기 화소전극과 박막트랜지스터를 포함한 하부 기관의 상기 비표시영역에 쉘패턴 삽입홈이 구비된 평탄화 막;

상기 상부기관 상에 형성된 블랙매트릭스;

상기 블랙매트릭스 사이의 상부기관에 형성된 칼라필터층;

상기 상부기관상에 형성되고, 상기 하부기관에 형성된 쉘패턴 삽입홈과 대응하는 공간부를 형성하는 격벽과, 상기 상부기관과 하부기관의 셀 갭을 유지해 주는 컬럼 스페이서;

상기 하부기관과 상부기관 사이에 개재되는 액정층; 및

상기 하부기관과 상부기관의 비표시영역에 위치하는 쉘패턴 삽입홈과 격벽 사이에 형성된 쉘패턴을 포함하여 구성되고,

상기 쉘패턴 삽입홈 내에 상기 쉘패턴 전체가 삽입되어 고정된, 액정표시장치.

청구항 2

제1항에 있어서, 상기 쉘패턴 삽입홈과 인접한 상기 평탄화 막에 다수의 퍼짐 방지홈들이 형성된 것을 특징으로 하는 액정표시장치.

청구항 3

제2항에 있어서, 상기 퍼짐 방지홈들과 쉘패턴 삽입홈은 비표시영역에 위치하는 상기 평탄화 막에 형성된 것을 특징으로 하는 액정표시장치.

청구항 4

제1항에 있어서, 상기 평탄화 막은 감광성을 가진 유기 절연물질 또는 무기 절연물질로 형성되는 것을 특징으로 하는 액정표시장치.

청구항 5

제1항에 있어서, 상기 격벽과 컬럼 스페이서는 동일한 물질인 것을 특징으로 하는 액정표시장치.

청구항 6

제3항에 있어서, 상기 격벽은 제1 격벽과 제2 격벽으로 구성되며, 상기 비표시영역에 형성되는 것을 특징으로 하는 액정표시장치.

청구항 7

제6항에 있어서, 상기 제1 격벽은 상기 비표시영역의 최외곽부와 상기 쉘패턴 사이에 형성되는 것을 특징으로 하는 액정표시장치.

청구항 8

제7항에 있어서, 상기 제2 격벽은 상기 썰패턴과 상기 컬럼 스페이서 사이에 형성되는 것을 특징으로 하는 액정 표시장치.

청구항 9

제6항에 있어서, 상기 제1 격벽과 상기 제2 격벽의 간격은 상기 썰패턴 삽입홈의 너비와 동일하게 형성된 것을 특징으로 하는 액정표시장치.

청구항 10

제2항에 있어서, 상기 퍼짐 방지홈은 상기 썰패턴 삽입홈보다 작은 것을 특징으로 하는 액정표시장치.

청구항 11

제10항에 있어서, 상기 퍼짐 방지홈은 복수 개인 것을 특징으로 하는 액정표시장치.

청구항 12

표시영역과 비표시영역으로 정의된 하부기관과 상부기관을 제공하는 단계;

상기 하부기관에 일 방향으로 게이트배선과, 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터배선을 각각 형성하는 단계;

상기 게이트배선과 데이터배선의 교차 지점에 박막트랜지스터를 형성하는 단계;

상기 하부 기관의 화소 영역에 상기 박막트랜지스터와 전기적으로 연결되는 화소전극을 형성하는 단계;

상기 화소전극과 박막트랜지스터를 포함한 하부 기관의 상기 비표시영역에 썰패턴 삽입홈을 구비한 평탄화 막을 형성하는 단계;

상기 상부기관상에 블랙매트릭스를 형성하는 단계;

상기 블랙매트릭스 사이의 상부기관에 칼라필터층을 형성하는 단계;

상기 상부기관상에 상기 하부기관에 형성된 썰패턴 삽입홈과 대응하는 공간부를 가지는 격벽과 컬럼 스페이서를 형성하는 단계;

상기 하부기관의 썰패턴 삽입홈과 격벽 사이에 상기 썰패턴 삽입홈과 상기 격벽 내에 썰패턴 전체가 삽입되어 고정되도록 형성하는 단계; 및

상기 하부기관과 상부기관 사이에 액정층을 형성하는 단계를 포함하여 구성되는 액정표시장치 제조방법.

청구항 13

제12항에 있어서, 상기 썰패턴 삽입홈과 인접한 상기 평탄화 막에 다수의 퍼짐 방지홈들이 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치 제조방법.

청구항 14

제13항에 있어서, 상기 퍼짐 방지홈들과 썰패턴 삽입홈은 상기 평탄화 막의 비표시영역에 형성되는 것을 특징으로 하는 액정표시장치 제조방법.

청구항 15

제13항에 있어서, 상기 퍼짐 방지홈들과 썰패턴 삽입홈은 동시에 형성되는 것을 특징으로 하는 액정표시장치 제조방법.

청구항 16

제12항에 있어서, 상기 평탄화 막은 감광성을 가진 유기 절연물질 또는 무기 절연물질로 형성되는 것을 특징으로 하는 액정표시장치 제조방법.

청구항 17

제13항에 있어서, 상기 퍼짐 방지홈과 셀패턴 삽입홈은 회절 마스크를 이용한 마스크 공정에 의해 형성되는 것을 특징으로 하는 액정표시장치 제조방법.

청구항 18

제12항에 있어서, 상기 격벽은 회절 마스크를 이용한 마스크 공정에 의해 형성되는 것을 특징으로 하는 액정표시장치 제조방법.

청구항 19

제14항에 있어서, 상기 격벽과 컬럼 스페이서는 동일한 물질로 이루어진 것을 특징으로 하는 액정표시장치 제조방법.

청구항 20

제14항에 있어서, 상기 격벽은 제1 격벽과 제2 격벽으로 구성되며, 상기 비표시영역에 형성되는 것을 특징으로 하는 액정표시장치 제조방법.

청구항 21

제20항에 있어서, 상기 제 1격벽은 상기 비표시영역의 최외곽부와 상기 셀패턴 사이에 형성되는 것을 특징으로 하는 액정표시장치 제조방법.

청구항 22

제21항에 있어서, 상기 제 2격벽은 상기 셀패턴과 상기 컬럼 스페이서 사이에 형성되는 것을 특징으로 하는 액정표시장치 제조방법.

청구항 23

제20항에 있어서, 상기 제1 격벽과 제2 격벽의 간격은 상기 셀패턴 삽입홈의 너비와 동일하게 형성된 것을 특징으로 하는 액정표시장치 제조방법.

청구항 24

제13항에 있어서, 상기 퍼짐 방지홈은 상기 셀패턴 삽입홈보다 작은 것을 특징으로 하는 액정표시장치 제조방법.

청구항 25

제24항에 있어서, 상기 퍼짐 방지홈은 복수 개인 것을 특징으로 하는 액정표시장치 제조방법.

발명의 설명

기술 분야

[0001] 본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로서, 보다 상세하게는 액정표시장치 및 그 제조방법에 관한 것이다.

배경 기술

[0002] 일반적으로 액정표시장치의 구동 원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.

[0003] 따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.

[0004] 현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동 행렬 액정표시장치(AM-LCD: Active Matrix LCD, 이하 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가

장 주목받고 있다.

- [0005] 상기 액정표시장치는 공통전극이 형성된 컬러필터 기관(즉, 상부기관)과 화소전극이 형성된 어레이 기관 (즉, 하부기관)과, 상부기관 및 하부기관 사이에 충전된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하지만, 상-하로 걸리는 전기장에 의한 액정 구동은 시야각 특성이 우수하지 못한 단점이 있다.
- [0006] 따라서, 상기의 단점을 극복하기 위해 새롭게 제안된 기술이 에프에프에스 (FFS) 방식에 의한 액정 구동방법인데, 이 에프에프에스(FFS) 방식에 의한 액정 구동방법은 시야각 특성이 우수한 장점을 가지고 있다.
- [0007] 이러한 장점을 지니고 있는 기존의 에프에프에스(FFS) 방식 액정표시장치에 대해 도 1을 참조하여 설명하면 다음과 같다.
- [0008] 도 1은 종래기술에 따른 에프에프에스(FFS) 방식 액정표시장치의 개략적인 평면도이다.
- [0009] 종래기술에 따른 에프에프에스(FFS) 방식 액정표시장치는, 도 1에 도시된 바와 같이, 서로 함착되며, 표시영역(AA)과 비표시영역(NA)이 각각 정의된 하부 기관 (11) 및 상부 기관(41)과; 상기 하부 기관(11)과 상부 기관(41) 사이에 개재되는 액정층(61)을 포함하여 구성된다.
- [0010] 여기서, 상기 하부 기관(11)에는 일 방향으로 연장되고 서로 평행하게 이격된 다수의 게이트 배선(미도시)과 이 게이트 배선(미도시)으로부터 수직방향으로 연장된 게이트전극(13)과; 상기 하부 기관(11) 위에 상기 게이트배선(미도시)과 교차하고, 이 교차하여 이루는 지역에 화소 영역을 정의하는 다수의 데이터배선(미도시)과; 상기 하부 기관(11) 위에 게이트 배선(미도시)과 데이터배선(미도시)의 교차지점에 마련되고, 상기 게이트 전극(13)과 액티브층(17) 및 소스전극 (21)/ 드레인 전극(23)을 포함하는 박막트랜지스터(T)이 형성되어 있다. 이때, 도면에는 도시하지 않았지만, 상기 게이트배선(미도시)과 데이터배선(미도시)의 각 일단에는 게이트패드(미도시)와 데이터패드(미도시)가 연장되어 형성되어 있으며, 이 게이트패드 와 데이터패드는 게이트패드 연결배선(미도시)과 데이터패드 연결배선(미도시)에 접속되어 있다.
- [0011] 또한, 상기 하부 기관(11) 위에는 상기 박막트랜지스터(T)와 전기적으로 연결되는 대면적의 화소전극(27)이 형성되어 있으며, 상기 화소전극(27)을 포함한 하부 기관(11) 위에는 유기 평탄화 막(29)이 형성되어 있다. 이때, 상기 화소전극(27)은 상기 박막트랜지스터(T)를 이루는 상기 드레인전극(23)과 전기적으로 연결되어 있다.
- [0012] 그리고, 상기 유기 평탄화 막(29) 위에는 상기 화소전극(27)과 대응하는 다수의 공통전극(31)이 형성되어 있으며, 상기 다수의 공통전극(31)을 포함한 유기 평탄화막(29) 상에는 하부 배향막(33)이 형성되어 있다.
- [0013] 한편, 상기 상부 기관(41)의 비표시영역(NA)을 포함한 각 화소영역(미도시) 사이에는 블랙매트릭스(43)가 형성되어 있으며, 상기 각 화소영역(미도시)에는 칼라필터층(45)이 형성되어 있다.
- [0014] 또한, 상기 칼라필터층(45)을 포함한 상부 기관(41) 전면에는 상부 배향막 (47)이 형성되어 있다.
- [0015] 또 한편, 상기 하부 기관(11)과 상부 기관(41)이 함착되어 이루는 비표시영역 (NA)의 외 주연에는 셀패턴(51)이 형성되어 두 기관(11, 41)을 함착하게 된다.
- [0016] 상기 구성에 따르면, 데이터 신호가 박막트랜지스터(T)를 거쳐 화소전극(27)에 공급되면, 공통전압이 공급된 공통전극(31)과 화소전극들(27) 사이에 프린지 필드(fringe field)를 형성하여 하부 기관(11)과 상부 기관(41) 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정분자들이 회전 정도에 따라 화소영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
- [0017] 도 2는 종래기술에 따른 액정표시장치의 함착시에 셀패턴이 비표시영역의 외측 및 내측 방향으로 퍼진 상태를 개략적으로 도시한 개략도이다.
- [0018] 종래기술에 따른 에프에프에스(FFS) 방식 액정표시장치에 따르면, 도 2에 도시된 바와 같이, 하부 기관(11)과 상부 기관(41)을 함착하기 위해, 상기 하부 기관 (11)과 상부 기관(41) 사이에 셀패턴(51)을 개재하는데, 이때 상기 셀패턴(51)이 비표시영역(NA)의 외측 방향으로 제1 폭(W1)만큼 퍼지게 되고, 상기 비표시영역 (NA)의 내측 방향으로로는 제2 폭(W2)만큼 퍼짐 현상이 나타나게 된다.
- [0019] 따라서, 기존에는 이러한 셀패턴의 폭의 퍼짐 공차와 배향막 퍼짐 공차를 고려하여, 셀패턴(51)에서 기관 끝까지의 거리를 일정 거리, 예를 들어 0.2 mm 이상 확보해야만 했다. 이는 도 2에서와 같이 셀패턴(51)이 퍼짐에 의해 셀 스크라이브 (scribe) 시에 미분리 불량을 방지하기 위함이다.

- [0020] 또한, 종래기술에서는 셀패턴(51)이 퍼짐으로 인해 하부 배향막(33) 및 상부 배향막(47)이 영역 밖으로 넘쳐서 셀패턴(51)과 오버랩됨으로써 접착력이 약해지는 문제가 발생하게 된다.
- [0021] 이상에서와 같이, 종래기술에 따른 에프에프에스(FFS) 방식 액정표시장치에 따르면, 비표시영역(NA)에 형성되는 셀패턴 폭의 퍼짐 및 배향막의 퍼짐이 제어가 어렵다.
- [0022] 또한, 종래기술에 따른 에프에프에스(FFS) 방식 액정표시장치에 따르면, 셀패턴의 퍼짐에 의해 마진(margin)이 작을 때에 셀 스크라이브(cell scribe) 공정에서 셀이 분리되지 않는 불량이 발생할 우려가 있다.
- [0023] 그리고, 종래기술은 셀패턴이 퍼짐으로 인해 하부 배향막 및 상부 배향막이 영역 밖으로 넘쳐서 셀패턴과 오버랩됨으로써 접착력이 약해지는 문제가 발생하게 된다.

발명의 내용

해결하려는 과제

- [0024] 이에 본 발명은 상기 종래기술의 문제점들을 해결하기 위한 것으로서, 에프에프에스(FFS) 방식 액정표시장치 제조시에, 하부기관의 비표시영역에 셀패턴 삽입홈을 형성하고, 상부기관에 셀패턴을 고정시키는 격벽을 형성함으로써, 셀패턴 및 배향막의 퍼짐을 억제하여 셀패턴의 퍼짐 폭에 대한 마진을 줄여 미세 셀패턴을 구현할 수 있는 액정표시장치 및 그 제조방법을 제공함에 있다.

과제의 해결 수단

- [0025] 상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 서로 합착되며 표시영역과 비표시영역으로 정의된 하부기관과 상부기관; 상기 하부기관에 일 방향으로 형성된 게이트배선과, 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터배선; 상기 게이트배선과 데이터배선의 교차 지점에 형성된 박막트랜지스터; 상기 하부 기관의 화소 영역에 형성되고, 상기 박막트랜지스터와 전기적으로 연결되는 화소전극; 상기 화소전극과 박막트랜지스터를 포함한 하부 기관 전면에 형성되고, 비표시영역에 셀패턴 삽입홈이 구비된 평탄화 막; 상기 상부기관상에 형성된 블랙매트릭스; 상기 블랙매트릭스 사이의 상부기관에 형성된 칼라필터층; 상기 상부기관상에 형성되고, 상기 하부기관에 형성된 셀패턴 삽입홈과 대응하는 공간부를 형성하는 격벽과, 상기 상부기관과 하부기관의 셀 갭을 유지해 주는 컬럼스페이서; 상기 하부기관과 상부기관 사이에 개재되는 액정층; 상기 하부기관과 상부기관의 비표시영역에 위치하는 셀패턴 삽입홈과 격벽 사이에 형성된 셀패턴;을 포함하여 구성되는 것을 특징으로 한다.
- [0026] 상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치 제조방법은, 표시영역과 비표시영역으로 정의된 하부기관과 상부기관을 제공하는 단계; 상기 하부기관에 일 방향으로 게이트배선과, 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터배선을 각각 형성하는 단계; 상기 게이트배선과 데이터배선의 교차 지점에 박막트랜지스터를 형성하는 단계; 상기 하부 기관의 화소 영역에 상기 박막트랜지스터와 전기적으로 연결되는 화소전극을 형성하는 단계; 상기 화소전극과 박막트랜지스터를 포함한 하부 기관 전면에 셀패턴 삽입홈을 구비한 평탄화막을 형성하는 단계; 상기 상부기관상에 블랙매트릭스를 형성하는 단계; 상기 블랙매트릭스 사이의 상부기관에 칼라필터층을 형성하는 단계; 상기 상부기관상에 상기 하부기관에 형성된 셀패턴 삽입홈과 대응하는 공간부를 가지는 격벽과 컬럼 스페이서를 형성하는 단계; 상기 하부기관의 셀패턴 삽입홈과 격벽 사이에 셀패턴을 형성하는 단계; 및 상기 하부기관과 상부기관 사이에 액정층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.

발명의 효과

- [0027] 본 발명에 따른 액정표시장치 및 그 제조방법에 따르면, 하부기관의 비표시영역에 위치하는 평탄화 막 부위에 셀패턴 삽입홈을 형성하고, 상부기관에는 상기 셀패턴 삽입홈에 대응하는 공간부를 형성하는 격벽을 형성하여, 셀패턴이 상기 셀패턴 삽입홈 및 격벽 내부에 형성된 상태로 고정되도록 함으로써, 셀패턴의 퍼짐 폭에 대한 마진을 줄일 수 있으며, 셀패턴 또는 배향막이 퍼져서 셀 외부로 나가는 것을 방지할 수 있다.
- [0028] 또한, 본 발명에 따른 액정표시장치 및 그 제조방법에 따르면, 평탄화 막에 셀패턴 삽입홈과 인접한 하부기관의 외측으로 다수의 퍼지 방지홈들이 추가로 형성됨으로써, 셀패턴 또는 배향막의 일부가 셀 외부로 퍼져나가는 것을 확실하게 방지할 수 있다.

도면의 간단한 설명

- [0029] 도 1은 종래기술에 따른 에프에프에스(FFS) 방식 액정표시장치의 개략적인 평면도이다.
- 도 2는 종래기술에 따른 에프에프에스(FFS) 방식 액정표시장치의 합착시에 셀패턴이 비표시영역의 외측 및 내측 방향으로 퍼진 상태를 개략적으로 확대 도시한 개략도이다.
- 도 3은 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치를 개략적으로 도시한 평면도이다.
- 도 4는 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치의 개략적인 단면도이다.
- 도 5는 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치의 하부기관과 상부기관의 합착시에 셀패턴이 셀패턴 삽입홈과 격벽에 의해 셀 외부로 퍼지지 않고 배치된 상태를 개략적으로 확대 도시한 개략도이다.
- 도 6a 내지 6r은 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치의 제조 공정 단면도들이다.

발명을 실시하기 위한 구체적인 내용

- [0030] 이하, 본 발명의 바람직한 실시 예에 따른 에프에프에스(FFS) 방식 액정표시장치에 대해 첨부된 도면을 참조하여 상세히 설명한다.
- [0031] 도 3은 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치를 개략적으로 도시한 평면도이다.
- [0032] 도 4는 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치의 개략적인 단면도이다.
- [0033] 본 발명에서는 에프에프에스(FFS) 방식 액정표시장치에 대해 실례로 들어 설명하고 있지만, 본 발명은 에프에프에스(FFS) 방식 액정표시장치에 한정되지 않고, 아이피에스(IPS; In-Plane Switching) 방식, 티엔(TN; Twisted Nematic) 방식을 포함한 다른 구동 방식들을 이용하는 액정표시장치 및 기타 다른 표시장치에도 적용 가능함을 밝혀 두기로 한다.
- [0034] 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치(100)는, 도 4에 도시된 바와 같이, 투명하고 절연 특성을 갖는 하부기관(101) 및 상부기관(141)과; 이들 기관(101, 141)의 외주변부에 형성되어 상기 하부기관(101) 및 상부기관(141)을 합착시켜 주는 셀패턴(161)과; 상기 기관(101, 141)들이 합착되어 이루는 공간부에 형성되는 액정층(171)을 포함하여 구성된다.
- [0035] 여기서, 상기 셀패턴(161)은 상기 하부기관(101)과 상부기관(141)이 합착되어 이루는 비표시영역(NA)에 배치되며, 상기 액정층(171)은 상기 하부기관(101)과 상부기관(141)이 합착되어 이루는 표시영역(AA)에 배치된다.
- [0036] 본 발명에 에프에프에스(FFS) 방식 액정표시장치(100)에 대해 보다 구체적으로 설명하면, 도 4에 도시된 바와 같이, 서로 합착되는 하부기관(101)과 상부기관(141)에 표시영역(AA)과 비표시영역(NA)이 정의되어 있다.
- [0037] 또한, 상기 하부기관(101)에는 일 방향으로 형성된 게이트배선(미도시)과, 상기 게이트 배선(미도시)과 교차하여 화소영역을 정의하는 데이터배선(미도시) 및 상기 게이트배선과 데이터배선의 교차 지점에 박막트랜지스터(T)가 형성되어 있다. 이때, 상기 박막트랜지스터(T)는 하부기관(101) 상에 형성된 게이트배선(미도시)으로부터 수직방향으로 연장된 게이트전극(103)과 이 게이트전극(103) 상부에 형성된 게이트절연막(105)과 액티브층 패턴(107a) 및 오믹콘택층 패턴(109a)과 함께 상기 액티브층 패턴(107a)의 채널영역만큼 서로 이격된 소스전극(113a) 및 드레인전극(113b)으로 이루어진다.
- [0038] 그리고, 상기 하부기관(101)의 화소 영역에는 상기 박막트랜지스터(T)와 전기적으로 연결되는 대면적의 화소전극(125)이 형성되어 있다. 이때, 상기 대면적의 화소전극(125)은 상기 하부기관(101), 즉 박막트랜지스터 기관의 화소영역 전면에서 상기 게이트배선(미도시)과 데이터배선(미도시)과 이격된 공간을 두고 배치되어 있다.
- [0039] 도 5는 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치의 하부기관과 상부기관의 합착시에 셀패턴이 셀패턴 삽입홈과 격벽에 의해 셀 외부로 퍼지지 않고 배치된 상태를 개략적으로 확대 도시한 개략도이다.
- [0040] 더욱이, 도 5에 도시된 바와 같이, 상기 평탄화 막(127) 중에서, 상기 하부기관(101)의 비표시영역(NA)에 위치하는 부위에는 셀패턴(161)이 삽입될 수 있도록 셀패턴 삽입홈(131a)이 형성되어 있으며, 이 셀패턴 삽입홈(131a)과 인접한 상기 평탄화 막(127)에는 다수의 퍼짐 방지홈(131b)들이 형성되어 있다. 이때, 상기 퍼짐 방지홈(131b)은 상기 셀패턴 삽입홈(131a)보다 작게 형성되어 있다. 또한, 상기 퍼짐 방지홈(131b)은 복수 개로 이루어져 있다. 한편, 상기 셀패턴 삽입홈(131a) 및 퍼짐 방지홈(131b)은 상기 평탄화 막(127) 이외에 패시베이션

막(119)에 형성될 수도 있다.

- [0041] 따라서, 상기 셀패턴 삽입홈(131a) 내에 셀패턴(161)이 삽입된 상태로 고정되기 때문에 1차적으로 셀패턴(161)이 비표시영역(NA)의 외측 또는 내측으로 퍼지는 것이 방지된다. 또한, 상기 다수의 퍼짐 방지홈 (131b)은 상기 비표시영역(NA)의 외측으로 셀패턴 (161)이나 하부 배향막(135)이 퍼지는 것을 2차적으로 방지하는 역할을 하게 된다.
- [0042] 또한, 상기 평탄화 막(127) 상에는 상기 화소전극(125)과 오버랩되는 다수의 분기된 공통전극(133)이 형성되어 있으며, 상기 공통전극(133)을 포함한 평탄화 막(127) 상에는 형성된 하부 배향막(135)이 형성되어 있다. 이때, 상기 다수의 분기된 공통전극(133)은 상기 평탄화 막(127)을 사이에 두고 서로 일정간격만큼 이격되게 배치되어 있다. 상기 공통전극(133)은 상기 화소영역에 배치된 대면적의 화소전극(125)과 오버랩되어 있으며, 상기 공통전극(133)은 상기 데이터배선(미도시)과 오버랩되어 있다.
- [0043] 따라서, 상기 다수의 공통전극(133)으로는 액정 구동을 위한 기준 전압, 즉 공통전압을 각 화소에 공급한다. 상기 공통전극(133)은 각 화소 영역에서 평탄화 막(127)을 사이에 두고 상기 대면적의 화소전극(125)과 중첩되어 프린지 필드 (fringe field)를 형성하게 된다.
- [0044] 한편, 상기 상부기관 (141) 상에는 블랙매트릭스(143)가 형성되어 있으며, 상기 블랙매트릭스(143) 사이의 상부기관(141)에는 칼라필터층(145)이 형성되어 있다. 이때, 상기 블랙매트릭스(BM; black matrix)(143)는, 화소영역을 제외한 지역으로 광이 투과되는 것을 차단시켜 주는 역할을 담당한다.
- [0045] 또한, 상기 칼라필터층(145)은 적색(Red), 녹색(Green), 청색(Blue) 색상의 칼라필터층들을 포함한다. 이때, 상기 적색(Red), 녹색(Green), 청색(Blue) 색상의 칼라필터층(145)들 사이의 상부기관(141)에는 상기 블랙매트릭스(143)이 배치되어 있다.
- [0046] 여기서, 상기 상부기관(141)과 하부기관(101)의 합착시에, 상기 블랙매트릭스 (143)는 상기 하부기관(101)의 화소영역을 제외한 지역, 예를 들어 비표시영역 (NA), 박막트랜지스터(T), 게이트배선(미도시) 및 데이터배선(미도시) 상부와 오버랩되게 배치된다.
- [0047] 또한, 상기 칼라필터층(145)을 포함한 상부기관(141) 상에는 상부 배향막(147)이 형성되어 있으며, 상기 상부기관(141)의 상부 배향막(147) 상에는 상기 하부기관 (101)과의 셀 갭을 유지하기 위한 컬럼 스페이서(149a)와 함께, 상기 하부기관 (101)에 형성된 셀패턴 삽입홈(131a)과 대응하는 공간부를 가지는 격벽(149b)이 형성되어 있다. 이때, 상기 격벽(149b)은 상기 내부 및 외부에 두 개가 형성되어 이들 사이에 셀패턴(161)이 삽입되게 된다. 또한, 상기 격벽(149b)은 셀패턴 삽입홈 (131a)보다 넓은 크기로 형성되어 있다.
- [0048] 특히, 상기 격벽(149b)은 제1 격벽과 제2 격벽으로 구성되며, 상기 비표시영역에 형성된다. 이때, 상기 제 1격벽은 상기 비표시영역(NA)의 최외곽부와 상기 셀패턴 (161) 사이에 형성된다. 또한, 상기 제 2격벽은 상기 셀패턴(161)과 상기 컬럼 스페이서(149a) 사이에 형성된다. 그리고, 상기 제1 격벽과 제2 격벽의 간격은 상기 셀패턴 삽입홈(131a)의 너비와 동일하게 형성된다.
- [0049] 한편, 상기 상부기관(141)과 하부기관(101) 사이에는 셀 갭을 유지해 주는 컬럼스페이서(149a)가 형성되어 있으며, 상기 하부기관(101)과 상부기관(141)의 비표시영역(NA)에 위치하는 셀패턴 삽입홈(131a)과 격벽(149b) 사이에는 셀패턴(161)이 형성되어 있다.
- [0050] 또한, 상기 하부기관(101)과 상부기관(141) 사이에는 액정층(171)이 형성되어 있다.
- [0051] 이렇게 하여, 상기 박막트랜지스터(T)를 통해 화소전극(125)에 데이터 신호가 공급되면, 공통전압이 공급된 공통전극(133)과 화소전극(125) 사이에 프린지 필드 (fringe field)가 형성되어, 하부기관(101)과 상부기관(141) 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전하게 됨으로써, 액정분자들이 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
- [0052] 따라서, 본 발명에 따른 액정표시장치에 따르면, 하부기관의 비표시영역에 위치하는 평탄화 막 부위에 셀패턴 삽입홈을 형성하고, 상부기관에는 상기 셀패턴 삽입홈에 대응하는 공간부를 형성하는 격벽을 형성하여, 셀패턴이 상기 셀패턴 삽입홈 및 격벽 내부에 형성된 상태로 고정되도록 함으로써, 셀패턴의 퍼짐 폭에 대한 마진을 줄일 수 있으며, 셀패턴 또는 배향막이 퍼져서 셀 외부로 나가는 것을 방지할 수 있다.
- [0053] 또한, 본 발명에 따른 액정표시장치 및 그 제조방법에 따르면, 평탄화 막에 셀패턴 삽입홈과 인접한 하부기관의 외측으로 다수의 퍼지 방지홈들이 추가로 형성됨으로써, 셀패턴 또는 배향막의 일부가 셀 외부로 퍼져나가는 것

을 확실하게 방지할 수 있다.

- [0054] 한편, 상기 구성으로 이루어지는 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치 제조방법에 대해 도 6a 내지 도 6r을 참조하여 설명하면 다음과 같다.
- [0055] 도 6a 내지 6r은 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치의 제조 공정 단면도이다.
- [0056] 도면에는 도시하지 않았지만, 투명한 하부기관(101) 상에 스위칭 영역을 포함하는 다수의 화소영역이 정의하고, 상기 하부기관(101) 상에 제1 금속층(미도시)을 스퍼터링 방법에 의해 차례로 증착한다. 이때, 상기 제1 금속층(미도시)으로는, 알루미늄(Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬 (Cr), 티타늄(Ti), 몰리브덴(MoW), 몰리타늄 (MoTi), 구리/몰리타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나를 사용한다.
- [0057] 그 다음, 도면에는 도시하지 않았지만, 상기 제1 금속층(미도시)을 마스크(미도시)를 이용한 노광 및 현상공정을 거쳐 선택적으로 패터닝하여, 게이트 배선(미도시)과 이 게이트 배선(미도시)으로부터 연장된 게이트전극(103)을 형성한다. 이때, 상기 게이트 배선(미도시) 형성시에, 도면에는 도시하지 않았지만, 게이트패드 (미도시) 및 데이터패드(미도시)도 동시에 형성한다.
- [0058] 이어서, 도 6b에 도시된 바와 같이, 상기 게이트전극(103)을 포함한 하부기관 (101) 전면에 질화실리콘(SiNx) 또는 실리콘산화막(SiO₂)으로 이루어진 게이트절연막(105)을 형성하고, 상기 게이트절연막(105) 상에 비정질실리콘 층(a-Si:H)(107)과 불순물이 포함된 비정질실리콘층(n+ 또는 p+)(109) 및 제2 금속층(113)을 차례로 적층한다.
- [0059] 이때, 상기 비정질실리콘 층(a-Si:H)(107)과 불순물이 포함된 비정질실리콘층 (n+ 또는 p+) (109)은 화학기상 증착법(CVD; Chemical Vapor Deposition method)으로 증착하고, 상기 제2 금속층(113)은 스퍼터링 방법으로 증착한다.
- [0060] 여기서는, 상기 증착 방법으로 화학기상 증착법, 스퍼터링 방법에 대해서만 기재하고 있지만, 필요에 따라서는 기타 다른 증착 방법을 사용할 수도 있다. 또한, 상기 금속층(113)으로는, 알루미늄 (Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 몰리브덴 (MoW), 몰리타늄 (MoTi), 구리/몰리타늄(Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나를 사용한다.
- [0061] 그 다음, 도 6c에 도시된 바와 같이, 상기 금속층(113) 상부에 투과율이 높은 포토레지스트(photo-resist)를 도포하여 감광막(119)을 형성한다.
- [0062] 이어서, 광차단부(117a)와 반투과부(117b) 및 투과부(117c)로 이루어진 제1 회절마스크(117)를 이용하여 상기 감광막(115)에 노광 공정을 진행한다.
- [0063] 이때, 상기 회절마스크(117)의 광차단부(117a)는 데이터배선, 소스전극 및 드레인전극 형성 지역과 오버랩되는 상기 감광막(115) 상측에 위치하며, 상기 제1 회절마스크(117)의 반투과부(117b)는 박막트랜지스터의 채널 형성 지역과 대응하는 상기 감광막(115) 상측에 위치한다. 한편, 상기 제1 회절마스크(117) 대신에 광의 회절 효과를 이용하는 마스크, 예를 들어 하프톤 마스크(Half-ton mask) 또는 기타 다른 회절 마스크를 사용할 수도 있다.
- [0064] 이어서, 도 6d에 도시된 바와 같이, 상기 노광 공정을 진행한 다음 현상공정을 통해 상기 감광막(115)을 식각하여 데이터배선, 소스전극 및 드레인전극 형성지역과 대응하는 제1 패터부(115a)와 채널 형성지역과 대응하는 제2 패터부(115b)를 형성한다.
- [0065] 이때, 상기 제1 패터부(115a)는 광이 투과되지 않은 상태이기 때문에 감광막 (115) 두께를 그대로 유지하고 있지만, 상기 제2 패터부(115b)는 광의 일부가 투과되므로 일정 두께만큼 제거된다. 즉, 상기 제2 패터부(115b)는 상기 제1 패터부 (115a)에 비해 얇은 두께를 갖는다.
- [0066] 그 다음, 도 6e에 도시된 바와 같이, 상기 제1 패터부(115a)와 제2 패터부 (115b)를 마스크로 상기 제2 금속층 (113), 불순물이 포함된 비정질실리콘층(109) 및 비정질실리콘층(107)을 순차적으로 패터닝하여 상기 게이트배선(미도시)과 수직으로 교차하는 데이터배선(미도시)와 함께, 상기 게이트전극(103)에 대응하는 게이트절연막 (105) 상부에 액티브층 패터(107a)과 오믹콘택층 패터(109a)을 형성한다.
- [0067] 이어서, 도 6f에 도시된 바와 같이, 에칭(ashing) 공정을 통해 상기 소스전극 및 드레인전극 형성지역과 대응하는 제1 패터부(115a)의 일부 두께와 함께 상기 채널 형성지역과 대응하는 제2 패터부(115b) 전체를 제거한다.

이때, 상기 채널영역 상부에 오버랩되는 제2 금속층(113) 상면이 외부로 노출된다.

- [0068] 그 다음, 도 6g에 도시된 바와 같이, 상기 두께 일부가 제거된 제1 패터부(115a)를 식각 마스크로 상기 제2 금속층(113)의 노출된 부분을 식각하여 서로 이격된 소스전극(113a) 및 드레인전극(113b)을 각각 형성한다. 이때, 상기 채널영역 상부에 있는 오믹콘택층 패터(115a) 부위가 외부로 노출된다.
- [0069] 이어서, 추가 식각 공정을 진행하여, 상기 소스전극(113a) 및 드레인전극(113b) 사이에 노출된 오믹콘택층(109a) 부분을 식각하여 서로 이격시킨다. 이때, 상기 식각된 오믹콘택층(109a) 하부에 있는 액티브층 패터(107a)에는 채널(channel)이 형성된다.
- [0070] 그 다음, 도 6h에 도시된 바와 같이, 상기 감광막의 제1 패터부(115a) 전체를 제거한 다음, 하부기판(101) 전면 에 무기 절연물질 또는 유기 절연물질을 증착하여 패시베이션막(passivation(119)을 형성하고, 이어 상기 패시베이션막(119) 상부에 투과율이 높은 포토레지스트(photo-resist)를 도포하여 제2 감광막(121)을 형성한다.
- [0071] 이어서, 도 6i에 도시된 바와 같이, 노광마스크(미도시)를 이용한 포토리소그라피 공정기술에 의해 노광공정 및 현상공정을 차례로 실시하여 상기 제2 감광막(121)을 식각 함으로써 제2 감광막패터(121a)을 형성한다.
- [0072] 그 다음, 제2 감광막패터(121a)을 식각 마스크로 상기 패시베이션막(119)과 그 하부의 게이트절연막(105)을 차례로 식각하여 상기 드레인전극(113b)을 노출시키는 드레인 콘택홀(123)을 형성한다. 이때, 상기 드레인 콘택홀(123) 형성시에, 도면에는 도시하지 않았지만, 상기 게이트패드(미도시) 및 데이터패드(미도시)를 노출시키는 게이트패드 콘택홀(미도시)과 데이터패드(미도시)를 노출시키는 데이터패드 콘택홀(미도시)도 동시에 형성된다.
- [0073] 이어서, 도면에는 도시하지 않았지만, 상기 제2 감광막패터(121a)을 제거하고, 상기 드레인 콘택홀(123)을 포함한 패시베이션막(119) 상부에 제1 투명 도전물질층(미도시)을 DC 마그네트론 스퍼터링법(magnetron sputtering)으로 증착한다. 이때, 상기 제1 투명 도전물질층(미도시)으로는 ITO (Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 투명한 물질 그룹 중에서 선택된 어느 하나를 사용한다.
- [0074] 그 다음, 도면에는 도시하지 않았지만, 상기 제1 투명 도전물질층(미도시) 상부에 투과율이 높은 포토레지스트(photo-resist)를 도포하여 제3 감광막(미도시)을 형성한다.
- [0075] 이어서, 도면에는 도시하지 않았지만, 노광 마스크(미도시)를 이용한 포토리소그라피 공정기술에 의해 노광공정 및 현상공정을 실시하여 상기 제3 감광막(미도시)을 제거함으로써 제3 감광막패터(미도시)을 형성한다.
- [0076] 그 다음, 도 6j에 도시된 바와 같이, 상기 제3 감광막패터(미도시)을 식각 마스크로 상기 제1 투명 도전물질층(미도시)을 식각하여, 상기 드레인 콘택홀(123)을 통해 상기 드레인전극(113b)과 전기적으로 연결되는 대면적의 화소전극(125)을 형성한다.
- [0077] 이어서, 도면에는 도시하지 않았지만, 상기 제3 감광막패터(미도시)을 제거하고, 상기 화소전극(125)을 포함한 패시베이션막(119) 상에 유기 절연물질로 이루어진 평탄화 막(127)을 형성한다. 이때, 상기 평탄화 막(127)으로는 절연물질, 예를 들어 산화실리콘(SiO_2)과 질화 실리콘(SiN_x)을 포함하는 무기절연물질 중에서 어느 하나 또는 감광성을 가진 포토 아크릴(Photo-Acyl)을 포함하는 유기 절연물질 중에서 어느 하나를 선택하여 사용한다. 본 발명에서는 감광성을 가진 유기 절연물질을 이용하여 평탄화 막(127)을 형성하는 경우를 실례로 들어 설명한다.
- [0078] 그 다음, 광차단부(129a)와 반투과부(129b)로 이루어진 제2 회절마스크(129)를 이용하여 상기 평탄화 막(127)에 노광 공정을 진행한다.
- [0079] 이때, 상기 제2 회절마스크(129)의 광차단부(129a)는 다수의 화소영역이 있는 표시영역(AA)의 상기 평탄화 막(127) 상측에 위치하며, 상기 제2 회절마스크(129)의 반투과부(129b)는 셀패터가 삽입되는 셀패터 삽입홈 형성 지역과 퍼짐 방지홈 형성지역과 대응하는 상기 평탄화 막(127) 상측에 위치한다. 한편, 상기 제2 회절마스크(129) 대신에 광의 회절 효과를 이용하는 마스크, 예를 들어 하프톤 마스크(Half-ton mask) 또는 기타 다른 회절 마스크를 사용할 수도 있다. 또한, 상기 평탄화 막(127)은 감광성을 갖고 있기 때문에, 노광 공정시에 별도의 포토레지스트와 같은 물질층을 형성하지 않아도 된다.
- [0080] 이어서, 도 6l에 도시된 바와 같이, 상기 제2 회절마스크(129)를 이용한 노광 공정을 진행한 다음 현상공정을 통해 상기 평탄화막(127)의 노광된 부위를 제거하여 상기 평탄화 막(127)에 셀패터 삽입홈(131a)과 퍼짐 방지홈(131b)을 형성한다. 이때, 상기 평탄화 막(127) 중에서, 상기 하부기판(101)의 비표시영역(NA)에 위치하는 부

위에는 셀패턴(161)이 삽입될 수 있도록 셀패턴 삽입홈(131a)이 형성되며, 이 셀패턴 삽입홈(131a)과 인접한 상기 평탄화 막(127)에는 다수의 퍼짐 방지홈(131b)들이 형성된다. 상기 퍼짐 방지홈(131b)은 상기 셀패턴 삽입홈(131a)보다 작게 형성되어 있다. 또한, 상기 퍼짐 방지홈(131b)은 복수 개로 이루어져 있다. 한편, 상기 셀패턴 삽입홈(131a) 및 퍼짐 방지홈(131b)은 상기 평탄화 막(127) 이외에 앞서 형성되는 패시베이션막(119)에 형성될 수도 있다.

[0081] 따라서, 상기 셀패턴 삽입홈(131a) 내에는 셀패턴 (161)이 삽입된 상태로 고정되기 때문에 1차적으로 셀패턴 (161)이 비표시영역(NA)의 외측 또는 내측으로 퍼지는 것이 방지된다. 또한, 상기 다수의 퍼짐 방지홈 (131b)은 상기 비표시영역 (NA)의 외측으로 셀패턴(161)이나 하부 배향막(135)이 퍼지는 것을 2차적으로 방지하는 역할을 하게 된다.

[0082] 그 다음, 도면에는 도시하지 않았지만, 상기 평탄화 막(127) 상에 제2 투명 도전물질층(미도시)을 DC 마그네트론 스퍼터링법(magnetron sputtering)으로 증착한다. 이때, 상기 제2 투명 도전물질층(미도시)으로는 ITO (Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 투명한 물질 그룹 중에서 선택된 어느 하나를 사용한다.

[0083] 이어서, 도면에는 도시하지 않았지만, 상기 제2 투명 도전물질층(미도시) 상부에 투과율이 높은 포토레지스트(photo-resist)를 도포하여 제4 감광막(미도시)을 형성한다.

[0084] 그 다음, 도면에는 도시하지 않았지만, 노광 마스크(미도시)를 이용한 포토리소그래피 공정기술에 의해 노광공정 및 현상공정을 실시하여 상기 제4 감광막(미도시)을 제거함으로써 제4 감광막패턴(미도시)을 형성한다.

[0085] 이어서, 도 6m에 도시된 바와 같이, 상기 제4 감광막패턴(미도시)을 식각 마스크로 상기 제2 투명 도전물질층(미도시)을 식각하여, 상기 대면적의 화소전극 (125)와 대응하는 다수의 분기된 공통전극(133)을 형성한다.

[0086] 이후에, 다수의 공통전극(133)을 포함한 평탄화 막(127) 전면에 하부 배향막(135)을 형성함으로써, 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 박막트랜지스터 어레이 기판 제조공정을 완료하게 된다.

[0087] 한편, 도 6n에 도시된 바와 같이, 상기 하부기판(101)과 서로 이격되어 합착되는 상부기판(141) 상에 화소영역을 제외한 지역으로 광이 투과되는 것을 차단시켜 주기 위해 블랙매트릭스(BM; black matrix) (143)를 형성한다.

[0088] 이어서, 도 6o에 도시된 바와 같이, 상기 상부기판(141)의 화소영역에 적색 (Red), 녹색(Green), 청색(Blue) 색상의 칼라필터층(145)을 형성한다. 이때, 상기 적색(Red), 녹색 (Green), 청색(Blue) 색상의 칼라필터층들(145) 사이의 칼라필터 기판(141)에는 상기 블랙매트릭스(143)가 위치한다.

[0089] 이때, 상기 블랙매트릭스(143)는, 상기 상부기판(141)과 하부기판(101)의 합착시에, 상기 하부기판(101)의 화소영역을 제외한 지역, 예를 들어 비표시영역 (NA), 박막트랜지스터(T), 게이트배선(미도시) 및 데이터배선(미도시) 상부와 오버랩되게 배치한다.

[0090] 그 다음, 상기 칼라필터층(145)을 포함한 상부기판(141) 상에 액정을 일정한 방향으로 배열시켜 주기 위해 상부 배향막(147)을 형성함으로써 컬러필터 어레이기판을 제조하는 공정을 완료한다.

[0091] 이후에, 도 6p에 도시된 바와 같이, 상기 상부 배향막(147) 상에 감광성 물질층 (149)을 도포한다.

[0092] 이어서, 광차단부(151a)와 반투과부(151b) 및 투과부(151c)로 이루어진 제3 회절마스크(151)를 이용하여 상기 감광성 물질층(149)에 노광 공정을 진행한다. 이때, 상기 제3 회절마스크(151)의 광차단부(151a)는 칼럼 스페이서 형성지역과 대응하는 감광성 물질층(149) 상측에 위치하며, 상기 반투과부(151b)는 셀패턴 고정용 격벽 형성 지역과 대응하는 상기 감광성 물질층(149) 상측에 위치한다.

[0093] 한편, 상기 제3 회절마스크(151) 대신에 광의 회절 효과를 이용하는 마스크, 예를 들어 하프톤 마스크 (Half-ton mask) 또는 기타 다른 회절 마스크를 사용할 수도 있다. 또한, 상기 감광성 물질층(149)은 감광성을 갖고 있기 때문에, 노광 공정시에 별도의 포토레지스트와 같은 물질층을 형성하지 않아도 된다.

[0094] 그 다음, 도 6q에 도시된 바와 같이, 상기 제3 회절마스크(151)를 이용한 노광 공정을 진행한 다음 현상공정을 통해 상기 감광성 물질층(149)의 노광된 부위를 제거하여 칼럼 스페이서(149a)와 함께 셀패턴(미도시, 도 6r의 부호 161 참조)이 안착되어 고정되도록 하는 격벽(149b)을 형성한다. 이때, 상기 격벽(149b)은 상기 내부 및 외부에 두 개가 형성되어 이들 사이에 셀패턴(161)이 삽입되게 된다. 또한, 상기 격벽(149b)은 셀패턴 삽입홈(131a)보다 넓은 크기로 형성되어 있다. 그리고, 상기 칼럼 스페이서(149a)와 격벽(149b)은 동일한 물질로 이루어

어저 있다.


- [0095] 특히, 상기 격벽(149b)은 제1 격벽과 제2 격벽으로 구성되며, 상기 비표시영역에 형성된다. 이때, 상기 제 1격벽은 상기 비표시영역(NA)의 최외곽부와 상기 셀패턴 (161) 사이에 형성된다. 또한, 상기 제 2격벽은 상기 셀패턴(161)과 상기 컬럼 스페이스(149a) 사이에 형성된다. 그리고, 상기 제1 격벽과 제2 격벽의 간격은 상기 셀패턴 삽입홈(131a)의 너비와 동일하게 형성된다.
- [0096] 따라서, 후속 공정에서 형성되는 셀패턴(161)이 상기 격벽(149b) 내의 공간부에 배치됨으로 인해 상기 셀패턴 (161)이 비표시영역(NA)의 외측 또는 내측으로 퍼지는 것이 방지된다.
- [0097] 이후에, 도 6r에 도시된 바와 같이, 상기 하부기관(101)과 상부기관(141)을 합착시키기 위해, 상기 하부기관 (101)과 상부기관(141)의 비표시영역(NA)에 위치하는 셀패턴 삽입홈(131a)과 격벽(149b) 사이에 셀패턴(161)을 형성한다.
- [0098] 최종적으로, 상기 하부기관(101)과 상부기관(141) 사이에 액정층(171)을 형성함으로써 본 발명에 따른 에프에프 에스(FFS) 방식 액정표시장치(100)를 제조하는 공정을 완료하게 된다.
- [0099] 따라서, 본 발명에 따른 액정표시장치 및 그 제조방법에 따르면, 하부기관의 비표시영역에 위치하는 평탄화 막 부위에 셀패턴 삽입홈을 형성하고, 상부기관에는 상기 셀패턴 삽입홈에 대응하는 공간부를 형성하는 격벽을 형성하여, 셀패턴이 상기 셀패턴 삽입홈 및 격벽 내부에 형성된 상태로 고정되도록 함으로써, 셀패턴의 퍼짐 폭에 대한 마진을 줄일 수 있으며, 셀패턴 또는 배향막이 퍼져서 셀 외부로 나가는 것을 방지할 수 있다.
- [0100] 또한, 본 발명에 따른 액정표시장치 및 그 제조방법에 따르면, 평탄화 막에 셀패턴 삽입홈과 인접한 하부기관의 외측으로 다수의 퍼지 방지홈들이 추가로 형성됨으로써, 셀패턴 또는 배향막의 일부가 셀 외부로 퍼져나가는 것을 확실하게 방지할 수 있다.
- [0101] 이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다.
- [0102] 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

부호의 설명


- [0103]
- | | |
|-----------------|----------------|
| 101: 하부기관 | 103: 게이트전극 |
| 105: 게이트 절연막 | 107a: 액티브층 패턴 |
| 109a: 오믹 콘택층 패턴 | 113a: 소스 전극 |
| 113b: 드레인 전극 | 117: 제1 회절마스크 |
| 119: 패시베이션막 | 123: 드레인 콘택홀 |
| 125: 화소전극 | 127: 평탄화 막 |
| 129: 제2 회절 마스크 | 131a: 셀패턴 삽입홈 |
| 131b: 퍼짐 방지홈 | 133: 공통전극 |
| 135: 하부 배향막 | 141: 상부기관 |
| 143: 블랙 매트릭스 | 145: 칼라필터층 |
| 147: 상부 배향막 | 149a: 컬럼 스페이스 |
| 149b: 격벽 | 151: 제3 회절 마스크 |
| 161: 셀패턴 | 171: 액정층 |

도면


도면1




도면2




도면3




도면4




도면5




도면6a




도면6b




도면6c




도면6d




도면6e




도면6f




도면6g




도면6h




도면6i




도면6j




도면6k




도면6l




도면6m




도면6n




도면6o




도면6p



도면6q



도면6r



本公开涉及一种液晶显示装置及其制造方法。该装置包括在下部基板上形成的薄膜晶体管，在下部基板上形成的像素电极，在下部基板的整个表面上形成的平坦化层，在上部基板上形成的黑底，在其上形成的滤色器层。上部基板，形成在上部基板上并形成与密封图案插入槽相对应的空间的隔壁，介于下部基板和上部基板之间的液晶层，以及位于位于上方的密封图案插入槽之间的密封图案。下基板和上基板的非显示区域以及分隔壁。

