



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2014년10월30일
(11) 등록번호 10-1455776
(24) 등록일자 2014년10월22일

- (51) 국제특허분류(Int. Cl.)
G09G 3/36 (2006.01) G02F 1/1343 (2006.01)
- (21) 출원번호 10-2011-7030599
- (22) 출원일자(국제) 2011년04월18일
심사청구일자 2011년12월21일
- (85) 번역문제출일자 2011년12월21일
- (65) 공개번호 10-2012-0016147
- (43) 공개일자 2012년02월22일
- (86) 국제출원번호 PCT/CN2011/072939
- (87) 국제공개번호 WO 2011/127841
국제공개일자 2011년10월20일
- (30) 우선권주장
201010152188.3 2010년04월16일 중국(CN)
- (56) 선행기술조사문헌
KR1020050018749 A*
US20070176905 A1*
*는 심사관에 의하여 인용된 문헌
- (73) 특허권자
베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
중국 베이징 100176 비디에이 시환중로 8호
- (72) 발명자
쉐 하일린
중국 베이징 100176 비디에이 시환중로 8호
쑤 유보
중국 베이징 100176 비디에이 시환중로 8호
(뒷면에 계속)
- (74) 대리인
리엔목특허법인

전체 청구항 수 : 총 15 항


심사관 : 안지현

(54) 발명의 명칭 공통전극 구동방법과 회로 및 액정 디스플레이

(57) 요약

공통전극 구동방법으로서, 어레이 기관 상의 각 화소열의 저장전극라인에 인가되는 제1 공통전극 신호와 상기 어레이 기관 상의 각 화소열 중의 화소전극과 함께 액정 커패시터를 형성하는 공통전극에 인가되는 제2 공통전극 신호를 생성하며, 상기 제1 공통전극 신호의 점핑 시퀀스를 상응하는 화소열의 각 게이트전극의 게이트전극신호의 점핑 시퀀스와 상반되도록 하는 단계를 포함한다. 상기 방법은 또한 각 화소열에 상기 제1 공통전극 신호를 입력하고, 상기 공통전극에 상기 제2 공통전극 신호를 입력하는 단계를 더 포함한다.

대표도 - 도2



(72) 발명자

리 쉰

중국 베이징 100176 비디에이 시환중로 8호

잔 홍밍

중국 베이징 100176 비디에이 시환중로 8호

장 지동

중국 베이징 100176 비디에이 시환중로 8호

특허청구의 범위

청구항 1

어레이 기판 상의 각 화소열의 저장전극라인에 인가되는 제1 공통전극 신호와 상기 어레이 기판 상의 각 화소열 중의 화소전극과 함께 액정 커패시터를 형성하는 공통전극에 인가되는 제2 공통전극 신호를 생성하고, 상기 제1 공통전극신호의 점핑 시퀀스를 상응하는 화소열의 게이트전극에 인가되는 게이트전극 신호의 점핑 시퀀스와 상반되도록 하는 단계와;

각 화소열에 상기 제1 공통전극 신호를 입력하고, 상기 공통전극에 상기 제2 공통전극 신호를 입력하는 단계를 포함하는 것을 특징으로 하는 공통전극 구동방법.

청구항 2

제 1항에 있어서,

상기 제1 공통전극 신호가 점핑되기 전후에 일으키는 저장 커패시터 상의 전하변화량의 절대값은 상기 게이트전극 신호가 점핑되기 전후에 일으키는, 상기 저장 커패시터와 직렬 연결되는 기생 커패시터 상의 전하변화량의 절대값과 같으면서 이들의 변화방향이 상반되는 것을 특징으로 하는 공통전극 구동방법.

청구항 3

제 2항에 있어서,

상기 저장 커패시터는 상기 화소전극과 상기 저장전극라인이 서로 중첩되는 구조로서, 상기 제1 공통전극신호의

$$\frac{C_{gd} \times (V_{gh} - V_{gl})}{C_{st}}$$

높은 레벨과 낮은 레벨의 차이값은 $\frac{C_{gd} \times (V_{gh} - V_{gl})}{C_{st}}$ 와 같으며, 그 중 C_{gd} 는 상기 저장 커패시터와 직렬 연결되는 기생 커패시터의 커패시터값이고, C_{st} 는 상기 저장 커패시터의 커패시터값이며, V_{gh} 와 V_{gl} 은 각각 게이트전극의 턴온 전압과 턴오프 전압인 것을 특징으로 하는 공통전극 구동방법.

청구항 4

제 2항에 있어서,

상기 저장 커패시터는 상기 화소전극과 상기 저장전극라인이 서로 중첩되는 구조로서, 상기 제1 공통전극신호의

$$\frac{C_{gd} \times (V_{gh} - V_{gl})}{C_{st1}}$$

높은 레벨과 낮은 레벨의 차이값은 $\frac{C_{gd} \times (V_{gh} - V_{gl})}{C_{st1}}$ 와 같으며, 그 중 C_{gd} 는 상기 저장 커패시터와 직렬 연결되는 기생 커패시터의 커패시터값이고, C_{st1} 은 상기 저장 커패시터 중 저장전극라인 상에 있는 커패시터 부분의 커패시터값이며, V_{gh} 와 V_{gl} 은 각각 게이트전극의 턴온 전압과 턴오프 전압인 것을 특징으로 하는 공통전극 구동방법.

청구항 5

제 1항에 있어서,

상기 공통전극은 상기 어레이 기판과 마주보도록 결합되는 컬러필터 기판에 형성되거나 또는 상기 어레이 기판에 형성되는 것을 특징으로 하는 공통전극 구동방법.

청구항 6

어레이 기판 상의 각 화소열의 저장전극라인에 인가되는 제1 공통전극 신호와 상기 어레이 기판 상의 각 화소열 중의 화소전극과 함께 액정 커패시터를 형성하는 공통전극에 인가되는 제2 공통전극 신호를 생성하고, 상기 제1 공통전극 신호의 점핑 시퀀스를 상응하는 화소열의 게이트전극에 인가되는 게이트전극 신호의 점핑 시퀀스와 상반되도록 하기 위한 구동신호 생성회로와;

상기 제1 공통전극 신호를 각각 각 화소열로 출력하고, 상기 제2 공통전극 신호를 상기 공통전극으로 출력하기 위한 공통전극 신호 출력단을 포함하는 것을 특징으로 하는 공통전극 구동회로.

청구항 7

제 6항에 있어서,

상기 제1 공통전극 신호가 점핑되기 전후에 일으키는 저장 커패시티 상의 전하변화량의 절대값은 상기 게이트전극 신호가 점핑되기 전후에 일으키는, 상기 저장 커패시티와 직렬 연결되는 기생 커패시티 상의 전하변화량의 절대값과 같으면서 이들의 변화방향이 상반되는 것을 특징으로 하는 공통전극 구동회로.

청구항 8

제 7항에 있어서,

상기 저장 커패시티는 상기 화소전극과 상기 저장전극라인이 서로 중첩되는 구조로서, 상기 구동신호 생성회로

가 생성한 상기 제1 공통전극 신호의 높은 레벨과 낮은 레벨의 차이값은 $\frac{C_{gd} \times (V_{gh} - V_{gl})}{C_{st}}$ 와 같으며, 그 중 C_{gd} 는 상기 저장 커패시티와 직렬 연결되는 기생 커패시티의 커패시티값이고, C_{st} 는 상기 저장 커패시티의 커패시티값이며, V_{gh} 와 V_{gl} 은 각각 게이트전극의 턴온 전압과 턴오프 전압인 것을 특징으로 하는 공통전극 구동회로.

청구항 9

제 7항에 있어서,

상기 저장 커패시티는 상기 화소전극과 상기 저장전극라인이 서로 중첩되는 구조로서, 상기 구동신호 생성회로

가 생성한 상기 제1 공통전극 신호의 높은 레벨과 낮은 레벨의 차이값은 $\frac{C_{gd} \times (V_{gh} - V_{gl})}{C_{st1}}$ 와 같으며, 그 중 C_{gd} 는 상기 저장 커패시티와 직렬 연결되는 기생 커패시티의 커패시티값이고, C_{st1} 은 상기 저장 커패시티 중 저장전극라인 상에 있는 커패시티 부분의 커패시티값이며, V_{gh} 와 V_{gl} 은 각각 게이트전극의 턴온 전압과 턴오프 전압인 것을 특징으로 하는 공통전극 구동회로.

청구항 10

제 6항에 있어서,

상기 구동신호 생성회로는

상기 제2 공통전극 신호를 생성하기 위한 제1 구동신호 생성유닛과;

점핑 시퀀스신호를 생성하고, 상기 점핑 시퀀스신호를 상기 제1 구동신호 생성유닛이 생성한 상기 제2 공통전극 신호에 중첩하여 상기 제1 공통전극 신호를 생성하기 위한 제2 구동신호 생성유닛을 포함하는 것을 특징으로 하는 공통전극구동회로.

청구항 11

어레이 기관과 컬러필터 기관이 마주보도록 결합되어 구성되고, 그 사이에 액정층이 충전되는 액정패널; 및

상기 액정패널을 구동하기 위한 것으로서, 게이트전극 구동기, 데이터 구동기 및 공통전극 구동기가 구비되는 구동기를 포함하며,

그 중, 상기 공통전극 구동기는 상기 어레이 기관 상의 각 화소열의 저장전극라인에 인가되는 제1 공통전극 신호와 상기 어레이 기관 상의 각 화소열 중의 화소전극과 함께 액정 커패시티를 형성하는 공통전극에 인가되는 제2 공통전극 신호를 생성하고, 생성된 제1 공통전극 신호를 각각 각 화소열에 입력하고, 생성된 제2 공통전극 신호를 상기 공통전극에 입력하기 것으로서,

상기 제1 공통전극신호의 점핑 시퀀스는 상응하는 화소열의 게이트전극에 인가되는 게이트전극 신호의 점핑 시퀀스와 상반되는 것을 특징으로 하는 액정 디스플레이.

청구항 12

제 11항에 있어서,

상기 제1 공통전극 신호가 점핑되기 전후에 일으키는 저장 커패시티 상의 전하변화량의 절대값은 상기 게이트전극 신호가 점핑되기 전후에 일으키는, 상기 저장 커패시티와 직렬 연결되는 기생 커패시티 상의 전하변화량의 절대값과 같으면서 이들의 변화방향이 상반되는 것을 특징으로 하는 액정 디스플레이.

청구항 13

제 12항에 있어서,

상기 저장 커패시티는 상기 화소전극과 상기 저장전극라인이 서로 중첩되는 구조로서, 상기 제1 공통전극신호의 $\frac{C_{gd} \times (V_{gh} - V_{gl})}{C_{st}}$ 높은 레벨과 낮은 레벨의 차이값은 C_{st} 와 같으며, 그 중 C_{gd} 는 상기 저장 커패시티와 직렬 연결되는 기생 커패시티의 커패시티값이고, C_{st} 는 상기 저장 커패시티의 커패시티값이며, V_{gh} 와 V_{gl} 은 각각 게이트전극의 턴온 전압과 턴오프 전압인 것을 특징으로 하는 액정 디스플레이.

청구항 14

제 12항에 있어서,

상기 저장 커패시티는 상기 화소전극과 상기 저장전극라인이 서로 중첩되는 구조로서, 상기 제1 공통전극신호의 $\frac{C_{gd} \times (V_{gh} - V_{gl})}{C_{st1}}$ 높은 레벨과 낮은 레벨의 차이값은 C_{st1} 와 같으며, 그 중 C_{gd} 는 상기 저장 커패시티와 직렬 연결되는 기생 커패시티의 커패시티값이고, C_{st1} 은 상기 저장 커패시티 중 저장전극라인 상에 있는 커패시티 부분의 커패시티값이며, V_{gh} 와 V_{gl} 은 각각 게이트전극의 턴온 전압과 턴오프 전압인 것을 특징으로 하는 액정 디스플레이.

청구항 15

제 11항에 있어서,

상기 공통전극은 상기 컬러필터 기판에 형성되거나 또는 상기 어레이 기판에 형성되는 것을 특징으로 하는 액정 디스플레이.

명세서

기술분야

[0001] 본 발명은 일종의 공통전극 구동방법, 공통전극 구동회로 및 액정 디스플레이에 관한 것이다.

배경기술

[0002] 액정 디스플레이는 현재 상용되는 평판 디스플레이로서, 그 중 박막 트랜지스터 액정 디스플레이(Thin Film Transistor Liquid Crystal Display, 약칭 TFT-LCD)는 액정 디스플레이 중의 주류 제품이다.

[0003] 종래 기술에서, 액정 디스플레이는 어레이 기판과 컬러필터 기판을 포함한다. 어레이 기판은 매트릭스 형식으로 배열되는 다수의 화소로 구성되고, 각 화소마다 화소전극 및 화소전극과 접속되어 스위치소자의 역할을 하는 박막 트랜지스터(TFT)가 구비되며, 화소전극은 어레이 기판 또는 컬러필터 기판에 위치한 공통전극과 함께 액정 커패시터를 형성하여 액정재료에 전기장을 인가하며, 이밖에 화소전극은 또한 어레이 기판에 형성된 저장 전극과 함께 저장 커패시터를 형성하여 액정 커패시터를 보충할 수도 있다.

[0004] 도 1은 종래 기술의 액정 디스플레이 중의 단위 화소의 등가회로 원리도이다. 도 1에 도시된 바와 같이, TFT-LCD 작업 시, 어레이 기판에 먼저 게이트라인(Gn)과 연결되는 게이트전극(g)에 게이트전극 통전 전압을 인가한 후, TFT를 턴온시켜 데이터라인(Dm)상의 디스플레이 이미지신호의 데이터전압을 소스전극(s)을 통해 드레인전극(d)으로 인가한다. 드레인전극(d)을 화소전극(p)과 연결하면, 상기 데이터전압은 드레인전극(d)을 통해 화소전극(p)에 인가되어 화소전극 전압을 형성하며, 그 중 C_n 은 저장전극라인이다. 컬러필터 기판에 공통전극층을 설치하고, 화소전극(p)상의 화소전극 전압과 공통전극층 상의 공통전극 전압(V_0)사이의 전압차로 액정 커패시티(C_{lc})를 형성한 후, 액정 커패시티(C_{lc})를 액정분자에 인가하여 액정분자에 비틀림을 발생시킨다. 게이트전극

(g)과 드레인전극(d) 사이에 기생 커패시티(Cgd)가 형성되기 때문에, 게이트라인(Gn)이 통전되거나 또는 차단될 때의 전압의 격렬한 파동이 상기 기생 커패시티(Cgd)를 통해 화소전극(p)에 인가되어, 화소전극 전압에 킥백(kickback) 전압(ΔV_p)이 발생되도록 함으로써, 화소전극 전압의 정확성에 영향을 주어 화면의 깜빡임을 초래한다.

발명의 내용

해결하려는 과제

[0005] 본 발명이 해결하려는 과제는 종래 기술의 문제점을 해결하기 위한 것으로서, 각 화소전극에 킥백 전압(ΔV_p)이 발생되지 않도록 함으로써, 화소전극 전압의 정확성을 보장하고 화면의 깜빡임을 방지할 수 있는 공통전극 구동 방법, 공통전극 구동회로, 및 액정 디스플레이를 제공하는 것이다.

과제의 해결 수단

[0006] 본 발명의 실시예에서는 어레이 기관의 각 화소열의 저장전극라인에 인가되는 제1 공통전극 신호와 상기 어레이 기관 상의 각 화소열 중의 화소전극과 함께 액정 커패시티를 형성하는 공통전극에 인가되는 제2 공통전극 신호를 생성하여, 상기 제1 공통전극 신호의 점핑 시퀀스를 상응하는 화소열의 각 게이트전극에 인가되는 게이트전극 신호의 점핑 시퀀스와 상반되도록 하는 단계와; 각 화소열에 상기 제1 공통전극 신호를 입력함과 아울러 상기 공통전극에 상기 제2 공통전극 신호를 입력하는 단계를 포함하는 일종의 공통전극 구동방법을 제공한다.

[0007] 본 발명의 다른 일 실시예에서는 어레이 기관 상의 각 화소열의 저장전극라인에 인가되는 제1 공통전극 신호와, 상기 어레이기관 상의 각 화소열 중의 화소전극과 함께 액정 커패시티를 형성하는 공통전극에 인가되는 제2 공통전극 신호를 생성하여, 상기 제1 공통전극 신호의 점핑 시퀀스를 상응하는 화소열의 게이트전극 신호의 점핑 시퀀스와 상반되도록 하기 위한 구동신호 생성회로와; 상기 제1 공통전극 신호를 각각 각 화소열로 출력하고, 상기 제2 공통전극 신호를 상기 공통전극으로 출력하기 위한 공통전극 신호 출력단을 포함하는 일종의 공통전극 구동회로를 제공한다.

[0008] 본 발명의 또 다른 일 실시예에서는 어레이 기관과 컬러필터 기관이 마주보도록 결합되어 구성되어 그 사이에 액정층이 충전되는 액정패널과, 상기 액정패널을 구동시키기 위하여 게이트전극 구동기, 데이터 구동기, 및 어레이 기관 상의 각 화소열의 저장전극라인에 인가되는 제1 공통전극 신호와 상기 어레이 기관 상의 각 화소열 중의 화소전극과 함께 액정 커패시티를 형성하는 공통전극에 인가되는 제2 공통전극신호를 생성하여, 상기 제1 공통전극 신호의 점핑 시퀀스가 상응하는 화소열의 게이트전극 신호의 점핑 시퀀스와 상반되도록 하며, 생성된 제1 공통전극 신호를 각 화소열로 각각 입력하고, 생성된 제2 공통전극 신호를 상기 공통전극에 입력하기 위한 공통전극 구동기를 구비하는 구동기를 포함하는 일종의 액정 디스플레이를 제공한다.

발명의 효과

[0009] 본 발명에 따르면, 어레이 기관 상의 각 화소열에 필요한 제1 공통전극 신호와 컬러필터 상의 상기 제2 공통전극 신호를 각각 생성한 후에는, 구동회로로 제1 공통전극 신호를 각 화소열에 대응되게 입력시키고, 제2 공통전극 신호를 각 화소열에 입력시킬 수 있으며, 생성된 제1 공통전극 신호를 각 화소열에 입력하여 각 화소전극에 킥백 전압(ΔV_p)이 발생되지 않도록 함으로써, 화소전극 전압의 정확성을 보장하고 화면의 깜빡임을 방지할 수 있다.

도면의 간단한 설명

[0010] 도 1은 종래기술의 액정 디스플레이 중 단위화소의 등가회로 원리도이다.

도 2는 본 발명인 공통전극 구동방법의 제1 실시예 중 제1 공통전극 신호와 게이트전극 신호의 시퀀스 관계도이다.

도 3은 본 발명인 공통전극 구동회로의 제1 실시예 구조도이다.

도 4는 본 발명인 공통전극 구동회로의 제2 실시예 구조도이다.

도 5는 본 발명인 액정 디스플레이의 제1 실시예 구조도이다.

발명을 실시하기 위한 구체적인 내용

- [0011] 본 발명의 실시예의 목적, 기술방안과 장점이 더욱 명확해지도록, 이하 본 발명의 실시예 중의 첨부도면을 결합하여, 본 발명의 실시예 중의 기술방안을 분명하고도 완전하게 설명하고자 한다. 물론, 상기 묘사되는 실시예는 본 발명의 일부 실시예일뿐 실시예의 전부는 아니다. 본 발명 중의 실시예를 바탕으로, 본 분야의 당업자가 창조적인 노동을 하지 않았다는 전제 하에 획득된 모든 기타 실시예는 모두 본 발명의 보호범위에 속한다.
- [0012] 본 발명인 공통전극 구동방법의 제1 실시예는 다음 단계를 포함한다:
- [0013] 단계 201: 어레이 기관 상의 각 화소열의 제1공통전극 신호와 컬러기관 상의 제2 공통전극 신호를 생성하는 단계로서, 상기 제1 공통전극 신호의 점핑시퀀스(jumping sequence)는 상응하는 화소열의 게이트전극 신호의 점핑시퀀스와 상반되고, 또한 상기 제1 공통전극 신호가 점핑되기 전후로 일으키는 저장 커패시티 상의 전하 변화량의 절대값은 상기 게이트신호가 점핑되기 전후로 일으키는 기생 커패시티 상의 전하 변화량의 절대값과 같으면서 이들의 변화방향은 상반된다. 제1 공통전극 신호가 어레이 기관 상에서 화소전극과 함께 상기 저장 커패시티를 형성하는, 저장 공통전극라인이라고도 칭할 수 있는 저장전극라인에 인가되고, 그 위에 공통전극 신호가 인가된다.
- [0014] 화소전극 상에서 킥백전압(ΔV_p)을 발생시키는 근원은 화소의 스위치소자 역할을 하는 TFT 중 게이트전극과 드레인전극 사이가 중첩되면서 기생 커패시티(C_{gd})가 존재하게 되는데 기인한다. 게이트라인에 턴오프 전압신호를 입력할 때, 상기 기생 커패시티(C_{gd})에 저장된 전하(Q_{gd})에 변화가 발생하는데, 이때 화소전극과 공통전극 사이에 형성되는 액정 커패시티(C_{lc}), 화소전극과 저장전극라인 사이에 중첩되면서 형성되는 저장 커패시티(C_{st})와 기생 커패시티(C_{gd})에 저장된 전하의 합이 일정하게 유지되기 때문에, 기생 커패시티(C_{gd})에 저장된 전하(Q_{gd})의 변화는 전체 화소전극 상의 전하분포에 변화를 일으킬 수 있고, 나아가 화소전극에 인가된 전압에 변화를 일으켜, 화소전극에 킥백전압(ΔV_p)이 발생된다. 연구에서, 킥백 전압 $\Delta V_p = C_{gd}(V_{gh} - V_{gl}) / (C_{gd} + C_{lc} + C_{st})$ 로 밝혀졌으며, 여기서 V_{gh} 는 게이트전극의 턴온 전압이고, V_{gl} 은 게이트전극의 턴오프 전압이다. 액정 커패시티는 액정을 편향시켜 디스플레이하기 위한 것으로서, 공통전극은 화소전극과 함께 어레이 기관에 형성되거나(즉 수평전기장형 LCD, 예를 들어 IPS 또는 FFS형 LCD) 또는 어레이 기관과 대치되는 컬러필터 기관에 형성(즉 수직전기장형 LCD, 예를 들어 TN형 LCD)될 수 있는데, 본 실시예 중 공통전극은 컬러필터 기관에 형성된다. 저장 커패시티는 액정 커패시티를 보충하기 위한 것으로서, 액정 커패시티가 안정적으로 작동하여 디스플레이될 수 있게 한다. TFT의 드레인전극은 화소전극과 연결되어 TFT가 턴온될 때 TFT의 소스전극과 연결되는 데이터라인 상의 데이터신호를 화소전극으로 전송하기 위한 것이다. TFT는 보텀게이트형(bottom gate type), 탑게이트형(top gate type) 또는 이들의 결합일 수 있으며, 게이트전극과 드레인전극은 게이트 절연층과 반도체층에 이격되어 형성된다.
- [0015] 도 2는 본 발명인 공통전극 구동방법의 제1 실시예 중 제1 공통전극 신호와 게이트전극 신호의 시퀀스 관계도이다. 도 2에 도시된 바와 같이, 동일한 화소열에 대응되면서 저장전극 라인에 인가되는 제1 공통전극 신호(V_{com})와 게이트전극 신호(Gate)는 그 점핑 시퀀스 관계가 상반되며, 즉 게이트전극 신호가 높은 레벨일 때, 제1 공통전극 신호는 낮은 레벨이며, 게이트전극 신호가 낮은 레벨일 때, 제1 공통전극 신호는 높은 레벨이다. 다시 말해, 게이트라인이 턴온될 때, 저장전극라인은 턴오프되며, 게이트라인이 턴오프될 때, 저장전극라인이 턴온된다.
- [0016] 발명자는 화소전극에 킥백 전압이 발생되는 메커니즘에 대하여 심층 분석과 연구를 진행하여 게이트라인 신호에 턴오프 전압을 인가했을 때, 액정 커패시티(C_{lc}), 저장 커패시티(C_{st}), 기생 커패시티(C_{gd})에 저장되는 전하의 총량이 턴오프 전후로 동일하다는 것을 발견하였다.
- [0017] 턴오프 전, 기생 커패시티(C_{gd})에 저장된 전하량은:
- [0018] $Q_{gd1} = C_{gd}(V_{p1} - V_{gh})$ 이고;
- [0019] 턴오프 후, 기생 커패시티(C_{gd})에 저장된 전하량은:
- [0020] $Q_{gd2} = C_{gd}(V_{p2} - V_{gl})$ 이며;
- [0021] 턴오프 전후의 기생 커패시티(C_{gd})에 저장된 전하의 변화량(ΔQ_{gd})은:
- [0022] $\Delta Q_{gd} = Q_{gd2} - Q_{gd1}$
- [0023] $= C_{gd}[(V_{p2} - V_{gl}) - (V_{p1} - V_{gh})]$
- [0024] $= C_{gd}(\Delta V_p + V_{gh} - V_{gl})$ 로서;

- [0025] 여기서, V_{p1} 은 TFT 턴오프 전의 화소전극 전압이고, V_{p2} 는 TFT 턴오프 후의 화소전극 전압이며, 또한 $\Delta V_p = V_{p2} - V_{p1}$ 이다.
- [0026] 상기 저장전극라인에 턴온 전압을 인가했을 때, 턴온 전의 저장 커패시티(C_{st})에 저장된 전하량은:
- [0027] $Q_{st1} = C_{st}(V_{p1} - V_{cl})$ 이고;
- [0028] 턴온 후 저장 커패시티(C_{st})에 저장된 전하량은:
- [0029] $Q_{st2} = C_{st}(V_{p2} - V_{ch})$ 이며;
- [0030] 턴온 전후 저장 커패시티(C_{st})에 저장된 전하량의 변화량(ΔQ_{st})은:
- [0031] $\Delta Q_{st} = Q_{st2} - Q_{st1}$
- [0032] $= C_{st}[(V_{p2} - V_{ch}) - (V_{p1} - V_{cl})]$
- [0033] $= C_{st}(\Delta V_p + V_{cl} - V_{ch})$ 로써;
- [0034] 여기서, V_{ch} 는 저장전극라인 시동 전압이고, V_{cl} 은 저장전극라인 턴오프 전압이다.
- [0035] 본 실시예에서, 제1 공통전극 신호의 점핑 시퀀스가 상응하는 화소열의 게이트전극 신호의 점핑 시퀀스와 상반되고, 또한 상기 제1 공통전극 신호가 점핑되기 전후로 일으키는 저장 커패시티 상의 전하 변화량의 절대값이 상기 게이트전극 신호가 점핑되기 전후로 일으키는 기생 커패시티 상의 전하 변화량의 절대값과 같으면서 이들의 변화방향이 상반되기 때문에, 다시 말해 본 실시예에서 생성되는 제1 공통전극 신호가 $\Delta Q_{gd} = \Delta Q_{st}$ 가 되도록 할 수 있으며, 이때 액정 커패시티(C_{lc}), 저장 커패시티(C_{st})와 기생 커패시티(C_{gd})에 저장된 전하의 합이 일정하게 유지되기 때문에, $\Delta Q_{lc} + \Delta Q_{gd} + \Delta Q_{st} = 0$ 이라는 식이 생기고, 따라서 $\Delta Q_{lc} = 0$ 이 된다. 여기서 ΔQ_{lc} 는 게이트전극이 턴오프되기 전후의 액정 커패시티(C_{lc})의 전하 변화량으로, $\Delta Q_{lc} = C_{lc}(V_{p2} - V_{p1})$ 이다. 액정 커패시티(C_{lc})가 일정한 값이기 때문에, 즉 $V_{p2} = V_{p1}$, $\Delta V_p = V_{p2} - V_{p1} = 0$ 이며, 즉 화소 전압은 게이트전극이 턴오프되기 전후로 변화가 발생하지 않는다. 실질적으로 TFT가 턴오프되기 전후 그 기생 커패시티(C_{gd})에 저장된 전하의 변화량(ΔQ_{gd})은 저장전극라인 신호가 턴온되기 전후에 저장 커패시티(C_{st})에 저장된 전하의 변화량(ΔQ_{st}) 크기와 같으나, 단 변화방향은 상반됨으로써 두 커패시티에 저장된 전하의 총 변화량은 0이 되면서, 두 커패시티에 저장된 전하의 변화량이 서로 상쇄된다. 따라서 화소전극 상의 전하 변화량이 0이므로, 화소전극의 킥백 전압(ΔV_p)은 0이다. 그런데 본 분야의 기술자라면 알 수 있듯이, 설령 기생 커패시티(C_{gd})에 저장된 전하의 변화량(ΔQ_{gd})이 저장 커패시티(C_{st})에 저장된 전하의 변화량(ΔQ_{st})과 완전히 같지 않더라도, 상기 실시예는 화소 전압의 게이트전극 턴오프 전후의 킥백 전압(ΔV_p)을 감소시키는 역할도 할 수 있으며, 따라서 액정 디스플레이의 디스플레이 품질을 개선할 수 있다.
- [0036] 본 실시예는 종래 기술로 생성되는 어레이 기판 및 컬러필터 기판에 입력되는 일정한 공통전극 신호의 기초 위에 하나의 점핑 시퀀스 신호를 중첩함으로써 어레이 기판에 입력되는 제1 공통전극 신호를 생성할 수 있으며, 컬러필터 기판에 입력되는 제2 공통전극 신호는 여전히 원래의 일정한 공통전극 신호라는 점을 설명해줄 필요가 있다.
- [0037] 단계 202: 각 화소열에 상기 제1 공통전극 신호를 입력하고, 상기 컬러필터 기판에 상기 제2 공통전극 신호를 입력하는 단계이다.
- [0038] 어레이 기판 상의 각 화소열에 필요한 제1 공통전극 신호와 컬러필터 상의 상기 제2 공통전극 신호를 각각 생성한 후에는, 구동회로로 제1 공통전극 신호를 각 화소열에 대응되게 입력시키고, 제2 공통전극 신호를 각 화소열에 입력시킬 수 있다. 본 실시예에서는 단계 201에서 생성된 제1 공통전극 신호를 각 화소열에 입력하여 각 화소전극에 킥백 전압(ΔV_p)이 발생되지 않도록 함으로써, 화소전극 전압의 정확성을 보장하고 화면의 깜빡임을 방지할 수 있다.
- [0039] 본 실시예는 각 화소열에 입력된 제1 공통전극 신호의 점핑 시퀀스를 상응하는 화소열의 게이트전극 신호의 점핑 시퀀스와 상반되도록 설계하고, 상기 제1 공통전극 신호가 점핑 전후에 일으키는 저장 커패시티 상의 전하 변화량의 절대값을 상기 게이트전극 신호가 점핑 전후에 일으키는 기생 커패시티 상의 전하 변화량의 절대값과 같으나, 변화방향은 상반되도록 함으로써, 기생 커패시티와 저장 커패시티 상의 전하의 변화가 서로 상쇄되도록 하면, 화소전극 상의 전하변화량이 0이 되며, 따라서 화소전극의 킥백 전압이 0이되어 화소전극 전압의 정확성을 보장하고, 화면의 깜빡임을 방지할 수 있다.

- [0040] 본 발명인 공통전극 구동방법의 제2 실시예에서, 저장 커패시티(Cst)는 저장전극라인(Cst On Common)상의 구조일 수 있다. 즉 저장 커패시티가 화소전극과 저장전극라인을 통해 서로 중첩되게 형성된다. 이밖에, 화소전극과 함께 액정 커패시티를 형성하는 공통전극은 어레이 기판과 서로 대치되는 컬러필터 기판에 형성된다. 본 실시예의 방법은 다음 단계를 포함할 수 있다:
- [0041] 단계 401: 어레이 기판 상의 각 화소열의 제1 공통전극 신호와 컬러필터 기판 상의 제2 공통전극 신호를 생성하는 단계로서, 상기 제1 공통전극 신호의 점핑 시퀀스는 상응하는 화소열의 게이트전극 신호의 점핑 시퀀스와 상반되고, 상기 제1 공통전극 신호의 높은 레벨과 낮은 레벨의 차이값은 $\frac{C_{gd} \times (V_{gh} - V_{gl})}{C_{st}}$ 와 같다. 여기서, C_{gd} 는 상기 기생 커패시티의 커패시티값이고, C_{st} 는 상기 저장 커패시티의 커패시티값이며, V_{gh} 와 V_{gl} 은 각각 게이트전극의 턴온 전압과 턴오프 전압이다.
- [0042] 본 실시예에서는 제1 공통전극 신호가 점핑되기 전후에 일으키는 저장 커패시티 상의 전하 변화량을 상기 게이트전극 신호가 점핑되기 전후에 일으키는 기생 커패시티 상의 전하변화량과 같도록 하기 위하여, 제1 공통전극 신호의 높은 레벨과 낮은 레벨의 차이값을 $\frac{C_{gd} \times (V_{gh} - V_{gl})}{C_{st}}$ 과 같도록 설계하였다.
- [0043] 구체적으로, 게이트전극 신호가 턴오프되기 전후, 다시 말해 저장전극라인이 점핑되기 전후, 액정 커패시티(C_{lc}), 저장커패시티(C_{st})와 기생 커패시티(C_{gd})에 저장된 전하의 합은 일정하게 유지되어, 즉 $Q_{p1} = Q_{p2}$ 이며, 그 중 Q_{p1} 은 게이트전극 신호가 점핑되기 전 세 개의 커패시티에 저장된 전하의 값이고, Q_{p2} 는 게이트전극 신호가 점핑된 후 세 개의 커패시티에 저장된 전하의 합이다.
- [0044] 여기서, $Q_{p1} = Q_{lc1} + Q_{st1} + Q_{gd1}$
- [0045] $= C_{lc}(V_{p1} - V_0) + C_{st}(V_{p1} - V_{cl}) + C_{gd}(V_{p1} - V_{gh});$
- [0046] $Q_{p2} = Q_{lc2} + Q_{st2} + Q_{gd2}$
- [0047] $= C_{lc}(V_{p2} - V_0) + C_{st}(V_{p2} - V_{ch}) + C_{gd}(V_{p2} - V_{gl});$
- [0048] 따라서, $C_{lc}(V_{p1} - V_0) + C_{st}(V_{p1} - V_{cl}) + C_{gd}(V_{p2} - V_{gl});$
- [0049] $= C_{lc}(V_{p2} - V_0) + C_{st}(V_{p2} - V_{ch}) + C_{gd}(V_{p2} - V_{gl});$
- [0050] 즉, $C_{lc}(V_{p2} - V_{p1}) + C_{st}(V_{p2} - V_{p1} + V_{cl} - V_{ch}) + C_{gd}(V_{p2} - V_{p1} + V_{gh} - V_{gl}) = 0$
- [0051] 다시 말해, $(C_{lc} + C_{st} + C_{gd})(V_{p2} - V_{p1}) + C_{st}(V_{cl} - V_{ch}) + C_{gd}(V_{gh} - V_{gl}) = 0$
- [0052] $(V_{ch} - V_{cl}) = C_{gd}(V_{gh} - V_{gl}) / C_{st}$ 이므로;
- [0053] 따라서, $(C_{lc} + C_{st} + C_{gd})(V_{p2} - V_{p1}) = 0$ 이며;
- [0054] $(C_{lc} + C_{st} + C_{gd}) \neq 0$ 이므로;
- [0055] 즉, $V_{p2} - V_{p1} = 0$, 다시 말해 $\Delta V_p = 0$ 이다.
- [0056] 단계 402: 각 화소열에 상기 제1 공통전극 신호를 입력하고, 상기 컬러필터 기판에 상기 제2 공통전극 신호를 입력하는 단계이다.
- [0057] 본 실시예에서는 단계 401로 생성된 제1 공통전극 신호를 각 화소열에 입력하여 각 화소전극에 킥백 전압(ΔV_p)이 발생되지 않도록 함으로써 화소전극 전압의 정확성을 보장하고 화면의 깜빡임을 방지하였다.
- [0058] 본 실시예에서, 각 화소열에 입력된 제1 공통전극 신호의 점핑 시퀀스를 상응하는 화소열의 게이트전극 신호의 점핑 시퀀스와 상반되도록 하고, 또한 제1 공통전극 신호의 높은 레벨과 낮은 레벨의 차이값을 $C_{gd}(V_{gh} - V_{gl}) / C_{st}$ 와 같게 설계함으로써, 기생 커패시티와 저장 커패시티 상의 전하의 변화가 서로 상쇄되도록 하면, 화소전극 상의 전하변화량이 0이 되며, 따라서 화소전극의 킥백 전압이 0이되어 화소전극 전압의 정확성을 보장하고, 화면의 깜빡임을 방지할 수 있다.
- [0059] 본 발명인 공통전극 구동방법의 제 3 실시예에서, 저장 커패시티(C_{st})는 저장전극라인과 게이트라인 상(C_{st} on Common+ C_{st} on gate)의 구조일 수 있다. 즉 저장 커패시티는 화소전극을 저장전극라인 및 게이트라인과 서로 중첩시켜 형성할 수 있다. 액정 커패시티를 형성하는 공통전극은 어레이 기판과 대치되는 컬러필터 기판에 형성된

다. 본 실시예의 방법은 다음 단계를 포함할 수 있다:

- [0060] 단계 501: 어레이 기관 상의 각 화소열의 제1 공통전극 신호와 컬러필터 기관 상의 제2 공통전극 신호를 생성하는 단계로서, 상기 제1 공통전극 신호의 점핑 시퀀스는 상응하는 화소열의 게이트전극 신호의 점핑 시퀀스와 상
- $$\frac{Cgd \times (Vgh - Vgl)}{Cst1}$$
- 반되며, 상기 제1 공통전극신호의 높은 레벨과 낮은 레벨의 차이값은 $\frac{Cgd \times (Vgh - Vgl)}{Cst1}$ 와 같다. 여기서, Cgd 는 상기 기생 커패시티의 커패시티값이고, $Cst1$ 은 상기 저장 커패시티 중 저장전극라인 상에 있는 커패시티 부분의 커패시티값이며, Vgh 와 Vgl 은 각각 게이트전극의 턴온 전압과 턴오프 전압이다.
- [0061] 저장 커패시티(Cst)가 화소전극과 저장전극라인 사이 및 화소전극과 게이트라인 사이에 동시에 존재하는 상황에 대하여, 본 실시예는 저장 커패시티(Cst)를 $Cst1$ 과 $Cst2$ 두 부분으로 나눌 수 있다. 여기서, $Cst1$ 은 저장전극라인을 통해 형성된 부분이고, $Cst2$ 는 게이트라인을 통해 형성되는 부분이다. 따라서 전하가 일정함을 유지하는 커패시티가 액정 커패시티(Clc), 기생 커패시티(Cgd), ($Cst1$)와 ($Cst2$)로 변환되는데, 여기서 저장전극라인에 인가되는 동태신호는 $Cst1$ 부분에만 영향을 미친다. 따라서 본 실시예가 본 발명의 공통전극 구동방법 제2 실시예와 다른점으로 제2 실시예 중의 Cst 를 $Cst1$ 으로 바꾸고, $Cst2$ 를 액정 커패시티(Clc)의 일부분으로 간주하기만 하면 된다. 그 구현 원리는 본 발명의 공통전극 구동방법 제2 실시예의 구현 원리와 동일하므로 여기서는 설명을 생략한다.
- [0062] 단계 502: 각 화소열에 상기 제1 공통전극 신호를 입력하고, 아울러 상기 컬러필터 기관에 상기 제2 공통전극 신호를 입력하는 단계이다.
- [0063] 본 실시예에서는 단계 501에서 생성된 제1 공통전극 신호를 각 화소열에 입력하여, 각 화소전극에 킥백 전압(ΔVp)이 발생되지 않도록 함으로써 화소전극 전압의 정확성을 보장하고 화면의 깜박임을 방지할 수 있다.
- [0064] 본 실시예에서, 각 화소열에 입력된 제1 공통전극 신호의 점핑 시퀀스를 상응하는 화소열의 게이트전극 신호의 점핑 시퀀스와 상반되도록 하고, 또한 제1 공통전극 신호의 높은 레벨과 낮은 레벨의 차이값을 $Cgd(Vgh - Vgl)/Cst1$ 과 같게 설계함으로써, 기생 커패시티와 저장 커패시티 상의 전하의 변화가 서로 상쇄되도록 하면, 화소전극 상의 전하변화량이 0이 되며, 따라서 화소전극의 킥백 전압이 0이 되어 화소전극 전압의 정확성을 보장하고, 화면의 깜박임을 방지할 수 있다.
- [0065] 도 3은 본 발명인 공통전극 구동회로 제1 실시예의 구조도로서, 도 3에 도시된 바와 같이, 본 실시예의 공통전극 구동회로는 구동신호 생성회로(11)와 공통전극 신호 출력단(12)을 포함한다. 그 중 구동신호 생성회로(11)는 어레이 기관 상의 각 화소열의 제1 공통전극 신호와 컬러필터 기관 상의 제2 공통전극 신호를 생성하기 위한 것으로서, 상기 제1 공통전극 신호의 점핑 시퀀스는 상응하는 화소열의 게이트전극 신호의 점핑 시퀀스와 상반되며, 또한 상기 제1 공통전극 신호가 점핑되기 전후에 일으키는 저장 커패시티 상의 전하변화량은 상기 게이트전극 신호가 점핑되기 전후에 일으키는 기생 커패시티 상의 전하변화량과 같다. 공통전극 신호 출력단(12)은 상기 제1 공통전극 신호를 각각 어레이 기관상의 각 화소열로 출력하고, 상기 제2 공통전극 신호를 상기 컬러필터 기관 상의 공통전극으로 출력하기 위한 것이다.
- [0066] 본 실시예의 공통전극 구동회로는 종래의 공통전극 구동회로에 설치할 수 있으며, 본 분야의 기술자라면 본 실시예의 공통전극 구동회로가 구현하는 기능에 따라 구체적인 회로를 자체적으로 설계할 수 있으며, 여기서는 설명을 생략한다.
- [0067] 본 실시예의 공통전극 구동회로는 공통전극 구동방법 제1 실시예의 방법을 실행하는데 사용될 수 있으며, 그 구현 원리가 유사하므로, 여기서는 설명을 생략한다.
- [0068] 본 실시예의 공통전극 구동회로는 각 화소열에 입력된 제1 공통전극 신호의 점핑 시퀀스를 상응하는 화소열의 게이트전극 신호의 점핑 시퀀스와 상반되도록 하고, 또한 상기 제1 공통전극 신호가 점핑되기 전후에 일으키는 저장 커패시티 상의 전하변화량을 상기 게이트전극 신호가 점핑되기 전후에 일으키는 기생 커패시티 상의 전하변화량과 같도록 설계함으로써 기생 커패시티와 저장 커패시티 상의 전하의 변화가 서로 상쇄되도록 하면, 화소전극 상의 전하 변화량이 0이 되며, 따라서 화소전극의 킥백 전압이 0이 되어, 화소전극 전압의 정확성을 보장하고, 화면의 깜박임을 방지할 수 있다.
- [0069] 본 발명인 공통전극 구동회로의 제2 실시예에서, 그 구조는 또한 도 3에 도시된 회로 구조를 채택할 수도 있으며, 더 나아가 본 실시예에서 저장 커패시티(Cst)는 화소전극과 저장전극라인이 서로 중첩되는 구조로서, 구동

신호 생성회로(11)로 생성된 제1 공통전극 신호의 높은 레벨과 낮은 레벨의 차이값은 $\frac{C_{gd} \times (V_{gh} - V_{gl})}{C_{st}}$ 와 같다. 여기서, C_{gd} 는 상기 기생 커패시티의 커패시티값이고, C_{st} 는 상기 저장 커패시티의 커패시티값이며, V_{gh} 와 V_{gl} 은 각각 게이트전극의 턴온 전압과 턴오프 전압이다.

[0070] 본 실시예의 공통전극 구동회로는 실행되는 공통전극 구동방법 제2 실시예의 방법에 사용될 수 있으며, 그 구현 원리는 유사하므로 여기서는 설명을 생략한다.

[0071] 본 실시예의 공통전극 구동회로는 각 화소열에 입력된 제1 공통전극 신호의 점핑 시퀀스를 상응하는 화소열의 게이트전극 신호의 점핑 시퀀스와 상반되도록 하고, 또한 제1 공통전극 신호의 높은 레벨과 낮은 레벨의 차이값을 $C_{gd}(V_{gh}-V_{gl})/C_{st}$ 와 같게 설계함으로써, 기생 커패시티와 저장 커패시티 상의 전하의 변화가 서로 상쇄되도록 하면, 화소전극 상의 전하변화량이 0이 되며, 따라서 화소전극의 kick 전압이 0이 되어 화소전극 전압의 정확성을 보장하고, 화면의 깜빡임을 방지할 수 있다.

[0072] 본 발명의 공통전극 구동회로의 제3 실시예에서, 그 구조는 도 3에 도시된 회로 구조를 채택할 수 있으며, 더 나아가 본 실시예에서 저장 커패시티(C_{st})는 화소전극과 저장전극라인이 서로 중첩되는 구조로서, 구동신호 생성회로(11)로 생성된 제1 공통전극신호의 높은 레벨과 낮은 레벨의 차이값은 $\frac{C_{gd} \times (V_{gh} - V_{gl})}{C_{st1}}$ 와 같다. 여기서, C_{gd} 는 상기 기생 커패시티의 커패시티값이고, C_{st1} 은 상기 저장 커패시티 중 저장전극라인 상에 있는 커패시티 부분의 커패시티값이며, V_{gh} 와 V_{gl} 은 각각 게이트전극의 턴온 전압과 턴오프 전압이다.

[0073] 본 실시예의 공통전극 구동회로는 실행되는 공통전극 구동방법 제3 실시예의 방법에 사용될 수 있으며, 그 구현 원리는 유사하므로 여기서는 설명을 생략한다.

[0074] 본 실시예의 공통전극 구동회로는 각 화소열에 입력된 제1 공통전극 신호의 점핑 시퀀스를 상응하는 화소열의 게이트전극 신호의 점핑 시퀀스와 상반되도록 하고, 또한 제1 공통전극 신호의 높은 레벨과 낮은 레벨의 차이값을 $C_{gd}(V_{gh}-V_{gl})/C_{st1}$ 과 같게 설계함으로써, 기생 커패시티와 저장 커패시티 상의 전하의 변화가 서로 상쇄되도록 하면, 화소전극 상의 전하변화량이 0이 되며, 따라서 화소전극의 kick 전압이 0이 되어 화소전극 전압의 정확성을 보장하고, 화면의 깜빡임을 방지할 수 있다.

[0075] 도 4는 본 발명인 공통전극 구동회로 실시예 4의 구조도로서, 도 4에 도시된 바와 같이, 본 실시예의 공통전극 구동회로는 도 3에 도시된 공통전극 구동회로 제1 실시예의 기초 위에, 더 나아가 구동신호 생성회로(11)에 제1 구동신호 생성유닛(111)과 제2 구동신호 생성유닛(112)을 포함한다. 그 중 제1 구동신호 생성유닛(111)은 상기 제2 공통전극 신호를 생성하기 위한 것이고, 제2 구동신호 생성유닛(112)은 점핑 시퀀스 신호를 생성함과 아울러, 상기 점핑 시퀀스신호를 상기 제1 구동신호 생성유닛이 생성한 제2 공통전극 신호에 중첩함으로써 어레이 기판 상의 각 화소열의 제1 공통전극 신호를 생성하기 위한 것으로서, 상기 제1 공통전극 신호의 점핑 시퀀스는 상응하는 화소열의 게이트전극 신호의 점핑 시퀀스와 상반되고, 또한 상기 제1 공통전극신호가 점핑되기 전후에 일으키는 저장 커패시티 상의 전하변화량은 상기 게이트전극 신호가 점핑되기 전후에 일으키는 기생 커패시티 상의 전하변화량과 같다.

[0076] 본 실시예는 종래 기술의 기초 위에, 제2 구동신호 생성유닛(112)을 이용하여 점핑 시퀀스 신호를 생성하고, 상기 점핑 시퀀스신호를 제1 구동신호 생성유닛(111)이 생성한 컬러필터 기판에 입력되는 제2 공통전극 신호에 중첩함으로써, 어레이 기판에 입력되는 제1 공통전극신호를 생성하여, 상기 제1 공통전극 신호의 점핑 시퀀스가 상응하는 화소열의 게이트전극 신호의 점핑 시퀀스와 상반되도록 하고, 또한 상기 제1 공통전극 신호가 점핑되기 전후로 일으키는 저장 커패시티 상의 전하변화량을 상기 게이트전극 신호가 점핑되기 전후로 일으키는 기생 커패시티 상의 전하변화량과 같게 함으로써 기생 커패시티와 저장 커패시티 상의 전하의 변화가 서로 상쇄되도록 하면, 화소전극 상의 전하변화량이 0이 되며, 따라서 화소전극의 kick 전압이 0이 되어 화소전극 전압의 정확성을 보장하고, 화면의 깜빡임을 방지할 수 있다. 또한 본 실시예의 공통전극 구동회로는 종래 기술을 약간만 변경하면 되므로 구현이 간편하다.

[0077] 도 5는 본 발명인 액정디스플레이 제1 실시예의 구조도로서, 도 5에 도시된 바와 같이, 본 실시예의 액정 디스플레이는 액정 패널과 액정패널을 구동하기 위한 구동기를 포함한다. 액정패널은 어레이 기판(1)과 컬러필터 기판(2)이 마주보도록 결합되고, 그 사이에 액정층(3)이 충전된다. 구동기는 게이트전극 구동기(4), 데이터 구동기(5) 및 공통전극 구동기(6)를 구비한다. 공통전극 구동기(6)는 어레이 기판(1) 상의 각 화소열의 제1 공통전극 신호와 상기 컬러필터 기판(2) 상의 제2 공통전극 신호를 생성하고, 아울러 생성된 제1 공통전극 신호를 각

화소열에 각각 입력하고, 생성된 제2 공통전극 신호를 상기 컬러필터 기판의 공통전극에 입력하기 위한 것이다. 제1 공통전극 신호의 점핑 시퀀스는 상응하는 화소열의 게이트전극 신호의 점핑 시퀀스와 상반되며, 또한 제1 공통전극 신호가 점핑 전후에 일으키는 저장 커패시티 상의 전하 변화량은 상기 게이트전극 신호가 점핑 전후에 일으키는 기생 커패시티 상의 전하변화량과 같다.

[0078] 본 실시예의 액정 디스플레이 중, 제1 공통전극 신호의 점핑 시퀀스는 상응하는 화소열의 게이트전극 신호의 점핑 시퀀스와 상반되며, 또한 상기 제1 공통전극 신호가 점핑되기 전후로 일으키는 저장 커패시티 상의 전하변화량은 상기 게이트전극 신호가 점핑되기 전후로 일으키는 기생 커패시티 상의 전하변화량과 같다. 다시 말해 본 실시예에서 생성되는 제1 공통전극 신호는 $\Delta Q_{gd} = -\Delta Q_{st}$ 가 되도록 할 수 있으며, 이때 액정 커패시티(C_{lc}), 저장 커패시티(C_{st})와 기생 커패시티(C_{gd})에 저장된 전하의 합이 일정하기 때문에 $\Delta Q_{lc} + \Delta Q_{gd} + \Delta Q_{st} = 0$ 라는 식이 생기며, 따라서 $\Delta Q_{lc} = 0$ 이다. 여기서 ΔQ_{lc} 는 액정커패시티(C_{lc})의 게이트전극이 턴오프되기 전후의 전하변화량으로서, $\Delta Q_{lc} = C_{lc}(V_{p2} - V_{p1})$ 이다. 액정 커패시티(C_{lc})가 일정한 값이기 때문에, 즉 $V_{p2} = V_{p1}$ 이며, 따라서 $\Delta V_{p2} - V_{p2} - V_{p1} = 0$ 이 된다. 설령 화소전압에 게이트전극이 턴오프되기 전후로 변화가 발생하지 않는다 하더라도, 실질적으로 TFT가 턴오프된 후에 그 기생 커패시티(C_{gd})에 저장된 전하의 변화량(ΔQ_{gd})은 저장전극라인 신호가 턴오프되기 전후의 저장 커패시티(C_{st})에 저장된 전하의 변화량(ΔQ_{st}) 크기와 같으면서 변화방향은 상반된다. 따라서 두 커패시티에 저장된 전하의 총 변화량은 0이며, 두 커패시티에 저장된 전하의 변화가 서로 상쇄되기 때문에 화소전극 상의 전하변화량은 0이 되며, 따라서 화소전극의 킥백 전압 (ΔV_p)은 0이다.

[0079] 본 실시예 중의 공통전극 구동기(6)는 도 3 또는 도 4에 도시된 공통전극 구동회로를 이용하여 구현할 수 있음을 설명해 둘 필요가 있으며, 여기서는 설명을 생략한다.

[0080] 본 실시예의 액정 디스플레이는 각 화소열에 입력된 제1 공통전극 신호의 점핑 시퀀스를 상응하는 화소열의 게이트전극 신호의 점핑 시퀀스와 상반되도록 하고, 또한 상기 제1 공통전극 신호가 점핑되기 전후로 일으키는 저장 커패시티 상의 전하변화량을 상기 게이트전극 신호가 점핑되기 전후로 일으키는 기생 커패시티 상의 전하변화량과 같도록 설계함으로써 기생 커패시티와 저장 커패시티 상의 전하의 변화가 서로 상쇄되도록 하면, 화소전극 상의 전하변화량이 0이 되며, 따라서 화소전극의 킥백 전압이 0이 되어 화소전극 전압의 정확성을 보장하고, 화면의 깜빡임을 방지할 수 있다.

[0081] 본 발명인 액정 디스플레이의 제2 실시예에서, 그 구조는 또한 도 5에 도시된 구조를 채택할 수도 있으며, 더 나아가 본 실시예에서 저장 커패시티(C_{st})는 화소전극과 저장전극라인이 서로 중첩되는 구조로서, 공통전극 구동기(6)로 생성된 제1 공통전극 신호의 높은 레벨과 낮은 레벨의 차이값은 $\frac{C_{gd} \times (V_{gh} - V_{gl})}{C_{st}}$ 와 같다. 여기서, C_{gd} 는 상기 기생 커패시티의 커패시티값이고, C_{st} 는 상기 저장 커패시티의 커패시티값이며, V_{gh} 와 V_{gl} 은 각각 게이트전극의 턴온 전압과 턴오프 전압이다.

[0082] 본 실시예의 액정 디스플레이는 실행되는 공통전극 구동방법 제2 실시예의 방법에 사용될 수 있으며, 그 구현 원리는 유사하므로 여기서는 설명을 생략한다.

[0083] 본 실시예의 액정 디스플레이는 각 화소열에 입력된 제1 공통전극 신호의 점핑 시퀀스를 상응하는 화소열의 게이트전극 신호의 점핑 시퀀스와 상반되도록 하고, 또한 제1 공통전극 신호의 높은 레벨과 낮은 레벨의 차이값을 $C_{gd}(V_{gh} - V_{gl})/C_{st}$ 와 같게 설계함으로써, 기생 커패시티와 저장 커패시티 상의 전하의 변화가 서로 상쇄되도록 하면, 화소전극 상의 전하변화량이 0이 되며, 따라서 화소전극의 킥백 전압이 0이 되어 화소전극 전압의 정확성을 보장하고, 화면의 깜빡임을 방지할 수 있다.

[0084] 본 발명의 액정 디스플레이 실시예 3에서, 그 구조는 도 5에 도시된 구조를 채택할 수 있으며, 더 나아가 본 실시예에서 저장 커패시티(C_{st})는 화소전극과 저장전극라인이 서로 중첩되는 구조로서, 공통전극 구동기(6)로 생성된 제1 공통전극 신호의 높은 레벨과 낮은 레벨의 차이값은 $\frac{C_{gd} \times (V_{gh} - V_{gl})}{C_{st1}}$ 와 같다. 여기서, C_{gd} 는 상기 기생 커패시티의 커패시티값이고, C_{st1} 은 상기 저장 커패시티 중 저장전극라인 상에 있는 커패시티 부분의 커패시티값이며, V_{gh} 와 V_{gl} 은 각각 게이트전극의 턴온 전압과 턴오프 전압이다.

[0085] 본 실시예의 액정 디스플레이는 실행되는 공통전극 구동방법 제3 실시예의 방법에 사용될 수 있으며, 그 구현 원리는 유사하므로 여기서는 설명을 생략한다.

[0086] 본 실시예의 액정 디스플레이는 각 화소열에 입력된 제1 공통전극 신호의 점핑 시퀀스를 상응하는 화소열의 게이트전극 신호의 점핑 시퀀스와 상반되도록 하고, 또한 제1 공통전극 신호의 높은 레벨과 낮은 레벨의 차이값을

$C_{gd}(V_{gh}-V_{gl})/C_{st1}$ 과 함께 설계함으로써, 기생 커패시티와 저장 커패시티 상의 전하의 변화가 서로 상쇄되도록 하면, 화소전극 상의 전하변화량이 0이 되며, 따라서 화소전극의 리셋 전압이 0이 되어 화소전극 전압의 정확성을 보장하고, 화면의 깜빡임을 방지할 수 있다.

[0087] 본 분야의 보통 기술자라면 상기 방법의 실시예의 전부 또는 일부 단계는 컴퓨터의 읽기가 가능한 저장매체에 저장할 수 있는 프로그램 지령과 관련된 소프트웨어, 하드웨어, 펌웨어 등을 통해 구현될 수 있고, 상기 프로그램을 실행할 때, 실행에는 상기 방법의 실시예의 단계가 포함되며; 상기 저장매체는 ROM, RAM, 플로피 또는 CD-ROM 등 프로그램 코드를 저장할 수 있는 각종 매체가 포함됨을 이해할 수 있을 것이다.


[0088] 마지막으로 이상의 실시예는 단지 본 발명의 기술방안을 설명하기 위한 것일 뿐, 결코 이를 제한하고자 하는 것이 아니며, 비록 상기 실시예에서 본 발명에 대하여 실시한 상세한 설명을 참조하였더라도, 본 분야의 당업자라면, 상기 각 실시예에 기재된 기술방안을 본 발명의 각 실시예의 기술방안의 정신과 범위로부터 벗어나지 않도록 수정하거나 또는 그 중 일부 기술특징을 동등하게 치환할 수 있음을 이해하여야 할 것이다.

부호의 설명


- [0089] 1 ; 어레이 기판 2 ; 컬러필터 기판
3 ; 액정층 4 ; 게이트전극 구동기
5 ; 데이터 구동기 6 ; 공통전극 구동기
11 ; 구동신호 생성회로 12 ; 공통전극 신호 출력단
111 ; 제1 구동신호 생성유닛 112 ; 제2 구동신호 생성유닛

도면


도면1




도면2




도면3



도면4



도면5



专利名称(译)	标题：公共电极驱动方法和电路以及液晶显示器		
公开(公告)号	KR101455776B1	公开(公告)日	2014-10-30
申请号	KR1020117030599	申请日	2011-04-18
[标]申请(专利权)人(译)	北京京东方光电科技有限公司		
申请(专利权)人(译)	北京京东方光电科技有限公司		
当前申请(专利权)人(译)	北京京东方光电科技有限公司		
[标]发明人	XUE HAILIN 웨하일린 XU YUBO 쉬유보 LI CHENG 리첵 ZHAN HONGMING 잔홍밍 ZHANG JIDONG 장지동		
发明人	웨하일린 쉬유보 리첵 잔홍밍 장지동		
IPC分类号	G09G3/36 G02F1/1343		
CPC分类号	G09G3/3659 G09G3/3655 G09G2320/0219		
优先权	201010152188.3 2010-04-16 CN		
其他公开文献	KR1020120016147A		
外部链接	Espacenet		

摘要(译)

一种驱动公共电极的方法，该方法包括：第一公共电极信号，施加到阵列基板上的每个像素列的存储电极线；以及第二公共电极信号，施加到公共电极，与像素电极一起形成液晶电容器，位于阵列基板上的每个像素列中并且使第一公共电极信号的跳跃序列与相应像素列的每个栅电极的栅电极信号的跳跃序列冲突。该方法还可以包括将第一公共电极信号输入到每个像素列并将第二公共电极信号输入到公共电极。

