

- (73) 특허권자
삼성디스플레이 주식회사
경기도 용인시 기흥구 삼성로 1 (농서동)
- (72) 발명자
곽창훈
경기 수원시 영통구 영통로 498, 155동 805호 (영통동, 황골마을주공1단지아파트)
- 심이섭
경기 수원시 영통구 청명북로 81, 408동 1504호 (영통동, 청명마을4단지아파트)
(뒷면에 계속)
- (74) 대리인
특허법인 고려

심사관 : 박정근

액정표시장치는 표시기관, 대향기관, 액정층, 메인 스페이서 및 서브 스페이서를 포함한다. 표시기관은 다수의 화소 영역을 갖고, 각 화소 영역의 차광 영역에 적어도 하나의 박막 트랜지스터가 구비된다. 대향기관은 표시기관과 대향하여 결합한다. 액정층은 표시기관과 대향기관 사이에 배치된다. 메인 스페이서는 표시기관 상에 구비되고 차광 물질을 포함하며, 대향기관과 접촉하여 표시기관과 대향기관 사이의 셀갭을 유지한다. 서브 스페이서는 표시기관 상에 구비되고 차광 물질을 포함하며, 대향기관과 소정 간격 이격되어 배치된다. 서브 스페이서는 차광 영역에 대응하는 크기로 제공되며, 메인 스페이서는 서브 스페이서로부터 돌출된 구조를 갖는다.

(72) 발명자

엄누리

경기 이천시 애련정로125번길 18-7, (창전동)

허철

경기 용인시 수지구 죽전로 87, 436동 2002호 (죽전동, 현대홈타운4차3단지아파트)

명세서

청구범위

청구항 1

다수의 화소 영역을 갖고, 각 화소 영역 내에는 적어도 하나의 박막 트랜지스터가 구비되는 차광 영역이 포함되는 표시기관;

상기 표시기관과 대향하여 결합하는 대향기관;

상기 표시기관과 상기 대향기관 사이에 배치된 액정층;

상기 표시기관 상에 구비되고 차광 물질을 포함하며, 상기 대향기관과 접촉하여 상기 표시기관과 상기 대향기관 사이의 셀갭을 유지하는 메인 스페이서; 및

상기 표시기관 상에 구비되고 차광 물질을 포함하며, 상기 대향기관과 소정 간격 이격되어 배치되는 서브 스페이서를 포함하고,

상기 서브 스페이서는 상기 차광 영역에 대응하는 크기로 제공되며, 상기 메인 스페이서는 상기 서브 스페이서로부터 돌출된 구조를 갖는 것을 특징으로 하고,

상기 표시기관은 상기 화소 영역들에 대응하여 제공된 제1 색화소, 제2 색화소, 및 제3 색화소를 포함하고,

상기 제1 색화소의 두께는 상기 제2 색화소의 두께 및 상기 제3 색화소의 두께보다 두껍고,

상기 메인 스페이서는 상기 제1 색화소 상에 구비된 액정표시장치.

청구항 2

제1항에 있어서, 상기 메인 스페이서와 상기 서브 스페이서의 높이차는 $0.25\mu\text{m}$ - $0.8\mu\text{m}$ 인 것을 특징으로 하는 액정표시장치.

청구항 3

제2항에 있어서, 상기 메인 스페이서와 상기 서브 스페이서의 높이차는 $0.5\mu\text{m}$ - $0.8\mu\text{m}$ 인 것을 특징으로 하는 액정표시장치.

청구항 4

제2항에 있어서, 표시영역에 대한 상기 메인 스페이서의 상기 표시기관과의 전체 접촉 면적비는 1% 이하인 것을 특징으로 하는 액정표시장치.

청구항 5

제1항에 있어서, 상기 메인 스페이서는 상기 박막 트랜지스터가 형성된 영역에 대응하여 제공되는 것을 특징으로 하는 액정표시장치.

청구항 6

제1항에 있어서, 상기 메인 스페이서는 화소 3개당 하나 내지 화소 9개당 하나로 구비되는 것을 특징으로 하는 액정표시장치.

청구항 7

제6항에 있어서, 상기 제1 색화소는 블루 색화소이고, 상기 제2 색화소는 그린 색화소이며, 상기 제3 색화소는 레드 색화소인 액정표시장치.

청구항 8

제1항에 있어서, 상기 각 화소 영역은 제1 및 제2 서브 화소 영역으로 구분되고,

상기 표시기판은 상기 제1 서브화소영역에 구비된 제1 서브 화소 전극 및 상기 제2 서브화소영역에 구비된 제2 서브 화소 전극을 포함하고,

상기 박막 트랜지스터는 상기 제1 서브화소 전극에 연결된 제1 박막 트랜지스터 및 상기 제2 서브 화소 전극에 연결된 제2 박막 트랜지스터를 포함하는 것을 특징으로 하는 액정표시장치.

청구항 9

제8항에 있어서, 상기 표시기판은,

상기 제1 서브 화소 전극과 전기적으로 연결되어 상기 제1 서브 화소 전극 측으로 제1 데이터 신호를 전송하는 제1 데이터 라인;

상기 제2 서브 화소 전극과 전기적으로 연결되어 상기 제2 서브 화소 전극 측으로 상기 제1 데이터 신호와 상이한 제2 데이터 신호를 전송하는 제2 데이터 라인; 및

상기 제1 및 제2 데이터 라인을 따라 연장되며 블랙 계조 전압을 수신하는 쉘딩 전극을 더 포함하는 것을 특징으로 하는 액정표시장치.

청구항 10

제9항에 있어서, 상기 차광 영역은 상기 제1 및 제2 서브화소영역 사이에 구비되며,

상기 서브 스페이서는 평면에서 봤을 때 사각 형상, 타원 형상 및 마름모꼴 형상 중 어느 하나의 형상을 가지며,

상기 메인 스페이서는 평면에서 봤을 때 원 형상, 사각 형상 및 타원 형상 중 어느 하나의 형상을 갖는 것을 특징으로 하는 액정표시장치.

청구항 11

다수의 화소 영역을 갖고, 각 화소 영역 내에는 적어도 하나의 박막 트랜지스터가 구비되는 차광 영역이 포함되는 표시기판;

상기 표시기판과 대향하여 결합하는 대향기판;

상기 표시기판과 상기 대향기판 사이에 배치된 액정층;

상기 표시기판 상에 구비되고 차광 물질을 포함하며, 상기 대향기판과 접촉하여 상기 표시기판과 상기 대향기판 사이의 셀갭을 유지하는 스페이서; 및

상기 표시기판 상에 구비되고 차광 물질을 포함하며, 상기 대향기판과 소정 간격 이격되어 배치되는 차광층을 포함하고,

상기 표시기판은 상기 화소 영역들에 대응하여 제공된 제1 색화소, 제2 색화소, 및 제3 색화소를 포함하고,

상기 제1 색화소의 두께는 상기 제2 색화소의 두께 및 상기 제3 색화소의 두께보다 두껍고,

상기 스페이서는 상기 제1 색화소 상에 구비된 액정표시장치.

청구항 12

제11항에 있어서, 상기 차광층과 상기 스페이서의 높이차는 $0.5\mu\text{m}$ - $0.8\mu\text{m}$ 인 것을 특징으로 하는 액정표시장치.

청구항 13

제11항에 있어서, 표시영역에 대한 상기 스페이서의 상기 표시기판과의 전체 접촉 면적비는 1% 이하인 것을 특징으로 하는 액정표시장치.

청구항 14

제11항에 있어서, 상기 스페이서는 상기 박막 트랜지스터가 형성된 영역에 대응하여 제공되는 것을 특징으로 하

는 액정표시장치.

청구항 15

제11항에 있어서, 상기 스페이서는 화소 3개당 하나 내지 화소 9개당 하나로 구비되는 것을 특징으로 하는 액정표시장치.

청구항 16

제15항에 있어서, 상기 제1 색화소는 블루 색화소이고, 상기 제2 색화소는 그린 색화소이며, 상기 제3 색화소는 레드 색화소인 액정표시장치.

청구항 17

제11항에 있어서, 상기 각 화소 영역은 제1 및 제2 서브 화소 영역으로 구분되고,

상기 표시기관은 상기 제1 서브화소영역에 구비된 제1 서브 화소 전극 및 상기 제2 서브화소영역에 구비된 제2 서브 화소 전극을 포함하고,

상기 박막 트랜지스터는 상기 제1 서브화소 전극에 연결된 제1 박막 트랜지스터 및 상기 제2 서브 화소 전극에 연결된 제2 박막 트랜지스터를 포함하는 것을 특징으로 하는 액정표시장치.

청구항 18

제17항에 있어서, 상기 표시기관은,

상기 제1 서브 화소 전극과 전기적으로 연결되어 상기 제1 서브 화소 전극 측으로 제1 데이터 신호를 전송하는 제1 데이터 라인;

상기 제2 서브 화소 전극과 전기적으로 연결되어 상기 제2 서브 화소 전극 측으로 상기 제1 데이터 신호와 상이한 제2 데이터 신호를 전송하는 제2 데이터 라인;

상기 제1 및 제2 서브화소영역 사이에 구비되어 상기 제1 및 제2 데이터 라인과 절연되게 교차하는 게이트 라인; 및

상기 제1 및 제2 데이터 라인을 따라 연장되며 블랙 계조 전압을 수신하는 쉘딩 전극을 더 포함하는 것을 특징으로 하는 액정표시장치.

청구항 19

제18항에 있어서, 상기 차광 영역은 상기 제1 및 제2 서브화소영역 사이에 구비되며,

상기 차광층은 상기 게이트 라인을 따라 연장되어 상기 쉘딩 전극과 교차하는 것을 특징으로 하는 액정표시장치.

청구항 20

제11항에 있어서, 상기 스페이서는 평면에서 봤을 때 원 형상, 사각 형상 및 타원 형상 중 어느 하나의 형상을 갖는 것을 특징으로 하는 액정표시장치.

발명의 설명

기술 분야

[0001] 본 발명은 평판표시장치에 관한 것으로, 특히 액정표시장치에 관한 것이다.

배경 기술

[0002] 액정표시장치는 투명한 두 기관 사이에 액정층이 형성된 표시 장치로서, 액정층을 구동하여 화소별로 광투과율을 조절함으로써 원하는 화상을 표시한다.

[0003] 액정표시장치의 동작 모드 중에서 수직 정렬(vertical alignment) 모드는 두 기관 사이에 전계가 형성될 때 액

정 분자가 수직으로 정렬되어 광을 투과시켜 화상을 표시한다. 수직 정렬 모드는 액정 분자들을 서로 다른 방향으로 배열시킬 수 있는 액정 도메인을 형성함으로써 액정 표시 장치의 시야각을 향상시킨다.

[0004] 또한, 최근에는 휘어진 액정표시장치가 개발되고 있는데, 상기 휘어진 액정표시장치는 곡면표시패널을 제공하여 사용자에게 입체감, 몰입감 및 임장감이 향상된 영상을 제공할 수 있다.

발명의 내용

해결하려는 과제

[0005] 본 발명의 목적은 빛샘 현상을 방지할 수 있고, 제조 공정을 단순화시킬 수 있는 액정표시장치를 제공하는 것이다.

과제의 해결 수단

[0006] 본 발명의 일 측면에 따른 액정표시장치는 다수의 화소 영역을 갖고, 각 화소 영역 내에는 적어도 하나의 박막 트랜지스터가 구비되는 차광 영역이 포함되는 표시기관; 상기 표시기관과 대향하여 결합하는 대향기관; 상기 표시기관과 상기 대향기관 사이에 배치된 액정층; 상기 표시기관 상에 구비되고 차광 물질을 포함하며, 상기 대향기관과 접촉하여 상기 표시기관과 상기 대향기관 사이의 셀갭을 유지하는 메인 스페이서; 및 상기 표시기관 상에 구비되고 차광 물질을 포함하며, 상기 대향기관과 소정 간격 이격되어 배치되는 서브 스페이서를 포함한다.

[0007] 상기 서브 스페이서는 상기 차광 영역에 대응하는 크기로 제공되며, 상기 메인 스페이서는 상기 서브 스페이서로부터 돌출된 구조를 갖는다.

[0008] 본 발명의 다른 측면에 따른 액정표시장치는 다수의 화소 영역을 갖고, 각 화소 영역 내에는 적어도 하나의 박막 트랜지스터가 구비되는 차광 영역이 포함되는 표시기관; 상기 표시기관과 대향하여 결합하는 대향기관; 상기 표시기관과 상기 대향기관 사이에 배치된 액정층; 상기 표시기관 상에 구비되고 차광 물질을 포함하며, 상기 대향기관과 접촉하여 상기 표시기관과 상기 대향기관 사이의 셀갭을 유지하는 스페이서; 및 상기 표시기관 상에 구비되고 차광 물질을 포함하며, 상기 대향기관과 소정 간격 이격되어 배치되는 차광층을 포함한다. 여기서, 상기 차광층과 상기 스페이서의 높이차는 $0.25\mu\text{m}$ - $0.8\mu\text{m}$ 이다.

발명의 효과

[0009] 상술한 바와 같이, 서브 스페이서를 상기 차광 영역에 대응하는 크기로 형성함으로써, 스미어(smear) 특성을 향상시킬 수 있다.

[0010] 또한, 메인 및 서브 스페이서가 상기 표시기관 상에 구비됨으로써, 휘어진 형상을 갖는 액정표시장치에서 상기 표시기관과 상기 대향기관의 오정렬로 인하여 상기 메인 및 서브 스페이서의 위치 변동으로 셀갭이 변화되는 것을 방지할 수 있다. 이처럼 셀갭 변화를 방지함으로써 표시 품질을 개선할 수 있다.

[0011] 또한, 상기 메인 및 서브 스페이서를 차광 물질을 포함하여 차광 기능을 수행함으로써, 제조 공정을 단순화시킬 수 있고, 빛샘 현상을 방지할 수 있다.

도면의 간단한 설명

[0012] 도 1은 본 발명의 일 실시예에 따른 액정표시장치의 화소를 나타내는 평면도이다.

도 2a는 도 1의 I-I'을 따라 절취된 면을 나타내는 단면도이다.

도 2b는 도 1의 II-II'을 따라 절취된 면을 나타내는 단면도이다.

도 3은 본 발명의 다른 실시예에 따른 색화소, 메인 및 서브 스페이서의 위치 관계를 나타낸 평면도이다.

도 4a 내지 도 4c는 메인 및 서브 스페이서의 형상을 나타낸 평면도들이다.

도 5a 내지 도 5c는 메인 및 서브 스페이서의 형상을 나타낸 평면도들이다.

도 6은 본 발명의 다른 실시예에 따른 색화소, 스페이서 및 차광층의 위치 관계를 나타낸 평면도이다.

도 7은 도 6에 도시된 절단선 III-III'에 따라 절단한 단면도이다.

도 8은 본 발명의 또 다른 실시예에 따른 색화소, 스페이서 및 차광층의 위치 관계를 나타낸 평면도이다.

도 9a는 본 발명의 일 실시예에 따른 액정표시장치의 사시도이다.

도 9b는 도 9a에 도시된 액정표시장치의 평면도이다.

도 9b는 도 9a에 도시된 액정표시장치의 측면도이다.

도 10은 화소 영역에 정의되는 도메인들 및 액정 배향 방향들을 나타내는 도면이다.

도 11은 본 발명의 일 실시예에 따른 액정표시장치의 제조 과정을 나타낸 흐름도이다.

발명을 실시하기 위한 구체적인 내용

- [0013] 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
- [0014] 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
- [0015] 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
- [0016] 이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
- [0017] 도 1은 본 발명의 일 실시예에 따른 액정표시장치의 화소를 나타내는 평면도이고, 도 2a는 도 1의 I-I'을 따라 절취된 면을 나타내는 단면도이며, 도 2b는 도 1의 II-II'을 따라 절취된 면을 나타내는 단면도이다.
- [0018] 액정표시장치(500)는 다수의 화소들을 포함하나, 도 1에서는 상기 다수의 화소들 중 하나의 화소가 배치되는 화소 영역(PA)이 도시되고, 나머지 화소 영역들 및 나머지 화소들의 도시는 생략하였다. 또한, 도 1은 액정표시장치(500)의 표시기관(100)의 평면 구조를 주로 도시하고, 상기 액정표시장치(500)의 단면 구조는 도 2a 및 도 2b에 도시된다.
- [0019] 도 1, 도 2a 및 도 2b를 참조하면, 액정표시장치(500)는 표시기관(100), 대향기관(300) 및 액정층(LC)을 포함할 수 있다. 상기 대향기관(300)은 상기 표시기관(100)에 대향하여 상기 표시기관(100)과 결합되고, 상기 액정층(LC)은 상기 표시기관(100)과 상기 대향기관(300) 사이에 개재된다.
- [0020] 상기 액정표시장치(500)는 상기 표시기관(100) 및 상기 대향기관(300) 이외에 다른 구성 요소들을 더 포함할 수 있으나, 본 발명이 상기 구성 요소들에 한정되는 것은 아니다. 예를 들면, 상기 액정표시장치(500)는 상기 표시기관(100) 및 상기 대향기관(300) 측으로 광을 출력하는 백라이트 어셈블리(미도시)를 더 포함할 수 있으나, 본 발명은 상기 백라이트 어셈블리를 포함하는 구조에 한정되지는 않는다.
- [0021] 상기 표시기관(100)은 제1 베이스 기관(S1), 게이트 라인(GL), 제1 데이터 라인(DL1), 제2 데이터 라인(DL2), 제1 박막 트랜지스터(TR1), 제2 박막 트랜지스터(TR2), 쉘딩 전극(SHE), 화소 전극(PE), 메인 및 서브 스페이서(MCS, SCS)를 포함한다.
- [0022] 상기 제1 베이스 기관(S1)은 플라스틱 기관과 같이 광 투과 특성 및 플렉서블 특성을 갖는 절연기관일 수 있다. 상기 게이트 라인(GL)은 상기 제1 베이스 기관(S1) 위에 배치되고, 상기 게이트 라인(GL)은 상기 제1 및 제2 박막 트랜지스터들(TR1, TR2)과 전기적으로 연결되어 상기 제1 및 제2 박막 트랜지스터들(TR1, TR2) 측으로 게이

트 신호를 전송한다.

- [0023] 이 실시예에서는, 상기 화소 전극(PE)이 형성된 영역을 화소 영역(PA)이라고 정의할 때, 상기 화소 영역(PA)은 제1 서브 화소 영역(PA1) 및 제2 서브 화소 영역(PA2)을 포함할 수 있다. 이 경우에, 상기 화소 전극(PE)은 상기 제1 서브 화소 영역(PA1)에 배치되는 제1 서브 화소 전극(PE1) 및 상기 제2 서브 화소 영역(PA2)에 배치되는 제2 서브 화소 전극(PE2)을 포함할 수 있다.
- [0024] 상기 제1 및 제2 데이터 라인들(DL1, DL2)은 상기 게이트 라인(GL)과 절연되어 상기 제1 베이스 기판(S1) 위에 배치된다. 상기 제1 데이터 라인(DL1)은 제1 데이터 신호를 상기 제1 박막 트랜지스터(TR1)로 전송하고, 상기 제2 데이터 라인(DL2)은 제2 데이터 신호를 상기 제2 박막 트랜지스터(TR2)로 전송한다. 이 실시예에서, 상기 제1 데이터 라인(DL1)은 상기 제1 및 제2 서브 화소 전극들(PE1, PE2)의 일 측면을 따라 연장되고, 상기 제2 데이터 라인(DL2)은 상기 제1 및 제2 서브 화소 전극들(PE1, PE2)의 타 측면을 따라 연장된다. 따라서, 상기 제1 및 제2 데이터 라인들(DL1, DL2) 사이에 상기 제1 및 제2 서브 화소 전극들(PE1, PE2)이 위치할 수 있다.
- [0025] 상기 제1 박막 트랜지스터(TR1)는 상기 게이트 라인(GL), 상기 제1 데이터 라인(DL1) 및 상기 제1 서브 화소 전극(PE1)과 전기적으로 연결된다. 따라서, 상기 제1 박막 트랜지스터(TR1)가 상기 게이트 신호에 의해 턴-온 되는 경우에, 상기 제1 데이터 신호가 상기 제1 서브 화소 전극(PE1) 측으로 제공될 수 있다.
- [0026] 구체적으로, 상기 제1 박막 트랜지스터(TR1)는 제1 게이트 전극(GE1), 제1 액티브 패턴(AP1), 제1 소오스 전극(SE1) 및 제1 드레인 전극(DE1)을 포함한다. 상기 제1 게이트 전극(GE1)은 상기 게이트 라인(GL)으로부터 분기되고, 상기 제1 액티브 패턴(AP1)은 제1 절연막(L1)을 사이에 두고 상기 제1 게이트 전극(GE1) 위에 배치될 수 있다. 상기 제1 소오스 전극(SE1)은 상기 제1 데이터 라인(DL1)으로부터 분기되어 상기 제1 액티브 패턴(AP1)과 접촉되고, 상기 제1 드레인 전극(DE1)은 상기 제1 소오스 전극(SE1)과 이격되어 상기 제1 액티브 패턴(AP1)과 접촉된다.
- [0027] 한편, 상기 제2 박막 트랜지스터(TR2)는 상기 게이트 라인(GL), 상기 제2 데이터 라인(DL2) 및 상기 제2 서브 화소 전극(PE2)과 전기적으로 연결된다. 따라서, 상기 제2 박막 트랜지스터(TR2)가 상기 게이트 신호에 의해 턴-온 되는 경우에, 상기 제2 데이터 신호가 상기 제2 서브 화소 전극(PE2) 측으로 제공될 수 있다.
- [0028] 구체적으로, 상기 제2 박막 트랜지스터(TR2)는 제2 게이트 전극(GE2), 제2 액티브 패턴(AP2), 제2 소오스 전극(SE2) 및 제2 드레인 전극(DE2)을 포함한다. 상기 제2 게이트 전극(GE2)은 상기 게이트 라인(GL)으로부터 분기되고, 상기 제2 액티브 패턴(AP2)은 상기 제1 절연막(L1)을 사이에 두고 상기 제2 게이트 전극(GE2) 위에 배치될 수 있다. 상기 제2 소오스 전극(SE2)은 상기 제2 데이터 라인(DL2)으로부터 분기되어 상기 제2 액티브 패턴(AP2)과 접촉되고, 상기 제2 드레인 전극(DE2)은 상기 제2 소오스 전극(SE2)과 이격되어 상기 제2 액티브 패턴(AP2)과 접촉된다.
- [0029] 상기 제1 및 제2 액티브 패턴들(AP1, AP2) 각각은 비정질 실리콘 및 결정질 실리콘과 같은 반도체 물질을 포함할 수 있다. 그러나, 다른 실시예로 상기 제1 및 제2 액티브 패턴들(AP1, AP2)은 각각은 IGZO, ZnO, SnO₂, In₂O₃, Zn₂SnO₄, Ge₂O₃ 및 HfO₂와 같은 산화물 반도체(oxide semiconductor)를 포함할 수도 있고, GaAs, GaP 및 InP와 같은 화합물 반도체(compound semiconductor)를 포함할 수도 있다.
- [0030] 제2 절연막(L2)은 상기 제1 및 제2 박막 트랜지스터(TR1, TR2)를 커버하고, 제3 절연막(L3)은 상기 제2 절연막(L2) 상에 배치된다. 상기 제2 절연막(L2)은 무기 절연물질로 이루어지고, 상기 제3 절연막(L3)은 유기 절연물질로 이루어질 수 있다. 본 발명의 일 예로, 상기 제3 절연막(L3)은 레드, 그린 및 블루 색화소를 포함하는 컬러 필터층일 수 있다.
- [0031] 상기 셸딩 전극(SHE)은 상기 제1 및 제2 데이터 라인(DL1, DL2) 각각을 따라 형성된다. 상기 셸딩 전극(SHE)은 상기 제1 및 제2 데이터 라인(DL1, DL2)보다 큰 폭을 갖고, 평면에서 봤을 때 상기 제1 및 제2 데이터 라인(DL1, DL2)을 커버하도록 배치된다.
- [0032] 도 2b에 도시된 바와 같이, 상기 셸딩 전극(SHE)은 상기 제3 절연막(L3) 상에 구비된다. 상기 셸딩 전극(SHE)은 블랙 계조에 대응하는 전압을 수신할 수 있다.
- [0033] 상기 셸딩 전극(SHE)은 제4 절연막(L4)에 의해서 커버되고, 상기 제4 절연막(L4) 상에는 상기 제1 및 제2 서브 화소 전극(PE1, PE2)이 배치된다. 상기 제1 및 제2 서브 화소 전극(PE1, PE2)은 투명한 전도성 산화물로 이루어질 수 있다. 상기 셸딩 전극(SHE)은 상기 제4 절연막(L4)에 의해서 상기 제1 및 제2 서브 화소 전극(PE1, PE2)과 전기적으로 절연될 수 있다. 본 발명의 일 예로, 상기 셸딩 전극(SHE)은 상기 제1 및 제2 서브 화소 전극

(PE1, PE2)과 동일하게 투명한 전도성 산화물로 이루어질 수 있다.

- [0034] 상기 제1 서브 화소 전극(PE1)은 상기 제2 내지 제4 절연막들(L2, L3, L4)을 관통하여 형성된 제1 콘택홀(C1)을 통해 상기 제1 드레인 전극(DE1)과 접촉된다. 상기 제2 서브 화소 전극(PE2)은 상기 제2 내지 제4 절연막들(L2, L3, L4)을 관통하여 형성된 제2 콘택홀(C2)을 통해 상기 제2 드레인 전극(DE2)과 접촉된다.
- [0035] 상술한 바와 같이, 상기 제1 및 제2 서브 화소 전극들(PE1, PE2)이 서로 다른 데이터 신호들로 구동되어, 상기 제1 및 제2 서브 화소 영역들(PA1, PA2)에서 서로 다른 계조들이 표시될 수 있다.
- [0036] 도면에 도시하지는 않았지만, 상기 제1 및 제2 화소 전극(PE1, PE2) 위에는 제1 배향막이 배치될 수 있다. 상기 표시기관(100) 및 상기 대향기관(300) 사이에 전계가 형성되지 않을 때, 상기 제1 배향막은 상기 액정층(LC)이 갖는 액정 분자들을 상기 제1 배향막에 대해 경사지도록 배향시킨다. 이 경우에, 상기 제1 배향막에 의해 경사져 배향된 상기 액정 분자들은 상기 전계에 의해 더 기울어져 상기 표시기관(100)에 대해 수평한 방향으로 배향된다. 상술한 상기 액정 분자들의 상기 전계에 대해 동작하는 모드는, 소위 SVA(Super Vertical Alignment) 모드이고, 이 경우에, 상기 액정표시장치(500)가 영상을 표시하는 응답속도(response time)가 향상되는 효과가 발생할 수 있다.
- [0037] 상기 제1 및 제2 서브화소영역(PA1, PA2) 사이에는 차광 영역(BA)이 정의되고, 상기 차광 영역(BA) 내에는 상기 제1 및 제2 박막 트랜지스터(TR1, TR2), 상기 제1 및 제2 콘택홀(C1, C2)이 위치한다.
- [0038] 상기 메인 및 서브 스페이서(MCS, SCS)는 차광 물질(예를 들어, 카본 블랙)을 포함하는 유기 물질로 이루어져 상기 표시기관(100)의 상기 차광 영역(BA)에 배치된다. 특히, 상기 메인 및 서브 스페이서(MCS, SCS)는 상기 제4 절연막(L4) 상에 구비될 수 있고, 상기 제1 배향막이 상기 제4 절연막(L4) 및 화소 전극(PE) 상에 구비되는 경우, 상기 제1 배향막 상에 배치될 수 있다.
- [0039] 본 발명의 일 예로, 상기 서브 스페이서(SCS)는 상기 차광 영역(BA)에 대응하는 크기로 제공될 수 있고, 상기 메인 스페이서(MCS)는 상기 서브 스페이서(SCS)로부터 상기 대향기관(300) 측으로 돌출되어 형성될 수 있다.
- [0040] 상기 메인 및 서브 스페이서(MCS, SCS)는 상기 차광 물질에 의해서 차광 성질을 가지므로 광을 차단할 수 있다. 특히, 상기 액정표시장치(500)가 상기 표시기관의 후면에 광을 발생하는 상기 백라이트 어셈블리를 채용하는 경우, 상기 메인 및 서브 스페이서(MCS, SCS)는 상기 백라이트 어셈블리로부터 입력된 광을 차단할 수 있다.
- [0041] 도 2a 및 도 2b에 도시된 바와 같이, 상기 액정표시장치(500)에 외력이 가해지지 않은 상태에서, 상기 메인 스페이서(MCS)는 상기 대향기관(300)과 접촉하여 상기 표시기관(100)과 상기 대향기관(300) 사이의 셀갭을 유지한다. 상기 서브 스페이서(SCS)는 상기 대향기관(300)과 소정 간격 이격되어 배치되어 상기 대향기관(300)과 접촉되지 않는다. 본 발명의 일 예로, 상기 메인 스페이서(MCS)와 상기 서브 스페이서(SCS)의 높이차(d1)는 $0.25\mu\text{m}$ ~ $0.8\mu\text{m}$ 일 수 있다. 예를 들어, 상기 메인 스페이서(MCS)가 $3\mu\text{m}$ 의 두께(t1)를 갖는 경우, 상기 서브 스페이서(SCS)는 $2.5\mu\text{m}$ 의 두께(t2)를 가질 수 있다.
- [0042] 상기 메인 및 서브 스페이서(MCS, SCS)는 소정의 탄성을 갖는 물질로 이루어지므로, 외력이 가해지면 탄성에 의해서 상기 메인 스페이서(MCS)의 높이가 감소하여 상기 표시기관(100) 및 대향기관(300) 사이의 기준 셀갭이 일시적으로 감소한다. 이후, 상기 외력이 제거되면, 상기 메인 스페이서(MCS)의 복원력에 의해서 상기 표시기관(100) 및 대향기관(300)은 다시 상기 기준 셀갭을 유지할 수 있다.
- [0043] 그러나, 상기 외력이 상기 메인 스페이서(MCS)의 탄성력보다 크게 작용하는 경우, 상기 표시기관(100)과 상기 대향기관(300) 사이의 간격이 상기 기준 셀갭을 갖도록 복원되지 않을 수 있다. 그러면, 상기 액정표시장치(500)의 셀갭이 상기 기준 셀갭으로 일정하게 유지되지 않는다. 상기 서브 스페이서(SCS)는 상기 메인 스페이서(MCS)로 가해지는 외력을 완충시키는 완충 역할을 함으로써, 상기 외력에 의해서 상기 메인 스페이서(MCS)의 탄성이 파괴되는 것을 방지할 수 있다.
- [0044] 도 2a 및 도 2b에 도시된 바와 같이, 상기 메인 및 서브 스페이서(MCS, SCS)에 의해서 상기 표시기관(100)과 상기 대향기관(300)과의 사이에 액정층(LC)이 형성될 수 있는 공간이 확보될 수 있다.
- [0045] 본 발명의 일 예로, 상기 메인 스페이서(MCS)는 상기 차광 영역 중 상기 제1 박막 트랜지스터(TR1)가 형성된 영역에 대응하여 제공될 수 있다. 상기 제1 및 제2 박막 트랜지스터(TR1, TR2)가 형성된 영역은 상대적으로 적층되는 층의 개수가 다른 영역에 비하여 많기 때문에 상대적으로 상기 대향기관(300) 측으로 돌출될 수 있다. 따라서, 상대적으로 두꺼운 두께를 갖는 상기 메인 스페이서(MCS)를 상기 제1 또는 제2 박막 트랜지스터(TR1, TR2)가 형성된 영역 상에 형성함으로써, 상기 메인 스페이서(MCS)를 원하는 두께로 형성하는데 소요되는 제조 공

정 시간을 단축시킬 수 있다.

- [0046] 도 2a 및 도 2b를 참조하면, 상기 대향기관(300)은 제2 베이스 기관(S2) 및 공통 전극(CE)을 포함한다. 상기 제2 베이스 기관(S2)은 광 투과 특성 및 플렉서블 특성을 갖는 절연기관일 수 있다.
- [0047] 상기 공통 전극(CE)은 상기 화소 전극(PE)과 함께 상기 액정층(LC)에 작용하는 전계를 발생한다. 상기 액정층(LC) 내의 액정분자들은 상기 화소 전극(PE)과 상기 공통 전극(CE) 사이에 형성된 전계에 따라서 배열된다. 상기 공통 전극(CE)에는 공통 전압이 인가되고, 상기 제1 및 제2 서브 화소 전극(PE1, PE2)은 상기 제1 및 제2 데이터 라인(DL1, DL2)으로부터 상기 제1 및 제2 데이터 전압을 각각 수신한다. 따라서, 상기 공통 전압과 상기 제1 및 제2 데이터 전압의 전위차에 대응하는 크기로 전계가 형성되며, 상기 전계의 크기에 따라서 상기 액정층(LC) 내의 액정분자들의 배열이 변화되어 광 투과율이 제어된다.
- [0048] 상기 액정층(LC)으로 제공되는 광은 상기 표시기관(100)의 후면에 배치된 백라이트 어셈블리(미도시)로부터 제공되는 광일 수 있다.
- [0049] 본 발명의 일 예로, 상기 쉘딩 전극(SHE)에는 블랙 계조에 대응하는 전압이 인가된다. 예를 들어, 상기 쉘딩 전극(SHE)에는 상기 공통 전극(CE)에 인가되는 상기 공통 전압과 동일한 전위를 갖는 전압이 인가될 수 있다. 따라서, 상기 쉘딩 전극(SHE)과 상기 공통 전극(CE) 사이에는 전계가 형성되지 않는다. 특히, 상기 액정층(LC)이 네가티브 액정 분자들로 이루어진 경우, 무전계 상태에서 상기 액정 분자들이 상기 쉘딩 전극(SHE)의 표면에 대해서 수직하게 배열된다.
- [0050] 이처럼, 상기 액정 분자들이 수직하게 배열되면, 상기 백라이트 어셈블리로부터 제공되는 광이 상기 수직 배열된 액정 분자들에 의해서 차단될 수 있다. 따라서, 상기 쉘딩 전극(SHE)이 형성된 영역 역시 상기 백라이트 어셈블리로부터 제공되는 상기 광을 차단하는 차단 영역으로 정의될 수 있다.
- [0051] 이처럼, 상기 서브 스페이서(SCS)를 상기 차광 영역(BA)에 대응하는 크기로 형성함으로써, 스미어(smear) 특성을 향상시킬 수 있다. 상기 스미어 특성은 상기 액정표시장치(500)에 외력이 가해졌을 때 셀갭이 원복되는 힘의 마진을 나타내며, 상기 서브 스페이서(SCS)의 면적비가 증가하면, 상기 마진이 증가하여 상기 스미어 특성이 향상될 수 있다.
- [0052] 도 3은 본 발명의 다른 실시예에 따른 색화소, 메인 및 서브 스페이서의 위치 관계를 나타낸 평면도이다. 단, 도 3에서는 1×3 화소를 도시하였으며, 각 화소에서 상기 제1 및 제2 박막 트랜지스터(TR1, TR2)가 위치하는 차광 영역들(BA1, BA2, BA3)을 중심으로 도시하였다. 도 3에는 1×3 화소에 각각 대응하는 제1 내지 제3 차광 영역(BA1, BA2, BA3)이 도시된다.
- [0053] 도 3을 참조하면, 상기 1×3 화소에서 행 방향으로 블루, 그린 및 레드 색화소(B, G, R)가 순차적으로 배치된다. 도면에 도시하지는 않았지만, 동일 열에서는 동일 컬러를 갖는 색화소가 배치될 수 있다.
- [0054] 또한, 상기 제1 내지 제3 차광 영역(BA1, BA2, BA3) 각각에는 제1 및 제2 박막 트랜지스터(TR1, TR2)가 구비된다. 그러나, 각 차광 영역(BA1, BA2, BA3)에 구비되는 박막 트랜지스터의 개수는 상기 제1 및 제2 서브 화소 전극(PE1, PE2, 도 1에 도시됨)에 서로 다른 크기의 데이터 신호를 인가하는 방법에 따라서 달라질 수 있다. 즉, 각 차광 영역(BA1, BA2, BA3)에는 한 개의 박막 트랜지스터가 구비될 수 있고, 3개 이상의 박막 트랜지스터가 구비될 수도 있다.
- [0055] 상기 메인 스페이서(MCS)는 상기 블루 색화소(B)가 구비된 상기 제1 차광 영역(BA1)에 구비되고, 상기 제2 및 제3 차광 영역(BA2, BA3)에는 상기 메인 스페이서(MCS)가 구비되지 않을 수 있다.
- [0056] 본 발명의 일 예로, 상기 블루 색화소(B)가 상기 그린 및 레드 색화소(G, R)보다 두껍게 형성될 수 있다. 이 경우, 상기 블루 색화소(B)와 상기 그린 및 레드 색화소(G, R)의 두께 차이는 대략 0.2 μ m일 수 있다.
- [0057] 이때, 상기 메인 스페이서(MCS)를 상기 블루 색화소(B) 상에 형성하면, 상기 블루 색화소(B)와 상기 그린 및 레드 색화소(G, R)의 두께 차이를 이용하여 상기 메인 스페이서(MCS)와 상기 서브 스페이서(SCS1) 사이의 높이차를 확보하는데 유리할 수 있다. 특히, 상기 메인 스페이서(MCS)를 상기 블루 색화소(B) 상에 형성함으로써 상기 메인 스페이서(MCS)를 상기 표시기관(100) 상에 형성하는 소요되는 공정 시간을 단축시킬 수 있고 공정 난이도 측면에서 유리할 수 있다.
- [0058] 만약, 본 발명의 다른 실시예로 상기 블루 색화소(B)의 두께가 상기 그린 및 레드 색화소(G, R)의 두께와 동일한 경우, 상기 메인 스페이서(MCS)의 위치는 상기 블루 색화소(B)의 영역에 제한되지 않고 상기 그린 및 레드

색화소(G, B)의 영역에도 형성될 수 있다.

- [0059] 도 3에 도시된 바와 같이, 상기 메인 스페이서(MCS)는 화소 3개당 하나가 구비될 수 있다. 본 발명의 일 예로, 상기 액정표시장치(500)의 표시영역에 대한 상기 메인 스페이서(MCS)의 면적비는 1% 이하일 수 있다. 상기 면적비는 상기 액정표시장치(500)의 표시영역(DA, 도 9a 내지 도 9c에 도시됨)에 대한 상기 메인 스페이서(MCS)와 상기 표시기관(100)의 전체 접촉 면적의 합의 비율을 나타낸다.
- [0060] 한편, 상기 제1 내지 제3 차광 영역(BA1, BA2, BA3)에는 제1 내지 제3 서브 스페이서(SCS1, SCS2, SCS3)가 각각 대응하여 형성될 수 있다. 상기 제1 내지 제3 서브 스페이서(SCS1, SCS2, SCS3)는 상기 제1 방향(D1, 도 1에 도시됨)으로 소정 간격 이격하여 배열될 수 있다. 특히, 상기 제1 및 제2 서브 스페이서(SCS1, SCS2)의 사이 및 상기 제2 및 제3 서브 스페이서(SCS2, SCS3)의 사이는 쉘딩 전극(SHE)이 구비된다. 상기 쉘딩 전극(SHE)은 상기 제1 및 제2 데이터 라인들(DL1, DL2)을 따라 상기 제1 방향(D1)과 직교하는 제2 방향(D2)으로 연장된다.
- [0061] 도 4a 내지 도 4c는 메인 및 서브 스페이서의 형상을 나타낸 평면도들이다.
- [0062] 도 4a 내지 도 4c를 참조하면, 상기 서브 스페이서(SCS)는 평면에서 봤을 때, 사각 형상, 타원 형상 및 마름모꼴 형상 중 어느 하나로 이루어질 수 있다. 상기 서브 스페이서(SCS)는 상기 표시기관(100)의 차광 영역(BA)에 대응하여 형성되므로, 상기 차광 영역(BA)의 형상에 따라서 달라질 수 있다.
- [0063] 도 4a 내지 도 4에서는 상기 메인 스페이서(MCS)가 평면에서 봤을 때 원 형상을 갖는 경우를 도시하였다. 그러나, 상기 메인 스페이서(MCS)의 형상은 이에 한정되지 않는다.
- [0064] 도 5a 내지 도 5c는 메인 및 서브 스페이서의 형상을 나타낸 평면도들이다.
- [0065] 도 5a 내지 도 5c에 도시된 바와 같이, 상기 메인 스페이서(MCS)는 평면에서 봤을 때 사각 형상을 가질 수 있다. 이외에도 상기 메인 스페이서(MCS)는 타원 형상 등을 갖는 등 그 형상은 다양하게 변형될 수 있다.
- [0066] 도 6은 본 발명의 다른 실시예에 따른 색화소, 스페이서 및 차광층의 위치 관계를 나타낸 평면도이고, 도 7은 도 6에 도시된 절단선 III-III'에 따라 절단한 단면도이다. 단, 도 6 및 도 7에서는 1×3 화소를 도시하였으며, 각 화소에서 상기 제1 및 제2 박막 트랜지스터(TR1, TR2)가 위치하는 차광 영역(BA)을 중심으로 도시하였다.
- [0067] 도 7에서는 설명의 편의를 위하여 제1 베이스 기관(S1)과 색화소 사이에 구비되는 막들을 생략하고, 상기 대향 기관(300)의 제2 베이스 기관(S2) 상에 구비되는 막들을 생략하고 도시하였다.
- [0068] 도 6 및 도 7을 참조하면, 상기 표시기관(100)에는 상기 1×3 화소에서 행 방향으로 블루, 그린 및 레드 색화소(B, G, R)가 순차적으로 배치된다. 도면에 도시하지는 않았지만, 동일 열에서는 동일 컬러를 갖는 색화소가 배치될 수 있다.
- [0069] 상기 색화소(B, G, R) 상에는 상기 쉘딩 전극(SHE)이 구비된다. 상기 쉘딩 전극(SHE)은 상기 제1 및 제2 데이터 라인들(DL1, DL2)을 따라 상기 제2 방향(D2)으로 연장되어 상기 제1 및 제2 데이터 라인들(DL1, DL2)이 형성된 영역을 커버한다.
- [0070] 상기 표시기관(100)은 차광 물질(예를 들어, 카본 블랙)을 포함하는 유기 물질로 이루어진 차광층(BM) 및 스페이서(CS)를 포함한다. 상기 차광층(BM)은 상기 게이트 라인(GL)을 따라 상기 제1 방향(D1)으로 연장되어 상기 쉘딩 전극들(SHE)과 교차할 수 있다.
- [0071] 상기 스페이서(CS)는 상기 차광층(BM)으로부터 돌출되어 상기 표시기관(100)과 상기 대향기관(300)의 셀갭을 유지한다. 상기 스페이서(CS)는 상기 대향기관(300)과 접촉되고, 상기 차광층(BM)은 상기 대향기관(300)과 소정 간격 이격되어 배치된다. 상기 스페이서(CS)와 차광층(BM)의 높이차(d2)는 0.25 μ m-0.8 μ m일 수 있다.
- [0072] 상술한 바와 같이, 상기 차광층(BM)과 상기 스페이서(CS)와의 높이차(d2)를 0.25 μ m-0.8 μ m로 하기 위하여, 예를 들어 상기 액정표시장치(500)의 셀갭이 3 μ m로 정해진 상태에서 상기 차광층(BM)은 상기 높이차(d2)를 유지하기 위하여 대략 2.5 μ m의 두께를 가질 수 있다. 즉, 상기 차광층(BM)과 상기 스페이서(CS)와의 높이차가 0.25 μ m-0.8 μ m로 유지하면, 상기 액정표시장치(500)에서 빛샘 현상을 방지할 수 있다.
- [0073] 한편, 상기 스페이서(CS)는 상기 블루 색화소(B)가 구비된 차광 영역에 구비되고, 다른 색화소가 구비된 차광 영역에는 상기 스페이서(CS)가 구비되지 않을 수 있다. 도 7에 도시된 바와 같이, 상기 블루 색화소(B)가 상기 그린 및 레드 색화소(G, R)보다 두껍게 형성될 수 있다. 이 경우, 상기 블루 색화소(B)와 상기 그린 및 레드 색화소(G, R)의 두께 차이는 대략 0.2 μ m일 수 있다. 따라서, 상기 스페이서(CS)를 상기 블루 색화소(B) 상에 형성

하면, 상기 블루 색화소(B)와 상기 그린 및 레드 색화소(G, R)의 두께 차이를 이용하여 상기 스페이서(CS)와 상기 차광층(BM) 사이의 높이차를 확보하는데 유리할 수 있다.

[0074] 또한, 상기 제1 및 제2 박막 트랜지스터(TR1, TR2)가 구비되는 영역은 그렇지 않은 영역보다 상대적으로 높다. 상기 스페이서(CS)는 상기 차광 영역 중 상기 제1 및 제2 박막 트랜지스터(TR1, TR2) 중 어느 하나가 구비되는 영역, 예를 들어 제1 또는 제2 게이트 전극(GE1, GE2)이 형성된 영역에 형성되어 이들과 마주할 수 있다.

[0075] 이로써, 상기 스페이서(CS)를 소정 높이로 형성하는데 소요되는 공정 시간을 단축시킬 수 있고, 공정 난이도 측면에서도 유리할 수 있다.

[0076] 도 6에 도시된 바와 같이, 상기 스페이서(CS)는 화소 3개당 하나가 구비될 수 있다. 본 발명의 일 예로, 상기 액정표시장치(500)의 표시영역(DA)에 대한 상기 스페이서(CS)의 면적비는 1% 이하일 수 있다. 상기 면적비는 상기 액정표시장치(500)의 표시영역(DA)에 대한 상기 스페이서(CS)와 상기 표시기관(100)의 전체 접촉 면적의 합을 나타낸다.

[0077] 도 8은 본 발명의 또 다른 실시예에 따른 색화소, 스페이서 및 차광층의 위치 관계를 나타낸 평면도이다. 단, 도 8에 도시된 구성 요소 중 도 6에 도시된 구성 요소와 동일한 구성 요소에 대해서는 동일한 참조부호를 병기하고, 그에 대한 구체적인 설명은 생략한다. 도 8에는 3×3 화소를 도시하였으며, 각 화소에서 상기 제1 및 제2 박막 트랜지스터(TR1, TR2)가 위치하는 차광 영역들만을 도시하였다. 따라서, 도 8에는 3×3개의 차광 영역(BA11, BA12, BA13, BA21, BA22, BA23, BA31, BA32, BA33)이 도시된다.

[0078] 도 8을 참조하면, 상기 3×3 화소에서 행 방향으로 블루, 그린 및 레드 색화소(B, G, R)가 순차적으로 배치되고, 동일 열에서는 동일 컬러를 갖는 색화소가 배치된다. 즉, 상기 차광 영역(BA11, BA21, BA31)에는 블루 색화소(B)가 배치되고, 상기 차광 영역(BA12, BA22, BA32)에는 그린 색화소(G)가 배치되며, 상기 차광 영역(BA13, BA23, BA33)에는 레드 색화소(R)가 배치된다.

[0079] 또한, 각 차광 영역(BA11~BA33)에는 제1 및 제2 박막 트랜지스터(TR1, TR2)가 구비된다. 그러나, 각 차광 영역(BA11~BA33)에 구비되는 박막 트랜지스터의 개수는 상기 제1 및 제2 서브 화소 전극(PE1, PE2)에 서로 다른 크기의 데이터 신호를 인가하는 방법에 따라서 달라질 수 있다. 즉, 각 차광 영역(BA11~BA33)에는 한 개의 박막 트랜지스터가 구비될 수 있고, 3개 이상의 박막 트랜지스터가 구비될 수도 있다.

[0080] 상기 표시기관(100)은 차광 물질(예를 들어, 카본 블랙)을 포함하는 유기 물질로 이루어진 차광층(BM) 및 스페이서(CS)를 포함한다. 상기 차광층(BM)은 상기 게이트 라인(GL)을 따라 상기 제1 방향(D1)으로 연장된다.

[0081] 상기 스페이서(CS)는 상기 차광층(BM)으로부터 돌출되어 상기 표시기관(100)과 상기 대향기관(300)의 셀갭을 유지한다. 상기 스페이서(CS)는 상기 대향기관(300)과 접촉되고, 상기 차광층(BM)은 상기 대향기관(300)과 소정 간격 이격되어 배치된다. 상기 스페이서(CS)와 차광층(BM)의 높이차(d2)는 0.25 μ m~0.8 μ m일 수 있다.

[0082] 본 발명의 일 예로, 상기 스페이서(CS)는 상기 블루 색화소(B)가 구비되고 열 방향으로 연속하는 3 개의 차광 영역(BA11, BA12, BA13) 중 하나의 차광 영역(BA11)의 제1 박막 트랜지스터(TR1) 상에 위치할 수 있다. 즉, 3×3 화소에 구비되는 상기 스페이서(CS)의 개수는 1개 일 수 있다.

[0083] 또한, 상기 액정표시장치(500)의 표시영역(DA)에 대한 상기 스페이서(CS)의 면적비는 1% 이하일 수 있다. 여기서, 상기 면적비는 상기 액정표시장치(500)의 표시영역(DA)에 대한 상기 스페이서(CS)와 상기 표시기관(100)의 전체 접촉 면적의 합을 나타낸다.

[0084] 도 9a는 본 발명의 일 실시예에 따른 액정표시장치의 사시도이고, 도 9b는 도 9a에 도시된 액정표시장치의 평면도이며, 도 9c는 도 9a에 도시된 액정표시장치의 측면도이다.

[0085] 도 9a, 도 9b 및 도 9c를 참조하면, 액정표시장치(500)는 영상이 표시되는 표시 영역(DA)을 갖고, 상기 액정표시장치(500)는 휘어진 형상을 갖는다. 따라서, 상기 액정표시장치(500)는 곡면의 형상을 갖는 상기 표시 영역(DA)을 이용하여 입체감, 몰입감 및 임장감이 향상된 영상을 표시할 수 있다.

[0086] 이 실시예에서는, 상기 액정표시장치(500)는 표시기관(100), 대향기관(300) 및 액정층을 포함할 수 있다. 상기 대향기관(300)은 상기 표시기관(100)에 대향하여 상기 표시기관(100)과 결합되고, 상기 액정층은 상기 표시기관(100)과 상기 대향기관(300) 사이에 개재된다.

[0087] 상기 액정표시장치(500)는 상기 표시기관(100) 및 상기 대향기관(300) 외에 다른 구성 요소들을 더 포함할 수 있으나, 본 발명이 상기 구성 요소들에 한정되는 것은 아니다.

- [0088] 이 실시예에서는, 상기 액정표시장치(500)는 평면상에서 제1 방향(D1)을 따라 휘어진다. 이에 따라, 상기 표시기관(100)의 일부 또는 전부(全部)는 상기 제1 방향(D1)을 따라 휘어진 형상을 갖고, 상기 표시 영역(DA)은 상기 제1 방향(D1)을 따라 굴곡진 곡면 형상 형상을 가질 수 있다. 또한, 상기 대향기관(300)은 상기 표시기관(100)과 함께 휘어진 형상을 가질 수 있다.
- [0089] 한편, 도 9c에 도시된 바와 같이 측면상에서 상기 표시기관(100)의 휘어진 부분에 제1 포인트(P1)를 정의할 때, 상기 제1 포인트(P1)를 지나는 법선(10)은 상기 대향기관(300)의 제2 포인트(P2)를 통과한다. 또한, 상기 제1 포인트(P1)에서 사용자의 시야 방향과 나란한 시선 라인(15)을 정의하고, 상기 시선 라인(15)은 상기 대향기관(300)의 제3 포인트(P3)를 통과한다. 이 경우에, 상기 표시기관(100) 및 상기 대향기관(300)이 휘어진 형상을 가지므로 상기 대향기관(300)에서 상기 제2 포인트(P2)의 위치는 상기 제3 포인트(P3)의 위치와 상이할 수 있다.
- [0090] 여기서, 상기 제2 포인트(P2)와 상기 제3 포인트(P3)의 간격(d1)은 상기 액정표시장치(500)의 곡률에 따라서 달라진다. 즉, 상기 액정표시장치(500)의 곡률이 증가할수록 상기 제2 포인트(P2)와 제3 포인트(P3)의 간격(d1)이 증가할 수 있다.
- [0091] 상술한 바와 같이, 상기 제2 포인트(P2)와 제3 포인트(P3) 사이에 간격(d1)이 발생하는 현상을 곡률에 의한 상기 표시기관(100) 및 상기 대향기관(300) 간의 오정렬(miss-alignment)이라고 정의한다. 이하, 상기 오정렬에 의해 상기 표시영역(DA)에서 표시되는 영상의 표시품질이 저하되는 것이 방지될 수 있는 상기 액정표시장치(500)의 구조가 설명된다.
- [0092] 도 10은 화소 영역에 정의되는 도메인들 및 액정 배향 방향들을 나타내는 도면이다.
- [0093] 도 1 및 도 10을 참조하면, 상기 제1 서브 화소 전극(PE1)은 제1 가로 줄기부(HS1), 제2 가로 줄기부(HS2), 제1 세로 줄기부(VS1), 제2 세로 줄기부(VS2) 및 제1 내지 제4 가지부들(B1, B2, B3, B4)을 포함한다.
- [0094] 상기 제1 및 제2 세로 줄기부들(VS1, VS2) 각각은 제2 방향(D2)으로 연장될 수 있고, 상기 제2 방향(D2)은 상기 액정표시장치(500)가 휘어지는 제1 방향(D1)과 교차할 수 있고, 예를 들면, 평면상에서 상기 제2 방향(D2)은 상기 제1 방향(D1)과 직교할 수 있다.
- [0095] 상기 제1 가로 줄기부(HS1)는 상기 제1 방향(D1)으로 연장되어 상기 제1 세로 줄기부(VS1)의 중앙 부분으로부터 분기될 수 있다. 따라서, 상기 제1 세로 줄기부(VS1)는 상기 제1 가로 줄기부(HS1)와 결합하여, 시계 반대 방향으로 90° 회전한 T자 형상을 갖는다.
- [0096] 상기 제1 가지부들(B1) 중 일부는 상기 제1 가로 줄기부(HS1)로부터 분기되고, 상기 제1 가지부들(B1) 중 다른 일부는 상기 제1 세로 줄기부(VS1)로부터 분기된다. 또한, 상기 제1 가지부들(B1) 각각은 평면상에서 상기 제1 방향(D1) 및 상기 제2 방향(D2)과 경사진 제3 방향(D3)으로 연장되고, 상기 제1 가지부들(B1)은 서로 이격되어 배열된다.
- [0097] 상기 제2 가지부들(B2) 중 일부는 상기 제1 가로 줄기부(HS1)로부터 분기되고, 상기 제2 가지부들(B2) 중 다른 일부는 상기 제1 세로 줄기부(VS1)로부터 분기된다. 또한, 상기 제2 가지부들(B2) 각각은 평면상에서 상기 제1 및 제2 방향들(D1, D2)과 경사진 제4 방향(D4)으로 연장되고, 상기 제2 가지부들(B2)은 서로 이격되어 배열된다.
- [0098] 평면상에서 상기 제4 방향(D4)은 상기 제3 방향(D3)과 교차할 수 있다. 예를 들면, 평면상에서 상기 제3 및 제4 방향들(D3, D4)은 서로 직교할 수 있고, 평면상에서 상기 제3 및 제4 방향들(D3, D4) 각각은 상기 제1 방향(D1) 또는 상기 제2 방향(D2)과 45도를 형성할 수 있다.
- [0099] 상기 제1 가지부들(B1)은 상기 제1 가로 줄기부(HS1)에 대해 상기 제2 가지부들(B2)과 대칭인 형상을 가질 수 있고, 상기 제1 가로 줄기부(HS1)는 제1 및 제2 도메인들(DM1, DM2) 사이에 위치할 수 있다.
- [0100] 한편, 상기 제2 가로 줄기부(HS2)는 상기 제1 방향(D1)으로 연장되어 상기 제2 세로 줄기부(VS2)의 중앙 부분으로부터 분기될 수 있다. 따라서, 상기 제2 세로 줄기부(VS2)는 상기 제2 가로 줄기부(HS2)와 결합하여, 시계 방향으로 90° 회전한 T자 형상을 갖는다.
- [0101] 상기 제3 가지부들(B3) 중 일부는 상기 제2 가로 줄기부(HS2)로부터 분기되고, 상기 제3 가지부들(B3) 중 다른 일부는 상기 제2 세로 줄기부(VS2)로부터 분기된다. 또한, 상기 제3 가지부들(B3) 각각은 평면상에서 상기 제1 및 제2 방향들(D1, D2)과 경사진 제5 방향(D5)으로 연장되고, 상기 제3 가지부들(B)은 서로 이격되어 배열된다.

- [0102] 상기 제4 가지부들(B4) 중 일부는 상기 제2 가로 줄기부(HS2)로부터 분기되고, 상기 제4 가지부들(B4) 중 다른 일부는 상기 제2 세로 줄기부(VS2)로부터 분기된다. 또한, 상기 제4 가지부들(B4) 각각은 평면상에서 상기 제1 및 제2 방향들(D1, D2)과 경사진 제6 방향(D6)으로 연장되고, 상기 제4 가지부들(B4)은 서로 이격되어 배열된다.
- [0103] 평면상에서 상기 제6 방향(D6)은 상기 제5 방향(D5)과 교차할 수 있다. 예를 들면, 평면상에서 상기 제5 및 제6 방향들(D5, D6)은 서로 직교할 수 있고, 평면상에서 상기 제5 및 제6 방향들(D5, D6) 각각은 상기 제1 방향(D1) 또는 상기 제2 방향(D2)과 45도를 형성할 수 있다.
- [0104] 상기 제3 가지부들(B3)은 상기 제2 가로 줄기부(HS2)에 대해 상기 제4 가지부들(B4)과 대칭인 형상을 가질 수 있고, 상기 제2 가로 줄기부(HS2)는 제3 및 제4 도메인들(DM3, DM4) 사이에 위치할 수 있다.
- [0105] 상기 제2 서브 화소 전극(PE2)의 크기는 상기 제1 서브 화소 전극(PE1)의 크기와 상이할 수 있으나, 상기 제2 서브 화소 전극(PE2)의 형상은 상기 제1 서브 화소 전극(PE1)의 형상과 유사할 수 있다.
- [0106] 상기 제2 서브 화소 전극(PE2)은 제3 가로 줄기부(HS3), 제4 가로 줄기부(HS4), 제3 세로 줄기부(VS3), 제4 세로 줄기부(VS4) 및 제5 내지 제8 가지부들(B5, B6, B7, B8)을 포함한다.
- [0107] 상기 제3 가로 줄기부(HS3)는 상기 제3 세로 줄기부(VS3)로부터 분기되어 상기 제1 방향(D1)으로 연장되고, 상기 제4 가로 줄기부(HS4)는 상기 제4 세로 줄기부(VS4)로부터 분기되어 상기 제1 방향(D1)으로 연장된다. 이 실시예에서는, 상기 제3 가로 줄기부(HS3)는 상기 제3 세로 줄기부(VS3)의 중앙 부분으로부터 분기될 수 있고, 상기 제4 가로 줄기부(HS4)는 상기 제4 세로 줄기부(VS4)의 중앙 부분으로부터 분기될 수 있다.
- [0108] 상기 제5 가지부들(B5) 중 일부는 상기 제3 가로 줄기부(HS3)로부터 분기되고, 상기 제5 가지부들(B5) 중 다른 일부는 상기 제3 세로 줄기부(VS3)로부터 분기된다. 상기 제5 가지부들(B5) 각각은 평면상에서 상기 제3 방향(D3)으로 연장되고, 상기 제5 가지부들(B5)은 서로 이격되어 배열된다.
- [0109] 상기 제6 가지부들(B6) 중 일부는 상기 제3 가로 줄기부(HS3)로부터 분기되고, 상기 제6 가지부들(B6) 중 다른 일부는 상기 제3 세로 줄기부(VS3)로부터 분기된다. 상기 제6 가지부들(B6) 각각은 평면상에서 상기 제4 방향(D4)으로 연장되고, 상기 제6 가지부들(B6)은 서로 이격되어 배열된다.
- [0110] 상기 제7 가지부들(B7) 중 일부는 상기 제4 가로 줄기부(HS4)로부터 분기되고, 상기 제7 가지부들(B7) 중 다른 일부는 상기 제4 세로 줄기부(VS4)로부터 분기된다. 상기 제7 가지부들(B7) 각각은 평면상에서 상기 제5 방향(D5)으로 연장되고, 상기 제7 가지부들(B7)은 서로 이격되어 배열된다.
- [0111] 상기 제8 가지부들(B8) 중 일부는 상기 제4 가로 줄기부(HS4)로부터 분기되고, 상기 제8 가지부들(B8) 중 다른 일부는 상기 제4 세로 줄기부(VS4)로부터 분기된다. 상기 제8 가지부들(B8) 각각은 평면상에서 상기 제6 방향(D6)으로 연장되고, 상기 제8 가지부들(B8)은 서로 이격되어 배열된다.
- [0112] 도 10에 도시된 바와 같이, 제1 서브화소영역(PA1)에 제1 내지 제4 도메인들(DM1~DM4)이 정의되고, 상기 제2 서브화소영역(PA2)에 제5 내지 제8 도메인들(DM5~DM8)이 정의될 수 있다.
- [0113] 또한, 상기 제1 및 제2 서브화소영역들(PA1, PA2)에 상기 제1 내지 제8 도메인들이 정의되는 경우에, 상기 제1 서브화소전극(PE1)은 제1 도메인 연결부(LP1)를 더 포함하고, 상기 제2 서브화소전극(PE2)은 제2 도메인 연결부(LP2)를 더 포함할 수 있다.
- [0114] 상기 제1 도메인 연결부(LP1)는 상기 제2 도메인(SM2) 및 상기 제3 도메인(SM3) 사이에 배치되어 상기 제2 및 제3 가지부들(B2, B3)을 연결하고, 상기 제2 도메인 연결부(LP2)는 상기 제6 도메인(DM6) 및 상기 제7 도메인(DM7) 사이에 배치되어 상기 제6 및 제7 가지부들(B6, B7)을 연결한다. 상기 제1 도메인 연결부(LP1)는 상기 제2 및 제3 도메인들(DM2, DM3) 간의 경계 영역의 중앙에 위치할 수 있고, 상기 제2 도메인 연결부(LP2)는 상기 제6 및 제7 도메인들(DM6, DM7) 간의 경계 영역의 중앙에 위치할 수 있다.
- [0115] 상기 제1 가지부들(B1)에 의해 상기 액정분자들이 배향되는 영역을 상기 제1 도메인(DM1)으로 정의할 때, 상기 제1 도메인(DM1)에서 제1 액정 배향 방향(DR1)은 제3 방향(D3)으로 정의된다. 상기 제2 가지부들(B2)에 의해 상기 액정분자들이 배향되는 영역을 상기 제2 도메인(DM2)으로 정의할 때, 상기 제2 도메인(DM2)에서 제2 액정 배향 방향(DR2)은 제3 방향(D4)으로 정의된다.
- [0116] 상기 제3 도메인(DM3)에서 제3 액정 배향 방향(DR3)은 상기 제5 방향(D3)으로 정의되며, 상기 제4 도메인(DM2)

에서 제4 액정 배향 방향(DR4)은 상기 제6 방향(D3)으로 정의될 수 있다.

- [0117] 상술한 내용을 종합하면, 상기 제1 서브화소영역(PA1)에 상기 제2 방향(D2)으로 순차적으로 배열되는 상기 제1 내지 제4 도메인들(DM1~DM4)이 형성되고, 상기 제1 내지 제4 도메인들(DM1~DM4)에서 액정 배향 방향들은 모두 상이하다. 따라서, 상기 제1 서브화소영역(PA1)에 대한 시야 범위가 확대될 수 있다.
- [0118] 또한, 상기 제2 서브화소영역(PA2)에 상기 제2 방향(D2)으로 순차적으로 배열되는 상기 제5 내지 제8 도메인들(DM5~DM8)이 형성되고, 상기 제5 내지 제8 도메인들(DM5~DM8)에서 액정 배향 방향들은 모두 상이하다. 따라서, 상기 제2 서브화소영역(PA2)에 대한 시야 범위가 확대될 수 있다.
- [0119] 한 화소 내에서 상기 제1 내지 제8 도메인들(DM1~DM8)이 상기 제2 방향(D2)으로 배열된다. 따라서, 상기 제1 방향(D1)으로 휘어진 액정표시장치(500)에서 오정렬로 인해, 서로 다른 액정 배향 방향을 갖는 도메인들이 중첩하는 것을 방지할 수 있고, 그 결과 액정 오배향으로 인한 텍스처 불량을 방지할 수 있다.
- [0120] 또한, 앞서 기술한 바와 같이, 상기 쉘딩 전극(SHE), 스페이서(CS) 및 차광층(BM)을 상기 표시기관(100) 측에 형성하면, 상기 제1 기관(100)과 상기 제2 기관(300)의 오정렬이 발생하더라도, 상기 차광 영역(BA)이 상기 화소 영역(PA) 내로 이동하는 현상이 발생하지 않을 수 있다. 따라서, 상기 액정표시장치(500)에서 상기 액정표시장치(500)가 휘는 방향(즉, 상기 제1 방향(D2))과 수직하는 방향(즉, 상기 제2 방향(D2))으로 상기 화소 영역(PA) 내에 세로줄 암부가 형성되는 것을 방지할 수 있다.
- [0121] 도 11은 본 발명의 일 실시예에 따른 액정표시장치의 제조 과정을 나타낸 흐름도이다.
- [0122] 도 11을 참조하면, 상기 표시기관(100)을 제조하는 공정은 단계 1(S11) 내지 단계 9(S19)를 포함하고, 상기 대향기관(300)을 제조하는 공정은 단계 1(S21)을 포함한다.
- [0123] 구체적으로, 상기 표시기관(100)을 제조하기 위하여, 먼저 상기 제1 베이스 기관(S1) 상에 게이트 라인(GL), 제1 및 제2 게이트 전극(GE1, GE2)을 형성한다(S11).
- [0124] 다음, 상기 제1 베이스 기관(S1) 상에 상기 게이트 라인(GL), 제1 및 제2 게이트 전극(GE1, GE2)을 커버하는 제1 절연막(L1)을 형성하고, 그 위로 제1 및 제2 액티브 패턴(AP1, AP2)을 형성한다(S12). 상기 제1 및 제2 액티브 패턴(AP1, AP2)은 상기 제1 및 제2 게이트 전극(GE1, GE2)과 마주하는 위치에 각각 형성될 수 있다.
- [0125] 상기 제1 절연막(L1) 위로는 제1 및 제2 데이터 라인(DL1, DL2)이 형성되고, 상기 제1 액티브 패턴(AP1) 위로는 제1 소오스 전극(SE1) 및 제1 드레인 전극(DE1)이 형성되며, 상기 제2 액티브 패턴(AP2) 위로는 제2 소오스 전극(SE2) 및 제2 드레인 전극(DE2)이 형성된다(S13). 이로써, 상기 표시기관(100)에는 상기 제1 및 제2 박막 트랜지스터(TR1, TR2)가 완성된다.
- [0126] 상기 표시기관(100)에는 상기 제1 및 제2 박막 트랜지스터(TR1, TR2)를 커버하는 제2 절연막(L2)이 형성된다(S14). 상기 제2 절연막(L2) 위로는 제3 절연막(L3)이 형성된다(S15). 본 발명의 일 예로, 상기 제3 절연막(L3)은 레드, 그린 및 블루 색화소(R, G, B)를 포함할 수 있다.
- [0127] 상기 제3 절연막(L3) 상에는 쉘딩 전극(SHE)이 형성된다(S16). 상기 쉘딩 전극(SHE)은 제4 절연막(L4)에 의해서 커버된다(S17). 상기 제4 절연막(L4) 상에는 화소 전극(PE)이 형성된다(S18). 상기 화소 전극(PE)은 제1 및 제2 서브 화소 전극(PE1, PE2)를 포함할 수 있다.
- [0128] 상기 화소 전극(PE) 상에는 스페이서(CS) 및 차광층(BM)이 형성된다(S19). 상기 스페이서(CS) 및 차광층(BM)은 동일 공정을 통해서 동시에 형성될 수 있다. 상기 스페이서(CS) 및 차광층(BM)에 대해서는 앞서 상세하게 서술하였으므로, 구체적인 설명은 생략한다.
- [0129] 도면에 도시하지는 않았지만, 상기 화소 전극(PE)을 형성하는 단계(S18)와 상기 스페이서(CS) 및 차광층(BM)을 형성하는 단계(S19) 사이에 제1 배향막을 형성하는 단계가 더 구비될 수 있다.
- [0130] 다음, 상기 대향기관(300)을 제조하기 위하여, 상기 제2 베이스 기관(S2) 상에 공통 전극(CE)을 형성한다(S21). 도면에 도시하지는 않았지만, 상기 공통 전극(CE) 위로는 제2 배향막(310)이 형성될 수 있다.
- [0131] 이처럼, 상기 표시기관(100)과 상기 대향기관(300)이 각각 제조되면, 상기 표시기관(100)과 상기 대향기관(300) 사이에 액정층(LC)을 형성한다(S31). 이후, 상기 표시기관(100)과 상기 대향기관(300)을 어셈블리하여 상기 액정표시장치(500)를 완성한다(S32).
- [0132] 이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된

본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.


부호의 설명

[0133]


100 : 표시기판	300 : 대향기판
S1 : 제1 베이스 기판	L1: 제1 절연막
L2: 제2 절연막	L3 : 제3 절연막
L4 : 제4 절연막	SHE : 셸딩 전극
TR1: 제1 박막 트랜지스터	TR2 : 제2 박막 트랜지스터
LC: 액정층	CS : 스페이서
MCS : 메인 스페이서	SCS : 서브 스페이서
BM : 차광층	CE : 공통 전극
PE : 화소 전극	500 : 액정표시장치

도면


도면1




도면2a




도면2b



도면3




도면4a



도면4b




도면4c




도면5a




도면5b




도면5c




도면6




도면7




도면8




도면9a




도면9b




도면9c



도면10



도면11



【심사관 직권보정사항】

【직권보정 1】

【보정항목】 청구범위

【보정세부항목】 청구항 11 [13째줄]

【변경전】

~~ 상기 메인 스페이서 ~~

【변경후】

~~ 상기 스페이서 ~~

【직권보정 2】

【보정항목】 청구범위

【보정세부항목】 청구항 11, [13째줄]

【변경전】

~~ 상기 메인 스페이서 ~~

【변경후】

~~ 메인 스페이서 ~~

专利名称(译)	液晶显示装置		
公开(公告)号	KR102127149B1	公开(公告)日	2020-07-08
申请号	KR1020130117469	申请日	2013-10-01
[标]申请(专利权)人(译)	三星显示有限公司		
申请(专利权)人(译)	三星显示器有限公司		
当前申请(专利权)人(译)	三星显示器有限公司		
[标]发明人	박창훈 심이섭 엄누리 허철		
发明人	박창훈 심이섭 엄누리 허철		
IPC分类号	G02F1/1339		
审查员(译)	朴贞根		
其他公开文献	KR1020150039002A		

摘要(译)

液晶显示装置包括显示基板,对向基板,液晶层,主间隔物和副间隔物。显示基板具有多个像素区域,并且在每个像素区域的遮光区域中提供至少一个薄膜晶体管。相对的基板被耦合以面对显示基板。液晶层设置在显示基板和相对基板之间。主间隔物设置在显示基板上并且包括遮光材料,并且主间隔物通过与相对基板接触而在显示基板和相对基板之间保持单元间隙。子间隔物设置在显示基板上并且包括遮光材料,并且与对向基板间隔预定距离。子间隔物以与遮光区域相对应的尺寸设置,并且主间隔物具有从子间隔物突出的结构。

