



등록특허 10-2040812



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2019년11월06일
(11) 등록번호 10-2040812
(24) 등록일자 2019년10월30일

(51) 국제특허분류(Int. Cl.)

G02F 1/1343 (2006.01)

(21) 출원번호 10-2013-0014968

(22) 출원일자 2013년02월12일

심사청구일자 2018년02월12일

(65) 공개번호 10-2014-0102348

(43) 공개일자 2014년08월22일

(56) 선행기술조사문헌

KR1020070118509 A*

KR1020110109047 A*

US20070052899 A1*

*는 심사관에 의하여 인용된 문헌

(73) 특허권자

삼성디스플레이 주식회사

경기도 용인시 기흥구 삼성로 1 (농서동)

(72) 발명자

김덕성

충남 아산시 탕정면 탕정면로 37, 204동 406호 (탕정삼성트라팰리스아파트)

이봉준

서울 종로구 삼청로2길 29-1, 지층 (소격동)

(뒷면에 계속)

(74) 대리인

팬코리아특허법인

전체 청구항 수 : 총 17 항

심사관 : 한상일


(54) 발명의 명칭 액정 표시 장치

(57) 요약

본 발명은 액정 표시 장치에 관한 것으로, 특히 두 전기장 생성 전극이 동일한 기관 위에 위치하는 액정 표시 장치에 관한 것이다. 본 발명의 한 실시예에 따른 액정 표시 장치는 기관, 상기 기관 위에 위치하며 대체로 제1 방향으로 뻗는 복수의 제1 신호선, 상기 복수의 제1 신호선 위에 위치하는 게이트 절연막, 상기 게이트 절연막 위

(뒷면에 계속)

대표도 - 도2



에 위치하는 복수의 제1 전극, 상기 제1 신호선과 전기적으로 연결되어 있고 상기 게이트 절연막 및 상기 제1 전극을 포함하는 박막 트랜지스터, 상기 박막 트랜지스터와 연결되어 있으며 상기 박막 트랜지스터로부터 데이터 전압을 인가받는 복수의 화소 전극, 그리고 상기 화소 전극과 제1 절연층을 사이에 두고 중첩하는 공통 전극을 포함하고, 상기 화소 전극 및 상기 공통 전극 중 어느 하나는 면형이고, 나머지 하나는 상기 면형인 전극과 중첩하는 복수의 가지 전극을 포함하고, 상기 화소 전극의 상기 제1 방향의 길이는 상기 화소 전극의 상기 제1 방향에 수직인 제2 방향의 길이보다 길고, 상기 복수의 가지 전극은 상기 제1 신호선에 대체로 나란하게 뻗으며, 상기 공통 전극은 상기 제1 신호선과 중첩하는 부분을 포함한다.

(72) 발명자

김성만

서울 송파구 올림픽로35길 104, 25동 1001호 (신천동, 장미아파트)

김슬기

경기 안양시 동안구 학의로 20, 138동 501호 (비산동, 관악청구아파트)

김진윤

충남 아산시 탕정면 탕정면로 37, 101동 3104호 (탕정삼성트라펠리스아파트)

서동욱

충남 아산시 탕정면 탕정면로 37, 101동 3003호 (탕정삼성트라펠리스아파트)

손민희

경기도 안양시 만안구 문예로52번길 19 104동 602호 (안양동,서희아리채)

명세서

청구범위

청구항 1

기관,

상기 기관 위에 위치하며 제1 방향으로 뻗는 복수의 제1 신호선,

상기 제1 신호선에 나란하게 연장되며 상기 제1 신호선과 동일한 층에 위치하는 복수의 공통 전압선,

상기 복수의 제1 신호선 위에 위치하는 게이트 절연막,

상기 게이트 절연막 위에 위치하는 복수의 제1 전극,

상기 제1 신호선과 전기적으로 연결되어 있고 상기 게이트 절연막 및 상기 제1 전극을 포함하는 박막 트랜지스터,

상기 박막 트랜지스터와 연결되어 있으며 상기 박막 트랜지스터로부터 데이터 전압을 인가받는 복수의 화소 전극, 그리고

상기 화소 전극과 제1 절연층을 사이에 두고 중첩하는 공통 전극

을 포함하고,

상기 화소 전극 및 상기 공통 전극 중 어느 하나는 면형이고, 나머지 하나는 상기 면형인 전극과 중첩하는 복수의 가지 전극을 포함하고,

상기 화소 전극의 상기 제1 방향의 길이는 상기 화소 전극의 상기 제1 방향에 수직인 제2 방향의 길이보다 길고,

상기 복수의 가지 전극은 상기 제1 신호선에 나란하게 뻗고,

상기 공통 전압선은 상기 복수의 가지 전극에 나란하게 뻗고,

상기 공통 전극은 상기 제1 신호선과 중첩하는 제1 부분 및 상기 공통 전압선과 중첩하는 제2 부분을 포함하고,

상기 제2 부분은 상기 게이트 절연막이 포함하는 접촉 구멍을 통해 상기 공통 전압선과 연결되어 있는

액정 표시 장치.

청구항 2

제1항에서,

상기 공통 전극의 상기 제1 신호선과 중첩하는 부분은 상기 제1 신호선을 따라 형성된 개구부를 포함하는 액정 표시 장치.

청구항 3

제2항에서,

상기 제1 신호선은 상기 박막 트랜지스터에 게이트 신호를 전달하는 게이트선을 포함하는 액정 표시 장치.

청구항 4

제3항에서,

상기 게이트 절연막 위에 위치하고 상기 제1 전극과 연결되어 있으며 상기 게이트선과 교차하는 복수의 데이터 선을 더 포함하고,

상기 박막 트랜지스터는

상기 제1 전극과 마주하며 상기 화소 전극과 연결되어 있는 제2 전극, 그리고
상기 제1 전극 및 상기 제2 전극과 중첩하는 반도체
를 더 포함하는 액정 표시 장치.

청구항 5

삭제

청구항 6

제1항에서,

상기 복수의 제1 신호선과 상기 복수의 공통 전압선은 상기 가지 전극에 나란하게 뻗으며 상기 제2 방향을 따라
교대로 배열되어 있는 액정 표시 장치.

청구항 7

제6항에서,

상기 제2 방향으로 배열되어 있으며 상기 제2 방향으로 이웃한 복수의 화소 전극들은 상기 복수의 데이터선 중
한 쌍의 제1 및 제2 데이터선에 교대로 연결되어 있고,

상기 한 쌍의 제1 및 제2 데이터선이 전달하는 데이터 전압의 극성은 서로 반대인

액정 표시 장치.

청구항 8

제7항에서,

상기 제1 신호선과 상기 공통 전극 사이에 위치하는 절연층은 유기 절연 물질을 포함하지 않는 액정 표시 장치.

청구항 9

제2항에서,

상기 제1 신호선은 상기 박막 트랜지스터에 데이터 신호를 전달하는 데이터선을 포함하는 액정 표시 장치.

청구항 10

제9항에서,

상기 게이트 절연막 위에 위치하고 상기 제1 전극과 연결되어 있으며 상기 데이터선과 교차하는 복수의 게이트
선을 더 포함하고,

상기 박막 트랜지스터는

상기 데이터선과 연결되어 있는 소스 전극,

상기 소스 전극과 마주하는 드레인 전극, 그리고

상기 소스 전극 및 상기 드레인 전극 위에 위치하며 상기 소스 전극 및 상기 드레인 전극과 중첩하는 반도체
를 더 포함하는 액정 표시 장치.

청구항 11

제10항에서,

상기 제1 신호선과 상기 공통 전극 사이에 위치하는 절연층은 유기 절연 물질을 포함하지 않는 액정 표시 장치.

청구항 12

제10항에서,

상기 반도체는 산화물 반도체를 포함하는 액정 표시 장치.

청구항 13

제1항에서,

상기 제1 신호선은 상기 박막 트랜지스터에 게이트 신호를 전달하는 게이트선을 포함하는 액정 표시 장치.

청구항 14

제13항에서,

상기 게이트 절연막 위에 위치하고 상기 제1 전극과 연결되어 있으며 상기 게이트선과 교차하는 복수의 데이터선을 더 포함하고,

상기 박막 트랜지스터는

상기 제1 전극과 마주하며 상기 화소 전극과 연결되어 있는 제2 전극, 그리고

상기 제1 전극 및 상기 제2 전극과 중첩하는 반도체

를 더 포함하는 액정 표시 장치.

청구항 15

삭제

청구항 16

제14항에서,

상기 복수의 제1 신호선과 상기 복수의 공통 전압선은 상기 가지 전극에 나란하게 뻗으며 상기 제2 방향을 따라 교대로 배열되어 있는 액정 표시 장치.

청구항 17

제16항에서,

상기 제2 방향으로 배열되어 있으며 상기 제2 방향으로 이웃한 복수의 화소 전극들은 상기 복수의 데이터선 중 한 쌍의 제1 및 제2 데이터선에 교대로 연결되어 있고,

상기 한 쌍의 제1 및 제2 데이터선이 전달하는 데이터 전압의 극성은 서로 반대인

액정 표시 장치.

청구항 18

삭제

청구항 19

삭제

청구항 20

제1항에서,

상기 제1 신호선은 상기 박막 트랜지스터에 데이터 신호를 전달하는 데이터선을 포함하는 액정 표시 장치.

청구항 21

제20항에서,

상기 게이트 절연막 위에 위치하고 상기 제1 전극과 연결되어 있으며 상기 데이터선과 교차하는 복수의 게이트선을 더 포함하고,

상기 박막 트랜지스터는

상기 데이터선과 연결되어 있는 소스 전극,

상기 소스 전극과 마주하는 드레인 전극, 그리고

상기 소스 전극 및 상기 드레인 전극 위에 위치하며 상기 소스 전극 및 상기 드레인 전극과 중첩하는 반도체를 더 포함하는 액정 표시 장치.

발명의 설명

기술 분야

[0001] 본 발명은 액정 표시 장치에 관한 것으로, 특히 두 전기장 생성 전극이 동일한 기판 위에 위치하는 액정 표시 장치에 관한 것이다.

배경 기술

[0002] 액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다. 액정 표시 장치의 투과율은 액정 분자들이 잘 제어될수록 높아질 수 있다.

[0003] 한편, 액정 표시 장치의 각 화소 전극은 게이트선과 데이터선 등의 신호선과 연결되어 있는 스위칭 소자와 연결되어 있다. 스위칭 소자는 박막 트랜지스터 등의 삼단자 소자로서 출력 단자를 통해 데이터 전압을 화소 전극에 전달한다.

[0004] 이러한 액정 표시 장치 중에서 액정층에 전기장을 생성하는 화소 전극 및 공통 전극을 스위칭 소자가 형성되어 있는 동일한 기판 위에 구비할 수 있다.

발명의 내용

해결하려는 과제

[0005] 본 발명이 해결하고자 하는 과제는 두 전기장 생성 전극이 동일한 기판 위에 위치하는 액정 표시 장치의 투과율을 높이는 것이다.

[0006] 본 발명이 해결하고자 하는 또 다른 과제는 두 전기장 생성 전극이 동일한 기판 위에 위치하는 액정 표시 장치에서 신호선과 전기장 생성 전극 사이의 기생 용량을 줄여 신호 지연을 최소화하고 신호선과 전기장 생성 전극 사이의 크로스토크를 줄이며 전기장 왜곡에 의한 빛샘을 줄이는 것이다.

과제의 해결 수단

[0007] 본 발명의 한 실시예에 따른 액정 표시 장치는 기판, 상기 기판 위에 위치하며 대체로 제1 방향으로 뻗는 복수의 제1 신호선, 상기 복수의 제1 신호선 위에 위치하는 게이트 절연막, 상기 게이트 절연막 위에 위치하는 복수의 제1 전극, 상기 제1 신호선과 전기적으로 연결되어 있고 상기 게이트 절연막 및 상기 제1 전극을 포함하는 박막 트랜지스터, 상기 박막 트랜지스터와 연결되어 있으며 상기 박막 트랜지스터로부터 데이터 전압을 인가받는 복수의 화소 전극, 그리고 상기 화소 전극과 제1 절연층을 사이에 두고 중첩하는 공통 전극을 포함하고, 상기 화소 전극 및 상기 공통 전극 중 어느 하나는 면형이고, 나머지 하나는 상기 면형인 전극과 중첩하는 복수의 가지 전극을 포함하고, 상기 화소 전극의 상기 제1 방향의 길이는 상기 화소 전극의 상기 제1 방향에 수직인 제2 방향의 길이보다 길고, 상기 복수의 가지 전극은 상기 제1 신호선에 대체로 나란하게 뻗으며, 상기 공통 전극은 상기 제1 신호선과 중첩하는 부분을 포함한다.

[0008] 상기 공통 전극의 상기 제1 신호선과 중첩하는 부분은 상기 제1 신호선을 따라 형성된 개구부를 포함할 수 있다.

[0009] 상기 제1 신호선은 상기 박막 트랜지스터에 게이트 신호를 전달하는 게이트선을 포함할 수 있다.

- [0010] 상기 게이트 절연막 위에 위치하고 상기 제1 전극과 연결되어 있으며 상기 게이트선과 교차하는 복수의 데이터선을 더 포함하고, 상기 박막 트랜지스터는 상기 제1 전극과 마주하며 상기 화소 전극과 연결되어 있는 제2 전극, 그리고 상기 제1 전극 및 상기 제2 전극과 중첩하는 반도체를 더 포함할 수 있다.
- [0011] 상기 제1 신호선에 대체로 나란하게 뻗으며 상기 제1 신호선과 동일한 층에 위치하는 복수의 공통 전압선을 더 포함하고, 상기 공통 전극은 상기 공통 전압선과 연결되어 있을 수 있다.
- [0012] 상기 복수의 제1 신호선과 상기 복수의 공통 전압선은 상기 제2 방향을 따라 교대로 배열되어 있을 수 있다.
- [0013] 상기 제2 방향으로 배열된 복수의 화소 전극을 포함하는 한 화소행의 화소 전극들은 상기 복수의 데이터선 중 한 쌍의 제1 및 제2 데이터선에 교대로 연결되어 있고, 상기 한 쌍의 제1 및 제2 데이터선이 전달하는 데이터 전압의 극성은 서로 반대일 수 있다.
- [0014] 상기 제1 신호선은 상기 박막 트랜지스터에 데이터 신호를 전달하는 데이터선을 포함할 수 있다.
- [0015] 상기 게이트 절연막 위에 위치하고 상기 제1 전극과 연결되어 있으며 상기 데이터선과 교차하는 복수의 게이트선을 더 포함하고, 상기 박막 트랜지스터는 상기 데이터선과 연결되어 있는 소스 전극, 상기 소스 전극과 마주하는 드레인 전극, 그리고 상기 소스 전극 및 상기 드레인 전극 위에 위치하며 상기 소스 전극 및 상기 드레인 전극과 중첩하는 반도체를 더 포함할 수 있다.
- [0016] 상기 제1 신호선과 상기 공통 전극 사이에 위치하는 절연층은 유기 절연 물질을 포함하지 않을 수 있다.
- [0017] 상기 반도체는 산화물 반도체를 포함할 수 있다.

발명의 효과

- [0018] 본 발명의 실시예에 따르면 두 전기장 생성 전극이 동일한 기판 위에 위치하는 액정 표시 장치의 투과율을 높일 수 있다.
- [0019] 또한 신호선과 전기장 생성 전극 사이의 기생 용량을 줄여 신호 지연을 최소화하고 신호선과 전기장 생성 전극 사이의 크로스토크를 줄이며 전기장 왜곡에 의한 빛샘을 줄일 수 있다.
- [0020] 또한 데이터 구동 회로 칩의 개수를 줄일 수 있다. 게이트 구동 회로를 기판 위에 집적하는 경우 게이트 구동 회로의 집적 영역의 설계에 자유도가 커져 표시판의 가장자리 영역을 줄일 수 있다.

도면의 간단한 설명

- [0021] 도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고,
- 도 2는 도 1의 액정 표시 장치를 II-II 선을 따라 잘라 도시한 단면도이고,
- 도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고,
- 도 4는 도 3의 액정 표시 장치를 IV-IV 선을 따라 잘라 도시한 단면도이고,
- 도 5는 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고,
- 도 6은 도 5의 액정 표시 장치를 VI-VI 선을 따라 잘라 도시한 단면도이고,
- 도 7은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고,
- 도 8은 도 7의 액정 표시 장치를 VIII-VIII 선을 따라 잘라 도시한 단면도이고,
- 도 9는 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고,
- 도 10은 도 9의 액정 표시 장치를 X-X 선을 따라 잘라 도시한 단면도이고,
- 도 11은 도 9의 액정 표시 장치를 XI-XI 선을 따라 잘라 도시한 단면도이고,
- 도 12는 도 9의 액정 표시 장치를 XII-XII 선을 따라 잘라 도시한 단면도이고,
- 도 13 및 도 14는 각각 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도로서 데이터 전압의 극성을 도시한 도면이고,
- 도 15 내지 도 18은 도 9에 도시한 액정 표시 장치를 제조하는 방법의 단계를 순서대로 도시한 배치도들이고,

도 19는 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고,
 도 20은 도 19의 액정 표시 장치를 XX-XX 선을 따라 잘라 도시한 단면도이고,
 도 21은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고,
 도 22는 도 21의 액정 표시 장치를 XXII-XXII 선을 따라 잘라 도시한 단면도이고,
 도 23은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고,
 도 24는 도 23의 액정 표시 장치를 XXIV-XXIV 선을 따라 잘라 도시한 단면도이고,
 도 25는 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고,
 도 26은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고,
 도 27은 도 26의 액정 표시 장치를 XXVII-XXVII 선을 따라 잘라 도시한 단면도이고,
 도 28은 도 26의 액정 표시 장치를 XXVIII-XXVIII 선을 따라 잘라 도시한 단면도이고,
 도 29는 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고,
 도 30은 도 29의 액정 표시 장치를 XXX-XXX 선을 따라 잘라 도시한 단면도이고,
 도 31은 도 29의 액정 표시 장치를 XXXI-XXXI 선을 따라 잘라 도시한 단면도이다.

발명을 실시하기 위한 구체적인 내용

- [0022] 그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
- [0023] 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
- [0024] 먼저, 도 1 및 도 2를 참조하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 설명한다.
- [0025] 도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 2는 도 1의 액정 표시 장치를 II-II 선을 따라 잘라 도시한 단면도이다.
- [0026] 도 1을 참조하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 대략 행렬 형태로 배열되어 있는 복수의 화소(PX)를 포함한다. 행 방향은 x 방향이라 하고, 열 방향은 y 방향이라 한다. 도 2를 참조하면, 단면 구조로 볼 때 서로 마주하는 하부 표시판(100)과 상부 표시판(200) 및 이들 두 표시판(100, 200) 사이에 위치하는 액정층(3)을 포함한다.
- [0027] 먼저 하부 표시판(100)에 대하여 설명하면, 절연 기판(110) 위에 복수의 신호선이 위치한다. 복수의 신호선은 x 방향으로 교대로 배열되어 있는 제1 신호선(SL1)과 제2 신호선(SL2)을 포함할 수 있다. 제1 신호선(SL1)과 제2 신호선(SL2)은 대체로 y 방향으로 뻗는다. 제1 신호선(SL1)과 제2 신호선(SL2)은 도 1에 도시한 바와 같이 y 방향을 따라 주기적으로 굴곡되어 있을 수도 있고, 이와 달리 직선으로 뻗을 수도 있다.
- [0028] 제1 신호선(SL1)과 제2 신호선(SL2)은 서로 다른 종류의 신호를 전달할 수도 있고, 서로 동일한 종류의 신호를 전달할 수도 있다. 예를 들어 제1 신호선(SL1)과 제2 신호선(SL2)은 같은 종류의 신호선으로서 각 화소(PX)에 데이터 신호를 전달하는 데이터선(data line)일 수 있다. 또 다른 예를 들어 제1 신호선(SL1)은 각 화소(PX)에 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 전달하는 게이트선(gate line)일 수 있고, 이 경우 제2 신호선(SL2)은 공통 전압(Vcom)을 전달하는 공통 전압선(common voltage line)일 수도 있고 게이트선일 수도 있다.
- [0029] 제1 신호선(SL1)과 제2 신호선(SL2)은 도 1에 도시한 바와 같이 x 방향으로 화소열마다 배치될 수 있으나 이에 한정되는 것은 아니고, 두 개 이상의 화소열마다 배치될 수도 있다.
- [0030] 제1 신호선(SL1)과 제2 신호선(SL2) 위에는 게이트 절연막(gate insulating layer)(140)이 위치한다. 게이트

절연막(140)은 질화규소(SiNx) 또는 산화규소(SiOx) 따위의 무기 절연물 등으로 만들어질 수 있다.

- [0031] 게이트 절연막(140) 위에는 제1 보호막(180a)이 위치할 수 있다. 제1 보호막(180a)은 유기 절연 물질 또는 무기 절연 물질 등으로 이루어질 수 있다. 그러나 제1 보호막(180a)은 생략될 수 있다.
- [0032] 제1 보호막(180a) 위에는 복수의 화소 전극(191)이 위치할 수 있다. 각 화소(PX)에 위치하는 화소 전극(191)은 대체로 변형으로서 제1 신호선(SL1) 또는 제2 신호선(SL2)에 평행한 변을 가지는 다각형일 수 있다. 화소 전극(191)의 y 방향 길이는 x 방향의 길이보다 길 수 있다. 즉, 한 화소(PX)의 y 방향 길이는 x 방향의 길이보다 길 수 있다.
- [0033] 각 화소 전극(191)은 제1 신호선(SL1)과 제2 신호선(SL2)의 사이에 위치할 수 있으나 이에 한정되는 것은 아니다. 화소 전극(191)은 제1 신호선(SL1) 또는 제2 신호선(SL2)과 중첩하지 않을 수 있다. 화소 전극(191)은 ITO 또는 IZO 등의 투명한 도전 물질로 만들어질 수 있다.
- [0034] 화소 전극(191)은 박막 트랜지스터와 같은 스위칭 소자(도시하지 않음)를 통해 데이터 신호를 인가받을 수 있다. 스위칭 소자는 제1 신호선(SL1) 또는 제2 신호선(SL2)과 연결되어 있는 단자를 포함한다. 이때 제1 신호선(SL1) 또는 제2 신호선(SL2)은 스위칭 소자의 여러 단자가 위치하는 층 중 절연 기관(110)과 가장 가까운 층에 위치할 수 있다.
- [0035] 화소 전극(191) 위에는 절연 물질로 이루어진 제2 보호막(180b)이 위치한다.
- [0036] 제2 보호막(180b) 위에는 공통 전극(common electrode)(131)이 위치한다. 공통 전극(131)은 각 화소(PX)의 화소 전극(191)과 중첩하고 서로 대체로 평행하게 뻗으며 서로 이격되어 있는 복수의 가지 전극(133) 및 제1 신호선(SL1) 및 제2 신호선(SL2)과 중첩하는 경계부(135)를 포함한다.
- [0037] 한 화소(PX)에 위치하는 복수의 가지 전극(133)은 상단 및 하단에서 서로 연결되어 있을 수 있다. 가지 전극(133)의 사이 영역은 슬릿이라 한다.
- [0038] 경계부(135)는 x 방향으로 이웃한 화소(PX)의 경계 부근에 위치할 수 있다. 경계부(135)는 도 1 및 도 2에 도시한 바와 같이 제1 신호선(SL1) 및 제2 신호선(SL2)을 덮을 수 있다. 여기서 덮는다는 것은 제1 신호선(SL1) 또는 제2 신호선(SL2)의 나란하게 뻗는 양쪽 가장자리 변을 덮는 것을 의미한다.
- [0039] 가지 전극(133)과 경계부(135)는 대체로 제1 신호선(SL1) 및 제2 신호선(SL2)에 대략 평행하게 뻗을 수 있다.
- [0040] 공통 전극(131)은 공통 전압을 인가받고, 복수의 화소(PX)에 위치하는 공통 전극(131)은 서로 연결되어 있다. 제2 신호선(SL2)이 공통 전압선인 경우 공통 전극(131)은 제2 신호선(SL2)과 전기적으로 연결되어 있을 수 있다. 공통 전극(131)은 ITO 또는 IZO 등의 투명한 도전 물질로 만들어질 수 있다.
- [0041] 다음, 상부 표시판(200)에 대하여 설명하면, 절연 기관(210) 위에 차광 부재(light blocking member)(220) 및 색필터(color filter)(230)가 위치할 수 있다. 차광 부재(220)는 제1 신호선(SL1) 및 제2 신호선(SL2)을 덮는 부분을 포함할 수 있다. 차광 부재(220)는 이웃한 화소(PX) 사이의 빛샘을 막고 화소(PX)를 정의하는 개구부를 포함한다. 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다.
- [0042] 도 2에 도시한 바와 달리 차광 부재(220) 및 색필터(230) 중 적어도 하나는 하부 표시판(100)에 위치할 수도 있다.
- [0043] 액정층(3)은 액정 분자(도시하지 않음)를 포함한다. 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 수평을 이루도록 배향되어 있을 수 있다.
- [0044] 데이터 전압이 인가된 화소 전극(191)은 공통 전압을 인가받은 공통 전극(131)과 함께 액정층(3)에 전기장을 생성함으로써 액정층(3)의 액정 분자의 방향을 결정하고 해당 영상을 표시한다. 따라서 화소 전극(191)과 공통 전극(131)을 각각 전기장 생성 전극이라 한다.
- [0045] 본 발명의 한 실시예에 따르면 각 화소(PX)의 x 방향 길이보다 y 방향 길이가 더 긴 경우 공통 전극(131)의 가지 전극(133)이 대체로 y 방향으로 뻗는다. 따라서 가지 전극(133)이 x 방향으로 뻗는 경우에 비해 가지 전극(133) 사이의 슬릿의 끝 부분에서 발생할 수 있는 디스클리네이션(disclination) 영역이 작아져 액정 표시 장치의 투과율을 높일 수 있다.
- [0046] 또한 공통 전극(131)의 경계부(135)와 중첩하는 제1 신호선(SL1) 또는 제2 신호선(SL2)은 화소 전극(191)과 연결된 스위칭 소자의 여러 단자가 위치하는 층 중 절연 기관(110)과 가장 가까운 층에 위치한다. 더 구체적으로

본 발명의 한 실시예에 따르면 제1 신호선(SL1) 또는 제2 신호선(SL2)은 게이트 절연막(140)보다 아래에 위치하며, 더 구체적으로 절연 기관(110) 바로 위에 위치할 수 있다. 그러면 제1 신호선(SL1) 또는 제2 신호선(SL2)과 공통 전극(131)의 경계부(135) 또는 화소 전극(191) 사이의 거리가 최대한 멀어질 수 있다. 따라서 제1 신호선(SL1) 또는 제2 신호선(SL2)과 공통 전극(131)의 경계부(135) 또는 화소 전극(191) 사이의 기생 용량을 줄여 제1 신호선(SL1) 또는 제2 신호선(SL2)의 신호 지연을 최소화할 수 있다. 또한 제1 신호선(SL1) 또는 제2 신호선(SL2)과 공통 전극(131)의 경계부(135) 또는 화소 전극(191) 사이의 크로스토크를 줄여 전기장 왜곡에 의한 빛샘을 줄일 수 있다.

[0047] 이와 같이 제1 신호선(SL1) 또는 제2 신호선(SL2)과 공통 전극(131)의 경계부(135) 또는 화소 전극(191) 사이의 기생 용량을 줄일 수 있으므로 제1 신호선(SL1) 또는 제2 신호선(SL2)과 공통 전극(131) 또는 화소 전극(191) 사이에 유기 절연 물질로 이루어진 절연층을 형성할 필요가 없다. 따라서 제1 보호막(180a)도 유기 절연 물질을 포함하지 않을 수 있다. 이와 같이 제1 보호막(180a) 등의 절연층을 무기 절연 물질로 형성하는 경우 유기 절연 물질을 사용하는 경우에 비해 재료비를 줄일 수 있고 적층 및 포토 공정 등의 공정 단계 및 공정 시간을 줄일 수 있다. 또한 유기 절연 물질에 의한 빛의 흡수가 발생하지 않으므로 액정 표시 장치의 투과율을 더욱 높일 수 있고, 두꺼운 유기 절연 물질층의 접촉 구멍을 형성할 필요가 없으므로 개구율 감소가 발생하지 않는다.

[0048] 다음 도 3 및 도 4를 참조하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대해 설명한다.

[0049] 도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 4는 도 3의 액정 표시 장치를 IV-IV 선을 따라 잘라 도시한 단면도이다.

[0050] 도 3 및 도 4를 참조하면, 본 실시예에 따른 액정 표시 장치는 앞에서 설명한 도 1 및 도 2에 도시한 실시예에 따른 액정 표시 장치와 대부분 동일하나 공통 전극(131)의 경계부(135)가 다를 수 있다.

[0051] 공통 전극(131)의 경계부(135)는 도 3 및 도 4에 도시한 바와 같이 y 방향을 따라 길게 형성된 개구부(35)를 포함할 수 있다. 도 3은 제1 신호선(SL1) 위에 위치하는 경계부(135)만 개구부(35)를 포함하는 것으로 도시하였으나 이에 한정되지 않고 제2 신호선(SL2) 위에 위치하는 경계부(135)도 개구부(35)를 포함할 수 있다.

[0052] 개구부(35)의 x 방향 폭은 제1 신호선(SL1) 또는 제2 신호선(SL2)의 x 방향 폭보다 클 수도 있고 작거나 같을 수도 있다. 개구부(35)는 중첩하는 제1 신호선(SL1) 또는 제2 신호선(SL2)의 가장자리 변을 드러낼 수도 있고 적어도 한 가장자리 변을 덮을 수도 있다.

[0053] 이 밖에 앞에서 설명한 도 1 및 도 2에 도시한 실시예의 여러 특징 및 효과가 본 실시예에도 동일하게 적용될 수 있다.

[0054] 다음 도 5 및 도 6을 참조하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대해 설명한다.

[0055] 도 5는 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 6은 도 5의 액정 표시 장치를 VI-VI 선을 따라 잘라 도시한 단면도이다.

[0056] 도 5 및 도 6을 참조하면, 본 실시예에 따른 액정 표시 장치는 앞에서 설명한 도 1 및 도 2에 도시한 실시예에 따른 액정 표시 장치와 대부분 동일하나 전기장 생성 전극인 공통 전극(131)과 화소 전극(191)의 적층 위치가 다를 수 있다.

[0057] 더 구체적으로 설명하면, 제1 보호막(180a) 위에 공통 전극(131)이 위치하고, 그 위에 제2 보호막(180b) 및 복수의 화소 전극(191)이 차례대로 위치할 수 있다.

[0058] 공통 전극(131)은 절연 기관(110) 위의 전면에 형성되어 있으며 적어도 하나의 개구부를 포함할 수 있다. 각 화소(PX)에 위치하는 공통 전극(131)은 면형일 수 있다. 또한 공통 전극(131)은 제1 신호선(SL1) 및 제2 신호선(SL2)과 중첩한다. 공통 전극(131)은 도 5 및 도 6에 도시한 바와 같이 제1 신호선(SL1) 및 제2 신호선(SL2)을 덮을 수 있다.

[0059] 각 화소 전극(191)은 각 화소(PX)의 공통 전극(131)과 중첩하고 서로 대체로 평행하게 뻗으며 서로 이격되어 있는 복수의 가지 전극(193)을 포함한다. 한 화소 전극(191)의 복수의 가지 전극(193)은 상단 및 하단에서 서로 연결되어 있을 수 있다. 가지 전극(193)의 사이 영역은 슬릿이라 한다.

[0060] 이 밖에 앞에서 설명한 도 1 및 도 2에 도시한 실시예의 여러 특징 및 효과가 본 실시예에도 동일하게 적용될 수 있다.

- [0061] 다음 도 7 및 도 8을 참조하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대해 설명한다.
- [0062] 도 7은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 8은 도 7의 액정 표시 장치를 VIII-VIII 선을 따라 잘라 도시한 단면도이다.
- [0063] 도 7 및 도 8을 참조하면, 본 실시예에 따른 액정 표시 장치는 앞에서 설명한 도 5 및 도 6에 도시한 실시예에 따른 액정 표시 장치와 대부분 동일하나 공통 전극(131)의 구조가 다를 수 있다.
- [0064] 공통 전극(131)은 y 방향을 따라 길게 형성된 복수의 개구부(35)를 포함할 수 있다. 도 7은 제1 신호선(SL1) 위에만 개구부(35)가 위치하는 것으로 도시하였으나 이에 한정되지 않고 제2 신호선(SL2) 위에 위치하는 공통 전극(131)도 개구부(35)를 포함할 수 있다.
- [0065] 개구부(35)의 x 방향 폭은 제1 신호선(SL1) 또는 제2 신호선(SL2)의 x 방향 폭보다 클 수도 있고 작거나 같을 수도 있다. 개구부(35)는 중첩하는 제1 신호선(SL1) 또는 제2 신호선(SL2)의 가장자리 변을 드러낼 수도 있고 적어도 한 가장자리 변을 덮을 수도 있다.
- [0066] 이 밖에 앞에서 설명한 도 1 및 도 2에 도시한 실시예의 여러 특징 및 효과가 본 실시예에도 동일하게 적용될 수 있다.
- [0067] 이제 도 9 내지 도 12를 참조하여 본 발명의 한 실시예에 따른 액정 표시 장치의 구체적인 구조에 대해 설명한다. 앞에서 설명한 실시예와 동일한 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 동일한 설명은 생략한다.
- [0068] 도 9는 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 10은 도 9의 액정 표시 장치를 X-X 선을 따라 잘라 도시한 단면도이고, 도 11은 도 9의 액정 표시 장치를 XI-XI 선을 따라 잘라 도시한 단면도이고, 도 12는 도 9의 액정 표시 장치를 XII-XII 선을 따라 잘라 도시한 단면도이다.
- [0069] 본 발명의 한 실시예에 따른 액정 표시 장치는 서로 마주하는 하부 표시판(100)과 상부 표시판(200), 그리고 그 사이의 액정층(3)을 포함한다. 상부 표시판(200)과 액정층(3)은 앞에서 설명한 실시예들과 대부분 동일하므로 여기서 상세한 설명은 생략한다.
- [0070] 하부 표시판(100)에 대하여 설명하면, 절연 기판(110) 위에 복수의 게이트선(121) 및 복수의 공통 전압선(129)을 포함하는 복수의 게이트 도전체가 위치한다.
- [0071] 게이트선(121)은 게이트 신호를 전달하고 주로 y 방향으로 뻗는다. 각 게이트선(121)은 복수의 게이트 전극(gate electrode)(124)을 포함한다.
- [0072] 공통 전압선(129)은 공통 전압을 전달하고 대체로 y 방향으로 뻗으며 게이트선(121)에 실질적으로 평행할 수 있다. 각 공통 전압선(129)은 복수의 확장부(128)를 포함할 수 있다.
- [0073] 게이트선(121)과 공통 전압선(129)은 x 방향으로 교대로 배열되어 있을 수 있으며, x 방향으로 화소열마다 배치될 수 있으나 이에 한정되는 것은 아니다. 도 9는 게이트선(121)이 두 개의 화소열마다 하나씩 배치된 구조를 예로 들어 도시한다. 또한 게이트선(121)과 공통 전압선(129)은 도 9에 도시한 바와 같이 y 방향을 따라 주기적으로 굴곡되어 있을 수도 있고, 이와 달리 직선으로 뻗을 수도 있다.
- [0074] 게이트 도전체 위에는 게이트 절연막(140)이 위치하고, 그 위에는 반도체(154)가 위치한다. 반도체(154)는 비정질 규소, 결정질 규소 또는 산화물 반도체 등으로 이루어질 수 있다.
- [0075] 각 반도체(154) 위에는 한 쌍의 저항성 접촉 부재(ohmic contact)(163, 165)가 위치할 수 있다. 저항성 접촉 부재(163, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide) 등으로 만들어질 수 있다. 그러나 저항성 접촉 부재(163, 165)는 생략될 수도 있다.
- [0076] 저항성 접촉 부재(163, 165) 위에는 복수 쌍의 제1 및 제2 데이터선(171a, 171b)과 복수의 드레인 전극(drain electrode)(175)을 포함하는 데이터 도전체가 위치한다.
- [0077] 제1 및 제2 데이터선(171a, 171b)은 데이터 신호를 전달하며 주로 x 방향으로 뻗어 게이트선(121) 및 공통 전압선(129)과 교차한다. 제1 및 제2 데이터선(171a, 171b) 각각은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)을 포함한다.

- [0078] 한 화소행마다 한 쌍의 제1 및 제2 데이터선(171a)이 배치될 수 있다. 제1 데이터선(171a)과 제2 데이터선(171b)은 y 방향을 따라 교대로 배치될 수 있다. 한 화소행의 화소(PX)들은 한 쌍의 제1 및 제2 데이터선(171a, 171b) 사이에 위치할 수 있다. 도 9는 한 화소행의 위쪽에 제1 데이터선(171a)이 위치하고 아래쪽에 제2 데이터선(171b)이 위치하는 예를 도시한다. y 방향으로 이웃하는 화소행 사이에 위치하는 제1 및 제2 데이터선(171a, 171b)는 바로 인접하여 배치될 수 있다.
- [0079] 드레인 전극(175)은 게이트 전극(124)을 중심으로 소스 전극(173)과 마주하는 막대형 끝 부분과 면적이 넓은 다른 끝 부분을 포함한다.
- [0080] 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(154)와 함께 스위칭 소자인 박막 트랜지스터(thin film transistor)(Q)를 이룬다. 소스 전극(173) 및 드레인 전극(175)으로 덮이지 않고 노출된 반도체(154) 부분은 채널 영역을 형성한다. 한 화소행의 화소(PX)들의 박막 트랜지스터(Q)들은 도 9에 도시한 바와 같이 위 및 아래에 각각 위치하는 제1 및 제2 데이터선(171a, 171b)에 교대로 연결될 수 있으나 이에 한정되는 것은 아니다.
- [0081] 드레인 전극(175) 위에는 복수의 화소 전극(191)이 위치한다. 각 화소(PX)에 위치하는 화소 전극(191)은 대체로 면형으로서 게이트선(121)과 공통 전압선(129)에 평행한 변을 가지는 다각형일 수 있다. 화소 전극(191)의 y 방향 길이는 x 방향의 길이보다 길 수 있다. 즉, 한 화소(PX)의 y 방향 길이는 x 방향의 길이보다 길 수 있다.
- [0082] 각 화소 전극(191)은 게이트선(121)과 공통 전압선(129)의 사이에 위치할 수 있으나 이에 한정되는 것은 아니다. 화소 전극(191)은 게이트선(121) 또는 공통 전압선(129)과 중첩하지 않을 수 있다. 화소 전극(191)은 드레인 전극(175)과 직접 접촉하며 드레인 전극(175)으로부터 데이터 전압을 전달받을 수 있다. 이 밖에 화소 전극(191)에 대한 설명은 앞에서 설명한 도 1 및 도 2에 도시한 실시예에서와 대부분 동일하므로 여기서 상세한 설명은 생략한다.
- [0083] 본 발명의 다른 실시예에 따르면 화소 전극(191)과 드레인 전극(175) 사이에 제1 보호막(180a)이 더 위치할 수 있다. 이 경우 화소 전극(191)은 제1 보호막(180a)의 접촉 구멍을 통해 드레인 전극(175)과 전기적으로 연결될 수 있다.
- [0084] 화소 전극(191) 위에는 제2 보호막(180b)이 위치한다. 제2 보호막(180b)과 게이트 절연막(140)은 공통 전압선(129)의 확장부(128)를 드러내는 접촉 구멍(183)을 포함한다.
- [0085] 제2 보호막(180b) 위에는 공통 전극(131)이 위치한다. 공통 전극(131)은 각 화소(PX)의 화소 전극(191)과 중첩하고 서로 대체로 평행하게 뻗으며 서로 이격되어 있는 복수의 가지 전극(133) 및 게이트선(121) 또는 공통 전압선(129)과 중첩하는 경계부(135)를 포함한다. 경계부(135)는 대체로 x 방향으로 이웃한 화소(PX)의 경계 부근에 위치할 수 있다. 경계부(135)는 게이트선(121) 및 공통 전압선(129)을 덮을 수 있다. 공통 전극(131)의 가지 전극(133)과 경계부(135)는 대체로 게이트선(121) 및 공통 전압선(129)에 평행하게 뻗을 수 있다.
- [0086] 공통 전극(131)은 접촉 구멍(183)에서 공통 전압선(129)의 확장부(128)와 접촉하여 전기적으로 연결될 수 있다. 따라서 공통 전극(131)의 저항에 의한 공통 전압의 불균일성을 줄일 수 있다. 이 밖에 공통 전극(131)은 앞에서 설명한 여러 실시예들과 대부분 동일하므로 여기서 상세한 설명은 생략한다.
- [0087] 본 발명의 한 실시예에 따르면 각 화소(PX)의 x 방향 길이보다 y 방향 길이가 더 긴 경우 공통 전극(131)의 가지 전극(133)이 대체로 y 방향으로 뻗는다. 따라서 가지 전극(133)이 x 방향으로 뻗는 경우에 비해 가지 전극(133) 사이의 슬릿의 끝 부분에서 발생할 수 있는 디스클리네이션 영역이 좁아져 액정 표시 장치의 투과율을 높일 수 있다.
- [0088] 또한 공통 전극(131)의 경계부(135)와 중첩하는 게이트선(121)은 박막 트랜지스터(Q)의 여러 단자가 위치하는 층 중 절연 기관(110)과 가장 가까운 층에 위치한다. 더 구체적으로 게이트선(121)은 게이트 절연막(140)보다 아래에 위치하며, 더 구체적으로 절연 기관(110) 바로 위에 위치한다. 그러면 게이트선(121)과 공통 전극(131)의 경계부(135) 또는 화소 전극(191) 사이의 거리가 최대한 멀어질 수 있다. 따라서 게이트선(121)과 공통 전극(131)의 경계부(135) 또는 화소 전극(191) 사이의 기생 용량을 줄여 게이트선(121)의 신호 지연을 최소화할 수 있다. 또한 게이트선(121)과 공통 전극(131)의 경계부(135) 또는 화소 전극(191) 사이의 크로스토크를 줄여 전기장 왜곡에 의한 빛샘을 줄일 수 있다.
- [0089] 이와 같이 게이트선(121)과 공통 전극(131)의 경계부(135) 또는 화소 전극(191) 사이의 기생 용량을 줄일 수 있

으므로 게이트선(121)과 공통 전극(131) 또는 화소 전극(191) 사이에 유기 절연 물질로 이루어진 절연층을 형성시킬 필요가 없다. 따라서 제1 보호막(180a)을 형성하는 경우라도 제1 보호막(180a)은 유기 절연 물질을 포함하지 않을 수 있다. 이와 같이 제1 보호막(180a) 등의 절연층을 무기 절연 물질로 형성하는 경우 유기 절연 물질을 사용하는 경우에 비해 재료비를 줄일 수 있고 적층 및 포토 공정 등의 공정 단계 및 공정 시간을 줄일 수 있다. 또한 유기 절연 물질에 의한 빛의 흡수가 발생하지 않으므로 액정 표시 장치의 투과율을 더욱 높일 수 있고, 두꺼운 유기 절연 물질층의 접촉 구멍을 형성할 필요가 없으므로 개구율 감소가 발생하지 않는다. 특히 본 실시예에서는 제1 보호막(180a)을 형성하지 않으므로 제조 원가 및 제조 시간을 더욱 줄일 수 있다.

[0090] 그러면 도 9를 참조하여 본 발명의 한 실시예에 따른 액정 표시 장치의 동작에 대해 설명한다.

[0091] 게이트선(121)이 전달하는 게이트 신호가 게이트 온 전압이 되면 게이트선(121)에 연결된 박막 트랜지스터(Q)가 턴온된다. 그러면, 제1 및 제2 데이터선(171a, 171b)에 인가된 데이터 전압이 턴온된 박막 트랜지스터(Q)를 통해 해당 화소 전극(191)에 인가된다. 화소 전극(191)에 인가된 데이터 전압과 공통 전극(131)의 공통 전압의 차이는 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 편광자(도시하지 않음)에 의하여 빛의 투과율 변화로 나타나며, 이를 통해 화소(PX)는 영상을 표시한다.

[0092] 1 수평 주기를 단위로 하여 모든 게이트선(121)에 차례대로 게이트 온 전압을 인가하고 모든 화소(PX)에 데이터 전압을 인가하여 한 프레임(frame)의 영상을 표시한다. 한 프레임이 끝나면 다음 프레임이 시작되고 각 화소(PX)에 인가되는 데이터 전압의 공통 전압에 대한 극성(간단히 데이터 전압의 극성이라 함)이 이전 프레임에서의 극성과 반대가 되게 할 수 있다.

[0093] 이때 한 프레임 동안 제1 및 제2 데이터선(171a, 171b) 각각이 전달하는 데이터 전압의 극성이 일정할 수 있다. 또한 한 프레임 동안 복수의 제1 및 제2 데이터선(171a, 171b) 중 적어도 두 개는 서로 다른 극성의 데이터 전압을 전달할 수 있다. 도 9는 한 화소행을 중심으로 서로 마주하는 한 쌍의 제1 및 제2 데이터선(171a, 171b)이 한 프레임 동안 서로 다른 극성의 데이터 전압을 전달하는 예를 도시한다. 이때 서로 인접한 제1 및 제2 데이터선(171a, 171b)은 한 프레임 동안 서로 같은 극성의 데이터 전압을 전달할 수 있다. 도 9에 도시한 바와 같이 한 화소행의 화소(PX)의 박막 트랜지스터(Q)들은 제1 및 제2 데이터선(171a, 171b)에 교대로 연결되어 있고, 서로 인접한 제1 및 제2 데이터선(171a, 171b)에 연결된 화소(PX)는 대각선 방향으로 인접하므로 x 방향 또는 y 방향으로 이웃하는 화소(PX)에 인가되는 데이터 전압의 극성이 서로 반대인 1x1 점반전 극성 반전을 구현할 수 있고, 이에 따라 화질 열화를 줄일 수 있다.

[0094] 특히 본 발명의 한 실시예에 따르면 한 프레임 동안 제1 및 제2 데이터선(171a, 171b) 각각이 전달하는 데이터 전압의 극성을 일정하게 하면서 제1 및 제2 데이터선(171a, 171b)의 위치에 따라 서로 다른 극성의 데이터 전압을 인가하여 다양한 극성 반전을 구현할 수 있어 데이터 구동 소비 전력을 줄일 수 있다.

[0095] 다음, 도 13 및 도 14를 각각 참조하여 본 발명의 한 실시예에 따른 액정 표시 장치의 동작의 다른 예에 대해 설명한다.

[0096] 도 13 및 도 14는 각각 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도로서 데이터 전압의 극성을 도시한 도면이다.

[0097] 먼저 도 13을 참조하면, 본 실시예에 따른 액정 표시 장치의 동작은 앞에서 설명한 도 9에 도시한 실시예와 같이 대부분 동일하므로 차이점을 중심으로 설명한다.

[0098] 한 프레임 동안 제1 및 제2 데이터선(171a, 171b) 각각이 전달하는 데이터 전압의 극성은 일정하나, 서로 이웃하는 제1 및 제2 데이터선(171a, 171b)이 전달하는 데이터 전압의 극성은 서로 반대일 수 있다. 따라서 한 화소행을 중심으로 서로 마주하는 한 쌍의 제1 및 제2 데이터선(171a, 171b)이 한 프레임 동안 전달하는 데이터 전압의 극성은 서로 다르고, 서로 인접한 제1 및 제2 데이터선(171a, 171b)이 전달하는 데이터 전압의 극성도 서로 다를 수 있다. 도 13에 도시한 바와 같이 한 화소행의 화소(PX)의 박막 트랜지스터(Q)들은 제1 및 제2 데이터선(171a, 171b)에 교대로 연결되어 있고, 서로 인접한 제1 및 제2 데이터선(171a, 171b)에 연결된 화소(PX)는 y 방향으로 인접하므로 x 방향 또는 y 방향으로 이웃하는 화소(PX)에 인가되는 데이터 전압의 극성이 서로 반대인 1x1 점반전 극성 반전을 구현할 수 있고, 이에 따라 화질 열화를 줄일 수 있다.

[0099] 다음 도 14를 참조하면, 본 실시예에 따른 액정 표시 장치의 동작은 앞에서 설명한 도 9에 도시한 실시예와 같이 대부분 동일하므로 차이점을 중심으로 설명한다.

- [0100] 본 실시예에서 제1 및 제2 데이터선(171a, 171b)이 전달하는 데이터 전압의 극성은 도 9에 도시한 실시예와 동일하나, 한 화소행의 화소(PX)의 박막 트랜지스터(Q)들은 두 개를 단위로 제1 및 제2 데이터선(171a, 171b)에 교대로 연결되어 있고, 서로 인접한 제1 및 제2 데이터선(171a, 171b)에 연결된 화소(PX)는 대각선 방향으로 인접하므로 y 방향으로 이웃하는 화소(PX)에 인가되는 데이터 전압의 극성이 서로 반대이면서 x 방향으로서는 화소(PX) 두 개를 단위로 데이터 전압의 극성이 바뀌는 1x2 점반전 극성 반전을 구현할 수 있고, 이에 따라 화질 열화를 줄일 수 있다.
- [0101] 이 밖에도 박막 트랜지스터(Q)의 배치와 제1 및 제2 데이터선(171a, 171b)이 전달하는 데이터 전압의 극성의 배치를 적절히 조절하여 다양한 극성 반전을 구현할 수 있다.
- [0102] 그러면 앞에서 설명한 도 9 내지 도 12와 함께 도 15 내지 도 18을 참조하여 본 발명의 한 실시예에 따른 액정 표시 장치의 하부 표시판의 제조 방법에 대해 설명한다.
- [0103] 도 15 내지 도 18은 도 9에 도시한 액정 표시 장치를 제조하는 방법의 단계를 순서대로 도시한 배치도들이다.
- [0104] 먼저 도 15를 참조하면, 절연 기판(110) 위에 금속 등의 도전 물질을 적층하고 패터닝하여 게이트 전극(124)을 포함하는 복수의 게이트선(121) 및 확장부(128)를 포함하는 복수의 공통 전압선(129)을 형성한다.
- [0105] 다음 도 16을 참조하면, 게이트선(121)과 공통 전압선(129) 위에 무기 절연 물질 등으로 이루어진 게이트 절연막(140)을 적층한다. 이어서 게이트 절연막(140) 위에 반도체(154)를 형성한다. 이어서 섬형 저항성 접촉 부재(163, 165)를 더 형성할 수 있다. 다음 반도체(154) 위에 금속 등의 도전 물질을 적층하고 패터닝하여 각각 소스 전극(173)을 포함하는 복수 쌍의 제1 및 제2 데이터선(171a, 171b) 및 복수의 드레인 전극(175)을 형성한다.
- [0106] 다음 도 17을 참조하면, 드레인 전극(175) 위에 ITO, IZO 등의 투명한 도전 물질을 적층하고 패터닝하여 드레인 전극(175)과 각각 접촉하는 복수의 화소 전극(191)을 형성한다.
- [0107] 다음 도 18을 참조하면, 화소 전극(191) 위에 무기 절연 물질 등을 적층하고 패터닝하여 접촉 구멍(183)을 포함하는 제2 보호막(180b)을 형성한다.
- [0108] 다음 앞에서 설명한 도 9를 참조하면, 제2 보호막(180b) 위에 ITO, IZO 등의 투명한 도전 물질을 적층하고 패터닝하여 화소 전극(191)과 중첩하는 공통 전극(131)을 형성한다.
- [0109] 이제 도 19 및 도 20을 참조하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대해 설명한다.
- [0110] 도 19는 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 20은 도 19의 액정 표시 장치를 XX-XX 선을 따라 잘라 도시한 단면도이다.
- [0111] 도 19 및 도 20을 참조하면, 본 실시예에 따른 액정 표시 장치는 앞에서 설명한 도 9 내지 도 12에 도시한 실시예에 따른 액정 표시 장치와 대부분 동일하나 공통 전극(131)의 경계부(135)가 다를 수 있다.
- [0112] 공통 전극(131)의 경계부(135)는 y 방향을 따라 길게 형성된 개구부(35)를 포함할 수 있다. 도 19는 게이트선(121) 위에 위치하는 경계부(135)만 개구부(35)를 포함하는 것으로 도시하였으나 이에 한정되지 않고 공통 전압선(129) 위에 위치하는 경계부(135)도 개구부(35)를 포함할 수 있다.
- [0113] 개구부(35)의 x 방향 폭은 게이트선(121) 또는 공통 전압선(129)의 x 방향 폭보다 클 수도 있고 작거나 같을 수도 있다. 개구부(35)는 중첩하는 게이트선(121) 또는 공통 전압선(129)의 가장자리 변을 드러낼 수도 있고 적어도 한 가장자리 변을 덮을 수도 있다.
- [0114] 다음 도 21 및 도 22를 참조하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대해 설명한다.
- [0115] 도 21은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 22는 도 21의 액정 표시 장치를 XXII-XXII 선을 따라 잘라 도시한 단면도이다.
- [0116] 도 21 및 도 22를 참조하면, 본 실시예에 따른 액정 표시 장치는 앞에서 설명한 도 9 내지 도 12에 도시한 실시예에 따른 액정 표시 장치와 대부분 동일하나 전기장 생성 전극인 공통 전극(131)과 화소 전극(191)의 적층 위치가 다를 수 있다.
- [0117] 더 구체적으로 설명하면, 도 9 내지 도 12에 도시한 실시예와 달리 박막 트랜지스터(Q) 위에 제1 보호막(180a)이 위치하고, 그 위에 공통 전극(131)이 위치한다. 공통 전극(131) 위에 제2 보호막(180b) 및 복수의 화소 전

극(191)이 차례대로 위치할 수 있다.

- [0118] 공통 전극(131)은 절연 기판(110) 위의 전면에 형성되어 있으며, 각 화소(PX)에 위치하는 공통 전극(131)은 면형일 수 있다. 또한 공통 전극(131)은 게이트선(121)과 중첩하며, 공통 전압선(129)과도 중첩할 수 있다. 공통 전극(131)은 도 21 및 도 22에 도시한 바와 같이 게이트선(121)을 덮을 수 있다.
- [0119] 각 화소 전극(191)은 각 화소(PX)의 공통 전극(131)과 중첩하고 서로 대체로 평행하게 뻗으며 서로 이격되어 있는 복수의 가지 전극(193)을 포함한다. 화소 전극(191)은 제1 보호막(180a)과 제2 보호막(180b)에 형성되어 있는 접촉 구멍(185)을 통해 드레인 전극(175)과 연결될 수 있다.
- [0120] 다음, 도 23 및 도 24를 참조하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대해 설명한다.
- [0121] 도 23은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 24는 도 23의 액정 표시 장치를 XXIV-XXIV 선을 따라 잘라 도시한 단면도이다.
- [0122] 도 23 및 도 24를 참조하면, 본 실시예에 따른 액정 표시 장치는 앞에서 설명한 도 21 및 도 22에 도시한 실시예에 따른 액정 표시 장치와 대부분 동일하나 공통 전극(131)의 구조가 다를 수 있다.
- [0123] 공통 전극(131)은 y 방향을 따라 길게 형성된 복수의 개구부(35)를 포함할 수 있다. 도 23은 개구부(35)가 게이트선(121) 위에만 위치하는 것으로 도시하였으나 이에 한정되지 않고 공통 전압선(129) 위에 위치하는 공통 전극(131)도 개구부(35)를 포함할 수 있다.
- [0124] 개구부(35)의 x 방향 폭은 게이트선(121) 또는 공통 전압선(129)의 x 방향 폭보다 클 수도 있고 작거나 같을 수도 있다. 개구부(35)는 중첩하는 게이트선(121) 또는 공통 전압선(129)의 가장자리 변을 드러낼 수도 있고 적어도 한 가장자리 변을 덮을 수도 있다.
- [0125] 그러면 앞에서 설명한 도면들과 함께 도 25를 참조하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대해 설명한다.
- [0126] 도 25는 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이다.
- [0127] 도 25를 참조하면, 본 발명의 한 실시예에 따른 액정 표시 장치의 하부 표시판(100)은 게이트 구동부(400a, 400b)와 연결되어 게이트 신호를 전달받는다. 도 25는 하부 표시판(100)의 상부 및 하부 각각에 위치하는 게이트 구동부(400a, 400b)를 도시하고 있으나 이에 한정되지 않고 어느 한 쪽에만 게이트 구동부(400a, 400b)가 위치할 수도 있다.
- [0128] 본 발명의 여러 실시예에서 하부 표시판(100)의 x 방향 길이는 도 25에 도시한 바와 같이 y 방향 길이보다 길 수 있다. 이 경우 게이트선(121)이 대체로 y 방향을 따라 뻗으므로 x 방향을 따라 뻗는 경우에 비해 게이트선(121)의 길이가 짧게 되고 각 게이트선(121)에 연결된 박막 트랜지스터(Q)의 수도 적어지므로 게이트 신호의 지연을 줄일 수 있다.
- [0129] 또한 게이트선에 게이트 신호를 인가하는 게이트 구동부(400a, 400b)가 절연 기판(110) 위에 집적되는 경우 각 게이트 구동부(400a, 400b)를 형성할 수 있는 면적이 게이트선(121)이 x 방향을 따라 뻗는 경우에 비해 커지므로 게이트 구동부(400a, 400b)의 집적 영역의 설계에 자유도가 커질 수 있다. 따라서 하부 표시판(100)의 상하 가장자리 영역의 폭을 줄일 수 있는 여지도 커진다. 또한 데이터선(171)이 x 방향을 따라 뻗으므로 데이터선(171)이 y 방향으로 따라 뻗는 경우에 비해 데이터선(171)의 수 및 데이터선(171)에 데이터 신호를 인가하는 데이터 구동 회로 칩의 수를 줄일 수 있어 비용을 절감할 수 있다.
- [0130] 다음 도 26 내지 도 28을 참조하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대해 설명한다. 앞에서 설명한 실시예와 동일한 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 동일한 설명은 생략한다.
- [0131] 도 26은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 27은 도 26의 액정 표시 장치를 XXVII-XXVII 선을 따라 잘라 도시한 단면도이고, 도 28은 도 26의 액정 표시 장치를 XXVIII-XXVIII 선을 따라 잘라 도시한 단면도이다.
- [0132] 본 실시예는 앞에서 설명한 도 9 내지 도 25에 도시한 여러 실시예들과 대부분 동일하나 게이트선(121)이 뻗는 방향에 차이가 있다.
- [0133] 먼저 하부 표시판(100)에 대하여 설명하면, 절연 기판(110) 위에 복수의 데이터선(171)과 복수의 드레인 전극(175)이 위치한다. 데이터선(171)은 주로 y 방향으로 뻗는다. 각 데이터선(171)은 복수의 소스 전극(173)을

포함한다. 데이터선(171)은 y 방향을 따라 주기적으로 꺾여 있을 수 있으나 이에 한정되는 것은 아니고 직선으로 뻗을 수도 있다. 드레인 전극(175)은 소스 전극(173)과 마주하는 부분을 포함한다.

- [0134] 데이터선(171)과 드레인 전극(175) 위에는 복수의 반도체(154)가 위치한다. 반도체(154)는 소스 전극(173) 및 드레인 전극(175)과 동시에 중첩한다. 반도체(154)는 비정질 규소, 결정질 규소, 또는 산화물 반도체 등으로 이루어질 수 있다. 산화물 반도체는 금속 산화물 반도체로서, 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 티타늄(Ti) 등의 금속의 산화물 또는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 티타늄(Ti) 등의 금속과 이들의 산화물의 조합으로 이루어질 수 있다. 소스 전극(173) 및 드레인 전극(175)과 반도체(154) 사이에는 저항성 접촉 부재(도시하지 않음)가 더 위치할 수 있다.
- [0135] 반도체(154) 위에는 게이트 절연막(140)이 위치한다.
- [0136] 게이트 절연막(140) 위에는 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121)이 위치한다. 게이트선(121)은 주로 x 방향으로 뻗는다. 게이트 전극(124)은 반도체(154), 특히 소스 전극(173)과 드레인 전극(175) 사이의 이격 공간과 마주하는 부분의 반도체(154) 위에 위치한다.
- [0137] 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(154)와 함께 박막 트랜지스터(Q)를 이룬다.
- [0138] 박막 트랜지스터(Q) 위에는 제1 보호막(180a)이 위치하고, 그 위에는 공통 전극(131)이 위치한다. 공통 전극(131)은 면형으로서 절연 기판(110) 전면 위에 통판으로 형성되어 있을 수 있고, 드레인 전극(175)에 대응하는 영역에 개구부(38)를 가질 수 있다.
- [0139] 공통 전극(131) 위에는 제2 보호막(180b)이 위치하고, 그 위에는 가지 전극(193)과 연결부(195)를 포함하는 복수의 화소 전극(191)이 위치한다. 연결부(195)는 복수의 가지 전극(193)의 위 및 아래의 끝 부분을 연결한다.
- [0140] 게이트 절연막(140), 제1 보호막(180a) 및 제2 보호막(180b)은 드레인 전극(175)을 드러내는 접촉 구멍(185)을 포함할 수 있다. 화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 전기적으로 연결되어 데이터 전압을 전달받는다.
- [0141] 하부 표시판(100) 안쪽 면에는 제1 배향막(alignment layer)(11)이 도포되어 있다.
- [0142] 다음 상부 표시판(200)에 대하여 설명하면, 절연 기판(210) 위에 차광 부재(220) 및 색필터(230)가 위치할 수 있다. 그러나 차광 부재(220) 및 색필터(230) 중 적어도 하나는 하부 표시판(100)에 위치할 수도 있다.
- [0143] 색필터(230) 및 차광 부재(220) 위에는 제2 배향막(21)이 도포되어 있다.
- [0144] 제1 배향막(11) 및 제2 배향막(21)은 수평 배향막일 수 있다.
- [0145] 본 발명의 다른 실시예에 따르면, 공통 전극(131)은 앞에서 설명한 도 7 및 도 8에 도시한 실시예 또는 도 23 및 도 24에 도시한 실시예와 같이 데이터선(171)을 따라 형성된 복수의 개구부(도시하지 않음)를 포함할 수 있다.
- [0146] 마지막으로, 도 29 내지 도 31을 참조하여 본 발명의 한 실시예에 따른 액정 표시 장치의 구조의 다른 예에 대해 설명한다. 앞에서 설명한 실시예와 동일한 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 동일한 설명은 생략한다.
- [0147] 도 29는 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 30은 도 29의 액정 표시 장치를 XXX-XXX 선을 따라 잘라 도시한 단면도이고, 도 31은 도 29의 액정 표시 장치를 XXXI-XXXI 선을 따라 잘라 도시한 단면도이다.
- [0148] 본 실시예에 따른 액정 표시 장치는 앞에서 설명한 도 26 내지 도 28에 도시한 실시예와 대부분 동일하나 전기장 생성 전극인 화소 전극(191)과 공통 전극(131)의 적층 위치가 바뀔 수 있다.
- [0149] 더 구체적으로 설명하면, 도 26 내지 도 28에 도시한 실시예와 달리 박막 트랜지스터(Q) 위에 제1 보호막(180a)이 위치하고, 그 위에 복수의 화소 전극(191)이 위치한다. 화소 전극(191) 위에는 제2 보호막(180b) 및 공통 전극(131)이 차례대로 위치할 수 있다.
- [0150] 화소 전극(191)은 게이트선(121) 및 데이터선(171)으로 둘러싸인 영역을 대부분 채우는 면형일 수 있다. 화소 전극(191)의 전체적인 모양은 대체로 게이트선(121) 및 데이터선(171)에 거의 평행한 변을 가지는 다각형일 수 있다. 화소 전극(191)은 게이트 절연막(140) 및 제1 보호막(180a)에 형성된 접촉 구멍(185)을 통해 드레인 전

극(175)과 전기적으로 연결되어 데이터 전압을 전달받는다.


- [0151] 공통 전극(131)은 각 화소 전극(191)과 중첩하는 복수의 가지 전극(133) 및 데이터선(171)과 중첩하는 경계부(135)를 포함한다. 경계부(135)는 x 방향으로 이웃한 화소(PX)의 경계 부근에 위치할 수 있다. 경계부(135)는 데이터선(171)을 덮으며 데이터선(171)에 대략 평행하게 뻗을 수 있다.
- [0152] 본 발명의 다른 실시예에 따르면, 공통 전극(131)의 경계부(135)는 앞에서 설명한 도 3 및 도 4에 도시한 실시예 또는 도 19 및 도 20에 도시한 실시예와 같이 데이터선(171)을 따라 형성된 복수의 개구부(도시하지 않음)를 포함할 수 있다.
- [0153] 이 밖에 앞에서 설명한 여러 실시예의 특징 및 효과가 본 실시예에도 동일하게 적용될 수 있다.
- [0154] 도 26 내지 도 28 또는 도 29 내지 도 31에 도시한 실시예에 따르면, 화소열 사이에 데이터선(171)이 위치하며 화소 전극(191)의 가지 전극(193)은 대체로 y 방향으로 뻗는다. 또한 공통 전극(131)은 데이터선(171)과 중첩한다. 본 실시예에서는 데이터선(171)이 화소 전극(191)과 연결된 박막 트랜지스터의 여러 단자가 위치하는 층 중 절연 기관(110)과 가장 가까운 층에 위치한다. 더 구체적으로 데이터선(171)은 게이트 절연막(140)보다 아래에 위치하며, 더 구체적으로 절연 기관(110) 바로 위에 위치한다. 따라서 데이터선(171)과 공통 전극(131) 또는 화소 전극(191) 사이의 거리가 최대한 멀어질 수 있다. 따라서 데이터선(171)과 공통 전극(131) 또는 화소 전극(191) 사이의 기생 용량을 줄여 데이터선(171)의 신호 지연을 최소화할 수 있다. 또한 데이터선(171)과 공통 전극(131) 또는 화소 전극(191) 사이의 크로스토크를 줄여 전기장 왜곡에 의한 빛샘을 줄일 수 있다.
- [0155] 또한 데이터선(171)과 공통 전극(131) 또는 화소 전극(191) 사이에 유기 절연 물질로 이루어진 절연층을 형성시킬 필요가 없다. 따라서 데이터선(171)과 공통 전극(131) 또는 화소 전극(191) 사이에 유기 절연 물질로 이루어진 절연층을 형성하는 경우에 비해 재료비를 줄일 수 있고 적층 및 포토 공정 등의 공정 단계 및 공정 시간을 줄일 수 있다. 또한 유기 절연 물질에 의한 빛의 흡수가 발생하지 않으므로 액정 표시 장치의 투과율을 더욱 높일 수 있고, 두꺼운 유기 절연 물질층의 접촉 구멍을 형성할 필요가 없으므로 개구율 감소가 발생하지 않는다.
- [0156] 이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

부호의 설명


- [0157]
- | | |
|---------------------|-----------------|
| 31: 액정층 | 11, 21: 배향막 |
| 100: 하부 표시판 | 110, 210: 절연 기관 |
| 121: 게이트선 | 124: 게이트 전극 |
| 131: 공통 전극 | |
| 140: 게이트 절연막 | 154: 반도체 |
| 163, 165: 저항성 접촉 부재 | 171: 데이터선 |
| 173: 소스 전극 | 175: 드레인 전극 |
| 180a, 180b: 보호막 | 183, 185: 접촉 구멍 |
| 191: 화소 전극 | 200: 상부 표시판 |
| 220: 차광 부재 | 230: 색필터 |
| 400a, 400b: 게이트 구동부 | |

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8




도면9




도면10




도면11




도면12




도면13




도면14




도면15




도면16




도면17




도면18




도면19




도면20




도면21




도면22




도면23




도면24




도면25




도면26




도면27




도면28




도면29



도면30



도면31



专利名称(译)	液晶显示器		
公开(公告)号	KR102040812B1	公开(公告)日	2019-11-06
申请号	KR1020130014968	申请日	2013-02-12
[标]申请(专利权)人(译)	三星显示有限公司		
申请(专利权)人(译)	三星显示器有限公司		
当前申请(专利权)人(译)	三星显示器有限公司		
[标]发明人	김덕성 이봉준 김성만 김슬기 김진운 서동욱 손민희		
发明人	김덕성 이봉준 김성만 김슬기 김진운 서동욱 손민희		
IPC分类号	G02F1/1343		
CPC分类号	G02F1/134363 G02F2001/134318 G02F2001/134372 G02F1/13306 G02F1/133345 G02F1/1343 G02F1/134309 G02F1/13439 G02F1/136286 G02F1/1368 G02F2001/136272 G02F2201/121 H01L27/1225 H01L27/124 H01L29/7869		
审查员(译)	Hansangil		
其他公开文献	KR1020140102348A		
外部链接	Espacenet		

摘要(译)

液晶显示装置具备基板(110),和基板(110)。第一信号线(SL1)设置在基板(110)上并沿y方向延伸;设置在第一信号线(SL1)上的栅极绝缘层(140);设置在栅极绝缘层(140)上的第一电极(173、175);薄膜晶体管(Q)连接到第一信号线(SL1)中的一个并且包括栅极绝缘层(140)和第一电极(173、175);沿y方向延伸的像素电极(191)连接到薄膜晶体管(Q),并被配置为从薄膜晶体管(Q)接收数据电压;公共电极(131、133、135)与像素电极(191)的至少一部分重叠。第一绝缘层(180b)设置在像素电极(191)和公共电极(131、133、135)之间。像素电极(191)或公共电极(131、133、135)具有平面形状,另一个包括与该平面形状重叠并且基本平行于第一信号线(SL1)延伸的分支电极。公共电极(131、133、135)的至少一部分与第一信号线(SL1)的至少一部分重叠。由于栅极绝缘层(140)设置在第一信号线(SL1)上,因此可以减小第一信号线(SL1)和公共电极之间的寄生电容。

