



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2012-0080885
(43) 공개일자 2012년07월18일

- | | |
|---|--|
| <p>(51) 국제특허분류(Int. Cl.)
G02F 1/1343 (2006.01) G02F 1/136 (2006.01)</p> <p>(21) 출원번호 10-2011-0002344</p> <p>(22) 출원일자 2011년01월10일
심사청구일자 없음</p> | <p>(71) 출원인
삼성모바일디스플레이주식회사
경기도 용인시 기흥구 삼성2로 95 (농서동)</p> <p>(72) 발명자
김기범
충청남도 천안시 서북구 오성7길 36, 304호 (두정동, 금성빌)</p> <p>박원상
충청남도 아산시 탕정면 탕정면로 37, 트라패리스 203동 1304호
(뒷면에 계속)</p> <p>(74) 대리인
특허법인가산</p> |
|---|--|


전체 청구항 수 : 총 21 항

(54) 발명의 명칭 **액정 표시 장치**

(57) 요약

빛샘 현상을 방지하는 한편, 데이터선에 걸리는 로드(load)를 줄일 수 있는 액정 표시 장치가 제공된다. 본 발명의 일 실시예에 따른 액정 표시 장치는, 기판 상에 형성된 서로 교차하는 게이트선 및 데이터선, 상기 게이트선 및 데이터선에 의해 정의되는 화소 영역, 상기 화소 영역 내에 형성된 화소 전극, 상기 화소 영역 내에 형성되어 상기 화소 전극에 전압을 인가하는 박막 트랜지스터, 및 상기 화소 전극의 상부 또는 하부에 형성되어 상기 화소 전극과 전계를 형성하는 공통 전극을 포함하고, 상기 공통 전극이 상기 데이터선의 상층에 형성되고, 상기 상층 중 상기 데이터선의 상부 영역에는 형성되지 않는다.

대표도 - 도1



(72) 발명자

김재현

충청남도 아산시 탕정면 탕정면로 37, 삼성트라펠
리스 203-1604

백종인

부산광역시 부산진구 업광로 70, 가야동원맨션 2
동 105호 (가야동)

특허청구의 범위

청구항 1

기관 상에 형성된 서로 교차하는 게이트선 및 데이터선;
 상기 게이트선 및 데이터선에 의해 정의되는 화소 영역;
 상기 화소 영역 내에 형성된 화소 전극;
 상기 화소 영역 내에 형성되어 상기 화소 전극에 전압을 인가하는 박막 트랜지스터; 및
 상기 화소 전극의 상부 또는 하부에 형성되어 상기 화소 전극과 전계를 형성하는 공통 전극을 포함하고,
 상기 공통 전극이 상기 데이터선의 상층에 형성되고, 상기 상층 중 상기 데이터선의 상부 영역에는 형성되지 않는 액정 표시 장치.

청구항 2

제1 항에 있어서,
 상기 기관 상에 상기 게이트선과 평행하게 형성되고, 상기 공통 전극에 공통전압을 인가하는 공통 전극선을 더 포함하는 액정 표시 장치.

청구항 3

제2 항에 있어서,
 상기 공통 전극선이 상기 게이트선과 동일층 상에 형성되는 액정 표시 장치.

청구항 4

제1 항에 있어서,
 상기 박막 트랜지스터 및 상기 데이터선의 상부에 제1 보호층이 형성되고,
 상기 제1 보호층의 상부에 상기 공통 전극이 형성되며,
 상기 공통 전극의 상부에 제2 보호층이 형성되며,
 상기 제2 보호층의 상부에 상기 화소 전극이 형성된 액정 표시 장치.

청구항 5

제4 항에 있어서,
 상기 제1 보호층이 무기물로 형성되고,
 상기 제2 보호층이 유기물로 형성된 액정 표시 장치.

청구항 6

제4 항에 있어서,
 상기 화소 전극이 복수의 절개 패턴을 포함하는 액정 표시 장치.

청구항 7

제1 항에 있어서,
 상기 화소 전극이 상기 박막 트랜지스터와 연결되어 있으며,
 상기 박막 트랜지스터 및 상기 화소 전극 상에 보호층이 형성되어 있고,
 상기 보호층 상에 상기 공통 전극이 형성된 액정 표시 장치.

청구항 8

제7 항에 있어서,
상기 공통 전극이 복수의 절개 패턴을 포함하는 액정 표시 장치.

청구항 9

기판 상에 형성된 게이트 전극;
상기 게이트 전극 상에 형성된 게이트 절연막;
상기 게이트 절연막 상에 상기 게이트 전극과 중첩되어 형성된 반도체층;
상기 게이트 절연막 상에 형성된 데이터선;
상기 데이터선으로부터 분기하여 상기 반도체층 및 상기 게이트 절연막 상에 서로 소정의 간격으로 이격되어 형성된 소스 및 드레인 전극;
상기 소스 및 드레인 전극과 상기 데이터선의 상부로 전면에 형성된 제1 보호층;
상기 제1 보호층 상에 형성된 공통 전극;
상기 공통 전극 상에 형성된 제2 보호층;
상기 제2 보호층 상에 형성된 화소 전극을 포함하고,
상기 제1 보호층의 상기 데이터선의 상부 영역에는 상기 공통 전극이 형성되지 않은 액정 표시 장치.

청구항 10

제9 항에 있어서,
상기 제1 보호층이 무기물로 형성되고 상기 제2 보호층이 유기물로 형성된 액정 표시 장치.

청구항 11

제10 항에 있어서,
상기 제1 보호층이 SiN_x 또는 SiO_2 로 형성된 액정 표시 장치.

청구항 12

제9 항에 있어서,
상기 제1 보호층 및 상기 제2 보호층이 각각 SiN_x 또는 SiO_2 로 형성된 액정 표시 장치.

청구항 13

제9 항에 있어서,
상기 화소 전극이 상기 제1 보호층 및 상기 제2 보호층 내에 형성된 콘택홀을 통하여 상기 드레인 전극과 연결되는 액정 표시 장치.

청구항 14

제13 항에 있어서,
상기 공통 전극이 상기 콘택홀과 소정의 간격으로 이격되어 상기 콘택홀에 접하지 않는 액정 표시 장치.

청구항 15

제9 항에 있어서,
상기 화소 전극이 복수의 절개 패턴을 포함하는 액정 표시 장치.

청구항 16

제9 항에 있어서,
 상기 게이트 전극과 동일층상에 형성된 공통 전극선을 더 포함하는 액정 표시 장치.

청구항 17

제16 항에 있어서,
 상기 공통 전극선이 상기 공통 전극과 상기 제1 보호층 내에 형성된 콘택홀을 통하여 연결되어 상기 공통 전극에 공통 전압을 인가하는 액정 표시 장치.

청구항 18

기관 상에 형성된 게이트 전극;
 상기 게이트 전극 상에 형성된 게이트 절연막;
 상기 게이트 절연막 상에 상기 게이트 전극과 중첩되어 형성된 반도체층;
 상기 게이트 절연막 상에 형성된 데이터선;
 상기 데이터선으로부터 분기하여 상기 게이트 전극을 중심으로 이격되어 상기 반도체층 및 상기 게이트 절연막 상에 형성된 소스 및 드레인 전극;
 상기 게이트 절연막 상에 형성되고 상기 드레인 전극과 연결되어 있는 화소 전극;
 상기 소스 및 드레인 전극, 상기 화소 전극 및 상기 데이터선의 상부로 전면에 형성된 보호층; 및
 상기 보호층 상에 형성된 공통 전극을 포함하고,
 상기 보호층 상의 상기 데이터선의 상부 영역에는 상기 공통 전극이 형성되지 않은 액정 표시 장치.

청구항 19

제18 항에 있어서,
 상기 공통 전극이 복수의 절개 패턴을 포함하는 액정 표시 장치.

청구항 20

제18 항에 있어서,
 상기 게이트 전극과 동일층 상에 형성된 공통 전극선을 더 포함하는 액정 표시 장치.

청구항 21

제20 항에 있어서,
 상기 공통 전극선이 상기 보호층에 형성된 콘택홀을 통하여 상기 공통 전극과 연결되어 상기 공통 전극에 공통 전압을 인가하는 액정 표시 장치.

명세서

기술분야

[0001] 본 발명은 액정 표시 장치에 관한 것으로, 보다 구체적으로는 빛샘 현상을 방지하는 한편, 데이터선에 걸리는 로드(load)를 줄일 수 있는 액정 표시 장치에 대한 것이다.

배경기술

[0002] 액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기관과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층을 구성하는 액정을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.

[0003] 액정 표시 장치는 박형화가 용이하고, 전력 소모가 상대적으로 작으며, 인체에 유해한 전자파 등이 거의 발생하지 않는 장점을 지니고 있지만, 전면 시인성에 비해 측면 시인성이 떨어지는 단점이 있어 이를 극복하기 위한 다양한 방식의 액정 배열 및 구동 방법이 개발되고 있다.

[0004] 광시야각을 구현하기 위하여, 공통 전극과 화소 전극을 하나의 표시판에 위치시키고, 이들의 간격을 상하 표시판 사이의 간격보다 좁게 형성하여, 공통 전극과 화소 전극의 상부에 프린지 필드(fringe field)가 형성되도록 하는 PLS(Plane to Line Switching) 모드가 주목받고 있다. 그러나, PLS 모드의 경우 프린지 필드로 인해 데이터선의 주변에서 빛샘 현상이 발생한다. 더욱이 빛샘 현상을 개선하기 위해 블랙 매트릭스를 넓게 형성하는 경우 개구율이 낮아져 휘도가 감소한다.

발명의 내용

해결하려는 과제

[0005] PLS 모드의 액정 표시 장치에서 데이터선 주변에서 발생하는 빛샘 현상을 개선하기 위해 데이터선을 다른 전극으로 차단(shielding)하는 구조를 취할 수 있다. 그러나, 이러한 경우 데이터선과 다른 전극의 coupling capacitance로 인해 데이터선에 걸리는 로드가 증가하는 문제가 있으며, 소비 전력도 증가한다.

[0006] 본 발명이 해결하려는 과제는, 빛샘 현상을 방지하는 한편, 데이터선에 걸리는 로드(load)를 줄일 수 있는 액정 표시 장치를 제공하는 것이다.

[0007] 본 발명이 해결하려는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

과제의 해결 수단

[0008] 상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는, 기판 상에 형성된 서로 교차하는 게이트선 및 데이터선, 상기 게이트선 및 데이터선에 의해 정의되는 화소 영역, 상기 화소 영역 내에 형성된 화소 전극, 상기 화소 영역 내에 형성되어 상기 화소 전극에 전압을 인가하는 박막 트랜지스터, 및 상기 화소 전극의 상부 또는 하부에 형성되어 상기 화소 전극과 전계를 형성하는 공통 전극을 포함하고, 상기 공통 전극이 상기 데이터선의 상층에 형성되고, 상기 상층 중 상기 데이터선의 상부 영역에는 형성되지 않는다.

[0009] 상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 액정 표시 장치는, 기판 상에 형성된 게이트 전극, 상기 게이트 전극 상에 형성된 게이트 절연막, 상기 게이트 절연막 상에 상기 게이트 전극과 중첩되어 형성된 반도체층, 상기 게이트 절연막 상에 형성된 데이터선, 상기 데이터선으로부터 분기하여 상기 반도체층 및 상기 게이트 절연막 상에 서로 소정의 간격으로 이격되어 형성된 소스 및 드레인 전극, 상기 소스 및 드레인 전극과 상기 데이터선의 상부로 전면에 형성된 제1 보호층, 상기 제1 보호층 상에 형성된 공통 전극, 상기 공통 전극 상에 형성된 제2 보호층, 상기 제2 보호층 상에 형성된 화소 전극을 포함하고, 상기 제1 보호층 상의 상기 데이터선의 상부 영역에는 상기 공통 전극이 형성되지 않는다.

[0010] 상기 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 액정 표시 장치는, 기판 상에 형성된 게이트 전극, 상기 게이트 전극 상에 형성된 게이트 절연막, 상기 게이트 절연막 상에 상기 게이트 전극과 중첩되어 형성된 반도체층, 상기 게이트 절연막 상에 형성된 데이터선, 상기 데이터선으로부터 분기하여 상기 게이트 전극을 중심으로 이격되어 상기 반도체층 및 상기 게이트 절연막 상에 형성된 소스 및 드레인 전극, 상기 게이트 절연막 상에 형성되고 상기 드레인 전극과 연결되어 있는 화소 전극, 상기 소스 및 드레인 전극, 상기 화소 전극 및 상기 데이터선의 상부로 전면에 형성된 보호층, 및 상기 보호층 상에 형성된 공통 전극을 포함하고, 상기 보호층 상의 상기 데이터선의 상부 영역에는 상기 공통 전극이 형성되지 않는다.

[0011] 기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

도면의 간단한 설명

[0012] 도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 평면도이다.

도 2는 도 1의 I-I'선을 따라 절단한 단면도이다.

도 3은 본 발명의 일 실시예에 따른 액정 표시 장치의 공통 전극을 개략적으로 나타낸 평면도이다.

도 4는 본 발명의 일 실시예에 따른 액정 표시 장치의 단면도이다.

도 5는 본 발명의 변형된 일 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기관의 단면도이다.

도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기관의 평면도이다.

도 7은 도 6의 II-II'선을 따라 절단한 단면도이다.

도 8은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기관의 평면도이다.

도 9는 도 8의 III-III'선을 따라 절단한 단면도이다.

도 10은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 공통 전극의 모습을 개략적으로 나타낸 평면도이다.

도 11은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기관의 평면도이다.

도 12는 도 11의 IV-IV'선을 따라 절단한 단면도이다.

발명을 실시하기 위한 구체적인 내용

- [0013] 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.
- [0014] 소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
- [0015] 공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관 관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
- [0016] 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
- [0017] 이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 액정 표시 장치를 첨부 도면을 참조하면서 보다 상세하게 설명한다.
- [0018] 본 발명의 액정 표시 장치는 게이트선과 데이터선에 의해 정의되는 화소 영역에 박막 트랜지스터가 구비된 박막 트랜지스터 기관, 상기 박막 트랜지스터 기관과 대향하며 컬러 필터가 구비된 대향 기관 및 상기 박막 트랜지스터 기관과 상기 대향 기관 사이에 개재된 액정층을 포함한다.
- [0019] 먼저, 도 1 내지 도 4를 참조하여 본 발명의 일 실시예에 따른 액정 표시 장치에 대해 설명한다. 도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기관의 평면도이며, 도 2는 도 1의 I-I'선을 따라 절단한 단면도이며, 도 3은 본 발명의 일 실시예에 따른 액정 표시 장치의 공통 전극을 개략적으로 나타낸 평면도이다. 도 4는 본 발명의 일 실시예에 따른 액정 표시 장치의 개략적인 단면도이다.
- [0020] 도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기관(100)은 제1 기관(10)상에 형성된 게이트선(22), 데이터선(62), 게이트 전극(26), 게이트 절연막(30), 반도체층(40), 소스 및 드레인 전극(65, 66)을 포함하는 박막 트랜지스터, 제1 보호층(71), 공통 전극(75), 제2 보호층(72), 및 화소 전극(82)을 포함한다.
- [0021] 제1 기관(10)은 투명한 유리, 석영, 세라믹, 실리콘 또는 투명 플라스틱 등의 절연 물질로 형성될 수 있으며,

당업자의 필요에 따라 적절히 선택할 수 있다.

- [0022] 제1 기관(10) 상에 제1 방향, 예를 들어, 가로 방향으로 게이트 신호를 전달하는 복수의 게이트선(22)이 형성되어 있다. 게이트선(22)은 일반적으로 하나의 화소에 하나씩 할당된다. 게이트선(22)의 말단에는 외부로부터 신호를 인가받아 게이트선(22)으로 전달하는 게이트 패드(24)가 형성되어 있다. 게이트 패드(24)는 외부 회로선과의 접촉 면적을 넓히기 위해 게이트선(22)에 비해 폭이 다소 확장되어 있다.
- [0023] 게이트 전극(26)은 게이트선(22)이 데이터선(62)과 교차하는 지점에서 게이트선(22)으로부터 분기되어 돌기형태를 취하고 있다.
- [0024] 이러한, 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 게이트 배선이라고 한다. 게이트 배선(22, 24, 26)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 등으로 이루어질 수 있다. 또한, 게이트 배선(22, 24, 26)은 물리적 성질이 다른 두 개의 도전막(미도시)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 게이트 배선(22, 24, 26)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어질 수 있다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어질 수 있다. 이러한 조합의 예로는, 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 게이트 배선(22, 24, 26)은 다양한 여러 가지 금속과 도전체로 형성될 수 있다.
- [0025] 게이트 절연막(30)은 게이트 배선(22, 24, 26) 상에 형성되어 있다. 게이트 절연막(30)은 예를 들어, 질화 실리콘(SiN_x) 또는 산화 실리콘(SiO₂) 등으로 이루어질 수 있다. 게이트 절연막(30)은 게이트 배선(22, 24, 26)과 이들의 상부에 위치하는 데이터선(62) 등의 도전성 박막들과의 절연을 유지하는 역할을 한다.
- [0026] 반도체층(40)은 게이트 절연막(30)상에 형성되며, 예를 들어, 수소화 비정질 실리콘(hydrogenated amorphous silicon) 또는 다결정 실리콘 등으로 이루어질 수 있다. 반도체층(40)은 게이트 전극(26)과 적어도 일부가 중첩되도록 형성된다. 반도체층(40)은 섬형 또는 선형 등 다양한 형상을 가질 수 있으며, 도 2는 반도체층(40)이 섬형으로 형성된 경우를 예시하나, 이에 한정되는 것은 아니다. 반도체층(40)은 게이트 전극(26) 및 후술할 소스 및 드레인 전극(65, 66)과 함께 박막 트랜지스터를 구성하며, 채널을 형성한다.
- [0027] 저항성 접촉층(55, 56)은 반도체층(40) 상에 n형 불순물이 고농도로 도핑된 n+ 수소화 비정질 실리콘 등으로 형성된다. 저항성 접촉층(55, 56)은 하부의 반도체층(40)과 상부의 소스 및 드레인 전극(65, 66)사이에 위치하여 접촉 저항을 감소시키는 역할을 한다. 저항성 접촉층(55, 56)은 섬형 또는 선형 등 다양한 형상을 가질 수 있으며, 도 2는 저항성 접촉층(55, 56)이 섬형으로 형성된 경우를 예시하나, 이에 한정되는 것은 아니다. 저항성 접촉층(55, 56)은 소정 영역의 반도체층(40)을 노출시키며 반도체층(40)을 중심으로 양쪽으로 이격되어 형성된다.
- [0028] 소스 및 드레인 전극(65, 66)은 저항성 접촉층(55, 56) 및 게이트 절연막(30)상에 형성된다. 소스 전극(55)은 데이터선(62)으로부터 분기되어 반도체층(40)의 상부까지 연장되어 형성된다. 드레인 전극(66)은 게이트 전극(26)을 중심으로 소스 전극(65)과 이격되어 반도체층(40) 상에서부터 게이트 절연막(30) 상까지 연장되어 형성된다. 드레인 전극(66)은 화소 전극(82)과 전기적으로 연결되어 화소 전극(82)에 데이터 전압을 인가한다.
- [0029] 데이터선(62)은 게이트 절연막(30)상에 형성된다. 데이터선(62)은 게이트 절연막(30) 상에 제2 방향, 예를 들어, 세로 방향으로 형성되며, 데이터 신호를 전달하는 역할을 한다. 데이터선(62)은 일반적으로 하나의 화소에 하나씩 할당된다. 데이터선(62)은 게이트선(22)과 교차하며, 데이터선(62)과 게이트선(22)이 교차하여 형성되는 영역은 화소 영역으로 정의된다.
- [0030] 데이터선(62)의 말단에는 외부로부터 신호를 인가받아 데이터선(62)으로 전달하는 데이터 패드(68)가 형성되어 있다. 데이터 패드(68)는 게이트 패드(24)와 마찬가지로 외부 회로선과의 접촉 면적을 넓히기 위해 데이터선(62)에 비해 폭이 다소 확장되어 있다.
- [0031] 이러한, 데이터선(62), 데이터 패드(68) 및 소스 및 드레인 전극(65, 66)을 데이터 배선(62, 68, 65, 66)이라고 한다. 데이터 배선(62, 68, 65, 66)은 게이트 배선(22, 24, 26)과 유사하게 알루미늄, 구리, 은, 몰리브덴, 크롬, 티타늄, 탄탈륨 또는 이들의 합금으로 형성될 수 있으며, 내화성 금속 등의 하부막(미도시)과 그 위에 형성된 저저항 상부막(미도시)으로 이루어진 다층막 구조를 취할 수도 있으나 이에 제한되는 것은

아니다.

- [0032] 데이터 배선(62, 68, 65, 66) 및 노출된 반도체층(40) 상에 제1 보호층(71)(passivation layer)이 형성된다. 제1 보호층(71)은 구체적으로, 질화 실리콘 또는 산화 실리콘 등의 무기물, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물 또는 플라즈마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 형성될 수 있다. 또한, 제1 보호층(71)은 유기막의 우수한 특성을 살리면서도 노출된 반도체층(40)을 보호하기 위하여 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다. 제1 보호층(71)에는 드레인 전극(66)의 소정 영역을 노출시키는 콘택홀(76)이 형성되어 있다.
- [0033] 공통 전극(75)은 제1 보호층(71) 상에 형성되며, 공통 전압을 인가받아 화소 전극(82)과 함께 전계를 형성한다. 공통 전극(75)은 제1 보호층(71) 상에 형성되므로 데이터선(62)의 상층에 형성되나, 데이터선(62)의 상부에는 형성되지 않는다. 즉, 데이터선(62)의 상층에서 데이터선(62)과 중첩되는 영역에는 형성되지 않는다. 따라서, 공통 전극(75)과 데이터선(62)은 상하로 서로 중첩되지 않는다.
- [0034] 이하, 도 3을 참조하여 본 실시예의 공통 전극(75)에 대해 보다 구체적으로 설명한다. 도 3은 본 발명의 일 실시예에 따른 액정 표시 장치에서 제1 보호층(71) 상에 형성된 공통 전극(75)의 개략적인 모습을 나타낸다.
- [0035] 도 2 및 도 3을 참조하면, 공통 전극(75)은 실질적으로 사각형 형상의 면전극으로 각 화소마다 매트릭스 형태로 분리되어 있지 않고 모든 화소가 공통된 하나의 공통 전극을 공유한다. 공통 전극(75)은 각 화소(PX)에 할당된 데이터선(62)과 상하로 중첩되는 영역에 간극(75a)이 형성되어 있다. 즉, 공통 전극(75)은 데이터선(62)의 상층에 형성되나, 데이터선(62)과 중첩되는 영역인 데이터선(62)의 상부에는 데이터선(62)의 방향으로 간극(75a)을 구비하고 있어 데이터선(62)과 중첩되지 않는다. 간극(75a)은 데이터선(62)과 동일한 형태로 내부가 비어있는 영역이다. 한편, 데이터선(62)의 양쪽의 상부는 공통 전극(75)으로 차단되어 빛샘 현상이 방지된다.
- [0036] 이와 같이 본 실시예에 따른 액정 표시 장치의 공통 전극(75)은 데이터선(62)의 상층에 형성되어 데이터선(62)의 양쪽 영역을 차단하여 프린지 필드에 의한 빛샘 현상을 방지한다. 한편, 데이터선(62)의 상부 즉, 데이터선(62)과 중첩되는 영역에는 공통 전극(75)이 형성되지 않아 데이터선(62)과 공통 전극(75)의 coupling capacitance로 인한 데이터선(62)의 로드 증가를 막는다.
- [0037] 공통 전극(75) 상에는 제2 보호층(72)이 형성된다. 제2 보호층(72)은 제1 보호층(71)과 마찬가지로, 질화 실리콘 또는 산화 실리콘 등의 무기물, 평탄화 특성이 우수하며 감광성을 가지는 유기물 또는 플라즈마 화학 기상 증착으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 형성될 수 있다. 또한, 제2 보호층(72)은 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다. 제2 보호층(72)에는 드레인 전극(66)의 소정 영역을 노출시키는 콘택홀(76)이 형성되어 있다.
- [0038] 제2 보호층(72) 상에는 화소 전극(82)이 형성된다. 화소 전극(82)은 드레인 전극(66)으로부터 데이터 전압을 인가받으며, 하부의 공통 전극(75)과 함께 전계를 생성하여 액정 분자를 회전시키는 역할을 한다. 화소 전극(82)은 ITO 또는 IZO 등의 도전성 물질로 형성될 수 있으나, 이에 제한되는 것은 아니다.
- [0039] 화소 전극(82)은 사각형, 폐곡선 또는 피시본(fish-bone)형태 등 다양한 형태의 비어있는 복수의 절개 패턴(82a)을 포함한다. 절개 패턴(82a)이 형성되어 액정층에도 전계가 생성된다. 도 1은 절개 패턴(82a)이 스트라이프 패턴인 경우를 예시하나 본 발명은 이에 한정되는 것은 아니며, 당업자의 필요에 따라 절개 패턴(82a)의 형상은 다양하게 선택될 수 있다. 화소 전극(82)에 데이터 전압이 인가되면, 화소 전극(82)으로부터 하부의 공통 전극(75) 방향으로 전계가 형성된다.
- [0040] 화소 전극(82)은 콘택홀(76)을 통하여 드레인 전극(66)과 연결된다. 콘택홀(76)은 제1 보호층(71) 및 제2 보호층(71)에 형성되어 드레인 전극(65)의 소정 영역을 노출시킨다. 화소 전극(82)은 콘택홀(76)의 모양을 따라 형성되어 노출된 드레인 전극(66)과 접하게 된다. 이 때, 공통 전극(75)은 콘택홀(76)과 소정 간격으로 이격되어 콘택홀(76)에 접하지 않는다. 따라서, 공통 전극(75)은 화소 전극(82)과 전기적으로 연결되지 않는다.
- [0041] 제2 보호층(72) 상에는 보조 게이트 패드(86) 및 보조 데이터 패드(88)가 형성될 수 있다. 보조 게이트 패드(86)는 콘택홀(74)을 통하여 게이트 패드(24)와 연결되고, 보조 데이터 패드(88)는 콘택홀(78)을 통하여 데이터 패드(68)와 연결된다. 보조 게이트 패드(86) 및 보조 데이터 패드(88)는 외부장치와의 접촉성을 보완하고 게이트 패드(24) 및 데이터 패드(68)를 보호하는 역할을 한다. 보조 게이트 패드(86) 및 보조 데이터 패드(88)는 도전성 물질로 형성될 수 있으며, 공정의 편의성을 위해 화소 전극(82)과 동일한 물질로 형성될 수 있다.

다.

- [0042] 화소 전극(72) 및 제2 보호층(72) 상에는 액정층을 배향할 수 있는 제1 배향막(미도시)이 형성될 수 있으며, 상기 배향막은 폴리이미드 등으로 형성될 수 있다.
- [0043] 도 4를 참조하면, 본 발명의 액정 표시 장치의 대향 기관(200)은 제2 기관(90)상에 형성된 블랙 매트릭스(91) 및 컬러 필터(92)를 포함한다. 박막 트랜지스터 기관(100)과 대향 기관(200)의 사이에는 양의 유전율 이방성 또는 음의 유전율 이방성을 갖는 액정 분자(301)를 포함하는 액정층이 형성되어 있다.
- [0044] 제2 기관(90)은 투명한 절연 물질, 예를 들어 유리 또는 투명 플라스틱 등으로 형성될 수 있다.
- [0045] 블랙 매트릭스(91)는 제2 기관(90) 상에 형성되며 빛샘을 방지하는 역할을 한다. 블랙 매트릭스(91)는 액정 분자가 동작하지 않는 영역으로 주로 박막 트랜지스터 영역 및 비화소 영역(화소와 화소 사이, 게이트선 및 데이터선 영역)에 형성된다. 블랙 매트릭스(91)는 크롬, 크롬 산화물 등의 금속(금속 산화물), 또는 유기 블랙 레지스트 등으로 이루어질 수 있다.
- [0046] 컬러 필터(92)는 블랙 매트릭스(91)의 화소 영역 사이에 형성된다. 컬러 필터(92)는 R(red), G(green) 및 B(blue)로 구성되어 실제 컬러를 구현한다. 각각의 R, G, B 컬러 필터(92)는 각각 하나의 화소에 형성되어 R, G, B 화소를 형성하며, 이 R, G, B 화소에 의해 구현된 컬러에 의해 화상을 표시하는 도트(dot)가 표시된다. 컬러 필터(92) 상에는 이들의 단차를 평탄화하기 위한 오버코트층(미도시)이 형성될 수 있다.
- [0047] 이하, 도 5를 참조하여 본 발명의 일 실시예에 따른 액정 표시 장치의 제1 보호층(71) 및 제2 보호층(71)의 구체적인 예를 살펴본다. 도 5는 본 발명의 변형된 일 실시예에 따른 액정 표시 장치의 단면도이다.
- [0048] 도 5를 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치의 제1 보호층(71)은 무기물로 형성되고 제2 보호층(172)은 유기물로 형성될 수 있다.
- [0049] 구체적으로, 제1 보호층(71)은 질화 실리콘 또는 산화 실리콘 등의 무기막일 수 있으며, 제2 보호층(172)은 평탄화 특성이 우수하고 후막 형성이 용이한 유기물로 형성된 유기막일 수 있다. 제1 보호층(71)을 유기막으로 형성하고 제2 보호층(172)을 무기막으로 형성하는 경우 하부 유기막이 손상될 염려가 있어 제2 보호층(172)은 저온 화학 기상 증착 등의 저온 공정이 요구된다. 저온 화학 기상 증착 공정 등은 일반적인 증착 공정 등에 비해 막의 특성을 저하시켜 디스플레이의 성능을 저하시킨다. 그러나, 상술한 바와 같이 제1 보호층(71)을 무기막으로 형성하는 경우 제2 보호층(172)을 저온에서 형성할 필요가 없어 제2 보호층(72)의 특성이 저하될 염려가 없으며, 따라서 디스플레이의 성능도 저하되지 않는다.
- [0050] 이하, 도 6 및 도 7을 참조하여 본 발명의 다른 실시예에 따른 액정 표시 장치에 대해 설명한다. 도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기관의 평면도이며, 도 7은 도 6의 II-II'선을 따라 절단한 단면도이다.
- [0051] 도 6 및 도 7을 참조하면, 본 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기관은 제1 기관(10)상에 형성된 게이트선(22), 데이터선(62), 공통 전극선(25), 게이트 전극(26), 게이트 절연막(30), 반도체층(40), 소스 및 드레인 전극(65, 66)을 포함하는 박막 트랜지스터, 제1 보호층(71), 공통 전극(175), 제2 보호층(72), 및 화소 전극(82)을 포함한다. 본 실시예에 따른 액정 표시 장치를 도 1의 액정 표시 장치와 비교할 때, 공통 전극(175)이 상이하게 형성되며, 공통 전극선(25)이 형성된다는 점을 제외하고는 동일한 구성을 갖는다. 이에, 이하에서는 이를 중심으로 설명하고 동일한 구성은 동일한 도면 부호를 붙이며, 자세한 설명을 생략한다.
- [0052] 공통 전극선(25)은 게이트선(22)에 인접하여 게이트선(22)의 방향으로 형성된다. 공통 전극선(25)은 공통 전극(75)에 공통 전압(common voltage)을 인가한다.
- [0053] 공통 전극선(25)은 제1 기관(10) 상에 게이트선(22) 및 게이트 전극(26)과 동일한 층 상에 형성될 수 있으며, 공통 전극선(25) 상에 게이트 절연막(30) 및 제1 보호층(71)이 형성될 수 있다. 게이트 절연막(30) 및 제1 보호층(71)에는 공통 전극선(25)의 소정 영역을 노출하는 콘택홀(77)이 형성되며, 콘택홀(77)을 통하여 공통 전극(75)과 공통 전극선(25)이 전기적으로 연결된다.
- [0054] 공통 전극선(25)은 게이트선(22)과 유사하게, 알루미늄, 구리, 은, 몰리브덴, 크롬, 티타늄, 탄탈륨 또는 이들의 합금으로 형성될 수 있으며, 공정의 편의를 위해 게이트선(22)과 동일한 물질로 동일 공정에서 형성될 수 있다.


- [0055] 공통 전극(175)은 제1 보호층(71)상에 형성되며, 공통 전극선(25)과 전기적으로 연결되어 공통 전압을 인가받는다. 공통 전극(175)은 게이트선(22)과 데이터선(62)에 의해 정의되는 각 화소 영역마다 형성된다. 본 실시예의 액정 표시 장치는 모든 화소가 공통된 하나의 공통 전극을 공유하는 것이 아니라, 직사각형 형상의 면전극인 공통 전극(175)이 각 화소 영역마다 매트릭스 형태로 배열되어 있다. 따라서, 공통 전극(25)은 화소 영역의 대부분을 차지하게 된다.
- [0056] 공통 전극(75)은 데이터선(62)의 상부 영역에는 형성되어 있지 않다. 공통 전극(75)은 데이터선(22)을 중심으로 데이터선(22)의 폭만큼 이격되어 각 화소마다 형성되므로 데이터선(22)과 상하로 중첩되지 않는다. 데이터선(62)과 공통 전극(25)이 서로 중첩되지 않으므로, 데이터선(62)과 공통 전극(25)이 절연막을 사이에 두고 중첩됨으로써 발생하는 캐패시턴스가 없어 데이터선(62)에 걸리는 로드가 증가하지 않는다.
- [0057] 이하, 도 8 내지 도 10을 참조하여 본 발명의 또 다른 실시예에 따른 액정 표시 장치에 대해 설명한다. 도 8은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기관의 평면도이며, 도 9는 도 9의 III-III'선을 따라 절단한 단면도이다. 도 10은 도 1의 액정 표시 장치에서 제1 보호층(71) 상에 형성된 공통 전극(275)의 개략적인 모습을 나타낸다. 도 8 및 도 9를 참조하면, 본 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기관은 제1 기관(10)상에 형성된 게이트선(22), 데이터선(62), 게이트 전극(26), 게이트 절연막(30), 반도체층(40), 소스 및 드레인 전극(65, 66)을 포함하는 박막 트랜지스터, 제1 보호층(71), 공통 전극(275), 및 화소 전극(182)을 포함한다. 본 실시예에 따른 액정 표시 장치를 도 1의 액정 표시 장치와 비교할 때, 공통 전극(275) 및 화소 전극(182)이 상이하게 형성된다는 점을 제외하고는 동일한 구성을 갖는다. 이에, 이하에서는 공통 전극(275) 및 화소 전극(182)을 중심으로 설명하고 동일한 구성은 동일한 도면 부호를 붙이며, 자세한 설명을 생략한다.
- [0058] 화소 전극(182)은 게이트 절연막(30)상에 형성되며, 드레인 전극(66)과 연결되어 드레인 전극(66)으로부터 데이터 전압을 인가받는다.
- [0059] 드레인 전극(66)은 소스 전극(65)과 이격되어 반도체층(40)의 상부에서부터 게이트 절연막(30)의 상부까지 연장되어 형성되며, 그 일단이 화소 전극(182)과 직접적으로 접해 있어 화소 전극(182)과 전기적으로 연결된다.
- [0060] 데이터선(62)은 게이트 절연막(30) 상에 화소 전극(182)과 이격되어 형성된다.
- [0061] 소스 및 드레인 전극(65, 66), 화소 전극(182) 및 데이터선(62) 상에 제1 보호층(71)이 형성되고, 공통 전극(275)은 제1 보호층(71)상에 형성된다. 본 실시예의 액정 표시 장치는 제1 보호층(71) 상에 공통 전극(275)이 형성되는 바, 제2 보호층을 별도로 형성할 필요가 없다. 공통 전극(275)에는 공통 전압이 인가되며, 화소 전극(182)과 전계를 형성하여 액정 분자를 회전시킨다. 공통 전극(275)은 데이터선(62)의 상층에 형성되므로 데이터선(62)의 양쪽의 상부는 공통 전극(275)으로 차단되어 프린지 필드에 의한 빛샘 현상을 방지할 수 있다. 공통전극(275)은 데이터선(62)의 상층에 형성되나, 데이터선(62)의 상부에는 형성되지 않는다.
- [0062] 이하, 도 10을 참조하여 본 실시예의 공통 전극(275)에 대해 보다 구체적으로 설명한다. 도 10을 참조하면, 공통 전극(275)은 실질적으로 직사각형 형상의 면전극으로 각 화소마다 매트릭스 형태로 분리되어 있지 않고 모든 화소가 공통된 하나의 공통 전극을 공유한다. 공통 전극(275)은 제2 방향, 예를 들어 데이터선(62)의 방향으로 연장되고 서로 평행하게 소정의 간격으로 이격된 복수의 간극(275a)을 포함한다. 간극(275a)은 게이트선(22)과 함께 각 화소 영역을 정의하는 데이터선(62)의 위치와 상응하는 영역에 데이터선(62)과 동일한 모양으로 형성되며, 비어있는 공간이다. 이로 인해 데이터선(62)의 상부에는 공통 전극(275)이 형성되지 않게 된다. 따라서, 데이터선(62)과 공통 전극(275)의 중첩으로 인해 데이터선(62)의 로드가 증가하지 않는다.
- [0063] 공통 전극(275)은 각 화소 영역마다 형성된 직사각형, 폐곡선 또는 피시본 형태 등의 다양한 형태의 복수의 절개 패턴(275b)을 포함한다. 도 10은 절개 패턴(275b)이 스트라이프 형태의 직사각형인 경우를 예시하나 본 발명은 이에 한정되지 않는다.
- [0064] 이하, 도 11 및 도 12를 참조하여 본 발명의 또 다른 실시예에 따른 액정 표시 장치에 대해 설명한다. 도 11은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기관의 평면도이며, 도 12는 도 11의 IV-IV'선을 따라 절단한 단면도이다.
- [0065] 도 11 및 도 12를 참조하면, 본 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기관은 제1 기관(10)상에 형성된 게이트선(22), 데이터선(62), 공통 전극선(25), 게이트 전극(26), 게이트 절연막(30), 반도체층(40), 소스 및 드레인 전극(65, 66)을 포함하는 박막 트랜지스터, 제1 보호층(71), 공통 전극(375), 및 화소 전극(182)을 포함한다. 본 실시예에 따른 액정 표시 장치를 도 8의 액정 표시 장치와 비교할 때, 공통 전극(375)

이 상이하게 형성되며, 공통 전극선(25)이 형성된 점을 제외하고 동일한 구성을 갖는다. 이에, 이하에서는 공통 전극선(25) 및 공통 전극(375)을 중심으로 설명하고 동일한 구성은 동일한 도면 부호를 붙이며, 자세한 설명을 생략한다.


- [0066] 공통 전극선(25)은 제1 기판(10) 상에 게이트 전극(26) 및 게이트선(22)과 동일한 층 상에 형성될 수 있으며, 실질적으로 게이트선(22)과 평행하게 형성된다. 공통 전극선(25)은 공통 전극(375)과 전기적으로 연결되어 공통 전극(375)에 공통 전압을 인가하는 역할을 한다. 공통 전극선(25)은 도전성 물질로 형성될 수 있으며, 공정상의 편의를 위해 게이트선(22) 및 게이트 전극(26)과 동일한 물질로 형성될 수 있다.
- [0067] 공통 전극선(25) 상에는 게이트 절연막(30)이 형성되어 있으며, 소스 및 드레인 전극(65, 66), 화소 전극(182) 및 데이터선(62) 상에는 제1 보호층(71)이 형성되어 있다. 제1 보호층(71)에는 공통 전극선(25)과 공통 전극(375)을 전기적으로 연결하는 콘택홀(79)이 형성되어 있다.
- [0068] 제1 보호층(71) 상에는 공통 전극(375)이 형성되어 있다. 공통 전극(375)은 콘택홀(79)에 의해 공통 전극선(25)과 연결되어 공통 전압을 인가받고, 하부에 형성된 화소 전극(182)과 전계를 형성한다.
- [0069] 공통 전극(375)은 실질적으로 직사각형 형태의 면전극으로, 각 화소 영역마다 매트릭스 형태로 배열되고 화소 영역의 대부분을 차지한다. 또한, 공통 전극(75)은 게이트선(22)의 방향을 따라 데이터선(22)을 중심으로 데이터선(22)의 폭만큼 이격되어 각 화소마다 형성되며, 데이터선(62)의 방향으로 게이트선(22)을 중심으로 이격되어 각 화소마다 형성된다. 이 때, 공통 전극(75)은 게이트선(22)과 소정 영역이 중첩되어도 무방하나, 데이터선(62)과는 데이터선(22)의 폭만큼 이격되어 각 화소마다 형성되므로 중첩되지 않는다. 데이터선(62)과 공통 전극(375)이 서로 중첩되지 않으므로, 데이터선(62)과 공통 전극(375)이 절연막을 사이에 두고 중첩됨으로써 발생하는 캐패시턴스가 없어 데이터선(62)에 걸리는 로드가 증가하지 않는다.
- [0070] 또한, 공통 전극(375)은 직사각형 또는 폐곡선 형태로 비어있는 공간인 절개 패턴(375b)을 포함한다. 절개 패턴(375b)은 각 화소 영역마다 복수개 형성되어 있다. 도 11은 절개패턴(375b)이 스트라이프 형태인 경우를 예시하나 본 발명은 이에 한정되지 않는다.
- [0071] 상술한 바와 같이, 본 발명의 액정 표시 장치는 데이터선의 상부에 공통 전극이 형성되어 프린지 필드에 의한 빛샘 현상을 차단하는 한편, 데이터선의 바로 상부인 중첩 영역에는 공통 전극이 형성되지 않아 데이터선에 걸리는 로드가 증가하지 않는다.
- [0072] 이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8




도면9




도면10



도면11



도면12



专利名称(译)	液晶显示器		
公开(公告)号	KR1020120080885A	公开(公告)日	2012-07-18
申请号	KR1020110002344	申请日	2011-01-10
[标]申请(专利权)人(译)	三星显示有限公司		
申请(专利权)人(译)	三星显示器有限公司		
当前申请(专利权)人(译)	三星显示器有限公司		
[标]发明人	KIM GEE BUM 김기범 PARK WON SANG 박원상 KIM JAE HYUN 김재현 BAEK JONG IN 백종인		
发明人	김기범 박원상 김재현 백종인		
IPC分类号	G02F1/1343 G02F1/136		
CPC分类号	G02F2001/134372 G02F1/1343 G02F1/1368 G02F1/134363 G02F2201/121 G02F1/133512 G02F1/133514 G02F1/136286		
外部链接	Espacenet		

摘要(译)

提供一种能够在减小施加到数据线的负荷的同时防止漏光现象的液晶显示装置。根据本发明实施例的液晶显示装置包括：形成在基板上的彼此交叉的栅极线和数据线；由栅极线和数据线限定的像素区域；形成在像素区域中的像素电极；以及形成在像素区域中的像素电极。并且公共电极形成在像素电极的上部或下部并与像素电极形成电场，其中公共电极形成在数据线的上层上，并且不形成在上层中的数据线的上部区域中。

