



(19) 대한민국특허청(KR)

(12) 등록특허공보(B1)

(45) 공고일자 2016년03월02일

(11) 등록번호 10-1598951

(24) 등록일자 2016년02월24일

(51) 국제특허분류(Int. Cl.)

G02F 1/1345 (2006.01) G02F 1/1339 (2006.01)

(21) 출원번호 10-2009-0082670

(22) 출원일자 2009년09월02일

심사청구일자 2014년09월01일

(65) 공개번호 10-2011-0024603

(43) 공개일자 2011년03월09일

(56) 선행기술조사문헌

KR1020070056553 A

KR100355940 B1

KR1020080062264 A

KR1020080001063 A

(73) 특허권자

엘지디스플레이 주식회사

서울특별시 영등포구 여의대로 128(여의도동)

(72) 발명자

조성학

경기도 고양시 덕양구 호국로742번길 53, 신원당
8단지아파트 801동 707호 (성사동)

(74) 대리인

특허법인네이트

전체 청구항 수 : 총 10 항

심사관 : 신영교


(54) 발명의 명칭 액정표시장치 및 그 제조방법

(57) 요약

본 발명은, 서로 마주보며 이격되고, 각각 표시영역 및 상기 표시영역을 둘러싸는 비표시영역이 정의되는 제1 및 제2기판과; 상기 제1기판의 표시영역에 형성되고, 서로 교차하여 화소영역을 정의하는 게이트 배선 및 데이터 배선과; 상기 게이트 배선 및 상기 데이터 배선에 연결되는 박막트랜지스터와; 상기 박막트랜지스터에 연결되는 화

(뒷면에 계속)

대표도 - 도5



소전극과; 상기 제1기판의 비표시영역에 형성되는 다수의 제1신호배선과; 상기 다수의 제1신호배선과 교차하는 다수의 제2신호배선과; 상기 다수의 제1신호배선의 상부에 형성되고, 상기 다수의 제2신호배선과 이격되는 다수의 제1더미패턴과; 상기 다수의 제2신호배선 및 상기 게이트 배선에 연결되는 회로블록과; 상기 제2기판의 하부에 순차적으로 형성되는 블랙매트릭스, 컬러필터층 및 공통전극과; 상기 제1 및 제2기판 사이의 비표시영역에 형성되는 셀패턴과; 상기 화소전극 및 상기 공통전극 사이에 형성되는 액정층을 포함하는 GIP(gate-in-panel)타입 액정표시장치를 제공한다.

명세서

청구범위

청구항 1

서로 마주보며 이격되고, 각각 표시영역 및 상기 표시영역을 둘러싸는 비표시영역이 정의되는 제1 및 제2기판과;

상기 제1기판의 표시영역에 형성되고, 서로 교차하여 화소영역을 정의하는 게이트 배선 및 데이터 배선과;

상기 게이트 배선 및 상기 데이터 배선에 연결되는 박막트랜지스터와;

상기 박막트랜지스터에 연결되는 화소전극과;

상기 제1기판의 비표시영역에 형성되는 다수의 제1신호배선과;

상기 다수의 제1신호배선과 교차하는 다수의 제2신호배선과;

상기 다수의 제1신호배선의 상부에 상기 다수의 제1신호배선에 중첩되도록 배치되고, 상기 다수의 제2신호배선과 이격되고 상기 다수의 제2신호배선과 동일층, 동일물질로 이루어지는 다수의 제1터미페턴과;

상기 다수의 제2신호배선 및 상기 게이트 배선에 연결되는 회로블럭과;

상기 제2기판의 하부에 순차적으로 형성되는 블랙매트릭스, 컬러필터층 및 공통전극과;

상기 제1 및 제2기판 사이의 비표시영역에 형성되는 셀페턴과;

상기 화소전극 및 상기 공통전극 사이에 형성되는 액정층

을 포함하는 GIP(gate-in-panel)타입 액정표시장치.

청구항 2

제 1 항에 있어서,

상기 셀페턴은 상기 다수의 제1신호배선 및 상기 다수의 제2신호배선과 중첩되는 GIP타입 액정표시장치.

청구항 3

제 1 항에 있어서,

상기 게이트 배선 및 상기 데이터 배선 사이의 게이트절연층과, 상기 데이터 배선과 상기 화소전극 사이의 보호층을 더 포함하는 GIP타입 액정표시장치.

청구항 4

제 3 항에 있어서,

상기 다수의 제1신호배선은 상기 게이트 배선과 동일층, 동일물질로 이루어지고, 상기 다수의 제2신호배선과 상기 다수의 제1터미페턴은 상기 데이터 배선과 동일층, 동일물질로 이루어지는 GIP타입 액정표시장치.

청구항 5

제 4 항에 있어서,

상기 보호층 상부에 형성되고, 상기 다수의 제1신호배선과 상기 다수의 제2신호배선을 1:1로 연결하는 다수의 연결페턴을 더 포함하는 GIP타입 액정표시장치.

청구항 6

제 5 항에 있어서,

상기 보호층 상부에 형성되고, 상기 다수의 연결패턴과 이격되는 다수의 제2터미패턴을 더 포함하는 GIP타입 액정표시장치.

청구항 7

제 6 항에 있어서,

상기 다수의 연결패턴과 상기 다수의 제2터미패턴은 상기 화소전극과 동일층, 동일물질로 이루어지는 GIP타입 액정표시장치.

청구항 8

서로 교차하여 화소영역을 정의하는 게이트 배선 및 데이터 배선을 제1기판 상부의 표시영역에 형성하는 단계와;

상기 게이트 배선 및 상기 데이터 배선에 연결되는 박막트랜지스터를 형성하는 단계와;

상기 박막트랜지스터에 연결되는 화소전극을 형성하는 단계와;

상기 제1기판의 상기 표시영역을 둘러싸는 비표시영역에 다수의 제1신호배선을 형성하는 단계와;

상기 다수의 제1신호배선과 교차하는 다수의 제2신호배선과, 상기 다수의 제1신호배선에 중첩되도록 배치되고 상기 다수의 제2신호배선과 이격되고 상기 다수의 제2신호배선과 동일층, 동일물질로 이루어지는 다수의 제1터미패턴을 형성하는 단계와;

상기 다수의 제2신호배선 및 상기 게이트 배선에 연결되는 회로블록을 형성하는 단계와;

상기 표시영역 및 상기 비표시영역이 정의되는 제2기판 하부에 블랙매트릭스, 컬러필터층 및 공통전극을 순차적으로 형성하는 단계와;

상기 제1 및 제2기판 사이의 비표시영역에 셀패턴을 형성하는 단계와;

상기 제1 및 제2기판을 상기 화소전극과 상기 공통전극이 마주보도록 합착하는 단계와;

상기 화소전극 및 상기 공통전극 사이에 액정층을 형성하는 단계

를 포함하는 GIP(gate-in-panel)타입 액정표시장치의 제조방법.

청구항 9

제 8 항에 있어서,

상기 제1 및 제2기판은 가압에 의하여 합착되는 GIP타입 액정표시장치의 제조방법.

청구항 10

제 9 항에 있어서,

상기 다수의 제1신호배선과 상기 다수의 제2신호배선을 1:1로 연결하는 다수의 연결패턴과, 상기 다수의 연결패턴과 이격되는 다수의 제2터미패턴을 형성하는 단계를 더 포함하는 GIP타입 액정표시장치의 제조방법.

발명의 설명

발명의 상세한 설명

기술분야

[0001] 본 발명은 액정표시장치에 관한 것으로, 특히 게이트 구동부를 어레이기판에 형성한 게이트-인-패널(gate in panel: GIP) 타입 액정표시장치와 그 액정표시장치의 제조방법에 관한 것이다.

배경기술

[0002] 최근 정보화 사회로 시대가 급 발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시장치(flat panel display)의 필요성이 대두되었는데, 이 중 액정표시장치(liquid crystal display device)가 해상도, 컬러표시, 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 널리 사용되고 있다.

[0003] 일반적으로 액정표시장치는 각각 전극이 형성되어 있는 두 기판을 두 전극이 서로 마주보도록 배치하고, 상기 두 전극 사이에 액정을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직임으로써, 이에 따라 달라지는 빛의 투과율에 의해 영상을 표현하는 장치이다.

[0004] 이러한 액정표시장치는 합착된 두 기판과 그 사이의 액정층으로 이루어지는 액정패널과, 액정패널 하부에 배치되어 빛을 공급하는 백라이트 유닛과, 액정패널 외곽에 배치되어 액정패널을 구동하기 위한 다수의 신호 및 전원을 공급하는 구동부로 이루어진다.

[0005] 통상적으로 구동부는 인쇄회로기판(printed circuit board: PCB)에 구현되는데, 액정패널의 게이트 배선과 연결되는 게이트 구동부와 데이터 배선과 연결되는 데이터 구동부로 나뉘어 게이트용 인쇄회로기판(gate PCB) 및 데이터용 인쇄회로기판(data PCB)으로 구현될 수 있으며, 이들 게이트용 인쇄회로기판 및 데이터용 인쇄회로기판은, 액정패널의 일 측에 형성되며 게이트 배선과 연결되는 게이트 패드와, 상기 게이트 패드가 형성된 일 측과 직교하는 타 측에 형성되며 데이터 배선과 연결된 데이터 패드 각각에 테이프 캐리어 패키지(tape carrier package: TCP)와 같은 형태로 실장될 수 있다.

[0006] 그러나, 게이트용 인쇄회로기판 및 데이터용 인쇄회로기판을 각각 게이트 패드 및 데이터 패드에 실장하는 경우, 부피 및 무게가 증가하는 단점이 있다.

[0007] 이에 따라, 게이트구동용 인쇄회로기판에 형성되는 일부 게이트 구동부 중 쉬프트 레지스터(shift register)와 같은 일부 회로를 액정패널의 어레이기판에 직접 형성하고, 게이트 구동부의 나머지 회로와 데이터 구동부의 회로를 하나의 인쇄회로기판으로 구현하여 액정패널의 일 측에만 연결하는 게이트-인-패널(gate in panel: GIP) 타입의 액정표시장치가 제안되었다.

[0008] 도 1은 종래의 GIP 타입 액정표시장치의 평면도이며, 도 2는 도 1의 절단선 II-II에 따른 단면도이다.

[0009] 도 1 및 도 2에 도시한 바와 같이, GIP 타입 액정표시장치(10)는 하부의 어레이 기판(20)과, 상부의 컬러필터 기판(50)과, 상기 두 기판(20, 50) 사이에 형성된 액정층(70)을 포함한다.

[0010] 이때, GIP 타입 액정표시장치(10)는 영상이 표시되는 표시영역(DA)과, 표시영역(DA)을 둘러싸는 비표시영역(NDA)으로 이루어진다.

[0011] 어레이 기판(20) 상부의 표시영역(DA)에는, 서로 교차하여 화소영역(P)을 정의하는 게이트 배선(13) 및 데이터 배선(28)과, 게이트 배선 및 데이터 배선(13, 28)에 연결되는 스위칭 소자인 박막트랜지스터(Tr)와, 박막트랜지스터(Tr)에 연결되는 화소전극(43)이 형성된다.

[0012] 즉, 어레이 기판(20) 상부에 게이트 전극(15)이 형성되고, 게이트 전극(15) 상부에 게이트절연층(21)이 형성되고, 게이트 전극(15)에 대응되는 게이트절연층(21) 상부에 액티브층(23a), 오믹콘택층(23b)으로 이루어지는 반도체층(23)이 형성되고, 반도체층(23) 상부에 서로 이격되는 소스 및 드레인 전극(30, 32)이 형성되어 박막트랜지스터(Tr)를 구성하고, 박막트랜지스터(Tr) 상부에 드레인 전극(32)을 노출하는 드레인 콘택홀(41)을 갖는 보호층(38)이 형성되고, 보호층(38) 상부에 드레인 콘택홀(41)을 통하여 드레인 전극(32)과 접촉하는 화소전극(43)이 형성된다.

[0013] 도 2에서, 하나의 화소영역(P)에만 박막트랜지스터(Tr)가 형성된 것으로 도시되어 있으나, 이는 절단면에 따른 차이에 의한 것이며 실제로 모든 화소영역(P)에 박막트랜지스터(Tr)가 각각 형성된다.

[0014] 그리고, 어레이 기판(20)과 마주보는 컬러필터 기판(50)의 표시영역(DA)에는, 어레이 기판(20)의 게이트 배선

(13), 데이터 배선(28) 및 박막트랜지스터(Tr)에 대응되는 제1블랙매트릭스(53a)가 형성되고, 제1블랙매트릭스(53a) 하부와 제1블랙매트릭스(53a)를 통하여 노출된 컬러필터 기관(50) 하부에는 컬러필터층(58)이 형성되고, 컬러필터층(58) 하부 전면에는 투명도전성 물질의 공통전극(60)이 형성된다.

[0015] 컬러필터층(58)은, 각 화소영역(P)마다 순차 반복하여 형성되는 적, 녹, 청색 컬러필터 패턴(58a, 58b, 58c)을 포함한다.

[0016] 한편, 어레이 기관(20) 상부의 비표시영역(NDA)에는, 다수의 회로블럭(48)과, 다수의 제1신호배선(18)과, 다수의 제2신호배선(35)과, 다수의 데이터패드(46)와, 다수의 게이트패드(47)가 형성된다.

[0017] 다수의 회로블럭(48) 각각은 쉬프트 레지스터(shift register)의 하나의 단(stage)을 구성하는 다수의 스위칭소자 및 커패시터 등의 조합일 수 있으며, 각각 다수의 제2신호배선(35) 및 표시영역(DA)의 게이트 배선(13)에 연결된다.

[0018] 다수의 데이터패드(46) 및 다수의 게이트패드(47)는 비표시영역(NDA)의 일 가장자리에 형성되는데, 다수의 데이터패드(46)는 각각 표시영역(DA)의 데이터 배선(28)에 연결되어 외부의 인쇄회로기판(미도시)으로부터 입력 받은 데이터신호 등을 전달하고, 다수의 게이트패드(47)는 비표시영역(NDA)의 다수의 제1신호배선(18)에 각각 연결되어 외부로부터 입력 받은 스타트신호, 클럭신호 등을 전달한다.

[0019] 다수의 제1신호배선(18)과 다수의 제2신호배선(35)은 연결패턴(44)을 통하여 연결되는데, 이를 위하여 어레이 기관(20)의 비표시영역(NDA)에 다수의 제1신호배선(18)이 형성되고, 다수의 제1신호배선(18) 상부에 게이트절연층(21)이 형성되고, 게이트절연층(21) 상부에 다수의 제1신호배선(18)과 교차하는 다수의 제2신호배선(35)이 형성되고, 다수의 제2신호배선(38) 상부에 보호층(38)이 형성된다.

[0020] 게이트절연층(21) 및 보호층(38)에는 다수의 제1신호배선(18)을 노출하는 제1연결콘택홀(42a)이 형성되고, 보호층(38)에는 다수의 제2신호배선(35)을 노출하는 제2연결콘택홀(42b)이 형성된다.

[0021] 보호층(38) 상부에 제1연결콘택홀(42a) 및 제2연결콘택홀(42b)에 대응되는 연결패턴(44)이 형성되면, 연결패턴(44)은 제1연결콘택홀(42a)을 통하여 다수의 제1신호배선(18)에 접촉하고 제2연결콘택홀(42b)을 통하여 다수의 제2신호배선(35)에 접촉함으로써, 제1신호배선(18) 및 제2신호배선(35)은 서로 연결된다.

[0022] 그리고, 컬러필터 기관(50)의 비표시영역(NDA)에는 빛샘을 방지하는 제2블랙매트릭스(53b)와 투명도전성 물질로 이루어지는 공통전극(60)이 차례로 형성된다.

[0023] 어레이 기관(20)과 컬러필터 기관(50)이 완성된 후, 두 기관을 가압, 가열에 의하여 합착하고 두 기관 사이에 액정층(70)을 형성함으로써 GIP타입 액정표시장치(10)가 완성되는데, 이를 위하여 어레이 기관(20)과 컬러필터 기관(50) 사이의 비표시영역(NDA)에는 셀패턴(80)이 형성된다.

[0024] 셀패턴(80)은 어레이 기관(20)의 비표시영역(NDA)의 다수의 제1신호배선(18)과 다수의 제2신호배선(35)과 중첩하도록 형성되는데, 가압, 가열에 의한 합착 공정에서 다수의 제1신호배선(18), 게이트절연층(21), 다수의 제2신호배선(35) 또는 보호층(38)이 열화 될 수 있으며, 이를 도면을 참조하여 설명한다.

[0025] 도 3은 도 1의 A부분의 확대 평면도이고, 도 4는 도 3의 절단선 IV-IV에 따른 단면도이다.

[0026] 도 3 및 도 4에 도시한 바와 같이, 어레이 기관(20) 상부의 비표시영역(NDA)에는 다수의 제1신호배선(18)이 형성되고, 다수의 제1신호배선(18) 상부 전면에는 게이트절연층(21)이 형성되고, 게이트절연층(21) 상부에는 다수의 제2신호배선(35)이 형성되고, 다수의 제2신호배선(35) 상부 전면에는 보호층(38)이 형성되고, 보호층(38) 상부에는 다수의 제1신호배선(18)과 다수의 제2신호배선(35)을 연결하기 위한 연결패턴(44)이 형성된다.

[0027] 이때, 다수의 제1신호배선(18)과 다수의 제2신호배선(35)은 서로 교차하여 다수의 중첩부(OP)를 형성하는데, 다수의 중첩부(OP) 각각은 다른 부분보다 높은 단차를 가진다.

[0028] 즉, 다수의 제1신호배선(18)과 다수의 제2신호배선(35)이 각각 제1두께(t1)와 제2두께(t2)를 가질 경우, 다수의 중첩부(OP)의 최상면은 다른 부분보다 제1두께(t1)와 제2두께(t2)의 합만큼 높아지게 된다.

[0029] 따라서, 어레이 기관(20)과 컬러필터 기관(50) 사이의 비표시영역(NDA)에 셀패턴(80)을 형성하고 가압할 경우, 다수의 중첩부(OP)는 다른 부분보다 상대적으로 큰 압력을 받게 된다.

[0030] 즉, 높이가 높은 다수의 중첩부(OP)에 작용하는 제1압력(P1)은 높이가 낮은 다른 부분에 작용하는 제2압력(P2)보다 큰 값이 된다. ($P1 > P2$)

[0031] 이러한 압력의 집중은 다수의 중첩부(OP)의 다수의 제2신호배선(35)의 단선(open) 또는 다수의 중첩부(OP)의 게이트절연층(21)의 파괴에 의한 다수의 제1신호배선(18)과 다수의 제2신호배선(35)의 단락(shortage)과 같은 불량을 초래한다.

[0032] 그리고, 다수의 제2신호배선(35) 또는 게이트절연층(21)이 합착 공정 중에 즉시 파괴되지 않더라도 열화되므로, GIP타입 액정표시장치(10) 완성 후 에이징(aging) 테스트나 사용 중에 단선 또는 단락과 같은 불량 발생하기도 한다.

발명의 내용

해결 하고자하는 과제

[0033] 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, GIP타입 액정표시장치에 있어서, 다수의 신호배선 상부에 더미패턴을 형성하여 중첩부의 단차를 저감하고 합착 공정 시의 압력 집중을 분산시킴으로써, GIP타입 액정표시장치의 다수의 신호배선의 단선 및 단락과 같은 불량을 방지하는 것을 목적으로 한다.

[0034] 또한, GIP타입 액정표시장치에 있어서, 다수의 신호배선 상부에 형성된 더미패턴을 리페어 라인(repair line)으로 활용함으로써, GIP타입 액정표시장치의 다수의 신호배선의 불량을 수리하는 것을 다른 목적으로 한다.

과제 해결수단

[0035] 전술한 바와 같은 목적을 달성하기 위하여 본 발명은, 서로 마주보며 이격되고, 각각 표시영역 및 상기 표시영역을 둘러싸는 비표시영역이 정의되는 제1 및 제2기판과; 상기 제1기판의 표시영역에 형성되고, 서로 교차하여 화소영역을 정의하는 게이트 배선 및 데이터 배선과; 상기 게이트 배선 및 상기 데이터 배선에 연결되는 박막트랜지스터와; 상기 박막트랜지스터에 연결되는 화소전극과; 상기 제1기판의 비표시영역에 형성되는 다수의 제1신호배선과; 상기 다수의 제1신호배선과 교차하는 다수의 제2신호배선과; 상기 다수의 제1신호배선의 상부에 형성되고, 상기 다수의 제2신호배선과 이격되는 다수의 제1더미패턴과; 상기 다수의 제2신호배선 및 상기 게이트 배선에 연결되는 회로블럭과; 상기 제2기판의 하부에 순차적으로 형성되는 블랙매트릭스, 컬러필터층 및 공통전극과; 상기 제1 및 제2기판 사이의 비표시영역에 형성되는 셀패턴과; 상기 화소전극 및 상기 공통전극 사이에 형성되는 액정층을 포함하는 GIP(gate-in-panel)타입 액정표시장치를 제공한다.

[0036] 상기 셀패턴은 상기 다수의 제1신호배선 및 상기 다수의 제2신호배선과 중첩된다.

[0037] 상기 GIP타입 액정표시장치는, 상기 게이트 배선 및 상기 데이터 배선 사이의 게이트절연층과, 상기 데이터 배선과 상기 화소전극 사이의 보호층을 더 포함할 수 있고, 상기 다수의 제1신호배선은 상기 게이트 배선과 동일층, 동일물질로 이루어지고, 상기 다수의 제2신호배선과 상기 다수의 제1더미패턴은 상기 데이터 배선과 동일층, 동일물질로 이루어질 수 있다.

[0038] 그리고, 상기 GIP타입 액정표시장치는 상기 보호층 상부에 형성되고, 상기 다수의 제1신호배선과 상기 다수의 제2신호배선을 1:1로 연결하는 다수의 연결패턴을 더 포함하고, 상기 보호층 상부에 형성되고, 상기 다수의 연결패턴과 이격되는 다수의 제2더미패턴을 더 포함할 수 있다.

[0039] 또한, 상기 다수의 연결패턴과 상기 다수의 제2더미패턴은 상기 화소전극과 동일층, 동일물질로 이루어질 수 있다.

[0040] 다른 한편, 본 발명은, 서로 교차하여 화소영역을 정의하는 게이트 배선 및 데이터 배선을 제1기판 상부의 표시영역에 형성하는 단계와; 상기 게이트 배선 및 상기 데이터 배선에 연결되는 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터에 연결되는 화소전극을 형성하는 단계와; 상기 제1기판의 상기 표시영역을 둘러싸는 비표시영역에 다수의 제1신호배선을 형성하는 단계와; 상기 다수의 제1신호배선과 교차하는 다수의 제2신호배선과, 상기 다수의 제2신호배선과 이격되는 다수의 제1더미패턴을 형성하는 단계와; 상기 다수의 제2신호배선 및 상기 게이트 배선에 연결되는 회로블럭을 형성하는 단계와; 상기 표시영역 및 상기 비표시영역이 정의되는 제2기판 하부에 블랙매트릭스, 컬러필터층 및 공통전극을 순차적으로 형성하는 단계와; 상기 제1 및 제2기판 사이의 비표시영역에 셀패턴을 형성하는 단계와; 상기 제1 및 제2기판을 상기 화소전극과 상기 공통전극이 마주보도록 합착하는 단계와; 상기 화소전극 및 상기 공통전극 사이에 액정층을 형성하는 단계를 포함하는 GIP(gate-

in-panel)타입 액정표시장치의 제조방법을 제공한다.

[0041] 여기서, 상기 제1 및 제2기관은 가압에 의하여 합착될 수 있으며, 상기 GIP타입 액정표시장치의 제조방법은, 상기 다수의 제1신호배선과 상기 다수의 제2신호배선을 1:1로 연결하는 다수의 연결패턴과, 상기 다수의 연결패턴과 이격되는 다수의 제2더미패턴을 형성하는 단계를 더 포함할 수 있다.

효 과

[0042] 위에 상술한 바와 같이, 본 발명에 따른 GIP타입 액정표시장치에서는, 셀패턴과 중첩하는 다수의 신호배선 상부에 더미패턴을 형성함으로써 단차가 저감되고 합착 공정의 압력집중이 완화된 다수의 신호배선의 불량률이 방지되는 장점이 있다.

[0043] 또한, 본 발명에 따른 GIP타입 액정표시장치에서는, 다수의 신호배선 상부에 형성된 더미패턴을 리페어 라인으로 활용함으로써, 다수의 신호배선의 불량을 수리할 수 있는 장점이 있다.

발명의 실시를 위한 구체적인 내용

[0044] 이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.

[0045] 도 5는 본 발명의 제1실시예에 따른 GIP타입 액정표시장치의 평면도이고, 도 6은 도 5의 절단선 VI-VI에 따른 단면도이다.

[0046] 도 5 및 도 6에 도시한 바와 같이, GIP 타입 액정표시장치(110)는 하부의 제1기관(120)과, 상부의 제2기관(150)과, 제1 및 제2기관(120, 150) 사이에 형성된 액정층(170)을 포함한다.

[0047] 이때, GIP 타입 액정표시장치(110)는 영상이 표시되는 표시영역(DA)과, 표시영역(DA)을 둘러싸는 비표시영역(NDA)으로 이루어진다.

[0048] 제1기관(120) 상부의 표시영역(DA)에는, 서로 교차하여 화소영역(P)을 정의하는 게이트 배선(113) 및 데이터 배선(128)과, 게이트 배선 및 데이터 배선(113, 128)에 연결되는 스위칭 소자인 박막트랜지스터(Tr)와, 박막트랜지스터(Tr)에 연결되는 화소전극(143)이 형성된다.

[0049] 즉, 제1기관(120) 상부에 게이트 전극(115)이 형성되고, 게이트 전극(115) 상부에 게이트절연층(121)이 형성되고, 게이트 전극(115)에 대응되는 게이트절연층(121) 상부에 액티브층(123a), 오믹콘택층(123b)으로 이루어지는 반도체층(123)이 형성되고, 반도체층(123) 상부에 서로 이격되는 소스 및 드레인 전극(130, 132)이 형성되어 박막트랜지스터(Tr)를 구성하고, 박막트랜지스터(Tr) 상부에 드레인 전극(32)을 노출하는 드레인 콘택홀(141)을 갖는 보호층(138)이 형성되고, 보호층(38) 상부에 드레인 콘택홀(41)을 통하여 드레인 전극(32)과 접촉하는 화소전극(143)이 형성된다.

[0050] 도 2에서, 하나의 화소영역(P)에만 박막트랜지스터(Tr)가 형성된 것으로 도시되어 있으나, 이는 절단면에 따른 차이에 의한 것이며 실제로 모든 화소영역(P)에 박막트랜지스터(Tr)가 각각 형성된다.

[0051] 그리고, 제1기관(120)과 마주보는 제2기관(150)의 표시영역(DA)에는, 제1기관(120)의 게이트 배선(113), 데이터 배선(128) 및 박막트랜지스터(1Tr)에 대응되는 제1블랙매트릭스(153a)가 형성되고, 제1블랙매트릭스(153a) 하부와 제1블랙매트릭스(153a)를 통하여 노출된 제2기관(150) 하부에는 컬러필터층(158)이 형성되고, 컬러필터층(158) 하부 전면에는 투명도전성 물질의 공통전극(160)이 형성된다.

[0052] 컬러필터층(158)은, 각 화소영역(P)마다 순차 반복하여 형성되는 적, 녹, 청색 컬러필터 패턴(158a, 158b, 158c)을 포함한다.

[0053] 한편, 제1기관(120) 상부의 비표시영역(NDA)에는, 다수의 회로블럭(148)과, 다수의 제1신호배선(118)과, 다수의 제2신호배선(135)과, 다수의 더미패턴(137)과, 다수의 데이터패드(146)와, 다수의 게이트패드(147)가 형성된다.

[0054] 다수의 회로블럭(148) 각각은 쉬프트 레지스터(shift register)의 하나의 단(stage)을 구성하는 다수의 스위칭 소자 및 커패시터 등의 조합일 수 있으며, 각각 다수의 제2신호배선(135) 및 표시영역(DA)의 게이트 배선(113)에 연결되어 게이트 신호를 공급한다.

- [0055] 다수의 데이터패드(146) 및 다수의 게이트패드(147)는 비표시영역(NDA)의 일 가장자리에 형성되는데, 다수의 데이터패드(146)는 각각 표시영역(DA)의 데이터 배선(128)에 연결되어 외부의 인쇄회로기판(미도시)으로부터 입력 받은 데이터신호 등을 전달하고, 다수의 게이트패드(147)는 비표시영역(NDA)의 다수의 제1신호배선(118)에 각각 연결되어 외부의 인쇄회로기판과 같은 구동회로로부터 입력 받은 스타트(start)신호, 클럭(clock)신호와 같은 다수의 구동신호를 전달한다.
- [0056] 다수의 제2신호배선(135)과 교차하는 다수의 제1신호배선(118)은 다수의 데이터패드(146) 및 다수의 게이트패드(147)와 다수의 제2신호배선(135)에 연결되어 다수의 구동신호를 다수의 회로블럭(148)에 전달한다.
- [0057] 다수의 제1신호배선(118)과 다수의 제2신호배선(135)은 연결패턴(144)을 통하여 서로 1:1로 연결되는데, 이를 위하여 어레이기판(120)의 비표시영역(NDA)에 다수의 제1신호배선(118)이 형성되고, 다수의 제1신호배선(118) 상부에 게이트절연층(121)이 형성되고, 게이트절연층(121) 상부에 다수의 제1신호배선(118)과 교차하는 다수의 제2신호배선(135) 및 다수의 제1신호배선에 대응되는 다수의 제2신호배선과 이격된 다수의 더미패턴(137)이 형성되고, 다수의 제2신호배선(138) 및 다수의 더미패턴(137) 상부에 보호층(138)이 형성된다.
- [0058] 게이트절연층(121) 및 보호층(138)에는 다수의 제1신호배선(118)을 노출하는 제1연결콘택홀(142a)이 형성되고, 보호층(138)에는 다수의 제2신호배선(135)을 노출하는 제2연결콘택홀(142b)이 형성된다.
- [0059] 보호층(138) 상부에 제1연결콘택홀(142a) 및 제2연결콘택홀(142b)에 대응되는 연결패턴(144)이 형성되면, 연결패턴(144)은 제1연결콘택홀(142a)을 통하여 다수의 제1신호배선(118)에 접촉하고 제2연결콘택홀(142b)을 통하여 다수의 제2신호배선(135)에 접촉함으로써, 제1신호배선(118) 및 제2신호배선(135)은 서로 전기적으로 연결된다.
- [0060] 그리고, 컬러필터 기판(150)의 비표시영역(NDA)에는 빛샘을 방지하는 제2블랙매트릭스(153b)와 투명도전성 물질로 이루어지는 공통전극(160)이 차례로 형성된다.
- [0061] 제1기판(120)과 제2기판(150)이 완성된 후, 제1 및 제2기판(120, 150)을 가압, 가열에 의하여 합착하고 제1 및 제2기판(120, 150) 사이에 액정층(170)을 형성함으로써 GIP타입 액정표시장치(110)가 완성되는데, 이를 위하여 제1 및 제2기판(120, 150) 사이의 비표시영역(NDA)에는 셀패턴(180)이 형성된다.
- [0062] 셀패턴(180)은 제1기판(120)의 비표시영역(NDA)의 다수의 제1신호배선(118), 다수의 제2신호배선(135), 다수의 더미패턴(137)과 중첩하도록 형성되는데, 본 발명의 제1실시예에 따른 GIP타입 액정표시장치(110)에서는 게이트절연층(121) 상부의 다수의 제1신호배선(118)에 대응되는 부분에 다수의 제2신호배선(135)과 이격되어 형성된 다수의 더미패턴(137)에 의하여 다수의 제2신호배선(135)에 의한 단차가 완화되어 단선, 단락 등의 불량률이 방지되며 이를 도면을 참조하여 설명한다.
- [0063] 도 7은 도 5의 B부분의 확대 평면도이고, 도 8은 도 7의 절단선 VIII-VIII에 따른 단면도이다.
- [0064] 도 7 및 도 8에 도시한 바와 같이, 제1기판(120) 상부의 비표시영역(NDA)에는 다수의 제1신호배선(118)이 형성되고, 다수의 제1신호배선(118) 상부 전면에는 게이트절연층(121)이 형성되고, 게이트절연층(121) 상부에는 다수의 제2신호배선(135) 및 다수의 더미패턴(137)이 형성되고, 다수의 제2신호배선(135) 및 다수의 더미패턴(137) 상부 전면에는 보호층(138)이 형성되고, 보호층(138) 상부에는 다수의 제1신호배선(118)과 다수의 제2신호배선(135)을 연결하기 위한 연결패턴(144)이 형성된다.
- [0065] 이때, 다수의 제1신호배선(118)과 다수의 제2신호배선(135)은 서로 교차하여 다수의 중첩부(OP)를 형성하는데, 다수의 중첩부(OP)의 다수의 제2신호배선(135)에 인접한 부분에 다수의 제2신호배선(135)과 이격되는 다수의 더미패턴(137)을 형성함으로써, 다수의 중첩부(OP)의 다수의 제2신호배선(135)에 의한 단차가 완화된다.
- [0066] 즉, 다수의 제1신호배선(118)과 다수의 제2신호배선(135)이 각각 제1두께(t1)와 제2두께(t2)를 가질 경우, 다수의 중첩부(OP)의 최상면은 다른 부분보다 제1두께(t1)와 제2두께(t2)의 합만큼 높아지지만, 다수의 더미패턴(137) 역시 제2두께(t2)를 가지므로 다수의 더미패턴(137)이 형성된 부분의 최상면 역시 나머지 부분보다 제1두께(t1)와 제2두께(t2)의 합만큼 높아지게 되어, 결국 다수의 제2신호배선(135)과 다수의 더미패턴(137)의 단차는 제거된다.
- [0067] 따라서, 제1 및 제2기판(120, 150) 사이의 비표시영역(NDA)에 셀패턴(180)을 형성하고 가압할 경우, 다수의 중첩부(OP)에 집중되던 압력이 분산된다.
- [0068] 즉, 다수의 중첩부(OP)의 제2신호배선(135)에 작용하는 제1압력(P1)은, 유사한 높이를 갖는 다수의 더미패턴(137)에 작용하는 작용하는 제2압력(P2)과 실질적으로 동일한 값이 된다. (P1~P2)


- [0069] 이러한 압력의 분산으로 인하여, 다수의 중첩부(OP)의 다수의 제2신호배선(135)의 단선(open) 또는 다수의 중첩부(OP)의 게이트절연층(121)의 파괴에 의한 다수의 제1신호배선(118)과 다수의 제2신호배선(135)의 단락(shortage)과 같은 불량은 방지된다.
- [0070] 도 7 및 도 8의 GIP타입 액정표시장치(110)에서는, 비표시부(NDA)의 제1신호배선(118)을 표시부(DA)의 게이트배선(113), 게이트 전극(115)과 동일층, 동일물질로 형성하고, 비표시부(NDA)의 제2신호배선(135)과 더미패턴(137)을 표시부(DA)의 데이터 배선(128), 소스전극(130), 드레인전극(132)과 동일층, 동일물질로 형성하고, 비표시부(NDA)의 연결패턴(144)을 표시부(DA)의 화소전극(143)과 동일층, 동일물질로 형성하는 것으로 설명하였으나, 다른 실시예에 따른 GIP타입 액정표시장치에서는, 제1신호배선을 데이터 배선과 동일층, 동일물질로 형성하고, 제2신호배선 및 더미패턴을 게이트 배선과 동일층, 동일물질로 형성하는 것도 가능하다.
- [0071] 또한, 다수의 더미패턴(137)은 게이트절연층(121)이 개재된 상태로 다수의 제1신호배선(118) 상부에 형성되는데, 게이트절연층(121)에 콘택홀을 형성하여 다수의 제1신호배선(118)에 전기적으로 연결하여 다수의 구동신호 전달에 이용하거나, 게이트절연층(121)에 아무런 콘택홀을 형성하지 않고 전기적 플로팅(floating) 상태로 유지할 수도 있다.
- [0072] 그리고, 다수의 더미패턴(137)은 다수의 제1신호배선(118)에 단선(open)이 발생된 경우 리페어 라인(repair line)으로 이용할 수도 있는데, 예를 들어, 도 7과 같이 다수의 제1신호배선(118)에 단선(open)이 발생했을 경우 C, D지점에 레이저 등을 조사하여 게이트절연층(121)을 통하여 다수의 제1신호배선(118)과 다수의 더미패턴(137)을 연결함으로써, 다수의 제1신호배선(118)의 단선을 수리할 수 있다.
- [0073] 한편, 또 다른 실시예에서는, 중첩부의 다수의 제2신호배선보다 다수의 더미패턴을 더 높도록 형성함으로써 합착 공정의 압력이 오히려 다수의 더미패턴에 집중되도록 할 수도 있는데, 이를 도면을 참조하여 설명한다.
- [0074] 도 9는 본 발명의 제2실시예에 따른 GIP타입 액정표시장치의 비표시영역의 확대 평면도이고, 도 10은 도 9의 절단선 X-X에 따른 단면도이다.
- [0075] 도 9 및 도 10의 GIP타입 액정표시장치는 제2더미패턴을 제외하고는 도 5 및 도 6의 GIP타입 액정표시장치와 동일하므로 동일한 부분에 대한 설명은 생략한다.
- [0076] 도 9 및 도 10에 도시한 바와 같이, 제1기관(220) 상부의 비표시영역(NDA)에는 다수의 제1신호배선(218)이 형성되고, 다수의 제1신호배선(218) 상부 전면에는 게이트절연층(221)이 형성되고, 게이트절연층(221) 상부에는 다수의 제2신호배선(235) 및 다수의 제1더미패턴(237)이 형성되고, 다수의 제2신호배선(235) 및 다수의 제1더미패턴(237) 상부 전면에는 보호층(238)이 형성되고, 보호층(238) 상부에는 다수의 제1신호배선(218)과 다수의 제2신호배선(235)을 연결하는 연결패턴(244) 및 다수의 제2더미패턴(245)이 형성된다.
- [0077] 이때, 다수의 제1신호배선(218)과 다수의 제2신호배선(235)은 서로 교차하여 다수의 중첩부(OP)를 형성하는데, 다수의 중첩부(OP)의 다수의 제2신호배선(235)에 인접한 부분에 다수의 제2신호배선(235)과 이격되는 다수의 제1더미패턴(237)이 형성된다.
- [0078] 그리고, 보호층(238) 상부의 다수의 중첩부(OP)를 제외한 다수의 제1더미패턴(237)에 대응되는 부분에는 다수의 연결패턴(244)과 이격되는 다수의 제2더미패턴(245)이 형성된다.
- [0079] 즉, 다수의 제2더미패턴(245)과 다수의 제1더미패턴(237)은 중첩되어 서로 동일한 형상을 가질 수 있다.
- [0080] 따라서, 다수의 중첩부(OP)의 다수의 제2신호배선(235)에 의한 단차는 다수의 제1더미패턴(237) 및 다수의 제2더미패턴(245)에 의하여 역전되어 합착 공정 시 다수의 제2신호배선(235)에 집중되던 압력이 오히려 다수의 제1더미패턴(237) 및 다수의 제2더미패턴(245)에 집중된다.
- [0081] 즉, 다수의 제1신호배선(218)과 다수의 제2신호배선(235)이 각각 제1두께(t1)와 제2두께(t2)를 가질 경우, 다수의 중첩부(OP)의 최상면은 다른 부분보다 제1두께(t1)와 제2두께(t2)의 합만큼 높아지지만, 다수의 제1더미패턴(237)이 제2두께(t2)를 가지고 다수의 제2더미패턴(245)이 제3두께(t3)를 가지므로 다수의 제1더미패턴(237) 및 다수의 제2더미패턴(245)이 형성된 부분의 최상면은 나머지 부분보다 제1두께(t1), 제2두께(t2)와 제3두께(t3)의 합만큼 높아지게 되어, 결국 다수의 제2신호배선(235)보다 다수의 제1더미패턴(237) 및 다수의 제2더미패턴

(245)이 더 높게 된다.


- [0082] 따라서, 제1 및 제2기관(220, 250) 사이의 비표시영역(NDA)에 셀패턴(280)을 형성하고 가압할 경우, 다수의 중첩부(OP)에 집중되던 압력은 오히려 다수의 제1더미패턴(237) 및 다수의 제2더미패턴(245)에 집중된다.
- [0083] 즉, 다수의 중첩부(OP)의 제2신호배선(235)에 작용하는 제1압력(P1)은, 더 높은 높이를 갖는 다수의 제1더미패턴(237) 및 다수의 제2더미패턴(245)에 작용하는 제2압력(P2)보다 낮게 된다. ($P1 < P2$)
- [0084] 이러한 압력의 분산 및 역전으로 인하여, 다수의 중첩부(OP)의 다수의 제2신호배선(235)의 단선(open) 또는 다수의 중첩부(OP)의 게이트절연층(221)의 파괴에 의한 다수의 제1신호배선(218)과 다수의 제2신호배선(235)의 단락(shortage)과 같은 불량은 방지된다.
- [0085] 도 9 및 도 10의 GIP타입 액정표시장치(210)에서는, 비표시부(NDA)의 제1신호배선(218)을 표시부의 게이트배선, 게이트 전극과 동일층, 동일물질로 형성하고, 비표시부(NDA)의 제2신호배선(235)과 제1더미패턴(237)을 표시부의 데이터 배선), 소스전극, 드레인전극과 동일층, 동일물질로 형성하고, 비표시부(NDA)의 연결패턴(244) 및 제2더미패턴(245)을 표시부(DA)의 화소전극과 동일층, 동일물질로 형성하는 것으로 설명하였으나, 다른 실시예에 따른 GIP타입 액정표시장치에서는, 제1신호배선을 데이터 배선과 동일층, 동일물질로 형성하고, 제2신호배선 및 제1더미패턴을 게이트 배선과 동일층, 동일물질로 형성하는 것도 가능하다.
- [0086] 또한, 다수의 제1더미패턴(237)은 게이트절연층(221)이 개재된 상태로 다수의 제1신호배선(218) 상부에 형성되고, 다수의 제2더미패턴(245)은 게이트절연층(221) 및 보호층(238)이 개재된 상태로 다수의 제1신호배선(218) 상부에 형성되는데, 게이트절연층(221) 및 보호층(238)에 콘택홀을 형성하여 다수의 제1신호배선(218)에 전기적으로 연결하여 다수의 구동신호 전달에 이용하거나, 게이트절연층(121) 및 보호층(238)에 아무런 콘택홀을 형성하지 않고 전기적 플로팅(floating) 상태로 유지할 수도 있다.
- [0087] 그리고, 다수의 제1더미패턴(237) 및 다수의 제2더미패턴(245)은 다수의 제1신호배선(218)에 단선(open)이 발생된 경우 리페어 라인(repair line)으로 이용할 수도 있다.
- [0088] 본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
- 도면의 간단한 설명**
- [0089] 도 1은 종래의 GIP 타입 액정표시장치의 평면도.
- [0090] 도 2는 도 1의 절단선 II-II에 따른 단면도.
- [0091] 도 3은 도 1의 A부분의 확대 평면도.
- [0092] 도 4는 도 3의 절단선 IV-IV에 따른 단면도.
- [0093] 도 5는 본 발명의 제1실시예에 따른 GIP타입 액정표시장치의 평면도.
- [0094] 도 6은 도 5의 절단선 VI-VI에 따른 단면도.
- [0095] 도 7은 도 5의 B부분의 확대 평면도.
- [0096] 도 8는 도 7의 절단선 VIII-VIII에 따른 단면도.
- [0097] 도 9는 본 발명의 제2실시예에 따른 GIP타입 액정표시장치의 비표시영역의 확대 평면도.
- [0098] 도 10은 도 9의 절단선 X-X에 따른 단면도

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8



도면9



도면10



专利名称(译)	标题：液晶显示装置及其制造方法		
公开(公告)号	KR101598951B1	公开(公告)日	2016-03-02
申请号	KR1020090082670	申请日	2009-09-02
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG DISPLAY CO. , LTD.		
当前申请(专利权)人(译)	LG DISPLAY CO. , LTD. 엘지디스플레이주식회사		
[标]发明人	JO SUNG HAK 조성학		
发明人	JO, SUNG HAK 조성학		
IPC分类号	G02F1/1345 G02F1/1339		
CPC分类号	G02F1/1339 G02F1/13452		
其他公开文献	KR1020110024603A		
外部链接	Espacenet		

摘要(译)

目的：提供一种液晶显示器及其制造方法，以通过在信号线的上部上形成虚拟图案来减少重叠部分的高度差，并防止GIP型液晶显示器的信号线的捷径。设备。构成：栅极线（113）和数据线形成在第一基板的显示区域中。薄膜晶体管连接至栅极线和数据线。图像像素连接到薄膜晶体管。在第一基板的非显示区域中形成多条第一信号线。多条第二信号线与第一信号线交叉。在第一信号线的上部形成第一虚拟图案。电路块连接到栅极线。

