



(19) 대한민국특허청(KR)

(12) 등록특허공보(B1)

(45) 공고일자 2017년01월10일

(11) 등록번호 10-1694151

(24) 등록일자 2017년01월03일

- (51) 국제특허분류(Int. Cl.)

G02F 1/1343 (2006.01) *G02F 1/1333* (2006.01)

G02F 1/1335 (2006.01) *G02F 1/1362* (2006.01)

H01L 31/0224 (2006.01)

(21) 출원번호 10-2009-0123502

(22) 출원일자 2009년12월11일

심사청구일자 2014년11월26일

(65) 공개번호 10-2011-0066737

(43) 공개일자 2011년06월17일

(56) 선행기술조사문헌

KR1020040082975 A*

KR1020020054909 A

KR1020020088453 A

*는 심사관에 의하여 인용된 문헌

(73) 특허권자

엘지디스플레이 주식회사

서울특별시 영등포구 여의대로 128(여의도동)

(72) 발명자

이준동

경기도 안양시 동안구 관평로138번길 63, 초원부
영아파트 705동 306호 (평촌동)

추교섭

경기도 수원시 팔달구 권광로 373, 105동 603호
(우만동, 월드메르디앙아파트)

현혜린

경기도 파주시 월롱면 엘씨디로 201

(74) 대리인

특허법인네이트

전체 청구항 수 : 총 7 항

심사관 : 신창우


(54) 발명의 명칭 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판

(57) 요약

본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로, 특히, 소비전력을 저감시킬 수 있는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판에 관한 것이다.

본원발명은 박막트랜지스터를 덮는 제 1 보호층 상부로 화소영역에 대응하여 에치스토퍼를 더욱 구비하고, 에치 (뒷면에 계속)

대표도 - 도5



스토퍼의 상부로 제 2 보호층을 구비한다.

이때, 공통전극은 바(bar) 형태로 다수의 제 1 개구를 포함하며, 제 2 보호층은 제 1 개구에 대응하여 홈을 포함한다.

이를 통해, 데이터 배선과 공통전극 사이에는 6000Å 이상의 두께를 갖는 이중층 구조의 보호층이 형성되며, 공통전극과 화소전극 사이에는 제 1 보호층이 제거된 홈이 형성됨으로써 인가되는 프린지 필드 세기를 향상시켜 구동 전압을 저감시키는 효과가 있다.

구동전압을 저감시킴으로서 소비전력을 저감시키는 효과가 있다.

명세서

청구범위

청구항 1

투명한 기판 상에 일방향으로 구비된 게이트 배선과;

상기 게이트 배선 위로 위치하는 게이트 절연막과;

상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선과;

상기 게이트 배선 및 데이터 배선과 전기적으로 연결되며 이들 두 배선의 교차지점에 위치하는 박막트랜지스터와;

상기 게이트 절연막 상에 상기 박막트랜지스터의 드레인 전극과 접촉하며 상기 화소영역에 위치하는 화소전극과;

상기 화소전극 위로 상기 기판 전면에 제 1 두께를 갖는 제 1 보호층과;

상기 제 1 보호층 위로 각 화소영역에 위치하는 에치스토퍼와;

상기 에치스토퍼 위로 상기 기판 전면에 제 2 두께를 갖는 제 2 보호층과;

상기 제 2 보호층 위로 각 화소영역에 일정간격 이격하는 바(bar) 형태를 갖는 다수의 제 1 개구를 구비한 공통전극

을 포함하며, 상기 제 2 보호층은 상기 다수의 제 1 개구에 대응하여 상기 에치스토퍼를 노출시키는 홈이 구비된 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판.

청구항 2

제 1 항에 있어서,

상기 제 1 보호층에는 상기 화소전극을 노출시키는 제 1 콘택홀이 구비되며, 상기 에치스토퍼는 상기 제 1 콘택홀을 통해 상기 화소전극과 접촉하는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판.

청구항 3

삭제

청구항 4

삭제

청구항 5

제 1 항 또는 제 2 항에 있어서,

상기 제 1 두께는 3000Å 내지 4000Å이며,

상기 제 2 두께는 2000Å 내지 3000Å인 특징인 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판.

청구항 6

제 5 항에 있어서,

상기 제 1 및 제 2 보호층은 무기절연물질인 산화실리콘(SiO_2) 또는 질화실리콘(SiN_x)으로 이루어지는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판.

청구항 7

제 1 항 또는 제 2 항에 있어서,

상기 공통전극에는 상기 박막트랜지스터에 대응하여 제 2 개구가 구비되는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판.

청구항 8

제 1 항 또는 제 2 항에 있어서,

상기 화소전극은 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어지는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판.

청구항 9

제 1 항 또는 제 2 항에 있어서,

상기 에치스트퍼는 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어지며, 상기 화소전극과 동일한 평면적을 갖는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판.

발명의 설명

발명의 상세한 설명

기술 분야

[0001] 본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로, 특히, 소비전력을 저감시킬 수 있는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판에 관한 것이다.

배경 기술

[0002] 일반적으로, 액정표시장치는 액정의 광학적 이방성과 분극성질을 이용하여 구동된다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.

[0003] 따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.

[0004] 현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD 이하, 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.

[0005] 상기 액정표시장치는 공통전극이 형성된 컬러필터 기판과 화소전극이 형성된 어레이 기판과, 상기 두 기판 사이에 개재된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상하로 걸리는 전기장에 의해 액정을 구동하는 방식으로 투과율과 개구율 등의 특성이 우수하다.

[0006] 그러나, 상하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 우수하지 못한 단점을 가지고 있다.

[0007] 따라서, 상기의 단점을 극복하기 위해 시야각 특성이 우수한 횡전계형 액정표시장치가 제안되었다.

[0008] 이하, 도 1을 참조하여 일반적인 횡전계형 액정표시장치에 관하여 상세히 설명한다.

[0009] 도 1은 일반적인 횡전계형 액정표시장치의 단면을 도시한 도면이다.

[0010] 도시한 바와 같이, 컬러필터 기판인 상부기판(9)과 어레이 기판인 하부기판(10)이 서로 이격되어 대향하고 있으며, 이 상부 및 하부기판(9, 10)사이에는 액정층(11)이 개재되어 있다.

[0011] 상기 하부기판(10)상에는 공통전극(17)과 화소전극(30)이 동일 평면상에 형성되어 있으며, 이때, 상기 액정층(11)은 상기 공통전극(17)과 화소전극(30)에 의한 수평전계(L)에 의해 작동된다.

[0012] 도 2a와 2b는 일반적인 횡전계형 액정표시장치의 온(on), 오프(off) 상태의 동작을 각각 도시한 단면도이다.

[0013] 우선, 전압이 인가된 온(on)상태에서의 액정의 배열상태를 도시한 도 2a를 참조하면, 상기 공통전극(17) 및 화소전극(30)과 대응하는 위치의 액정(11a)의 상변이는 없지만 공통전극(17)과 화소전극(30)사이 구간에 위치한

액정(11b)은 이 공통전극(17)과 화소전극(30)사이의 전압이 인가됨으로써 형성되는 수평전계(L)에 의하여, 상기 수평전계(L)와 같은 방향으로 배열하게 된다. 즉, 상기 횡전계형 액정표시장치는 액정이 수평전계에 의해 이동하므로, 시야각이 넓어지는 특성을 띠게 된다.

- [0014] 그러므로, 상기 횡전계형 액정표시장치를 정면에서 보았을 때, 상/하/좌/우방향으로 약 80~85도 방향에서도 반전현상 없이 가시할 수 있다.
- [0015] 다음, 도 2b를 참조하면, 상기 액정표시장치에 전압이 인가되지 않은 오프(off)상태이므로 상기 공통전극과 화소전극 간에 수평전계가 형성되지 않으므로 액정층(11)의 배열 상태가 변하지 않는다.
- [0016] 하지만 이러한 횡전계형 액정표시장치는 시야각을 향상시키는 장점을 갖지만 개구율 및 투과율이 낮은 단점을 갖는다.
- [0017] 따라서 이러한 횡전계형 액정표시장치의 단점을 개선하기 위하여 프린지 필드(Fringe field)에 의해 액정이 동작하는 것을 특징으로 하는 프린지 필드 스위칭 모드 액정표시장치(fringe field switching mode LCD)가 제안되었다.
- [0018] 도 3은 종래의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 하나의 화소영역의 중앙부를 관통하여 절단한 부분에 대한 단면도이다.
- [0019] 도시한 바와 같이, 종래의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(41)에는 게이트 절연막(45)을 개재하여 그 하부 및 상부에서 서로 교차하여 다수의 화소영역(미도시)을 정의하며 게이트 배선(미도시)과 데이터 배선(47)이 형성되어 있으며, 상기 각 화소영역(미도시)에는 상기 게이트 및 데이터 배선(미도시, 47)과 연결되며 박막트랜지스터(미도시)가 형성되어 있다.
- [0020] 또한, 상기 게이트 절연막(45) 상부로 각 화소영역(미도시)에는 상기 박막트랜지스터의 드레인 전극(미도시)과 접촉하며 판 형태의 화소전극(55)이 형성되고 있다. 이때, 상기 화소전극(55)은 상기 데이터 배선(47)과 동일한 층 즉, 상기 게이트 절연막(45) 상에 형성되고 있으며, 상기 데이터 배선(47)과의 쇼트를 방지하기 위해 상기 데이터 배선(47)과 일정간격 이격하며 형성되고 있다.
- [0021] 또한, 상기 데이터 배선(47)과 화소전극(55) 상부로 전면에는 무기절연물질로서 보호층(60)이 형성되고 있으며, 상기 보호층(60) 위로 전면에 각 화소영역(미도시)에 대응하여 일정간격 이격하며 바(bar) 형태를 갖는 다수의 개구(6a)를 갖는 공통전극(65)이 형성되고 있다.
- [0022] 이러한 단면 구성을 갖는 종래의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(41)은 공통전극(65)이 최상부에 위치하며 표시영역 전면에 형성되는 구조를 가지므로, 상기 데이터 배선(47)에 대응해서도 공통전극(65)이 상기 보호층(60)을 개재하여 중첩되며 형성되고 있다.
- [0023] 따라서 서로 중첩하는 상기 데이터 배선(47)과 보호층(60)과 공통전극(67)은 기생 커패시터를 형성하게 되며, 이러한 기생 커패시터에 대한 영향을 고려하여 프린지 필드 스위칭 구동을 하도록 하기 위해서 상기 보호층은 최소 6000Å 정도의 두께를 가지며 형성되고 있다.
- [0024] 이 경우, 상기 공통전극과 상기 화소전극간의 이격간격이 최소 6000Å 정도가 되므로 적절한 표시품질을 유지하는 액정 구동을 위한 프린지 필드 형성을 위한 구동 전압이 상대적으로 크며 따라서 최종적으로 소비전력을 상승시키고 있다.
- [0025] 이러한 구성을 갖는 종래의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판에 있어 구동 전압을 낮추면 투과율이 감소되어 콘트라스트 비율이 저하되어 표시품질이 낮아지는 문제가 발생하고 있다.
- [0026] 또한, 보호층을 6000Å 정도 보다 작은 두께를 갖도록 형성하는 경우 공통전극과 데이터 배선간의 거리가 줄어들게 되어 이들 구성요소에 의한 기생 커패시턴스의 증가로 또 다시 소비전력을 증가시키고 있는 실정이다.

발명의 내용

해결 하고자하는 과제

- [0027] 본 발명은 이러한 종래의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 문제점을 해결하기 위해 안출된 것으로, 화소전극과 공통전극 사이에 개재된 보호층의 두께를 낮추어 화소전극과 공통전극에 의해 생성되는

프린지 필드 세기를 증가시키는 동시에 데이터 배선과 공통전극간의 기생용량을 최소화하여 소비전력을 저감시킬 수 있는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판을 제공하는 것을 그 목적으로 한다.

과제 해결수단

- [0028] 전술한 바와 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판은, 투명한 기판 상에 일방향으로 연장하며 형성된 게이트 배선과; 상기 게이트 배선 위로 형성된 게이트 절연막과; 상기 게이트 절연막 위로 상기 게이트 배선과 수직으로 교차하여 화소영역을 정의하는 데이터 배선과; 상기 게이트 배선 및 데이터 배선과 전기적으로 연결되며 이들 두 배선의 교차지점 부근에 형성된 박막 트랜지스터와; 상기 게이트 절연막 상에 상기 박막트랜지스터의 드레인 전극과 접촉하며 상기 화소영역에 형성된 화소전극과; 상기 화소전극 위로 상기 기판 전면에 제 1 두께를 가지며 형성된 제 1 보호층과; 상기 제 1 보호층 위로 각 화소영역에 형성된 에치스토퍼와; 상기 에치스토퍼 위로 상기 기판 전면에 제 2 두께를 가지며 형성된 제 2 보호층과; 상기 제 2 보호층 위로 각 화소영역에 일정간격 이격하는 바(bar) 형태를 갖는 다수의 제 1 개구를 구비하며 형성된 공통전극을 포함하며, 상기 제 2 보호층은 상기 다수의 제 1 개구에 대응하여 상기 에치스토퍼를 노출시키는 홈이 형성된 것이 특징이다.
- [0029] 이때, 상기 제 1 보호층에는 상기 화소전극을 노출시키는 제 1 콘택홀이 구비되며, 상기 에치스토퍼는 상기 제 1 콘택홀을 통해 상기 화소전극과 접촉하는 것이 특징이다.
- [0030] 본 발명의 또 다른 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판은, 투명한 기판 상에 일방향으로 연장하며 형성된 게이트 배선과; 상기 게이트 배선 위로 형성된 게이트 절연막과; 상기 게이트 절연막 위로 상기 게이트 배선과 수직으로 교차하여 화소영역을 정의하는 데이터 배선과; 상기 게이트 배선 및 데이터 배선과 전기적으로 연결되며 이들 두 배선의 교차지점 부근에 형성된 박막트랜지스터와; 상기 박막트랜지스터 위로 상기 기판 전면에 제 1 두께를 가지며 형성된 제 1 보호층과; 상기 제 1 보호층 위로 각 화소영역에 상기 박막트랜지스터의 드레인 전극과 접촉하며 형성된 화소전극과; 상기 화소전극 위로 상기 기판 전면에 제 2 두께를 가지며 형성된 제 2 보호층과; 상기 제 2 보호층 위로 각 화소영역에 일정간격 이격하는 바(bar) 형태를 갖는 다수의 제 1 개구를 구비하며 형성된 공통전극을 포함하며, 상기 제 2 보호층은 상기 다수의 제 1 개구에 대응하여 상기 에치스토퍼를 노출시키는 홈이 형성된 것이 특징이다.
- [0031] 상기 제 1 보호층에는 상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀이 구비되며, 상기 화소전극은 상기 드레인 콘택홀을 통해 상기 화소전극과 접촉하는 것이 특징인 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판.
- [0032] 상기 제 1 두께는 3000Å 내지 4000Å이며, 상기 제 2 두께는 2000Å 내지 3000Å이며, 상기 제 1 및 제 2 두께를 합한 두께는 6000Å 이상이 되는 것이 특징이며, 이때, 상기 제 1 및 제 2 보호층은 무기절연물질인 산화실리콘(SiO_2) 또는 질화실리콘(SiNx)으로 이루어진 것이 특징이다.
- [0033] 또한, 상기 공통전극에는 상기 박막트랜지스터에 대응하여 제 2 개구가 형성된 것이 특징이다.
- [0034] 또한, 상기 화소전극은 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진 것이 특징이다.
- [0035] 또한, 상기 에치스토퍼는 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어지며, 상기 화소전극과 동일한 평면적으로 가지며 형성된 것이 특징이다.

효 과

- [0036] 본 발명에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판은, 데이터 배선과 공통전극 사이에는 6000Å 이상의 두께를 갖는 이중층 구조의 보호층이 형성되며, 공통전극과 화소전극 사이에는 제 1 보호층이 제거된 홈이 형성됨으로써 인가되는 프린지 필드 세기를 향상시켜 구동 전압을 저감시키는 효과가 있다.

[0037] 구동전압을 저감시킴으로서 소비전력을 저감시키는 효과가 있다.

발명의 실시를 위한 구체적인 내용

[0038] 이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.

[0039] 도 4는 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기관의 하나의 화소영역에 대한 평면도이다. 설명의 편의를 위해 도면에 나타나지 않았지만 다수의 화소영역(P)이 형성된 영역을 표시영역, 그리고 상기 표시영역 외측의 영역을 비표시영역이라 정의하며, 박막트랜지스터(Tr)가 형성되는 영역을 소자영역이라 정의한다.

[0040] 도시한 바와 같이, 표시영역에는 제 1 방향으로 연장하며 다수의 게이트 배선(105)이 형성되어 있으며, 상기 제 1 방향과 직교하는 제 2 방향으로 연장하여 상기 게이트 배선과 더불어 다수의 화소영역(P)을 정의하는 다수의 데이터 배선(130)이 형성되고 있다.

[0041] 또한, 상기 다수의 각 화소영역(P)에 대응하여 이의 내부 또는 각 화소영역의 경계에 상기 게이트 배선(105) 및 데이터 배선(130)과 연결되며, 게이트 전극(108)과, 게이트 절연막(미도시)과, 순수 비정질 실리콘의 액티브층(미도시)과 불순물 비정질 실리콘의 오믹콘택층(미도시)으로 이루어진 반도체층(미도시)과, 서로 이격하는 소스 및 드레인 전극(133, 136)으로 구성된 박막트랜지스터(Tr)가 형성되고 있다.

[0042] 이때, 도면에 있어서 상기 소스 및 드레인 전극(133, 136)간의 이격영역(이하 채널 영역이라 칭함)은 '-' 형태를 이루는 것을 일례로 보이고 있지만, 상기 채널영역의 형태는 다양한 형태로 변형될 수 있다. 일례로 소스 전극(133)이 'U' 형태로 이루어지고, 상기 'U' 형태의 소스 전극(133)의 개구부에 삽입되는 형태로 드레인 전극(136)이 형성되는 경우 채널영역은 'U'자 형태를 이룬다.

[0043] 또한, 도면에 있어서, 상기 박막트랜지스터(Tr)는 화소영역(P)의 경계와 화소영역(P) 일부에 대해 형성됨을 보이고 있지만, 상기 반도체층(미도시)과 소스 및 드레인 전극(133, 136)이 상기 게이트 배선(105)과 완전 중첩하도록 형성됨으로서 각 화소영역(P)의 경계에 형성됨으로서 개구율을 향상시키는 구조를 가질 수도 있다.

[0044] 한편, 상기 박막트랜지스터(Tr)의 드레인 전극과 접촉하며 화소전극(138)이 형성되어 있다.

[0045] 또한, 상기 화소전극(138) 위로는 도면에 나타나지 않았지만, 제 1 보호층(미도시)이 형성되어 있으며, 상기 제 1 보호층(미도시) 위로는 각 화소영역(P) 내에 상기 화소전극(138)과 동일한 평면적을 가지며 완전 중첩하는 형태로 에치스토퍼(145)가 형성되어 있다. 또한, 상기 에치스토퍼(145) 위로는 무기절연물질로서 제 2 보호층(미도시)이 형성되고 있다.

[0046] 상기 제 2 보호층(미도시) 위로는 각 화소영역(P)에 대응하여 일정간격 이격하는 바(bar) 형태의 다수의 제 1 개구(op1)를 갖는 공통전극(미도시)이 형성되고 있는 것이 특징이다.

[0047] 이때, 특징적인 구성으로서 상기 제 1 개구(op1)에 대응하여 상기 제 2 보호층(미도시)이 제거되어 상기 에치스토퍼(145)를 노출시키는 홈이 형성되고 있는 것이 특징이다.

[0048] 이러한 구성은 단면구조를 통해 잘 나타나므로 이후에는 전술한 제 1 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기관의 단면 구조에 대해 설명한다.

[0049] 도 5는 도 4를 절단선 V-V를 따라 절단한 부분에 대한 단면도이다. 설명의 편의를 위해 스위칭 소자인 박막트랜지스터가 형성된 부분을 소자영역(TrA)이라 정의한다.

[0050] 도시한 바와 같이, 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기관(101)의 베이스를 이루는 투명한 절연기관(101) 상에 저저항 특성을 갖는 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 크롬(Cr), 몰리브덴(Mo) 중 선택되는 하나의 금속물질로써 일 방향으로 연장하는 게이트 배선(미도시)이 형성되어 있으며, 상기 소자영역(TrA)에는 상기 게이트 배선과 연결되어 게이트 전극(108)이 형성되어 있다.

[0051] 또한, 상기 게이트 배선(105) 및 게이트 전극(108) 위로 상기 기관(101) 전면의 무기절연물질 예를들면 산화실리콘(SiO_2) 또는 질화실리콘(SiN_x)으로 이루어진 게이트 절연막(115)이 형성되어 있다.

[0052] 상기 게이트 절연막(115) 위로 소자영역(TrA)에는 상기 게이트 전극(108)에 대응하여 순수 비정질 실리콘의 액

티브층(120a)과 불순물 비정질 실리콘의 오믹콘택층(120b)으로 이루어진 반도체층(120)이 형성되어 있으며, 상기 반도체층(120) 상부로 서로 이격하며 소스 및 드레인 전극(133, 136)이 형성되어 있다. 이때, 상기 서로 이격하는 소스 및 드레인 전극(133, 136) 사이로는 상기 액티브층(120a)이 노출되고 있다.

[0053] 또한, 상기 게이트 절연막(115) 상부에는 상기 게이트 배선(105)과 교차하여 화소영역(P)을 정의하며 상기 박막 트랜지스터(Tr)의 소스 전극(133)과 연결되며 데이터 배선(130)이 형성되어 있다. 이때, 상기 데이터 배선(130)의 하부에는 상기 반도체층(120)을 이루는 동일한 물질로 제 1 및 제 2 더미패턴(121a, 121b)이 형성되고 있음을 보이고 있지만, 이러한 제 1 및 제 2 더미패턴(121a, 121b)은 제조 방법에 기인한 것으로 생각될 수 있다.

[0054] 다음, 상기 각 화소영역(P)에는 상기 게이트 절연막(115) 위로 상기 드레인 전극의 일 끝단과 직접 접촉하며 투명 도전성 물질로 이루어진 판형태의 화소전극(138)이 형성되고 있다.

[0055] 또한, 상기 박막트랜지스터(Tr)와 상기 화소전극(138) 위로는 무기절연물질 예를 들면 산화실리콘(SiO_2) 또는 질화실리콘(SiN_x)으로서 3000Å 내지 4000Å 정도의 제 1 두께를 가지며 제 1 보호층(140)이 형성되어 있다.

[0056] 상기 제 1 보호층(140) 위에는 상기 본 발명의 특징적인 구성으로서 상기 화소전극(138) 형성 시 이용한 동일한 노광 마스크를 이용하여 투명 도전성 물질을 패터닝하여 형성한 것을 특징으로 하는 에치스토퍼(145)가 형성되어 있다. 이때 상기 에치스토퍼(145)는 그 두께가 200Å 내지 500Å정도가 되는 것이 바람직하다. 이보다 더 두꺼운 두께를 갖는 경우 추후 형성될 공통전극(160)과 상기 화소전극(138)간의 이격거리를 증가시켜 구동전압을 증가시키기 때문이다.

[0057] 다음, 상기 에치스토퍼(145) 위로는 무기절연물질 예를 들면 산화실리콘(SiO_2) 또는 질화실리콘(SiN_x)으로서 2000Å 내지 3000Å 정도의 제 2 두께를 가지며 제 2 보호층(150)이 형성되어 있다.

[0058] 따라서, 각 화소영역(P)에 있어서는 상기 제 1 및 제 2 보호층(140, 150)은 상기 에치스토퍼(145)를 기준으로 분리된 구조를 가지며, 상기 화소영역(P) 이외의 영역 즉, 게이트 및 데이터 배선(미도시, 130)이 형성된 화소영역(P)의 경계영역과 소자영역(TrA)에 있어서는 서로 접촉하여 형성됨으로써 하나의 보호층을 이루고 있는 것이 특징이다. 이때, 상기 제 1 및 제 2 보호층(140, 150)이 직접 접촉하며 형성된 부분에서는 그 두께가 최소 5000 ~ 7000Å가 되는 것이 특징이다.

[0059] 다음, 상기 제 2 보호층(150) 위로는 투명도전성 물질로서 각 화소영역(P)에 대응하여 일정간격 이격하는 다수의 바(bar) 형태의 제 1 개구(op1)를 갖는 공통전극(160)이 표시영역 전면에서 형성되고 있다. 이때, 상기 공통전극(160)은 상기 소자영역(TrA)에 대응해서도 제 2 개구(op2)를 갖는 것이 특징이다. 이는 채널영역으로의 영향을 최소화하고, 소스 및 드레인 전극(133, 136)과 중첩됨으로써 발생하는 기생용량을 최소화하기 위함이다.

[0060] 다음, 본 발명의 제 1 실시예에 있어 또 다른 특징적인 구조로서 상기 공통전극(160)의 제 1 개구(op1)에 있어서는 상기 제 2 보호층(150)이 제거되어 홈을 형성하며 상기 에치스토퍼(145)를 노출시키는 형태를 이루고 있는 것이 특징이다.

[0061] 이러한 형태 즉, 제 1 개구(op1)와 홈을 가지며 공통전극(160)과 제 2 보호층(150)이 형성됨으로서, 공통전극(160)과 화소전극(138) 사이로는 에치스토퍼(145)와 제 1 보호층(140) 만이 위치하게 된다.

이때, 에치스토퍼(145)는 200 ~ 500Å의 두께를 갖도록 형성되고, 제 1 보호층(140)은 3000 ~ 4000Å의 두께를 갖도록 형성됨으로써, 공통전극(160)과 화소전극(138)은 3200 ~ 4500Å의 거리를 갖게 된다.

따라서, 2000 ~ 3000Å의 두께를 갖도록 형성되는 제 2 보호층(150)이 구비되는 경우에 비해, 상대적으로 공통전극(160)과 화소전극(138) 사이의 프린지 필드(fringe field)에 의한 전계의 세기를 증가시킬 수 있다.

즉, 상기 공통전극(160)의 제 1 개구(op1)에 대응하여 2000Å 내지 3000Å정도의 제 2 두께를 갖는 제 2 보호층(150)이 제거됨으로써 상기 제 1 개구(op1)를 통해 상기 공통전극(160)과 화소전극(138)간에 형성되는 프린지 필드 세기가 향상되게 된다. 전계 형성에 방해가 되는 물질층(제 1 및 제 2 제 2 보호층) 일부가 제거됨으로서 동일한 구동 전압 인가에 대해 더 큰 세기를 갖는 프린지 필드가 형성되므로 종래와 동일한 세기의 프린지 필드를 형성 한다고 할 경우 구동 전압을 낮출 수 있다.

[0062] 한편, 상기 공통전극(160)내에 구비된 제 1 개구(op1)에 대응하여 제 2 보호층(150)을 제거하는 것은 상기 공통전극(160) 자체가 식각 방지 마스크가 되며, 상기 제 1 개구(op1)를 갖는 공통전극(160)이 형성된 상태에서 상기 무기절연물질을 식각할 수 있는 반응가스 분위기에서 건식식각을 진행함으로써 별도의 마스크 공정없이 이루어질 수 있는 것이 특징이다.

- [0063] 이러한 건식식각 진행 시 각 화소영역(P)에서는 에치스토퍼(145)가 형성되어 있으므로 그 하부에 위치하는 제 1 보호층(140)에는 전혀 영향을 주지 않는다. 따라서, 제 1 개구(op1)에 대응하는 홈의 깊이 차에 의한 프린지 필드 세기 차이에 의한 얼룩 발생에 의한 표시품질 저하는 원천적으로 방지할 수 있는 것이 특징이다.
- [0064] 한편, 전술한 바와 같이 에치스토퍼(145)를 형성하지 않을 경우, 나아가 상기 제 1 및 제 2 보호층(140, 150)이 동일한 무기절연물질로 이루어지는 경우, 건식식각 진행 시 위치별로 식각률 차가 발생하며, 이로 인해 프린지 필드 세기 차이가 발생하여 부분적 휘도 차이에 의한 얼룩 불량 발생 등 표시품질 저하를 유발할 수 있다. 또한, 무기절연물질 특성 상, 건식식각을 중도에 멈추어 그 두께를 조절하는 경우 그 두께의 유니포미티 차이로 인해 얼룩이 발생한다.
- [0065] 하지만, 본 발명의 제 1 실시예의 경우 상기 에치스토퍼(145)가 구비됨으로서 정확히 제 2 보호층(150)만이 제거될 수 있으므로 건식식각 진행에 의한 식각오차는 발생되지 않으므로 얼룩불량 등의 발생은 원천적으로 방지될 수 있는 것이 특징이다.
- [0066] 이때, 데이터 배선(130)이 형성된 부분에 대응해서는 공통전극(160)이 형성되어 있으므로 제 2 보호층(150)이 식각되지 않고 제 1 및 제 2 보호층(140, 150)이 모두 형성되고 있으므로 5000 ~ 7000Å 이상의 두께를 유지하게 된다. 따라서 데이터 배선(130)과 공통전극(160)에 의해 발생하는 기생 커패시턴스는 종래와 동일한 수준이 됨을 알 수 있다.
- [0067] 도 6은 본 발명의 제 1 실시예의 변형예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기관의 하나의 화소영역에 대한 단면도이다. 제 1 실시예와 차별점이 있는 부분만을 설명한다. 제 1 실시예와 동일한 구성요소에 대해서는 100을 더하여 동일한 도면부호를 부여하였다.
- [0068] 제 1 실시예와 차별적인 구성은 상기 제 1 보호층(240)을 사이에 두고 그 하부 및 상부에 형성된 화소전극(238)과 에치스토퍼(245)가 상기 제 1 보호층(240)에 구비된 제 1 콘택홀(241)을 통해 서로 접촉하도록 형성되고 있다는 것이다. 그 이외의 구성요소는 제 1 실시예와 동일한 구성을 갖는다.
- [0069] 이러한 구성을 갖는 제 1 실시예의 변형예의 경우 화소전극(238)과 동일한 형태를 가지며 각 화소영역(P)별로 형성된 상기 에치스토퍼(245)는 상기 화소전극(238)을 통해 드레인 전극(236)으로부터 신호전압을 입력받게 되므로 실질적으로 제 2 화소전극의 역할을 하게 된다.
- [0070] 따라서 상기 공통전극(260)과 화소전극(238)간의 이격간격 대비 상기 공통전극(260)과 상기 제 2 화소전극의 역할을 하는 에치스토퍼(245) 간의 이격간격이 줄어들게 됨으로써 더욱더 최대 투과율을 갖는 구동전압을 줄일 수 있는 것이 특징이다.
- [0071] 이때, 상기 데이터 배선(230)과 공통전극(260) 사이에는 여전히 제 1 및 제 2 보호층(240, 250)이 존재하게 되므로 5000 ~ 7000Å 이상의 이격간격을 갖게 되며, 이로 인한 기생 커패시턴스는 종래와 동일한 수준이 된다. 또한, 프린지 필드를 형성하는 공통전극(260)과 제 2 화소전극의 역할을 하는 에치스토퍼(245) 간의 이격간격은 제 2 보호층(250)의 제 2 두께인 2000Å 내지 3000Å 정도가 되며, 상기 제 2 보호층(250) 내에 상기 공통전극(260)에 구비된 제 1 개구(op1)에 대응하여 상기 제 2 화소전극의 역할을 하는 에치스토퍼(245)를 노출시키는 홈이 형성된 구성을 가지고 있으므로 구동전압을 현저히 저감시킬 수 있는 것이 특징이다.
- [0072] 그 외의 구성요소는 전술한 제 1 실시예와 동일하므로 그 설명은 생략한다.
- [0073] 도 7은 구동전압 변화에 따른 투과율 특성 곡선이다.
- [0074] 도시한 바와 같이, 종래의 6000Å 정도의 두께를 갖는 보호층을 갖는 프린지 필드 스위칭 모드 액정표시장치용 어레이 기관(종래라 표시됨)의 경우 투과율을 최대로 하는 구동전압이 4.5V가 되고 있지만, 2000Å 정도의 두께를 갖는 제 2 보호층이 공통전극의 제 1 개구에 대응하여 제거된 본 발명의 제 1 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기관(제1실시예라 표시됨)의 경우, 투과율을 최대로 하는 구동전압이 3.4V가 됨으로써 종래대비 구동전압이 낮아졌음을 알 수 있다.
- [0075] 또한, 에치스토퍼가 화소전극과 연결된 제 1 실시예의 변형예(변형예라 표시됨)의 경우 투과율을 최대로 하는 구동전압이 2.9V가 됨으로써 종래대비 구동전압이 현저히 낮아졌음을 알 수 있다.
- [0076] 프린지 필드 형성을 위한 구동전압을 낮출 경우 전력소비를 줄일 수 있으므로, 이를 노트북 또는 휴대폰 등의 응용제품에 적용하는 경우 배터리의 사용시간을 향상시킬 수 있는 장점을 갖는다.

- [0077] 도 8은 본 발명의 제 2 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기관의 하나의 화소영역에 대한 단면도이다. 이때, 제 1 실시예와 동일한 구성요소에 대해서는 200을 더하여 도면부호를 부여하였으며, 제 1 실시예와 차별점이 있는 부분 위주로 설명한다.
- [0078] 본 발명의 제 2 실시예에 있어서 제 1 실시예와 차별되는 가장 특징적인 구성은 에치스토퍼의 역할을 겸하는 하소전극(346)을 구성하고 있다는 것이다.
- [0079] 도면을 참조하면, 소자영역(TrA)에 제 1 실시예와 동일하게 게이트 절연막(315)을 사이에 두고 서로 교차하여 화소영역(P)을 정의하는 게이트 및 데이터 배선(미도시, 330)과 연결되며 박막트랜지스터(Tr)가 구비되고 있으며, 상기 박막트랜지스터(Tr) 위로 무기절연물질 예를 들면 산화실리콘(SiO_2) 또는 질화실리콘(SiNx)으로서 3000Å 내지 4000Å 정도의 제 1 두께를 갖는 제 1 보호층(240)이 형성되어 있다.
- [0080] 제 1 실시예의 경우, 상기 박막트랜지스터(도 5의 Tr)의 드레인 전극(도 5의 136)과 직접 접촉하며 게이트 절연막(도 5의 115) 상에 화소전극(도 5의 138)이 형성되고 있지만, 제 2 실시예의 경우, 상기 게이트 절연막(315) 상에는 제 1 보호층(340)이 형성되고 있는 것이 특징이다.
- [0081] 이때, 상기 제 1 보호층(340)은 상기 박막트랜지스터(Tr)의 드레인 전극(336)의 일 끝단을 노출시키는 드레인 콘택홀(342)이 구비되고 있는 것이 특징이다.
- [0082] 다음, 상기 드레인 콘택홀(342)을 갖는 제 1 두께의 제 1 보호층(340) 위로 투명 도전성 물질로서 상기 드레인 콘택홀(342)을 통해 상기 드레인 전극(336)과 접촉하며 각 화소영역(P)별로 화소전극(346)이 형성되고 있다.
- [0083] 또한, 상기 화소전극(346) 위로 전면에 상기 2000Å 내지 3000Å 정도의 제 2 두께를 갖는 제 2 보호층(340)이 형성되어 있으며, 상기 제 2 보호층(340) 위로 표시영역 전면에 투명 도전성 물질로서 각 화소영역(P)에 대응하여 일정간격 이격하는 바(bar) 형태의 다수의 제 1 개구(op1)를 갖는 공통전극(360)이 형성되어 있다.
- [0084] 이때, 상기 제 2 보호층(340)에는 제 1 실시예와 동일하게 상기 공통전극(360)의 다수의 제 1 개구(op1)에 대응하여 제거됨으로써 상기 화소전극(346)을 노출시키는 홈이 구비되고 있는 것이 특징이다.
- [0085] 전술한 구성을 갖는 제 2 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기관(301)의 경우도 제 1 실시예의 변형예와 같이 데이터 배선(330)과 공통전극(360)에 의한 기생 커패시턴스는 이들 두 구성요소(330, 360) 사이에는 5000 ~ 7000Å 이상의 두께를 갖는 제 1 및 제 2 보호층(340, 350)이 형성되어 있으므로 종래의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기관과 동일한 수준을 유지할 수 있으며, 화소전극(346)과 공통전극(360) 사이에는 2000Å 내지 3000Å의 제 1 두께를 갖는 제 2 보호층(350)만이 형성되며, 상기 공통전극(360)의 제 1 개구(op1)에 대응해서는 상기 제 2 보호층(350)이 제거된 홈이 구비됨으로써 상기 제 1 실시예의 변형예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기관의 수준으로 구동전압을 낮출 수 있는 것이 특징이다.
- [0086] 이후에는 전술한 구조적 특징을 갖는 본 발명의 제 1 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기관의 제조 방법에 대해 간단히 도 4와 도 5를 참조하여 설명한다. 이때, 제 1 실시예의 변형예와 제 2 실시예의 경우는 각 공정 단계에서 제 1 실시예와 차별점이 있는 부분에 대해서만 간단히 언급한다. 한편, 설명의 편의상 각 화소영역(P) 내에 박막트랜지스터(Tr)가 형성되는 영역을 소자영역(TrA)이라 정의한다.
- [0087] 우선, 투명한 절연기관(101) 상에 저저항 특성을 갖는 제 1 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 크롬(Cr), 몰리브덴(Mo) 중 선택된 물질을 착하여 제 1 금속층(미도시)을 형성하고, 연속하여 포토레지스트의 도포, 포토 마스크를 이용한 노광, 노광된 포토레지스트의 현상, 상기 제 1 금속층(미도시)의 식각 및 포토레지스트의 스트립(strip) 등의 일련의 단위 공정을 포함하는 마스크 공정을 진행하여 상기 제 1 금속층(미도시)을 패터닝함으로써 제 1 방향으로 연장하는 다수의 게이트 배선(105)을 형성하고, 동시에 상기 소자영역(TrA)에 상기 게이트 배선(미도시)과 연결된 게이트 전극(108)을 형성한다.
- [0088] 다음, 상기 게이트 배선(105) 및 게이트 전극(108) 위로 무기절연물질 예를들면 산화실리콘(SiO_2) 또는 질화실리콘(SiNx)을 증착하여 기관(101) 전면에 게이트 절연막(115)을 형성한다.
- [0089] 다음, 상기 게이트 절연막(115) 상부로 순수 비정질 실리콘층(미도시)과 불순물 비정질 실리콘층(미도시)을 형

성하고, 상기 불순물 비정질 실리콘층(미도시) 위로 제 2 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 구리(Cu), 구리합금 중 하나를 증착함으로써 제 2 금속층(미도시)을 형성한다. 이후, 상기 제 2 금속층(미도시) 위로 포토레지스트층(미도시)을 형성하고 이를 하프톤 노광 또는 회절노광을 실시하고 현상함으로써 서로 두께를 달리하는 제 1 및 제 2 포토레지스트 패턴(미도시)을 형성한다.

[0090] 다음, 상기 제 1 및 제 2 포토레지스트 패턴(미도시) 외부로 노출된 상기 제 2 금속층(미도시)과 그 하부의 불순물 및 순수 비정질 실리콘층(미도시)을 식각하여 제거함으로써 상기 게이트 배선(미도시)과 교차하며 제 2 방향으로 연장하여 다수의 화소영역(P)을 정의하는 다수의 데이터 배선(130)을 형성하고, 동시에 상기 소자영역(TrA)에 있어서 상기 데이터 배선(130)과 연결된 소스 드레인 패턴(미도시)과 그 하부로 순차적으로 적층된 오믹콘택패턴(미도시)과 액티브층(120a)을 형성한다.

[0091] 다음, 얇은 두께를 갖는 상기 제 2 포토레지스트 패턴(미도시)을 제거하고, 이에 의해 새롭게 노출되는 상기 소스 드레인 패턴(미도시)의 중앙부와 그 하부에 위치하는 상기 오믹콘택패턴(미도시)을 식각하여 제거함으로써 상기 서로 이격하는 소스 및 드레인 전극(133, 136)을 형성하고, 이들 소스 및 드레인 전극(133, 136) 하부로 상기 액티브층(120a)을 노출시키는 오믹콘택층(120b)을 형성한다. 이때 상기 액티브층(120a)과 상기 오믹콘택층(120b)은 반도체층(120)을 이루며, 상기 소자영역(TrA)에 순차 적층된 상기 게이트 전극(108), 게이트 절연막(115), 반도체층(120), 서로 이격하는 소스 및 드레인 전극(133, 136)은 박막트랜지스터(Tr)를 이룬다.

[0092] 한편, 제 1 실시예에 있어서는 상기 반도체층(120)과, 상기 데이터 배선(130)과 소스 및 드레인 전극(133, 136)을 동시에 하나의 마스크 공정을 통해 형성함으로써 상기 데이터 배선(130) 하부에도 상기 반도체층(120)을 이루는 동일한 물질로 이루어진 제 1 및 제 2 터미널(121a, 121b)이 형성됨을 보이고 있지만, 상기 반도체층(120)과, 상기 데이터 배선(130)과 소스 및 드레인 전극(133, 136)을 각각의 다른 마스크 공정을 통해 형성할 수도 있으며, 이 경우 상기 데이터 배선(130) 하부에는 반도체 물질로 이루어진 제 1 및 제 2 터미널(121a, 121b)은 형성되지 않는다.

[0093] 다음, 상기 게이트 절연막 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 상기 기판(101) 전면에 증착하고, 이를 마스크 공정을 진행하여 패터닝함으로써 상기 각 화소영역(P)에 상기 박막트랜지스터(Tr)의 드레인 전극(136)과 직접 접촉하는 화소전극(138)을 형성 한다.

[0094] 한편, 제 2 실시예의 경우는 이 단계에서 상기 게이트 절연막 상에 화소전극은 형성하지 않는다.

[0095] 다음, 상기 박막트랜지스터(Tr)와 데이터 배선(130)과 화소전극(138) 위로 전면에 무기절연물질 예를 들면 산화실리콘(SiO_2) 또는 질화실리콘(SiNx)을 3000Å 내지 4000Å의 제 2 두께를 갖도록 증착함으로써 제 1 보호층(140)을 형성 한다.

[0096] 한편, 제 1 실시예의 변형예의 경우는 제 1 보호층(도 6의 240)에 대해 마스크 공정을 진행하여 패터닝함으로써 상기 드레인 전극(도 6의 236)에 대응하는 화소전극(도 6의 238)을 노출시키는 제 1 콘택홀(도 6의 241)을 형성 하고, 제 2 실시예의 경우는 제 1 보호층(도 8의 340)에 대해 마스크 공정을 진행하여 패터닝함으로써 상기 박막트랜지스터(도 8의 Tr)의 드레인 전극(도 8의 336)을 노출시키는 드레인 콘택홀(도 8의 342)을 형성 한다.

[0097] 제 1 실시예의 경우는 상기 제 1 보호층(140)을 패터닝하지 않고 전면에 증착된 상태를 유지하도록 한다.

[0098] 다음, 상기 제 1 보호층(140) 위로 투명 도전성 물질 예를 들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하고, 이에 대해 상기 화소전극(138)을 형성할 때 사용한 노광 마스크를 그대로 이용한 마스크 공정을 진행하여 패터닝함으로써 상기 화소전극(138)과 동일한 평면 형태를 가지며 중첩하는 아일랜드 형태의 에치스토퍼(145)를 형성 한다.

[0099] 이때, 제 1 실시예의 변형예의 경우 상기 에치스토퍼(도 6의 245)는 상기 제 1 콘택홀(도 6의 241)을 통해 상기 화소전극(도 6의 238)과 접촉하게 된다.

[0100] 한편, 제 2 실시예의 경우 전술한 공정에 의해 상기 제 1 실시예의 에치스토퍼(도 6의 245)와 동일한 형태로 상기 제 1 보호층(도 8의 340) 상의 각 화소영역(도 8의 P) 내에 화소전극(도 8의 346)이 형성되며, 이때, 상기 화소전극(도 8의 346)은 상기 제 1 보호층(도 8의 340) 내에 구비된 상기 드레인 콘택홀(도 8의 342)을 통해 상기 박막트랜지스터(도 8의 Tr)의 드레인 전극(도 8의 336)과 접촉하게 된다.

[0101] 다음, 상기 에치스토퍼(345)(제 2 실시예의 경우는 화소전극) 위로 무기절연물질 예를 들면 산화실리콘(SiO_2) 또는 질화실리콘(SiNx)을 증착하여 3000Å 내지 4000Å 정도의 제 2 두께를 갖는 제 2 보호층(350)을 형성

한다.

[0102] 이후, 상기 제 2 보호층(350) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하여 투명 도전성 물질층(미도시)을 형성한다. 이후, 상기 투명 도전성 물질층(미도시)을 마스크 공정을 진행하여 패터닝함으로써 각 화소영역(P)에 대응하여 일정간격 이격하는 바(bar) 형태를 갖는 다수의 제 1 개구(op1)를 형성하며, 상기 소자영역(TrA)에 대응하여 상기 소스 및 드레인 전극(133, 136) 사이의 이격영역을 포함하여 상기 박막트랜지스터(Tr)를 노출시키는 제 2 개구(op2)를 형성 한다. 이때, 상기 다수의 제 1 개구(op1)와 제 2 개구(op2)에 대응해서는 상기 제 2 보호층(250)이 노출된 상태가 된다.

[0103] 다음, 상기 다수의 제 1 개구(op1) 및 제 2 개구(op2)를 갖는 공통전극(160)이 형성된 기판(101)에 대해 무기절연물질과 반응하여 이를 제거시키는 특성을 갖는 반응가스를 이용한 건식식각을 진행함으로써 상기 다수의 제 1 개구(op1)를 통해 노출된 상기 제 2 보호층(160)을 제거함으로써 상기 에치스토퍼(145)(제 2 실시예의 경우 화소전극)를 노출시키는 홈을 형성함으로써 제 1 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101)을 완성한다. 이때, 상기 제 2 개구(op2)를 통해 노출된 상기 제 2 보호층(150)도 제거됨으로써 제 1 보호층(140)을 노출시키게 되지만, 상기 소자영역(Tr)은 프린지 필드를 형성하는 부분이 아니므로 상기 제 1 보호층(140)이 완전 제거되지 않고 일부 두께가 줄어든다 하여도 문제되지 않는다.

[0104] 한편, 본 발명은 전술한 실시예 및 변형예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.

도면의 간단한 설명

[0105] 도 1은 일반적인 횡전계형 액정표시장치의 일부를 개략적으로 도시한 단면도.

[0106] 도 2a, 2b는 일반적인 횡전계형 액정표시장치의 온(on), 오프(off) 상태의 동작을 각각 도시한 단면도.

[0107] 도 3은 종래의 프린지 필드 스위칭 모드 액정표시장치의 어레이 기판의 하나의 화소영역에 대한 단면도.

[0108] 도 4는 본 발명의 제 1 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 평면도.

[0109] 도 5는 도 4를 절단선 V-V를 따라 절단한 부분에 대한 단면도.

[0110] 도 6은 본 발명의 제 1 실시예의 변형예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 단면도.

[0111] 도 7은 구동전압 변화에 따른 투과율 특성 곡선.

[0112] 도 8은 본 발명의 제 2 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 단면도.

[0113] <도면의 주요부분에 대한 간단한 설명>

[0114] 101 : 어레이 기판 108 : 게이트 전극

[0115] 115 : 게이트 절연막 120 : 반도체층

[0116] 120a : 액티브층 120b: 오믹콘택층

[0117] 130 : 데이터 배선 133 : 소스 전극

[0118] 136 : 드레인 전극 138 : 화소전극

[0119] 140 : 제 1 보호층 145 : 에치스토퍼


[0120] 150 : 제 2 보호층 160 : 공통전극

[0121] op1, op2 : 제 1 및 제 2 개구 P : 화소영역


[0122] Tr : 박막트랜지스터 TrA : 소자영역

도면


도면1




도면2a




도면2b




도면3




도면4




도면5




도면6



도면7



도면8



专利名称(译)	边缘场切换模式用于液晶显示器的阵列基板		
公开(公告)号	KR101694151B1	公开(公告)日	2017-01-10
申请号	KR1020090123502	申请日	2009-12-11
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	LEE JOON DONG 이준동 CHOO KYO SEOP 추교섭 HYUN HYE RIN 현혜린		
发明人	이준동 추교섭 현혜린		
IPC分类号	G02F1/1343 G02F1/1333 G02F1/1335 G02F1/1362 H01L31/0224		
CPC分类号	G02F1/134363 G02F1/136286 G02F1/133345 H01L31/022466 G02F2001/133519 G02F2001/136236		
其他公开文献	KR1020110066737A		
外部链接	Espacenet		

摘要(译)

液晶显示装置技术领域本发明涉及液晶显示装置，更具体地，涉及能够降低功耗的边缘场切换模式液晶显示装置的阵列基板。本发明还包括对应于覆盖薄膜晶体管的第一钝化层上方的像素区域的蚀刻阻挡层，并且在塞子的上部设置第二保护层。此时，公共电极包括多个呈条形的第一开口，第二保护层包括与第一开口对应的凹槽。此，并且具有厚度的6000Å或多个在数据线和公共电极之间形成的双层结构的保护层，具有改善的边缘场的强度施加与所述第一保护层的槽去除在公共电极和像素电极之间形成具有降低驱动电压的效果。通过降低驱动电压具有降低功耗的效果。专利号10-1694151

