



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2016-0141305
(43) 공개일자 2016년12월08일

(51) 국제특허분류(Int. Cl.)
G02F 1/1333 (2006.01) G06F 3/041 (2006.01)
(52) CPC특허분류
G02F 1/13338 (2013.01)
G06F 3/0412 (2013.01)
(21) 출원번호 10-2015-0076582
(22) 출원일자 2015년05월29일
심사청구일자 없음

(71) 출원인
엘지디스플레이 주식회사
서울특별시 영등포구 여의대로 128(여의도동)
(72) 발명자
우윤환
서울특별시 강남구 개포동 주공아파트 208동 302호
(74) 대리인
특허법인천문


전체 청구항 수 : 총 8 항

(54) 발명의 명칭 인셀 터치 액정 디스플레이 장치와 그 제조방법

(57) 요약

본 발명은 공통 전극이 TFT 어레이 기판에서 픽셀전극의 상단부에 배치되어 있고, 상기 공통 전극이 터치 전극으로 이용되는, 인셀 터치 액정 디스플레이 장치와 그 제조방법에 관한 것이다.

대표도 - 도5



(52) CPC특허분류

G06F 3/0416 (2013.01)

G06F 2203/04103 (2013.01)

명세서

청구범위

청구항 1

픽셀들 각각에 배치된 박막트랜지스터를 포함하는 픽셀 구동부;

상기 픽셀 구동부를 보호하는 보호부;

상기 보호부의 상단에 배치되고, 상기 박막트랜지스터의 제1전극에 연결된 픽셀 전극;

상기 보호부의 상단에 배치되며, 상기 픽셀 전극과 절연되어 있는 터치 전극 라인;

상기 픽셀 전극과 상기 터치 전극 라인을 커버하는 커버부; 및

상기 커버부 상단에 배치되고, 상기 커버부를 관통하여 상기 터치 전극 라인과 연결되며, 상기 터치 전극 라인과 연결된 터치 구동부로부터 공통 전압 또는 터치 구동 신호를 공급받는 공통 전극을 포함하는 인셀 터치 액정 디스플레이 장치.

청구항 2

제 1 항에 있어서,

상기 보호부는,

상기 박막트랜지스터, 상기 제1전극, 상기 박막트랜지스터의 제2전극 및 상기 제2전극으로 데이터 전압을 공급하는 데이터 라인을 커버하여 보호하는 제1보호층; 및

상기 제1보호층 상에 배치되는 제2보호층을 포함하고,

상기 픽셀 전극은, 상기 제2보호층과 상기 제1보호층을 관통하여 상기 제1전극과 연결되어 있는 인셀 터치 액정 디스플레이 장치.

청구항 3

제 1 항에 있어서,

상기 픽셀 전극은, 상기 보호부를 관통하여 상기 제1전극과 연결되고,

상기 박막트랜지스터의 제2전극으로 데이터 전압을 공급하는 데이터 라인은, 상기 제1전극과 동일한 층에 배치되며,

상기 터치 전극 라인은, 상기 데이터 라인에 중첩되는 인셀 터치 액정 디스플레이 장치.

청구항 4

제 1 항에 있어서,

상기 터치 전극 라인은,

상기 보호부의 상단에 배치되며, 상기 픽셀 전극과 동시에 형성되는 브릿지 콘택부; 및

상기 브릿지 콘택부에 배치되며, 상기 커버부를 관통하여 상기 공통 전극과 연결되는 전도성 라인을 포함하는 인셀 터치 액정 디스플레이 장치.

청구항 5

제 1 항에 있어서,

상기 터치 전극 라인은,

상기 픽셀 전극이 형성되어 있는 층과 동일한 층에 배치되고, 상기 픽셀 전극과 절연되고, 상기 픽셀 전극보다

전도성이 큰 재질로 형성되고, 상기 커버부를 관통하여 상기 공통 전극과 연결되며, 상기 터치 구동부와 연결되어 있는 인셀 터치 액정 디스플레이 장치.

청구항 6

제 1 항에 있어서,

상기 박막트랜지스터의 액티브층으로는, 저온 폴리 실리콘(LTPS: Low Temperature Poly Silicon)이 이용되는 인셀 터치 액정 디스플레이 장치.

청구항 7

제 1 항에 있어서,

상기 커버부 상단에 배치되는 복수의 공통 전극들은 서로 독립적으로 구성되고, 상기 공통 전극들 각각은, 데이터 라인과 중첩되게 배치된 상기 터치 전극 라인을 통해 상기 터치 구동부와 연결되어 있는 인셀 터치 액정 디스플레이 장치.

청구항 8

픽셀들 각각에, 박막트랜지스터를 포함하는 픽셀 구동부를 형성하는 단계;

상기 픽셀 구동부를 보호부로 커버하는 단계;

상기 보호부의 상단에, 상기 보호부를 관통하여 상기 박막트랜지스터의 제1전극에 연결되는 픽셀 전극을 형성하는 단계;

상기 보호부의 상단에, 상기 픽셀 전극과 절연되어 있는 터치 전극 라인을 형성하는 단계;

상기 픽셀 전극과 상기 터치 전극 라인을 커버부로 커버하는 단계; 및

상기 커버부 상단에, 상기 커버부를 관통하여 상기 터치 전극 라인과 연결되며, 상기 터치 전극 라인과 연결된 터치 구동부로부터 공통 전압 또는 터치 구동 신호를 공급받는 공통 전극을 형성하는 단계를 포함하는 인셀 터치 액정 디스플레이 장치 제조 방법.

발명의 설명

기술 분야

[0001] 본 발명은 공통 전극 탑(Vcom Top) 구조를 가지는 인셀 터치 액정 디스플레이 장치와 그 제조 방법에 관한 것이다.

배경 기술

[0002] 평판 디스플레이 장치의 입력 장치로 종래에 적용되었던 마우스나 키보드, 또는 휴대용 전자 기기의 입력 장치로 적용되었던 키 패드를 대체하여, 사용자가 손가락이나 펜을 이용하여 스크린에 직접 정보를 입력할 수 있는 터치 스크린이 널리 이용되고 있다. 터치 스크린은 누구나 쉽게 조작할 수 있는 장점이 있어 적용이 확대되고 있다.

[0003] 터치 스크린은 네비게이션(navigation), 산업용 단말기, 노트북 컴퓨터, 금융 자동화기기, 게임기 등의 모니터와, 휴대전화기, MP3, PDA, PMP, PSP, 휴대용 게임기, DMB 수신기, 태블릿 PC 등과 같은 휴대용 단말기, 및 냉장고, 전자 레인지, 세탁기 등과 같은 가전제품 등에 적용되고 있다.

[0004] 터치 스크린은, 터치 스크린이 액정 패널과 결합되는 구조에 따라, 액정 패널의 셀(cell) 내에 터치 스크린이 내화되는 인셀 터치 방식(In cell touch type), 액정 패널의 셀 상부에 터치 스크린이 배치되는 온셀 터치 방식(On cell touch type), 액정 패널의 외부에 터치 스크린이 결합되는 애드온 방식(Add on type) 및 하이브리드 방식(hybrid type)으로 구분될 수 있다.

[0005] 이하, 터치 스크린(터치 패널)과 액정 패널이 결합된 장치는 간단히, 터치 액정 디스플레이 장치라 한다.

[0006] 도 1은 터치 스크린이 적용된 종래 기술에 따른 터치 액정 디스플레이 장치를 나타내는 도면이다. 도 1의 (a)는 애드온 방식(add on type)의 터치 액정 디스플레이 장치를 나타내고 있고, 도 1의 (b)는 모디파이드 애드온

방식(Modified add on type)의 터치 액정 디스플레이 장치를 나타내고 있고, 도 1의 (c)는 하이브리드 방식(hybrid type)의 터치 액정 디스플레이 장치를 나타내고 있다.

- [0007] 도 1의 (a)에 도시된 애드온 방식 및 도 1의 (b)에 도시된 모디파이드 애드온 방식의 터치 액정 디스플레이 장치는 TFT(Thin Film Transistor) 어레이 기관(1)과 컬러필터 어레이 기관(2)을 포함하는 액정 패널의 상부에 터치 스크린이 배치되어 있다. 터치 스크린에는 터치 구동전극(TX)과 터치 수신전극(RX)이 배열되어 있다. 이 경우, 터치 구동전극(TX)과 터치 수신전극(RX)은, 동일한 층(layer)에 배치될 수도 있고, 서로 다른 층(layer)에 배치될 수도 있다.
- [0008] 도 1의 (c)에 도시된 하이브리드 방식의 터치 액정 디스플레이 장치에서는, TFT 어레이 기관(1) 상에 터치 구동전극(TX)이 배치되고, 컬러필터 어레이 기관(2) 상에 터치 수신전극(RX)이 배치되어 있다.
- [0009] 상기한 바와 같은, 애드온 방식, 모디파이드 애드온 방식 또는 하이브리드 방식을 이용한 터치 액정 디스플레이 장치에서는, 액정 패널과 터치 스크린이 별도로 제조되어야 함으로, 터치 액정 디스플레이 장치의 제조 공정이 복잡하고 비용이 증가한다. 또한, 액정 패널과 터치 스크린의 합착 공정 시, 불량률이 발생할 수 있다.
- [0010] 따라서, 터치 액정 디스플레이 장치의 두께를 줄이고, 제조 비용을 절감시키기 위해, 터치 전극(또는 터치 센서라 함)이 액정 패널의 셀 내부에 내장되는 인 셀 터치(in cell touch) 방식의 액정 디스플레이 장치(이하, 간단히 '인셀 터치 액정 디스플레이 장치'라 함)가 개발되고 있다. 인셀 터치 액정 디스플레이 장치에서는, 액정 패널의 TFT 어레이 기관에 배치된 공통 전극이, 터치 전극으로도 이용된다.
- [0011] 도 2는 뮤추얼 정전용량 방식(mutual capacitive type)을 이용하는 종래의 인셀 터치 액정 디스플레이 장치를 나타내는 도면이다.
- [0012] 도 2를 참조하면, 뮤추얼 정전용량 방식의 인셀 터치 액정 디스플레이 장치에서는, 액정 패널(10)의 TFT 어레이 기관에 배열된 공통 전극이 터치 구동전극(TX)과 터치 수신전극(RX)으로 이용한다.
- [0013] 뮤추얼 정전용량 방식의 인셀 터치 액정 디스플레이 장치에서는, 터치 구동전극(TX)과 접속된 터치 구동라인(12)이, 액정 패널(10)의 좌측 및 우측 베젤(bezel) 영역에 배치된다.
- [0014] 따라서, 인셀 터치 액정 디스플레이 장치의 베젤 폭이 증가한다.

발명의 내용

해결하려는 과제

- [0015] 본 발명은 상술한 문제점을 해결하기 위한 것으로서, 공통 전극이 TFT 어레이 기관의 상단부에 배치되어 있고, 상기 공통 전극이 터치 전극으로 이용되는, 인셀 터치 액정 디스플레이 장치와 그 제조방법을 제공하는 것을 기술적 과제로 한다.

과제의 해결 수단

- [0016] 상술한 기술적 과제를 달성하기 위한 본 발명에 따른 인셀 터치 액정 디스플레이 장치는, 픽셀들 각각에 배치된 박막트랜지스터를 포함하는 픽셀 구동부; 상기 픽셀 구동부를 보호하는 보호부; 상기 보호부의 상단에 배치되고, 상기 박막트랜지스터의 제1전극에 연결된 픽셀 전극; 상기 보호부의 상단에 배치되며, 상기 픽셀 전극과 절연되어 있는 터치 전극 라인; 상기 픽셀 전극과 상기 터치 전극 라인을 커버하는 커버부; 및 상기 커버부 상단에 배치되고, 상기 커버부를 관통하여 상기 터치 전극 라인과 연결되며, 상기 터치 전극 라인과 연결된 터치 구동부로부터 공통 전압 또는 터치 구동 신호를 공급받는 공통 전극을 포함한다.
- [0017] 상술한 기술적 과제를 달성하기 위한 본 발명에 따른 인셀 터치 액정 디스플레이 장치 제조 방법은, 픽셀들 각각에, 박막트랜지스터를 포함하는 픽셀 구동부를 형성하는 단계; 상기 픽셀 구동부를 보호부로 커버하는 단계; 상기 보호부의 상단에, 상기 보호부를 관통하여 상기 박막트랜지스터의 제1전극에 연결되는 픽셀 전극을 형성하는 단계; 상기 보호부의 상단에, 상기 픽셀 전극과 절연되어 있는 터치 전극 라인을 형성하는 단계; 상기 픽셀 전극과 상기 터치 전극 라인을 커버부로 커버하는 단계; 및 상기 커버부 상단에, 상기 커버부를 관통하여 상기 터치 전극 라인과 연결되며, 상기 터치 전극 라인과 연결된 터치 구동부로부터 공통 전압 또는 터치 구동 신호를 공급받는 공통 전극을 형성하는 단계를 포함한다.

발명의 효과

[0018] 본 발명에서는, 공통 전극이 TFT 어레이 기관의 상단부에 배치되어 있기 때문에, 픽셀 전극이 TFT 어레이 기관의 상단부에 배치되어 있는 인셀 터치 액정 디스플레이 장치와 비교할 때, 투과율이 향상될 수 있다. 또한, 투과율이 향상됨에 따라, 백라이트 유닛의 광원으로 이용되는 발광다이오드(LED)의 개수가 감소될 수 있으며, 광학 시트의 개수가 감소될 수 있다.

[0019] 본 발명에서는, 액정 패널과 터치 스크린이 일체로 형성되어 있기 때문에, 액정 패널과 터치 스크린이 합착되는 방식을 이용하는 터치 액정 디스플레이 장치와 비교할 때, 본 발명에 따른 인셀 터치 액정 디스플레이 장치의 제조 비용이 감소될 수 있다.

[0020] 본 발명에서는, 터치 스크린을 구성하는 터치 전극들이 셀프 캡 방식으로 배치되어 있으며, 터치 전극과 터치 IC를 연결하는 터치 전극 라인이 데이터 라인에 중첩되게 형성되어 있기 때문에, 인셀 터치 액정 디스플레이 장치의 좌우 베젤이 감소될 수 있다.

도면의 간단한 설명

[0021] 도 1은 터치 스크린이 적용된 종래 기술에 따른 터치 액정 디스플레이 장치를 나타내는 도면.

도 2는 류추열 정전용량 방식을 이용하는 종래의 인셀 터치 액정 디스플레이 장치를 나타내는 도면.

도 3은 본 발명에 따른 인셀 터치 액정 디스플레이 장치가 터치 구동부와 연결되어 있는 구조를 나타낸 예시도.

도 4는 본 발명에 따른 인셀 터치 액정 디스플레이 장치가 터치 구동부와 연결되어 있는 구조를 나타낸 또 다른 예시도.

도 5는 본 발명에 따른 인셀 터치 액정 디스플레이 장치의 단면을 나타낸 예시도.

도 6은 본 발명에 따른 인셀 터치 액정 디스플레이 장치의 단면을 나타낸 또 다른 예시도.

도 7 내지 도 17은 본 발명에 따른 인셀 터치 디스플레이 장치의 제조 방법을 나타낸 예시도들.

발명을 실시하기 위한 구체적인 내용

[0022] 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명의 핵심 구성과 관련이 없는 경우 및 본 발명의 기술분야에 공지된 구성과 기능에 대한 상세한 설명은 생략될 수 있다.

[0023] 이하, 도면을 참조하여 본 발명에 따른 인셀 터치 액정 디스플레이 장치와 그 제조 방법이 상세히 설명된다.

[0024] 도 3은 본 발명에 따른 인셀 터치 액정 디스플레이 장치가 터치 구동부와 연결되어 있는 구조를 나타낸 예시도이며, 도 4는 본 발명에 따른 인셀 터치 액정 디스플레이 장치가 터치 구동부와 연결되어 있는 구조를 나타낸 또 다른 예시도이다.

[0025] 액정 디스플레이 장치는 액정층의 배열을 조절하는 방식에 따라 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등으로 구분된다.

[0026] 그 중에서, IPS 모드 또는 FFS 모드를 이용한 액정 디스플레이 장치에서는, 박막트랜지스터 어레이 기관에 픽셀 전극과 공통 전극이 배치되며, 픽셀 전극과 공통 전극 사이의 전계에 의해 액정층의 배열이 조절된다.

[0027] IPS 모드를 이용한 액정 디스플레이 장치에서는, 픽셀 전극과 공통 전극이 평행하게 교대로 배열되며, 양 전극 사이에서 발생하는 수평 전계에 의해, 액정층의 배열이 조절된다.

[0028] FFS 모드를 이용한 액정 디스플레이 장치에서는, 상기 픽셀 전극과 상기 공통 전극이 절연층을 사이에 두고 이격되어 형성된다. 이 경우, 상기 픽셀 전극과 상기 공통 전극 중 어느 하나의 전극은 판(plate) 형상 또는 패턴 형상으로 구성되고, 다른 하나의 전극은 핑거(finger) 형상으로 구성되며, 양 전극 사이에서 발생하는 프린지 필드(Fringe Field)를 통해 액정층의 배열이 조절된다.

[0029] 본 발명에 따른 인셀 터치 액정 디스플레이 장치와 그 제조방법은, FFS 모드를 이용하는 TFT(Thin Film Transistor) 어레이 기관(하부 기관이라고도 함)을 이용한다. 본 발명에 따른 인셀 터치 액정 디스플레이 장치에서는, 터치를 검출하는 터치 전극(터치 센서라고도 함)이 TFT 어레이 기관에 내장된다.

[0030] 본 발명에 따른 인셀 터치 액정 디스플레이 장치(100)는, TFT 어레이 기관이 될 수 있고, 또는, 상기 컬러필터

어레이 기판과 상기 TFT 어레이 기판과 액정층을 포함할 수 있고, 또는 상기 TFT 어레이 기판, 상기 컬러필터 어레이 기판, 상기 액정층과 터치 구동부(190)를 포함할 수 있다. 또한, 본 발명에 따른 인셀 터치 액정 디스플레이 장치는, 백라이트 유닛 및 구동 회로부를 더 포함할 수도 있다.

- [0031] 상기 터치 구동부(190)는 상기 터치 전극에 터치 구동 신호를 공급하고, 상기 터치 전극(150)으로부터 수신된 감지신호를 이용하여 터치를 감지한다.
- [0032] 상기 구동 회로부는, 게이트 드라이버, 데이터 드라이버, 타이밍 컨트롤러 및 전원 공급부를 포함한다.
- [0033] 이하에서는, 상기 TFT 어레이 기판이 본 발명에 따른 인셀 터치 액정 디스플레이 장치의 일예로서 설명된다.
- [0034] 본 발명에 따른 인셀 터치 액정 디스플레이 장치(100)에서는, 공통 전극(150)이 터치 전극(TE)으로도 이용되고 있으며, 공통 전극들(TE1 to TE_n) 각각에 연결되어 있는 터치 전극 라인(160)이 터치 구동부(190)와 연결되어 있다. 상기 터치 구동부(190)는, 터치를 감지하는 터치감지기간에는, 상기 공통 전극(150)들로 터치 구동 신호를 공급하며, 상기 터치 전극들로부터 수신되는 감지 신호들을 이용하여, 상기 터치 전극들 각각에서의 터치 여부를 판단한다. 또한, 상기 터치 구동부(190)는, 영상을 표시하는 영상표시기간에는, 상기 공통 전극(150)들로 공통 전압을 공급한다. 상기 터치 구동부(190)는 상기 인셀 터치 액정 디스플레이 장치에 형성되어 있는 데이터 라인들로 데이터 전압을 공급할 수도 있다.
- [0035] 상기한 바와 같은 구조를 갖는 터치 스크린은, 셀프 캡(self capacitive) 방식의 터치 스크린이라 하며, 상기 공통 전극(150)이 상기 터치 전극으로도 이용되는 액정 디스플레이 장치는 인셀 방식의 액정 디스플레이 장치라 한다.
- [0036] 따라서, 본 발명에 따른 인셀 터치 액정 디스플레이 장치는, 셀프 캡 방식과, 인셀 방식을 모두 이용하고 있다.
- [0037] 터치 전극으로도 이용되는 상기 공통 전극(150)들은 도 3 및 도 4에 도시된 바와 같이, 서로 독립적으로 배치되어 있으며, 상기 공통 전극(150)들 각각은 터치 전극 라인(160)을 통해 상기 터치 구동부(190)와 전기적으로 연결된다.
- [0038] 상기 공통 전극(150)과 터치 구동부(190)를 전기적으로 연결시키는 터치 전극 라인(160)들 각각은, 상기 인셀 터치 액정 디스플레이 장치(100)의 표시영역 내부에 형성되고, 특히, 상기 데이터 라인과 중첩되게 배열된다.
- [0039] 이 경우, 상기 데이터 라인은 빛이 투과되지 않는 영역에 배치되어 있다. 즉, 상기 터치 전극 라인(160)들에 의해 표시영역의 투과부가 영향을 받지 않는다. 또한, 상기 표시영역을 감싸고 있는 베젤(bezel)의 면적이, 상기 터치 전극 라인(160)에 의해 증가하는 문제가 발생되지 않는다.
- [0040] 상기 인셀 터치 액정 디스플레이 장치(100)에서, 상기 터치 전극 라인(160)은, 도 3에 도시된 바와 같이, 상기 공통 전극(150)과 접촉된 부분에서부터 시작되어, 상기 터치 구동부(190)가 배치되는 부분, 즉, 상기 표시영역의 하단부까지 배치될 수 있다.
- [0041] 또 다른 예로서, 상기 터치 전극 라인(160)은, 도 4에 도시된 바와 같이, 상기 표시영역의 상단에서부터 하단까지 배치될 수 있다. 상기 터치 전극 라인(160)이 표시영역의 상단부터 하단까지 형성되면, 터치 전극 라인(160)의 라우팅에 의한 정전용량(capacitance) 값이 균일해져 터치 센싱의 정확도가 향상될 수 있다.
- [0042] 본 발명에 적용되는 상기 인셀 방식은, 특히, 어드밴스드 인셀 터치(AIT: Advanced In-cell Touch) 방식이라고 한다.
- [0043] 상기 AIT 방식을 이용하는 본 발명에 따른 상기 인셀 터치 액정 디스플레이 장치에서는, 상기에서 설명된 바와 같이, 공통 전극(150)이 터치 전극으로도 이용되고, 공통 전극(150)들이 서로 독립적으로 배치되어 있고, 상기 공통 전극(150)과 상기 터치 구동부(190)를 전기적으로 연결시키는 상기 터치 전극 라인(160)이 표시영역에 배치되며, 특히, 상기 터치 전극 라인(160)이 데이터 라인과 중첩되게 배치된다. 상기한 바와 같은 구조는, 도 5 내지 도 17을 참조하여 상세히 설명된다.
- [0044] 또한, 상기 AIT 방식을 이용하는 인셀 터치 액정 디스플레이 장치에서, 상기 터치 구동부(190)는, 터치감지기간에 상기 공통 전극(150)으로 터치 구동 신호를 공급하고 상기 공통 전극(150)으로부터 감지신호를 수신하여 상기 공통 전극(150)에서의 터치 유무를 판단한다.
- [0045] 또한, 상기 터치 구동부(190)는, 영상표시기간에 상기 공통 전극(150)으로 공통전압을 공급하여, 상기 인셀 터

치 액정 디스플레이 장치(100)가 영상을 표시하도록 한다.

- [0046] 또한, 본 발명에 따른 인셀 터치 액정 디스플레이 장치에서는, 상기 픽셀 전극 상단에 상기 공통 전극이 배치되어 있으며, 상기 공통 전극 상단에 액정이 배치된다. 이러한 방식은, 공통 전극 탑(Vcom top) 방식이라 한다.
- [0047] 도 5는 본 발명에 따른 인셀 터치 액정 디스플레이 장치의 단면을 나타낸 예시도이며, 도 3에 도시된 A-A'라인을 따라 절단된 단면을 나타낸 예시도이다. 또한, 도 5는, 상기 인셀 터치 액정 디스플레이 장치의 표시영역에 형성되는 픽셀들 중에서 하나의 픽셀의 단면을 나타낸 예시도이다. 도 6은 본 발명에 따른 인셀 터치 액정 디스플레이 장치의 단면을 나타낸 또 다른 예시도이다. 도 6에 도시된 상기 인셀 터치 액정 디스플레이 장치의 단면에는, 도 5에 도시된 브릿지 콘택부(161)가 포함되어 있지 않다.
- [0048] 상기한 바와 같이, 본 발명에 따른 인셀 터치 액정 디스플레이 장치(100)는, 상기 TFT 어레이 기판이 될 수 있으며, 도 5는 상기 TFT 어레이 기판에 배치된 픽셀의 단면을 나타내고 있다. 특히, 도 5는, FFS(Fringe Field Switch) 모드를 이용하는 TFT 어레이 기판의 단면을 나타내고 있다. 또한, 도 5에는, 공통 전극(150)이 픽셀 전극(170)의 상단에 배치되어 있는 공통 전극 탑 방식을 이용하는 TFT 어레이 기판이 도시되어 있다.
- [0049] 이하에서는, 도 5에 도시된 상기 TFT 어레이 기판이 본 발명에 따른 인셀 터치 액정 디스플레이 장치의 일례로서 설명된다.
- [0050] 상기 인셀 터치 액정 디스플레이 장치(100)는, 도 5에 도시된 바와 같이, 픽셀들 각각에 배치된 박막트랜지스터(TFT)를 포함하는 픽셀 구동부(180), 상기 픽셀 구동부(180)를 보호하는 보호부(140), 상기 보호부(140)의 상단에 배치되고, 상기 박막트랜지스터(TFT)의 제1전극(135)에 연결된 픽셀 전극(170), 상기 보호부(140)의 상단에 배치되며, 상기 픽셀 전극(170)과 절연되어 있는 터치 전극 라인(160), 상기 픽셀 전극(170)과 상기 터치 전극 라인(160)을 커버하는 커버부(143) 및 상기 커버부(143) 상단에 배치되고, 상기 커버부(143)를 관통하여 상기 터치 전극 라인(160)과 연결되며, 상기 터치 전극 라인(160)과 연결된 터치 구동부(190)로부터 공통 전압 또는 터치 구동 신호를 공급받는 공통 전극(150)을 포함한다. 또한, 상기 인셀 터치 액정 디스플레이 장치(100)에는, 도 5에 도시되지는 않았지만, 복수의 게이트 라인 및 복수의 데이터 라인이 상호 교차하도록 형성되어 있다. 복수의 게이트 라인들 및 복수의 데이터 라인들에 의해서 픽셀들이 정의된다. 각 픽셀에는 TFT 및 스토리지 커패시터가 배치되어 있다.
- [0051] 첫째, 상기 픽셀 구동부(180)는, 베이스 기판(105) 상에 형성된다. 상기 픽셀 구동부(180)는, 차광층(light shield layer)(110), 버퍼층(buffer layer)(115), 액티브층(ACT), 제1전극(D), 제2전극(S), 게이트 절연층(gate insulator)(120), 게이트(G), 층간 절연층(ILD: Inter Layer Dielectric)(125), 제1컨택부(135), 제2컨택부(130) 및 데이터 라인(DL)을 포함한다.
- [0052] 상기 액티브층(ACT), 제1전극(D), 제2전극(S), 게이트 절연층(gate insulator)(120), 게이트(G), 층간 절연층(ILD: Inter Layer Dielectric)(125), 제1컨택부(135) 및 제2컨택부(130)는 상기 박막트랜지스터(TFT)를 구성한다.
- [0053] 상기 액티브층(ACT)의 재료로는, 저온 폴리 실리콘(LTPS: Low Temperature Poly Silicon)이 이용될 수 있다.
- [0054] 상기 저온 폴리 실리콘(LTPS)으로 구성된 액티브층을 이용하는 박막트랜지스터는, 아모퍼스 실리콘(a-si)을 박막트랜지스터보다 전하 이동도가 높기 때문에, 빠른 응답 속도를 필요로 하는 고해상도 표시장치에 적합하다.
- [0055] 예를 들어, 상기 저온 폴리 실리콘(LTPS)에 의해 구성된 상기 액티브층(ACT)에서의 전자 이동도는 $10\text{cm}^2/\text{Vsec}$ 이상이 될 수 있다.
- [0056] 상기 제1전극(D)은 소스 전극일 수도 있고, 드레인 전극일 수도 있으며, 상기 제2전극(D)은 드레인 전극일 수도 있고, 소스 전극일 수도 있다. 이하에서는, 상기 제1전극(D)을 드레인 전극이라 하며, 상기 제2전극(S)을 소스 전극이라 한다.
- [0057] 따라서, 상기 드레인 전극(D)과 연결되어 있는 상기 제1컨택부(135)는 드레인 콘택부라 하며, 상기 소스 전극(S)과 연결되어 있는 상기 제2컨택부(130)는 소스 콘택부라 한다.
- [0058] 상기 박막트랜지스터(TFT)의 상기 소스 전극(S)으로 데이터 전압을 공급하는 상기 데이터 라인(DL)은, 상기 드레인 전극(D)과 동일한 층에 배치된다.
- [0059] 둘째, 상기 보호부(140)는, 상기 박막트랜지스터(TFT), 상기 드레인 전극(또는 제1전극)(D), 상기 박막트랜지스터의 소스 전극(또는 제2전극), 상기 소스 전극으로 데이터 전압을 공급하는 상기 데이터 라인(DL)을 커버하여

보호하는 제1보호층(141), 및 상기 제1보호층(141) 상에 배치되는 제2보호층(142)을 포함한다.

- [0060] 셋째, 상기 픽셀 전극(170)은, 상기 보호부(140)의 상단에 배치되며, 상기 제2보호층(142)과 상기 제1보호층(141)을 관통하여 상기 드레인 전극(D)과 연결되어 있다.
- [0061] 넷째, 상기 터치 전극 라인(160)은, 도 5에 도시된 바와 같이, 상기 보호부(140)의 상단에 배치되며, 상기 픽셀 전극(170)과 동시에 형성되는 브릿지 컨택부(161) 및 상기 브릿지 컨택부(161)에 배치되며, 상기 커버부(143)를 관통하여 상기 공통 전극(150)과 연결되는 전도성 라인(162)을 포함한다. 상기 브릿지 컨택부(161) 또는 상기 전도성 라인(162)이 상기 터치 구동부(190)와 연결된다.
- [0062] 그러나, 상기 터치 전극 라인(160)은, 도 6에 도시된 바와 같이, 상기 전도성 라인(162)만으로 구성될 수 있다. 이 경우, 상기 터치 전극 라인(160), 즉, 상기 전도성 라인(162)은, 상기 픽셀 전극(170)이 형성되어 있는 층과 동일한 층에 배치되고, 상기 픽셀 전극(170)과 절연되고, 상기 픽셀 전극(170)보다 전도성이 큰 재질로 형성되고, 상기 커버부(143)를 관통하여 상기 공통 전극(150)과 연결되며, 상기 터치 구동부(190)와 연결된다.
- [0063] 부연하여 설명하면, 도 6에 도시된 바와 같이, 상기 보호부(140)의 상단에 상기 전도성 라인(162)이 직접 형성되어 상기 터치 전극 라인(160)이 형성될 수 있다. 그러나, 상기 전도성 라인(162)의 접촉력을 증대시키기 위해, 도 5에 도시된 바와 같이, 상기 픽셀 전극(170)과 동일한 물질로 형성된 브릿지 컨택부(161)에 상기 전도성 라인(162)이 형성될 수도 있다. 상기 전도성 라인(162)이 상기 보호부(140)의 상단에 직접 형성되는 경우의 접촉력보다, 상기 전도성 라인(162)이 상기 브릿지 컨택부(161)의 상단에 형성되는 경우의 접촉력이 더 우수하다.
- [0064] 상기 터치 전극 라인(160)은, 상기 보호부(140)를 사이에 두고, 상기 데이터 라인(DL)에 중첩된다.
- [0065] 다섯째, 커버부(143)는, 상기 픽셀 전극(170)과 상기 터치 전극 라인(160)을 커버한다. 이하에서, 상기 커버부(143)는 제3보호층이라 한다.
- [0066] 여섯째, 상기 공통 전극(150)은 상기 커버부(143) 상단에 배치되고, 상기 커버부(143)를 관통하여 상기 터치 전극 라인(160)과 연결되며, 상기 터치 전극 라인(160)과 연결된 터치 구동부(190)로부터 공통 전압 또는 터치 구동 신호를 공급받는다.
- [0067] 상기 구성요소들을 구체적으로 설명하면 다음과 같다.
- [0068] 상기 베이스 기판(105) 상부 중에서 TFT의 액티브층(ACT)과 대응되는 부분에는 차광층(110)이 배치되어 있다. 차광층(110)은 불투명 메탈로 형성되어 있어 액티브층(ACT)에 광이 조사되는 것을 방지한다. 차광층(110)은 몰리브덴(Mo) 또는 알루미늄(Al)으로 형성되며, 500~1,000Å의 두께를 가질 수 있다.
- [0069] 차광층(110) 위에는 버퍼층(115)이 형성되어 있다. 버퍼층(115)은 SiO₂, 또는 SiN_x 물질로 형성되며, 2,000~3,000Å의 두께를 가질 수 있다.
- [0070] 버퍼층(115) 상부 중에서 차광층(110)과 중첩되는 영역에 TFT의 액티브층(ACT), 소스 전극(S), 드레인 전극(D)이 배치되어 있다.
- [0071] 액티브층(ACT), 소스 전극(S), 드레인 전극(D)을 덮도록 게이트 절연층(120)이 배치되어 있다. 게이트 절연층(120)은 SiO₂ 물질로 형성될 수 있으며, 1,000~1,500Å의 두께를 가질 수 있다.
- [0072] 게이트 절연층(120)은 TEOS(Tetra Ethyl Ortho Silicate) 또는 MTO(Middle Temperature Oxide)를 CVD(Chemical Vapor Deposition)로 증착하여 형성될 수 있다.
- [0073] 게이트 절연층(120)의 상부 중에서 액티브층(ACT)과 중첩되는 영역에 게이트 전극(G)이 배치되어 있다. 이때, 게이트 전극(G)은 알루미늄(Al) 또는 몰리브덴(Mo)으로 형성되며, 2,000~3,000Å의 두께를 가질 수 있다. 이와 같이, 게이트 절연층(120) 아래에 배치된 액티브층(ACT), 소스 전극(S) 및 드레인 전극(D)과, 게이트 절연층(120) 위에 배치된 게이트 전극(G)으로 TFT가 구성된다. 여기서, TFT는 코플레너 탑 게이트(coplanar top gate) 구조로 형성되어 있다.
- [0074] 게이트 절연층(120) 및 TFT를 덮도록 층간 절연층(125)이 배치되어 있다. 층간 절연층(125)은 SiO₂ 또는 SiN_x 물질로 형성될 수 있으며, 3,000~6,000Å의 두께를 가질 수 있다. 다른 예로서, 층간 절연층(125)은 SiO₂(3,000Å/SiN_x(3,000Å))가 적층된 구조로도 형성될 수도 있다.

- [0075] 게이트 절연층(120)과 층간 절연층(125)을 관통하여 TFT의 소스 전극(S)과 접속된 소스 콘택부(130)가 배치되어 있다. 그리고, 게이트 절연층(120)과 층간 절연층(125)을 관통하여 TFT의 드레인 전극(D)과 접속된 드레인 콘택부(135)가 배치되어 있다.
- [0076] 소스 콘택부(130) 및 드레인 콘택부(135)는 몰리브덴(Mo)/알루미늄(Al)몰리브덴(Mo)이 적층된 다층(multi layer) 구조로 형성될 수 있다. 소스 콘택부(130)는 데이터 라인(DL)과 접속되고, 드레인 콘택부(135)는 픽셀 전극(170)과 접속된다.
- [0077] 층간 절연층(125), 소스 콘택부(130) 및 드레인 콘택부(135)를 덮도록 제1보호층(PAS1)(141)이 배치되어 있다. 제1보호층(141)은 SiO_2 또는 SiN_x 물질로 형성되며, 1,000~2,000Å의 두께를 가진다.
- [0078] 제1보호층(141)을 덮도록 제2보호층(PAS2)(142)이 배치되어 있다. 제2보호층(142)은 포토 아크릴(photo acryl)로 형성되며, 2.0~3.0μm의 두께를 가진다.
- [0079] 제2보호층(142)의 상부에 픽셀 전극(170)이 배치되어 있다. 픽셀 전극(170)은 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)와 같은 투명 전도성 물질 형성되며, 500~1,500Å의 두께를 가진다.
- [0080] 제2보호층(142)의 상부에 터치 전극 라인(160)이 배치된다. 즉, 제2보호층(142) 상부 중에서 데이터 라인(DL) 및 공통 전극(150)과 대응되는 부분에 터치 전극 라인(160)이 배치되어 있다.
- [0081] 터치 전극 라인(160) 중, 브릿지 콘택부(161)는 픽셀 전극(170)과 동일한 물질로 형성되며, 픽셀 전극(170)과 동일한 공정을 통해 동시에 형성된다.
- [0082] 터치 전극 라인(160) 중 전도성 라인(162)은, 도 5에 도시된 바와 같이, 브릿지 콘택부(161) 상단에 형성될 수도 있으며, 도 6에 도시된 바와 같이, 제2보호층(142) 상단에 직접 형성될 수도 있다.
- [0083] 전도성 라인(162)은 공통 전극(150)과 전기적으로 접속된다. 전도성 라인(162)은 몰리브덴(Mo) 또는 알루미늄(Al)으로 형성될 수 있으며, 1,000~4,000Å의 두께를 가질 수 있다. 전도성 라인(162)은 몰리브덴(Mo)/알루미늄(Al)/몰리브덴(Mo)이 적층된 다층(multi layer) 구조로도 형성될 수 있다. 또한, 전도성 라인(162)은, 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)이 적층된 구조로도 형성될 수 있다.
- [0084] 전도성 라인(162)은 데이터 라인(DL)과 중첩되도록 배치된다. 전도성 라인(162)은 레드, 그린 및 블루 픽셀의 데이터 라인들 모두와 중첩될 수도 있으며, 또는, 일부의 데이터 라인들과 중첩될 수도 있다.
- [0085] 일례로서, 레드 픽셀의 데이터 라인 상에 컬럼 스페이서가 배치되는 경우, 전도성 라인(162)은 그린 픽셀의 데이터 라인 및 블루 픽셀의 데이터 라인과 중첩되도록 배치될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니며, 전도성 라인(162)은 레드, 그린 및 블루 픽셀의 데이터 라인 중에서 어느 것과도 중첩되게 배치될 수 있다.
- [0086] 전도성 라인(162)이 모든 픽셀에 형성되어 있는 공통 전극(150)과 전기적으로 연결되는 것은 아니다. 도 5 및 도 6은, 도 3에 도시된 바와 같이, 터치 전극 라인(160)과 공통 전극(150)이 전기적으로 연결되어 있는 영역(K)의 단면을 나타낸다. 따라서, 도 5 및 도 6에서, 전도성 라인(162)과 공통 전극(150)은 전기적으로 연결되어 있다. 도 3에서, 터치 전극 라인(160)과 공통 전극(150)이 연결되어 있지 않은 영역의 단면도에서는, 전도성 라인(162)과 공통 전극(150)이 전기적으로 연결되어 있지 않다.
- [0087] 픽셀 전극(170)과 터치 전극 라인(160)을 덮도록 제3보호층(PAS3)(143)이 배치되어 있다. 제3보호층(143)은 SiO_2 , 또는 SiN_x 물질로 형성되며, 1,000~3,000Å의 두께를 가질 수 있다.
- [0088] 드레인 콘택부(135)와 중첩된 부분의 제1보호층(141), 제2보호층(142) 및 제3보호층(143)이 제거되어 제1컨택홀(CH1)이 형성되어 있다.
- [0089] 제3보호층(143) 상부에 공통 전극(150)이 배치된다. 공통 전극(150)은 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)와 같은 투명 전도성 물질 형성되며, 500~1,500Å의 두께를 가진다. 공통 전극(150)은 핑거(finger) 형상으로 배치되어, 공통 전극(150)과 픽셀 전극(170) 사이에 프린지 필드가 형성되게 된다. 이 경우, 픽셀 전극(170)은 판(plate) 형상으로 구성될 수 있다.
- [0090] 픽셀 전극(170) 상부의 제3보호층(143)의 일부가 제거되어 제2컨택홀(CH2)이 형성되어 있다. 제2컨택홀(CH2)은 공통 전극 라인(160) 및 데이터 라인(DL)과 중첩된 영역에 형성된다. 제2컨택홀(CH2)을 통해 공통 전극 라인

(160)과 공통 전극(150)이 전기적으로 연결된다.

- [0091] 터치 전극 라인(160)은, 도 3에 도시된 바와 같이, 하나의 터치 전극(150)이 커버하고 있는 복수의 픽셀들 중 어느 하나의 픽셀에 형성되어 있는 공통 전극(150)과만 연결될 수도 있으나, 하나의 터치 전극(150)이 커버하고 있는 복수의 픽셀들 중 적어도 두 개 이상의 픽셀들에서 공통 전극(150)과 전기적으로 접속될 수 있다. 터치 전극 라인(160)은, 인셀 터치 액정 디스플레이 장치 내에서 데이터 라인(DL)의 상부에 배치된다.
- [0092] 터치 전극 라인(160)은, 인셀 터치 액정 디스플레이 장치의 상부에서 하부로 바(bar) 형태로 배치된다. 도 3 및 도 4를 참조하면, 공통 전극(150)과 접속된 터치 전극 라인(160) 각각은 터치 구동부(190)의 채널과 접속된다.
- [0093] 터치 전극 라인(160)에 의해 공통 전극(150)에 공통 전압 또는 터치 구동 신호가 공급된다. 영상표시기간에는 터치 전극 라인(160)을 통해 공통 전극(150)에 공통 전압이 공급된다. 터치감지기간에는 터치 전극 라인(160)을 통해 공통 전극(150)에 터치 구동 신호가 공급된다. 터치 구동부(190)는, 터치 구동 신호를 공급한 후, 공통 전극(150)에 형성된 정전용량을, 터치 전극 라인(160)을 통해 센싱하여 터치의 유무 및 위치를 검출한다.
- [0094] 본 발명에 따른 인셀 터치 액정 디스플레이 장치는, 공통 전극(150)이 픽셀 전극의 상단부에 배치되어 있기 때문에, 픽셀 전극이 공통 전극의 상단부에 배치되어 있는 인셀 터치 액정 디스플레이 장치와 비교할 때, 투과율이 향상될 수 있다.
- [0095] 즉, 공통 전극이 픽셀 전극의 상단에 배치되어 있는 인셀 터치 액정 디스플레이 장치에서는, 픽셀 전극이 공통 전극의 상단에 배치되어 있는 인셀 터치 액정 디스플레이와 비교할 때, 레드, 그린 및 블루 픽셀들의 경계 영역에서 광의 투과율이 높다.
- [0096] 또한, 투과율이 향상됨에 따라, 백라이트 유닛의 광원으로 이용되는 발광다이오드(LED)의 개수가 감소될 수 있으며, 광학 시트의 개수가 감소될 수 있다.
- [0097] 도 7 내지 도 17은 본 발명에 따른 인셀 터치 디스플레이 장치의 제조 방법을 나타낸 예시도들이며, 특히, 도 5에 도시된 인셀 터치 디스플레이 장치의 제조 방법을 나타낸다.
- [0098] 본 발명에 따른 인셀 터치 디스플레이 장치의 제조 방법은, 픽셀들 각각에, 박막트랜지스터(TFT)를 포함하는 픽셀 구동부(180)를 형성하는 단계(도 7 내지 도 11), 상기 픽셀 구동부(180)를 보호부(140)로 커버하는 단계(도 12 및 도 13), 상기 보호부(140)의 상단에, 상기 보호부(140)를 관통하여 상기 박막트랜지스터의 드레인 전극(또는 제1전극이라 함)(D)에 연결되는 픽셀 전극(170)을 형성하는 단계(도 14), 상기 보호부(140)의 상단에, 상기 픽셀 전극(170)과 절연되어 있는 터치 전극 라인(160)을 형성하는 단계(도 14 및 도 15), 상기 픽셀 전극(170)과 상기 터치 전극 라인(160)을 커버부(143)로 커버하는 단계(도 16) 및 상기 커버부(143) 상단에, 상기 커버부(143)를 관통하여 상기 터치 전극 라인(160)과 연결되며, 상기 터치 전극 라인(160)과 연결된 터치 구동부(190)로부터 공통 전압 또는 터치 구동 신호를 공급받는 공통 전극(150)을 형성하는 단계(도 17)를 포함한다.
- [0099] 상기 과정을 구체적으로 설명하면 다음과 같다.
- [0100] 우선, 도 7을 참조하면, 베이스 기판(105) 상에 몰리브덴(Mo)과 같이 광을 차단하는 금속 물질을 도포하여 금속층을 형성한다.
- [0101] 이후, 제1마스크를 이용한 포토리소그래피(photolithography) 및 습식 에칭(etching) 공정을 통해 상기 금속층을 패터닝하여 TFT 영역에 차광층(light shield)(110)을 형성한다. 차광층(110)은 500~1,000Å의 두께로 형성되며, 후속 공정에서 형성되는 TFT의 액티브층(ACT)과 얼라인 되도록 형성된다.
- [0102] 베이스 기판(105)은 유리 기판으로 형성될 수도 있으나, 플라스틱 기판으로 형성될 수도 있다.
- [0103] 다음, 도 8을 참조하면, 베이스 기판(105) 상부에 무기물, 일 예로서, SiO₂ 또는 SiNx 물질로 차광층(110)을 덮도록 버퍼층(115)이 형성된다. 버퍼층(115)은 2,000~3,000Å의 두께를 가질 수 있다.
- [0104] 다음, 버퍼층(115) 상부에 저온 다결정 실리콘(LTPS: Low Temperature Poly Silicon)을 증착하여 반도체층을 형성한다.
- [0105] 다음, 제2마스크를 이용한 포토리소그래피 및 건식 에칭 공정을 통해 상기 반도체 레이어를 패터닝하여 차광층(110)과 중첩되는 영역에 TFT의 액티브층(ACT)을 형성한다. 상기 액티브층(ACT)은 500~1,500Å의 두께로 형성된다.

- [0106] 다음, 도 9를 참조하면, 액티브층(ACT)을 덮도록 버퍼층(115)의 상부에 게이트 절연층(120)이 형성된다. 게이트 절연층(120)은 SiO_2 물질로 형성되며, 1,000~1,500Å의 두께를 가질 수 있다.
- [0107] 한편, 게이트 절연층(120)은 TEOS(Tetra Ethyl Ortho Silicate) 또는 MTO(Middle Temperature Oxide)를 CVD(Chemical Vapor Deposition)로 증착하여 형성될 수도 있다.
- [0108] 다음, 게이트 절연층(120)의 상부에 금속 물질을 증착시킨 후, 제3마스크를 이용한 포토리소그래피 및 에칭 공정을 통해 상기 금속 물질을 패터닝하여 TFT의 게이트 전극(G)을 형성한다.
- [0109] 게이트 전극(G)은 알루미늄(Al) 또는 몰리브덴(Mo)으로 2,000~3,000Å의 두께를 가지도록 형성될 수 있다. 게이트 전극(G)은 게이트 절연층(120)의 상부 중에서 액티브층(ACT)과 중첩되는 영역에 형성된다. 게이트 전극(G)은 게이트 라인과 함께, 동일 물질로 형성된다.
- [0110] 게이트 전극(G)을 마스크로 이용하여 액티브층(ACT)의 외곽에 P형 또는 N형의 고농도 불순물(또는 P형 고농도 불순물)을 도핑하여 TFT의 소스 전극(S)과 드레인 전극(D)을 형성한다.
- [0111] 여기서, 게이트 전극(G)을 형성할 때, 습식 에칭 공정 및 건식 에칭 공정을 수행하게 되는데, 습식 에칭 공정과 건식 에칭 공정 사이에 상기 액티브층(ACT)에 N형의 고농도 불순물(또는 P형 고농도 불순물)을 도핑할 수도 있다.
- [0112] 게이트 절연층(120) 아래에 배치된 액티브층(ACT), 소스 전극(S), 드레인 전극(D)과 게이트 절연층(120) 위에 배치된 게이트 전극(G)으로 TFT가 구성된다. 여기서, TFT는 코플레너 탑 게이트(coplanar top gate) 구조로 형성될 수 있다.
- [0113] 다음, 도 10을 참조하면, TFT와 게이트 절연층(120)을 덮도록 절연물질을 증착하여 층간 절연층(125, ILD: Inter Layer Dielectric)을 형성한다. 이때, 층간 절연층(125)은 SiO_2 또는 SiNx 물질로 형성되며, 3,000~6,000Å의 두께를 가질 수 있다. 다른 예로서, 층간 절연층(125)은 $\text{SiO}_2(3,000)/\text{SiNx}(3,000\text{Å})$ 의 구조로 형성될 수도 있다.
- [0114] 다음, 제4마스크를 이용한 에칭 공정을 수행하여 TFT의 소스 전극(S)과 중첩된 부분의 게이트 절연층(120) 및 층간 절연층(125)이 제거된다. 이를 통해, TFT의 소스 전극(S)을 노출시키는 소스 컨택홀(SCH)이 형성된다. 이와 함께, TFT의 드레인 전극(D)과 중첩된 부분의 게이트 절연층(120) 및 층간 절연층(125)이 제거된다. 이를 통해, TFT의 드레인 전극(D)을 노출시키는 드레인 컨택홀(DCH)이 형성된다.
- [0115] 다음, 도 11을 참조하면, 층간 절연층(125) 상에 금속 물질을 도포하여 금속층이 형성된다.
- [0116] 다음, 제5마스크를 이용한 포토리소그래피 및 에칭 공정을 통해 상기 금속층을 패터닝하여 복수의 픽셀에 데이터 전압을 공급하는 복수의 데이터 라인(DL)을 형성한다. 이와 함께, 상기 소스 컨택홀(SCH) 및 드레인 컨택홀(DCH)에 금속 물질을 매립하여 소스 컨택부(130) 및 드레인 컨택부(135)를 형성한다. 즉, 데이터 라인과 소스 컨택부(130) 및 드레인 컨택부(135)는 동일 마스크 공정으로 형성된다.
- [0117] 데이터 라인(DL), 소스 컨택부(130) 및 드레인 컨택부(135)는 알루미늄(Al) 또는 몰리브덴(Mo)으로 형성되며, 2,000~3,000Å의 두께를 가진다.
- [0118] 다음, 도 12를 참조하면, 층간 절연층(125) 상에 제1보호층(141)이 형성된다. 제1보호층(141)은 층간 절연층(125), 소스 컨택부(130) 및 드레인 컨택부(135)를 덮도록 배치된다. 제1보호층(141)은 SiO_2 또는 SiNx 물질로 형성되며, 1,000~2,000Å의 두께를 가진다.
- [0119] 다음, 제6마스크를 이용한 공정을 수행하여, 제2보호층(142) 중 드레인 컨택부(135)와 대응되는 영역을 식각한다. 제6마스크에 의해 제1컨택홀(CH1)이 형성된다. 제6마스크에 의해 제1컨택홀(CH1)에서 제1보호층(141)이 외부로 노출된다.
- [0120] 다음, 도 13을 참조하면, 제7마스크를 이용하여, 제1컨택홀(CH1)을 통해 노출된 제1보호층(141)의 일부를 식각하여, 드레인 컨택부(135)를 노출시킨다.
- [0121] 다음, 도 14를 참조하면, 제2보호층(142) 상에 투명 전도성 물질을 도포한다. 이후, 제8마스크를 이용한 포토리소그래피 및 에칭 공정을 수행하여 제2보호층(142)의 상부에 픽셀 전극(170)과, 브릿지 컨택부(161)를 형성한다.

- [0122] 픽셀 전극(170)과 브릿지 콘택부(161)는 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)와 같은 투명 전도성 물질로 형성되며, 500~1,500Å의 두께를 가진다.
- [0123] 다음, 도 15를 참조하면, 픽셀 전극(170)과 브릿지 콘택부(161)를 덮도록 금속물질이 형성된다.
- [0124] 다음, 제9마스크를 이용한 포토리소그래피 및 에칭 공정을 수행하여, 전도성 라인(162)이 형성된다.
- [0125] 전도성 라인(162)은 몰리브덴(Mo) 또는 알루미늄(Al)으로 형성될 수 있으며, 1,000~4,000Å의 두께를 가질 수 있다. 또한, 전도성 라인(162)은 몰리브덴(Mo)/알루미늄(Al)/ 몰리브덴(Mo)이 적층된 다층(multi layer) 구조로도 형성될 수 있다. 또한, 전도성 라인(162)은, 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)이 적층된 구조로도 형성될 수 있다.
- [0126] 전도성 라인(162)은 데이터 라인(DL)과 중첩되도록 배치된다. 전도성 라인(162)은 레드, 그린 및 블루 픽셀의 데이터 라인들 모두와 중첩될 수도 있으며, 또는, 일부의 데이터 라인들과 중첩될 수도 있다. 즉, 전도성 라인(162)은 레드, 그린 및 블루 픽셀의 데이터 라인들 중에서 적어도 어느 하나와 중첩되게 배치될 수 있다.
- [0127] 다음, 도 16을 참조하면, 픽셀전극(170), 브릿지 콘택부(161) 및 전도성 라인(162)을 덮도록 제3보호층(143)이 형성된다. 제3보호층(143)은 SiO₂, 또는 SiNx 물질로 형성되며, 1,000~3,000Å의 두께를 가질 수 있다.
- [0128] 다음, 제10마스크를 이용한 포토리소그래피 및 에칭 공정을 수행하여, 전도성 라인(162)을 노출시키는 제2컨택홀(CH2)이 제3보호층(143)에 형성된다.
- [0129] 다음, 도 17을 참조하면, 제3보호층(143) 상에 투명 전도성 물질이 도포된다.
- [0130] 마지막으로, 제11마스크를 이용한 포토리소그래피 및 에칭 공정을 수행하여, 제3보호층(143) 상부와 제2컨택홀(CH2) 내부에 공통 전극(150)이 형성된다.
- [0131] 공통 전극(150)은 제2컨택홀(CH2) 내부에서 전도성 라인(162)과 접촉된다.
- [0132] 공통 전극(150)은 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)와 같은 투명 전도성 물질로 형성되며, 500~1,500Å의 두께를 가진다.
- [0133] 공통 전극(150)은 핑거(finger) 형상으로 형성되며, 판 형태의 픽셀 전극(170)과 필거 형태의 공통 전극(150) 사이에서 프린지 필드가 형성된다.
- [0134] 본 발명의 특징을 간단히 정리하면 다음과 같다.
- [0135] 본 발명은 공통 전극이 픽셀 전극의 상단부에 배치되는 공통 전극 탑 구조를 가지고, 터치 기능을 구현하기 위한 터치 전극 라인(160)을 포함하며, 셀프 캡 방식을 이용하고 있다.
- [0136] 본 발명에 의하면, 개별적으로 터치 스크린을 제작할 필요가 없이, 터치 기능이 구현될 수 있기 때문에, 터치 액정 디스플레이 장치의 공정 시간 및 재료비가 절감될 수 있다.
- [0137] 또한, 본 발명에 의하면, 터치 스크린과 액정 패널이 합착될 때 발생하는 불량률이 방지될 수 있다.
- [0138] 또한, 본 발명은 셀프 캡 방식을 이용하고 있으며, 본 발명에서는 터치 전극(150)을 터치 구동부(190)와 연결시키는 터치 전극 라인(160)이 표시영역에 형성된다.
- [0139] 따라서, 베젤에 추가적인 라인이 설치되지 않기 때문에, 베젤의 폭이 감소될 수 있다.
- [0140] 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.


부호의 설명

- [0141] 100: 인셀 터치 액정 디스플레이 장치 105: 베이스 기판
110: 차광층 115: 버퍼층

120: 게이트 절연층 125: 층간 절연층
130: 소스 컨택부 135: 드레인 컨택부
140: 보호부 141: 제1보호층
142: 제2보호층 143: 커버부 또는 제3보호층
150: 공통 전극 160: 터치 전극 라인
161: 브릿지 컨택부 162: 전도성 라인
170: 픽셀 전극 190: 터치 구동부
TFT: thin film transistor G: 게이트 전극
ACT: 액티브층 S: 소스 전극 또는 제2전극
D: 드레인 전극 또는 제1전극


도면

도면1




도면2


10




도면3




도면4



도면5




도면6




도면7




도면8




도면9




도면10




도면11




도면12




도면13




도면14




도면15



도면16



도면17



专利名称(译)	标题：在线触摸液晶显示装置及其制造方法		
公开(公告)号	KR1020160141305A	公开(公告)日	2016-12-08
申请号	KR1020150076582	申请日	2015-05-29
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	YOONHWAN WOO 우원환		
发明人	우원환		
IPC分类号	G02F1/1333 G06F3/041		
CPC分类号	G02F1/13338 G06F3/0412 G06F3/0416 G06F2203/04103 G02F2001/134372 G06F3/044		
外部链接	Espacenet		

摘要(译)

本发明涉及一种内嵌式触摸液晶显示装置，其中公共电极设置在TFT阵列基板中的像素电极的上端部分中，公共电极用作触摸电极及其制造方法。

