



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2013년05월23일
(11) 등록번호 10-1266801
(24) 등록일자 2013년05월16일

(51) 국제특허분류(Int. Cl.)
G02F 1/133 (2006.01) *G02F 1/136* (2006.01)
(21) 출원번호 10-2008-0134709
(22) 출원일자 2008년12월26일
심사청구일자 2011년11월03일
(65) 공개번호 10-2010-0076601
(43) 공개일자 2010년07월06일
(56) 선행기술조사문헌
US6362507 B1
US7583350 B2
US6774958 B2
US6466294 B1

(73) 특허권자
엘지디스플레이 주식회사
서울특별시 영등포구 여의대로 128(여의도동)

(72) 발명자
정대성
서울특별시 강북구 인수봉로51길 6, 대광쉐르빌
502호 (수유동)

김영식
경상북도 칠곡군 석적읍 북중리3길 70, 부영아파트
108동 507호

(74) 대리인
특허법인네이트

전체 청구항 수 : 총 9 항


심사관 : 김홍섭

(54) 발명의 명칭 게이트 인 패널 구조 액정표시장치용 어레이 기판

(57) 요약

본 발명은, 화상을 표시하는 액티브영역과, 그 일측에 게이트 구동회로를 구비한 게이트 회로부를 갖는 비표시영역이 정의된 기판 상의 상기 액티브영역에 서로 교차하여 화소영역을 정의하며 형성된 게이트 배선 및 데이터 배선과; 상기 화소영역에 상기 게이트 및 데이터 배선과 연결되며 형성된 스위칭 박막트랜지스터와; 상기 화소영역에 상기 스위칭 박막트랜지스터의 드레인 전극과 연결되며 투명 도전성 물질로 형성된 화소전극과; 상기 게이트 회로부에 게이트 연결패턴과 상기 게이트 연결패턴에서 바(bar) 형태로서 제 1 이격간격을 가지며 분기한 다수의 게이트 바(bar)로 구성된 구동 게이트 전극과, 상기 구동 게이트 전극을 덮는 게이트 절연막과, 상기 게이트 절연막 위로 상기 각 게이트 바(bar) 상부에 각각 형성된 구동 반도체층과, 상기 각 구동 반도체층 상부에서 서로 이격하며 형성된 구동 소스 전극 및 구동 드레인 전극으로 구성된 다수의 구동소자를 포함하며, 상기 다수의 각 구동소자는 빛을 투과시키는 영역 비율이라 정의되는 개구율이 50% 내지 60%를 이루는 것이 특징인 GIP구조 액정 표시장치용 어레이 기판을 제공한다.

대표도 - 도5



특허청구의 범위

청구항 1

화상을 표시하는 액티브영역과, 그 일측에 게이트 구동회로를 구비한 게이트 회로부를 갖는 비표시영역이 정의된 기판 상의 상기 액티브영역에 서로 교차하여 화소영역을 정의하며 형성된 게이트 배선 및 데이터 배선과;

상기 화소영역에 상기 게이트 및 데이터 배선과 연결되며 형성된 스위칭 박막트랜지스터와;

상기 화소영역에 상기 스위칭 박막트랜지스터의 드레인 전극과 연결되며 투명 도전성 물질로 형성된 화소전극과;

상기 게이트 회로부에 게이트 연결패턴과 상기 게이트 연결패턴에서 바(bar) 형태로서 제 1 이격간격을 가지며 분기한 다수의 게이트 바(bar)로 구성된 구동 게이트 전극과, 상기 구동 게이트 전극을 덮는 게이트 절연막과, 상기 게이트 절연막 위로 상기 각 게이트 바(bar) 상부에 각각 형성된 구동 반도체층과, 상기 각 구동 반도체층 상부에서 서로 이격하며 형성된 구동 소스 전극 및 구동 드레인 전극으로 구성된 다수의 구동소자

를 포함하며, 상기 다수의 각 구동소자는 빛을 투과시키는 영역 비율이라 정의되는 개구율이 50% 내지 60%를 이루는 것이 특징인 GIP구조 액정표시장치용 어레이 기판.

청구항 2

제 1 항에 있어서,

상기 제 1 이격간격은 상기 게이트 바(bar)의 폭의 100% 내지 110%의 크기를 갖는 것이 특징인 GIP구조 액정표시장치용 어레이 기판.

청구항 3

제 1 항에 있어서,

상기 게이트 회로부에서 상기 다수의 구동소자 간 이격간격은 상기 제 1 이격간격과 같거나 이 보다 큰 값을 갖는 것이 특징인 GIP구조 액정표시장치용 어레이 기판.

청구항 4

제 1 항에 있어서,

상기 하나의 구동소자를 이루는 구동 게이트 전극의 각 게이트 바 상부에 형성된 구동 소스 전극 및 구동 드레인 전극은 그 끝단이 각각 모두 연결되며, 각 게이트 바에 대응하는 상기 구동 소스 및 드레인 전극 중 어느 하나의 전극은 "U"자 형태를 이루며, 나머지 전극은 상기 'U'자 형태의 요입부에 삽입되는 형태를 갖는 것이 특징인 GIP구조 액정표시장치용 어레이 기판.

청구항 5

제 1 항에 있어서,

상기 비표시영역에는 상기 게이트 회로부 외측으로 신호입력부와, 상기 액티브영역 상층으로 패드부가 정의되며,

상기 신호입력부에서 상기 패드부까지 연장하며 형성된 다수의 클럭배선과;

상기 신호입력부에 상기 게이트 회로부의 구동소자와 연결되며 상기 다수의 클럭배선과 그 일끝이 중첩하며 형성된 다수의 연결배선과;

상기 서로 중첩된 상기 다수의 클럭배선과 상기 다수의 연결배선과 동시에 접촉하며 형성된 도전성패턴을 포함하는 GIP구조 액정표시장치용 어레이 기판.

청구항 6

제 5 항에 있어서,

상기 게이트 배선 및 데이터 배선과, 상기 다수의 클럭배선 및 다수의 연결배선은 각각 상기 게이트 절연막을 사이에 두고 그 하부 및 상부에 각각 형성된 것이 특징인 GIP구조 액정표시장치용 어레이 기판.

청구항 7

제 6 항에 있어서,

상기 스위칭 박막트랜지스터와, 상기 다수의 연결배선 및 상기 다수의 구동소자를 덮으며, 상기 스위칭 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀과 상기 다수의 연결배선의 일끝단을 노출시키는 제 1 콘택홀과 상기 구동소자의 구동 소스 전극 또는 구동 드레인 전극을 노출시키는 구동 전극 콘택홀을 갖는 보호층을 포함하는 GIP구조 액정표시장치용 어레이 기판.

청구항 8

제 7 항에 있어서,

상기 게이트 회로부에는 상기 보호층 상부에 상기 구동 전극 콘택홀을 통해 상기 구동소자를 전기적으로 연결시키며 상기 화소전극을 이루는 동일한 물질로 이루어진 구동 연결패턴이 형성된 것이 특징인 GIP구조 액정표시장치용 어레이 기판.

청구항 9

제 1 항에 있어서,

상기 게이트 회로부에 상기 구동소자와 동일한 형태를 갖는 다수의 제 2 구동소자의 전기적 연결을 통해 구현된 정전기 방지회로가 형성된 GIP구조 액정표시장치용 어레이 기판.

명세서

발명의 상세한 설명

기술 분야

[0001] 본 발명은 액정표시장치에 관한 것으로서, 더욱 상세하게는 UV경화성의 실란트를 이용하여 액정적하 진공 합착 장치를 통해 컬러필터 기판과의 합착이 가능한 GIP(gate in panel) 구조 액정표시장치용 어레이 기판에 관한 것이다.

배경 기술

[0002] 최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시 장치(flat panel display)의 필요성이 대두되었는데, 이 중 액정 표시 장치(liquid crystal display)가 해상도, 컬러표시, 화질 등에서 우수하여 노트북이나 데스크탑 모니터에 활발하게 적용되고 있다.

[0003] 일반적으로 액정표시장치는 전극이 각각 형성되어 있는 두 기판을 상기 두 전극이 서로 대하도록 배치하고, 상기 두 전극 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.

- [0004] 이러한 액정표시장치는 두 기판 사이에 액정이 주입되어 있는 액정패널과 액정패널 하부에 배치되고 광원으로 이용되는 백라이트, 그리고 액정패널 외곽에 위치하며 액정패널을 구동시키기 위한 구동부로 이루어진다.
- [0005] 통상적으로 상기 구동부는 구동회로기판(printed circuit board : PCB)에 구현되며, 이러한 구동회로기판은 상기 액정패널의 게이트 배선과 연결되는 게이트 구동회로기판과 데이터 배선과 연결되는 데이터 구동회로기판으로 나뉘며, 이들 각각의 구동회로기판은, 액정패널의 일측면에 형성되며 상기 게이트 배선과 연결된 게이트 패드부와, 통상적으로 상기 게이트 패드가 형성된 일측면과 직교하는 상측면에 형성되며 데이터 배선과 연결된 데이터 패드부 각각에 테이프 캐리어 패키지 (tape carrier package : TCP) 형태로써 실장되고 있다.
- [0006] 하지만, 종래와 같이 구동회로기판을 게이트 및 데이터용으로 각각 게이트 패드부와 데이터 패드부에 실장하게 되면, 그 부피가 커지고, 그 무게 또한 증가하게 되므로 이를 개선하여 하나의 구동회로기판만을 액정패널의 일측면에만 실장하고 게이트 구동회로는 액정패널 내부에 형성하는 것을 특징으로 GIP구조 액정표시장치가 제안되고 있다.
- [0007] 도 1은 종래의 GIP구조 액정표시장치의 일부에 대한 단면도이다.
- [0008] 도시한 바와 같이, GIP구조 액정표시장치(1)는, 하부의 어레이 기판(10)과 상부의 컬러필터 기판(50)과 상기 두 기판(10, 50) 사이에 액정층(70)을 포함하여 구성되고 있다. 이때, 상기 어레이 기판(10)은 크게 화상을 표시하는 액티브영역(AA)과, 패드부(미도시)와, 상기 액티브영역(AA)의 일측에 게이트 회로부(GCA)와, 상기 게이트 회로부(GCA) 일측에 신호입력부(미도시)로 구성되고 있다.
- [0009] 상기 액티브 영역(AA)에는 서로 교차하여 화소영역(P)을 정의하는 게이트 배선(미도시) 및 데이터 배선(28)과 이들 두 배선(미도시, 28)과 각각 연결된 스위칭 소자인 박막트랜지스터(Tr)와, 상기 박막트랜지스터(Tr)와 드레인 콘택홀(41)을 통해 연결된 화소전극(43)이 구비되고 있다. 이때, 상기 박막트랜지스터(Tr)는 게이트 전극(15)과 게이트 절연막(21)과 반도체층(23)과 소스 및 드레인 전극(30, 32)으로 구성되고 있으며, 상기 박막트랜지스터(Tr)를 덮으며 보호층(38)이 형성되고 있다.
- [0010] 한편, 도면에 있어서는 하나의 화소영역(P)에만 박막트랜지스터(Tr)가 형성된 것으로 도시하고 있으나, 이는 절단면에 따른 차이에 의한 것이며 실제로는 각 화소영역(P)별로 박막트랜지스터(Tr)가 각각 구비되고 있다.
- [0011] 또한, 도면에 나타나지 않았지만, 상기 액티브영역(AA) 외측에 구성되는 패드부(미도시)에는 상기 액티브영역(AA)에 형성된 데이터 배선(28)과 연결되며 외부의 구동회로기판(미도시)과 연결하기 위한 데이터 패드(미도시) 및 상기 신호입력부(미도시)에 형성된 다수의 클럭배선(미도시)과 연결되어 그 끝단부에 신호 인가를 위한 패드(미도시)가 형성되어 있다.
- [0012] 또한, 도면에 나타나지 않았지만, 상기 신호입력부에는 상기 패드부로 연장하는 다수의 클럭배선과, 상기 다수의 클럭배선과 게이트 절연막(21)을 개재하여 서로 교차하며 형성되고, 상기 게이트 회로부(GCA)의 각 회로블록 내의 구동소자(DT)와 연결되는 다수의 연결배선(미도시)이 형성되어 있다.
- [0013] 한편, 게이트 회로부(GCA)에는 구동 박막트랜지스터(DTr)의 조합으로 이루어진 다수의 회로블록(미도시)이 구성되고 있으며, 상기 각 회로블록(미도시)은 상기 액티브영역(AA)에 형성된 게이트 배선(미도시) 및 신호입력부(미도시)에 형성된 다수의 연결배선(미도시)과 연결되고 있다.
- [0014] 한편, 이러한 GIP 구조 액정표시장치(1)는, 화소전극(43)과 스위칭 박막트랜지스터(STr)가 각 화소영역(P)별로 형성되는 어레이 기판(10)을 제조하는 공정과 상기 어레이 기판(10)과 대향되어 공통전극(60) 및 적, 녹, 청색의 컬러필터 패턴(58a, 58b, 58c)각 화소영역(P)에 대응하여 형성되는 되어 있는 컬러필터 기판(50)을 제조하는 공정과 상기 두 공정을 통해 제작된 어레이 기판(10)과 컬러필터 기판(50) 사이에 액정을 주입한 후, 합착하는 일련의 공정을 진행하여 완성된다.
- [0015] 즉, 액정표시장치 더욱 정확히는 액정패널 제조공정은 셀 공정이라고 칭하며, 상기 셀 공정은 박막트랜지스터가 배열된 어레이 기판과 컬러필터가 형성된 컬러필터 기판에 액정을 한 방향으로 배향시키기 위한 배향공정과 두 기판을 합착시켜 일정한 갭(Gap)을 유지시키기 위한 셀 갭(cell gap) 형성공정, 셀 절단(cutting) 공정, 액정주입 공정으로 크게 나눌 수 있다.
- [0016] 이러한 셀 공정에서는 셀 패턴을 형성하고 합착한 후, 진공 및 모세관 현상을 통해 액정주입을 진행하게 되는데, 이러한 액정주입 방식은 10시간 이상의 공정시간이 요구되고 있다. 따라서 이를 개선시키고자 빠른 시간내에 액정층 형성과 합착을 동시에 진행시킬 수 있는 액정적하 진공 합착 장치가 개발되어 새로운 방법으로

진행하게 되었다.

- [0017] 즉, 이러한 액정적하 진공 합착 장치를 이용하여 UV경화성 실란트로 이루어진 셀패턴이 형성된 어레이 기판과 컬러필터 기판을 서로 대향시킨 후, 상기 두 기판을 합착 전에 액정을 진공의 분위기에서 어레이 기판 또는 컬러필터 기판 중 하나의 기판에 적정량 디스펜싱하고, 합착 정렬하여 진공합착과 동시에 상기 셀 패턴에 UV를 조사하여 경화시켜 원판 액정패널을 완성하고, 이렇게 완성된 원판 액정패널을 절단함으로써 단위 액정패널을 빠른 시간 내에 완성할 수 있게 되었다.
- [0018] 전술한 바와 같이 액정적하 진공합착 장치를 이용하여 제조된 액정패널에는 액정주입을 위한 주입구가 필요 없으므로 주입구 없이 셀 패턴이 끊임없이 형성된 것이 특징이다.
- [0019] 하지만, 전술한 GIP 구조 액정표시장치의 경우, 도 1을 참조하면, 셀패턴(80)이 형성되는 부분 중 일부는 주로 게이트 회로부(GCA)가 되고 있다. 이때 상기 게이트 회로부(GCA)에는 다수의 회로블록(미도시)이 위치하고 있으며, 이러한 회로블록(미도시) 내부 및 회로블록 사이의 이격영역에는 정전기 방지회로 구현을 위한 다수의 구동소자(DTr)가 구비되고 있다. 이들 다수의 각 구동소자(DTr)는 도 1과, 종래의 GIP 구조 액정표시장치용 어레이 기판에 있어 게이트 회로부의 회로블록 내의 하나의 구동소자에 대한 평면도인 도2를 참조하면, 도시한 바와 같이 매우 큰 면적을 갖는 구동 게이트 전극(16)이 판 형태를 가지며 형성되고 있으며, 상기 구동 게이트 전극(16) 위에 판 형태의 구동 반도체층(24)과 이 구동 반도체층(24) 위로 이격하는 형태로 다수의 구동 소스 및 드레인 전극(34, 36)이 형성됨으로써 하나의 긴 채널폭을 갖는 구동 소자(DTr)를 이루고 있다.
- [0020] 따라서, 다수의 상기 각 구동블록(미도시) 내부와 이들의 구동블록(미도시)간의 이격영역에는 그 대부분의 영역이 전술한 구조를 갖는 구동소자(DTr)로 이루어지므로 상기 어레이 기판(101)의 하부로부터 UV를 조사 시 상기 게이트 회로부(GCA)에 대응하는 영역에서는 거의 투과되지 않는다.
- [0021] 따라서 전술한 구조를 갖는 구동소자를 포함하는 게이트 회로부(GCA)를 구비한 어레이 기판(10)에 대응해서는 UV에 반응하여 경화되는 특성을 갖는 실란트를 이용한 컬러필터 기판과의 합착공정은 진행될 수 없는 실정이다. 따라서, 이러한 구조를 갖는 종래의 GIP 구조 어레이 기판(10)의 경우 열경화성 실란트를 이용하여 경화함으로써 컬러필터 기판(50)과의 합착을 실시한 후 액정층(70)을 주입하는 공정을 진행하여 액정표시장치(1)를 완성하고 있는 실정이다.
- [0022] UV광을 어레이 기판(10)의 상부에서 조사하면 100% 조사가 이루어지겠지만, 상기 어레이 기판(10)과 대응하여 컬러필터 기판(50)이 위치하고 있으며, 상기 컬러필터 기판(50)에는 빛샘방지를 위해 상기 어레이 기판(10)의 비표시영역(NA)에 대응하는 부분에는 빛의 투과를 완전히 차단하는 테두리 블랙매트릭스(53b)가 구성되므로 있으므로, 어레이 기판(10)의 상부에서 UV광을 조사하여 실란트를 경화시키는 것을 불가능하다.
- [0023] UV에 반응하는 실란트는 최소 그 개구영역이 50%정도는 되어야 경화가 이루어지는데, 상기 게이트 회로부(GCA)에 있어서는 각 구동소자(DTr)에 대응하여 판 형태의 구동 게이트 전극(16)이 형성되고 있으므로, UV광이 거의 통과하지 못하므로 UV 경화성의 실란트의 경화가 원활하게 이루어지지 않기 때문이다.
- [0024] 따라서, 전술한 구성을 갖는 종래의 GIP 구조 어레이 기판을 이용한 액정표시장치는 그 구조적 문제로 인해 그 제조 공정에 액정적하 진공합착 장치를 이용하지 못하는 실정이다.
- [0025] 한편, 상기 UV에 반응하여 경화되는 셀패턴의 경화가 완전히 이루어지지 않을 경우, 미경화된 셀패턴이 액정층과 접촉하게 되어 액정을 오염시키는 등의 2차 불량률 초래하게 된다.

발명의 내용

해결 하고자하는 과제

- [0026] 본 발명은 상기한 종래의 문제점을 해결하기 위해 안출된 것으로서, 비표시영역의 게이트 회로부에 있어서 각 구동소자를 이루는 구성요소인 구동 게이트 전극의 형태를 변경함으로써 액정적하 진공합착 장치를 이용한 액정층 형성 및 합착이 가능하도록 한 구조를 갖는 GIP구조 액정표시장치용 어레이 기판을 제공하는 것을 그 목적으로 한다.

과제 해결수단

- [0027] 상기한 목적을 달성하기 위해 본 발명에 따른 GIP 구조 액정표시장치용 어레이 기판은, 화상을 표시하는 액티브영역과, 그 일측에 게이트 구동회로를 구비한 게이트 회로부를 갖는 비표시영역이 정의된 기판 상의 상기 액티브영역에 서로 교차하여 화소영역을 정의하며 형성된 게이트 배선 및 데이터 배선과; 상기 화소영역에 상기 게이트 및 데이터 배선과 연결되며 형성된 스위칭 박막트랜지스터와; 상기 화소영역에 상기 스위칭 박막트랜지스터의 드레인 전극과 연결되며 투명 도전성 물질로 형성된 화소전극과; 상기 게이트 회로부에 게이트 연결패턴과 상기 게이트 연결패턴에서 바(bar) 형태로써 제 1 이격간격을 가지며 분기한 다수의 게이트 바(bar)로 구성된 구동 게이트 전극과, 상기 구동 게이트 전극을 덮는 게이트 절연막과, 상기 게이트 절연막 위로 상기 각 게이트 바(bar) 상부에 각각 형성된 구동 반도체층과, 상기 각 구동 반도체층 상부에서 서로 이격하며 형성된 구동 소스 전극 및 구동 드레인 전극으로 구성된 다수의 구동소자를 포함하며, 상기 다수의 각 구동소자는 빛을 투과시키는 영역 비율이라 정의되는 개구율이 50% 내지 60%를 이루는 것이 특징이다.
- [0028] 상기 제 1 이격간격은 상기 게이트 바(bar)의 폭의 100% 내지 110%의 크기를 갖는 것이 특징이며, 상기 게이트 회로부에서 상기 다수의 구동소자 간 이격간격은 상기 제 1 이격간격과 같거나 이 보다 큰 값을 갖는 것이 특징이다.
- [0029] 상기 하나의 구동소자를 이루는 구동 게이트 전극의 각 게이트 바 상부에 형성된 구동 소스 전극 및 구동 드레인 전극은 그 끝단이 각각 모두 연결되며, 각 게이트 바에 대응하는 상기 구동 소스 및 드레인 전극 중 어느 하나의 전극은 "U"자 형태를 이루며, 나머지 전극은 상기 'U'자 형태의 요입부에 삽입되는 형태를 갖는 것이 특징이다.
- [0030] 상기 비표시영역에는 상기 게이트 회로부 외측으로 신호입력부와, 상기 액티브영역 상층으로 패드부가 정의되며, 상기 신호입력부에서 상기 패드부까지 연장하며 형성된 다수의 클럭배선과; 상기 신호입력부에 상기 게이트 회로부의 구동소자와 연결되며 상기 다수의 클럭배선과 그 일끝이 중첩하며 형성된 다수의 연결배선과; 상기 서로 중첩된 상기 다수의 클럭배선과 상기 다수의 연결배선과 동시에 접촉하며 형성된 도전성패턴을 포함한다.
- [0031] 상기 게이트 배선 및 데이터 배선과, 상기 다수의 클럭배선 및 다수의 연결배선은 각각 상기 게이트 절연막을 사이에 두고 그 하부 및 상부에 각각 형성된 것이 특징이며, 상기 스위칭 박막트랜지스터와, 상기 다수의 연결배선 및 상기 다수의 구동소자를 덮으며, 상기 스위칭 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀과 상기 다수의 연결배선의 일끝단을 노출시키는 제 1 콘택홀과 상기 구동소자의 구동 소스 전극 또는 구동 드레인 전극을 노출시키는 구동 전극 콘택홀을 갖는 보호층을 포함한다. 이때, 상기 게이트 회로부에는 상기 보호층 상부에 상기 구동 전극 콘택홀을 통해 상기 구동소자를 전기적으로 연결시키며 상기 화소전극을 이루는 동일한 물질로 이루어진 구동 연결패턴이 형성된 것이 특징이다.
- [0032] 상기 게이트 회로부에 상기 구동소자와 동일한 형태를 갖는 다수의 제 2 구동소자의 전기적 연결을 통해 구현된 정전기 방지회로가 형성될 수도 있다.

효과

- [0033] 본 발명에서는 게이트 회로부를 이루는 회로블록에 구비된 다수의 구동소자를 구성하는 하나의 구성요소인 각 구동 게이트 전극을 판 형태에서 그 끝단이 연결되며 다수의 바 형태의 패턴이 상기 바 형태의 패턴의 폭과 같거나 이보다 더 큰 폭을 가지며 이격하여 분기한 콤브(comb)형태를 갖도록 형성하고, 그 상부에 대해 상기 각 바 형태의 패턴에 대응하여 구동 반도체층과 서로 이격하는 구동 소스 및 드레인 전극을 형성함으로써 각 구동소자를 이루는 부분이 그 내부에 50% 이상의 개구부를 갖도록 구성함으로써 액정적하 진공 합착장치를 이용하여 액정층 형성 및 셀패턴을 이용한 합착 공정이 가능하도록 한 것이 특징이다. 따라서, GIP구조 액정표시장치를 제조함에 있어 그 제조 시간을 줄여 생산성을 향상시키는 효과가 있다.
- [0034] 또한 셀패턴이 UV경화가 원활히 이루어짐으로써 이의 미경화에 의해 발생하는 액정 오염 등의 문제가 발생하지 않음으로 생산 수율을 향상시키는 효과가 있다.

[0035]

발명의 실시를 위한 구체적인 내용

- [0036] 이하, 도면을 참조하여 본 발명의 실시예에 따른 GIP 구조의 액정표시장치용 어레이 기판에 대해 설명한다.
- [0037] 도 3은 본 발명에 따른 GIP구조 액정표시장치용 어레이 기판의 평면도 일부를 도시한 것이며, 도 4는 본 발명에 따른 GIP구조 액정표시장치용 어레이 기판에 있어 셀패턴이 위치한 게이트 회로부의 회로블록 내의 하나의 구동소자에 대한 평면도이며, 도 5는 도 3을 절단선 V-V를 따라 절단한 부분에 대한 단면도이다. 이때, 상기 본 발명에 따른 어레이 기판에 있어서는 추후 컬러필터 기판과 합착되어 액정패널을 이루게 될 경우 셀패턴이 형성될 부분에 대응해서는 셀패턴을 함께 도시하였다.
- [0038] 도시한 바와 같이, 본 발명에 따른 GIP 구조 액정표시장치용 어레이 기판은, 액티브영역(AA)에 있어서 서로 교차하여 화소영역(P)을 정의하는 게이트 및 데이터 배선(113, 128)이 형성되어 있으며, 각 화소영역(P)에는 상기 게이트 및 데이터 배선(113, 128)과 연결되며, 그 하부로부터 순차적으로 게이트 전극(115), 게이트 절연막(121), 액티브층(123a) 및 오믹콘택층(123b)으로 구성된 반도체층(123), 소스 및 드레인 전극(130, 132)으로 구성된 스위칭 소자인 스위칭 박막트랜지스터(STr)가 형성되어 있다.
- [0039] 또한, 상기 각 화소영역(P)에는 상기 스위칭 박막트랜지스터(STr)의 드레인 전극(132)과 드레인 콘택홀(141)을 통해 전기적으로 연결되며 화소전극(143)이 형성되어 있다.
- [0040] 또한, 전술한 바와 같은 구성요소를 구비한 상기 액티브영역(AA) 일측의 비표시영역(NA)에는 순차적으로 상기 액티브영역(AA)에 형성된 다수의 각 게이트 배선(128)과 연결된 회로블록(148)을 포함하는 게이트 회로부(GCA)가 구성되고 있으며, 상기 게이트 회로부(GCA) 외측으로 신호입력부(SIA)에는 상기 회로블록(148)과 연결된 연결배선(135)과, 상기 연결배선(135)과 도전성패턴(144)을 통해 전기적으로 연결되며 상기 액티브영역(AA) 상부측에 형성된 패드부(PA)까지 연장하는 다수의 클럭배선(117)이 구성되어 있다.
- [0041] 한편, 패드부(PA)에 있어서는, 상기 액티브 영역(AA)에 형성된 데이터 배선(128)과 연결되며 외부의 구동회로기판(미도시)과 연결하기 위한 데이터 패드(146) 및 상기 신호입력부(SIA)에 형성된 다수의 클럭배선(117)과 연결되어 이들 다수의 클럭배선(117) 끝단부에 신호를 인가하기 위한 패드(147)가 형성되어 있다.
- [0042] 또한, 상기 게이트 회로부(GCA)에 구비된 다수의 각 회로블록(148)은 구동 박막트랜지스터 및 커패시터 등의 조합으로 이루어지고 있으며, 이들 각 회로블록(148)은 상기 액티브 영역(AA)에 형성된 게이트 배선(113) 및 신호입력부(SIA)에 형성된 다수의 연결배선(135)과 연결되고 있다.
- [0043] 또한, 상기 게이트 회로부(GCA)에는 상기 각 게이트 배선(113)과 연결된 회로블록(148) 이외에 상기 회로블록(148) 사이의 이격영역에는 정전기 발생 시 상기 액티브영역(AA)에 구비된 스위칭 박막트랜지스터(STr) 및 상기 회로블록(148)에 구성된 다수의 구동소자(DTr)의 파괴를 방지하기 위한 정전기 방지회로(미도시) 등이 더욱 구비되고 있다.
- [0044] 또한, 신호입력부(SIA)에는 상기 패드부(PA)로 연장하는 다수의 클럭배선(117)과, 상기 다수의 클럭배선(117)과 게이트 절연막(121)을 개재하여 서로 교차하며 형성되고, 상기 게이트 회로부(GCA) 내의 각 회로블록(148)과 연결되는 다수의 연결배선(135)이 형성되어 있으며, 상기 연결배선(135)과 상기 클럭배선(117)은 배선 콘택홀(142) 통해 도전성패턴(144)이 형성됨으로써 전기적으로 연결되고 있다. 이때, 상기 도전성패턴(144)은 보호층(138) 상부에 형성되고 있는 것이 특징이다.
- [0045] 한편, 본 발명의 가장 특징적인 구성을 갖는 부분으로써 컬러필터 기판(미도시)과 합착 시 셀패턴(180)이 위치하게 되는 게이트 회로부(GCA)에 구비된 회로블록(148) 내의 구동소자(DTr)의 형태에 대해 설명한다.
- [0046] 상기 게이트 회로부(GCA)에는 다수의 각 게이트 배선(113) 및 연결배선(135)과 연결되며 다수의 구동소자(DTr)를 포함하는 회로블록이 구비되고 있다. 이때 상기 각 회로블록(148)에 구비된 구동소자(DTr)는 주로 상기 스위칭 박막트랜지스터(STr)과 동일한 구조를 갖는 구동 박막트랜지스터(DTr)가 되고 있으며, 구동소자(DTr) 특성상 액티브영역(AA)에 구비되는 스위칭 박막트랜지스터(STr) 대비 그 특성을 향상시키기 위해서는 상대적으로 채널의 너비를 매우 크게 형성하고 있다.
- [0047] 종래의 경우, 구동 게이트 전극(도 1의 16)은 판 형태로 형성하고, 이의 상부에 구동 반도체층(도 1의 10)과, 서로 이격하며 그 일끝단이 연결된 소스 및 드레인 전극(도 1의 34, 36)을 서로 교대하도록 형성하였다. 하지만 전술한 바와 같은 형태로 종래의 구동소자(도 1의 DTr)는 판형태의 구동 게이트 전극(도 1의 16)을 가지므로 어레이 기판(도 1의 10)의 하부로부터 UV를 조사하게 되면 상기 UV광이 투과할 수 없는 구조가 됨을 알 수 있다.

- [0048] 한편, 본 발명의 경우, 상기 게이트 회로부(GCA)에 형성되는 모든 구동소자(DTr)는 그 자체의 개구율이 50% 이상이 되도록 구성되고 있는 것이 특징이다. 즉, 본 발명에 따른 GIP구조 액정표시장치용 어레이 기판(110)에 있어, 상기 게이트 회로부(GCA)에 구비된 각 구동소자(DTr)를 이루는 하나의 구성요소인 구동 게이트 전극(118)은 판 형태를 이루지 않고, 그 일끝단이 게이트 연결패턴(118a)에 의해 연결되며 다수의 바(bar)(118a)(이하 '게이트 바(bar)')라 칭함)가 이격하여 배치되는 콤브(comb) 형태를 가지고 형성되고 있는 것이 특징이다.
- [0049] 이때, 상기 콤브 형태를 이루는 다수의 게이트 바(118b) 각각에 대응하여 반도체층(124)과, 그 상부로 그 끝단이 연결된 콤브 형태를 갖는 구동 소스 전극(134)과 구동 드레인 전극(136)이 각각 이격하며 형성되고 있다. 이때 상기 구동 소스 및 드레인 전극(134, 136) 중 어느 하나의 전극은 상기 각 게이트 바(118b)에 대응하여 'U'자 형태를 이루고 있으며, 나머지 하나의 전극이 상기 'U'형태의 요입부에 삽입되는 형태로 형성되고 있는 것이 특징이다.
- [0050] 따라서, 상기 구동소자(DTr)의 중앙부를 관통하여 절단한 것을 나타낸 도 5의 게이트 회로부에 대한 단면 형상을 참조하면, 하나의 구동소자(DTr)가 마치 다수의 박막트랜지스터가 형성된 형태를 갖는 것처럼 보이지만, 상기 각각의 게이트 바(118b)는 실질적으로 그 일끝단이 게이트 연결패턴(도 4의 118a)과 연결되어 하나의 구동 게이트 전극(118)을 이루며, 상기 각각의 게이트 바(118a) 상부에 형성된 소스 및 드레인 전극(134, 136) 또한 각각 그 일끝단이 연결됨으로써 하나의 구동소자(DTr)를 이루고 있는 것이다.
- [0051] 한편, 상기 콤브 형태를 갖는 구동 게이트 전극(118)은 각 게이트 바(118b)의 이격간격(w1)은 상기 게이트 바(118b)의 폭(w2)과 같거나($w1 = w2$), 또는 상기 게이트 바(118b)의 폭(w2)보다 0% 내지 10% 더 큰 값을 갖는 것이 특징이다($w1 > w2$). 상기 각 게이트 바(118b)의 이격간격(w1)이 이보다 더 큰 값을 갖도록 형성할 수도 있지만, 이 경우, 구동소자(DTr)의 자체의 크기가 증가하게 되어 상기 어레이 기판의 비표시영역(NA)에서 게이트 회로부(GCA)의 면적비율을 증가하게 되므로 구동소자(DTr) 자체의 면적증가 거의 발생하지 않으며 구동소자(DTr)를 이루는 구동 박막트랜지스터의 채널폭을 최대로 크게 하는 것을 전제로 할 때, 전술한 게이트 바(118b)의 폭(w2)과 같거나, 상기 게이트 바(118b)의 폭 크기의 10% 이하의 범위에서 더 큰 이격간격을 갖도록 하는 것이 바람직하다. 이때, 이러한 형태를 갖는 구동소자(DTr)는 상기 회로블록(148) 내에 구비된 구동소자(DTr)뿐만 아니라, 각 회로블럭(148) 사이에 형성되는 일레로 정전기 방지회로(미도시) 구현을 위한 구동소자(미도시)에도 적용된다.
- [0052] 또한, 상기 회로블럭(148) 내에 구비된 다수의 구동소자(DTr)간의 이격간격과, 회로블럭(148)과 그 외의 정전기 방지회로(미도시) 구현을 위한 구동소자(미도시)간의 이격간격 또한 상기 게이트 바(118b) 간의 이격간격(w1)과 동일한 수준 또는 이보다 더 큰 값을 갖도록 배치하는 것이 바람직하다.
- [0053] 셀패턴(180)의 경우 비표시영역(NA) 내에서 끊임없이 형성되므로, 이러한 셀패턴(180)이 상기 게이트 회로부(GCA)에 형성되면 회로블럭(148) 이외에 회로블럭(148)간의 사이영역에도 형성되므로 이들 영역에 대응해서도 50%이상의 개구율이 확보되어야 하기 때문이다.
- [0054] 전술한 바와 같은 구성을 갖도록 게이트 회로부(GCA)에 구동소자(DTr)를 형성하는 경우, 상기 구동소자(DTr) 자체의 개구율은 구동소자(DTr) 형성영역 대비 구동 게이트 전극(118)이 차지하는 비율로 결정되므로 그 개구율은 50% 내지 60%가 되며, 구동소자(DTr)간의 이격간격 또한 게이트 바(118b)의 폭(w1)과 같거나 이보다 큰 값을 갖게 되므로 구동소자(DTr) 자체의 연장으로 가정할 수 있다.
- [0055] 따라서, 회로블럭(148)과 정전기 방지회로(미도시)를 주 구성요소 하는 게이트 회로부(GCA) 전체의 개구율이 50% 내지 60%가 되므로 셀패턴(180)을 형성한 후, 이에 대해 UV를 조사하여 경화시킬 수 조건을 만족하게 되며, UV광의 투과율이 50%이상인 되므로 셀패턴(180)의 완전 경화가 이루어짐으로써 미경화에 의한 액정층(미도시)의 오염문제 또한 억제할 수 있다.
- [0056] 이후에는 도 전술한 구조를 갖는 본 발명에 따른 GIP 구조 액정표시장치용 어레이 기판의 제조 방법에 대해 간단히 설명한다.
- [0057] 투명한 절연기판(110)에 제 1 금속물질층을 증착하여 제 1 금속층(미도시)을 형성한 후, 이를 패터닝함으로써 화상을 표시하는 액티브영역(AA)에 있어서 일방향으로 연장하는 다수의 게이트 배선(113)을 형성하고, 동시에 신호입력부(SIA)에 있어서는 상기 게이트 배선(113)과 교차하는 방향으로 패드부(PA)까지 연장하는 다수의 클럭배선(117)을 형성한다.

- [0058] 이때, 액티브영역(AA) 내의 각 화소영역(P)에 있어서는 상기 각 게이트 배선(113)에서 분기하는 형태로 게이트 전극(115)을 각각 형성하며, 동시에 상기 액티브영역(AA) 일측의 비표시영역(NA) 내에 형성된 게이트 회로부(GCA)에 있어서 상기 다수의 구동소자(DTr)의 구동 게이트 전극(118)을 형성한다. 이때 상기 구동 게이트 전극(118)은 그 끝단이 게이트 연결패턴(118a)에 의해 연결되며 다수의 게이트 바(118b)가 이격하는 형태 즉, 컴브 형태를 갖도록 형성한다. 이때, 상기 게이트 회로부(GCA)에서는 상기 각 게이트 바(118b)간의 이격간격(w1)은 상기 게이트 바(118b)의 폭(w2)과 같거나 이보다 최대 10% 더 큰 범위를 갖도록 하며, 각 구동 게이트 전극(118) 자체의 이격간격 또한 최소한 상기 게이트 바(118b)의 폭(w2) 정도가 되도록 한다.
- [0059] 다음, 상기 다수의 게이트 배선(113)과 클럭배선(117) 및 게이트 전극(115)과 구동 게이트 전극(118) 위로 전면 에 무기절연물질을 증착하여 게이트 절연막(121)을 형성하고, 연속하여 상기 게이트 절연막(121) 위로 상기 액티브영역(AA)의 게이트 전극(115)에 대응하여 액티브층(123a)과 오믹콘택층(123b)의 반도체층(123)을 형성하고, 동시에 게이트 회로부(GCA)의 상기 구동 게이트 전극(118)의 각 게이트 바(118b)에 대응하여 구동 액티브층(124a)과 구동 오믹콘택층(124b)으로 이루어진 구동 반도체층(124)을 형성한다.
- [0060] 이후, 상기 반도체층(123) 및 구동 반도체층(124)과 이들 외부로 노출된 상기 게이트 절연막(121) 위로 전면 에 제 2 금속물질을 증착하여 제 2 금속층(미도시)을 형성하고, 이를 패터닝함으로써 상기 액티브영역(AA)에 있어서는 상기 게이트 배선(113)과 교차하여 화소영역(P)을 정의하는 데이터 배선(128)을 형성하고, 각 화소영역(P)에 대해서는 상기 데이터 배선(128)에서 분기한 형태로 소스 전극(130) 및 이와 이격하여 드레인 전극(132)을 형성한다. 이때 각 화소영역(P)에 각각 형성된 게이트 전극(115)과 게이트 절연막(121)과 반도체층(123)과 서로 이격하는 소스 및 드레인 전극(130, 132)은 스위칭 소자인 스위칭 박막트랜지스터(STr)를 이루게 된다.
- [0061] 한편, 동일한 공정에 의해 상기 게이트 회로부(GCA)에 있어서도 상기 각 게이트 바(118b) 상부에 형성된 각 구동 반도체층(124) 위로 서로 이격하는 구동 소스 및 드레인 전극(134, 136)을 형성함으로써 상기 구동소자(DTr)를 완성한다. 이때, 상기 서로 연결된 각 게이트 바(118b)에 대응하여 형성된 구동 소스 전극(134) 및 구동 드레인 전극(136) 또한 그 끝단이 모두 연결되도록 형성하는 것이 특징이다. 이 경우 상기 구동소자(DTr) 중 서로 이웃하는 것끼리 연결시켜야 하는 경우 서로 이웃하는 구동 소스 및 드레인 전극(134, 136)을 연결되도록 형성할 수도 있다. 이때, 상기 다수의 구동소자(DTr)는 회로블럭(148)을 이루거나, 또는 상기 회로블럭(148) 사이의 이격영역에서는 정전기 방지 회로(미도시)를 이루는 구성요소가 된다.
- [0062] 또한, 신호입력부(SIA)에 있어서는 상기 제 2 금속층(미도시)을 패터닝함으로써 상기 다수의 클럭배선(117)과 교차하며 상기 게이트 회로부(GCA)로 연장하여 상기 회로블럭(148)과 연결되는 다수의 연결배선(135)을 형성한다. 이때, 상기 다수의 연결배선(135)은 상기 게이트 회로부(GCA)로 연결되며 일례로서 형성된 것을 보인 구동소자(DTr)의 구동 소스 전극(134) 또는 구동 드레인 전극(136)과 연결되도록 형성될 수 있으며, 상기 게이트 회로부(GCA)에 형성된 상기 구동 소스 전극(134) 또는 구동 드레인 전극(136)은 상기 액티브영역(AA)의 게이트 배선(113)과도 연결되도록 형성할 수도 있다. 이는 상기 게이트 회로부(GCA)를 어떻게 구성하는가에 따라 달라질 수 있다.
- [0063] 다음, 상기 데이터 배선(128)과 다수의 연결배선(135)과 소스 및 드레인 전극(130, 132)과 구동 소스 및 드레인 전극(134, 136) 위로 전면 에 무기절연물질을 증착하여 보호층(138)을 형성하고, 이를 패터닝함으로써 상기 신호입력부(SIA)에 있어서는 상기 다수의 클럭배선(117)과 상기 다수의 연결배선(135)의 일끝단을 동시에 노출시키는 다수의 배선 콘택홀(142)을 형성하고, 동시에 상기 액티브영역(AA)에 있어서는 상기 드레인 전극(132) 일부를 노출시키는 드레인 콘택홀(141)을 형성한다. 또한, 패드부(PA)에 있어서는 상기 클럭배선(117)과 상기 다수의 각 데이터 배선(128) 끝단을 노출시키는 패드 콘택홀(미도시) 및 데이터 패드 콘택홀(미도시)을 형성하며, 상기 게이트 회로부(GCA)에 있어서는 구동소자(DTr)간 전기적 연결이 필요한 일부 구동소자(DTr)에 대응하여 이의 구동 소스 전극(134) 또는 구동 드레인 전극(136)에 대응하여 구동 전극 콘택홀(미도시)을 형성한다.
- [0064] 이후, 상기 다수의 배선 콘택홀(142)과 드레인 콘택홀(141)과 패드 콘택홀(미도시)과 데이터 패드 콘택홀(미도시) 및 구동 전극 콘택홀(미도시)이 형성된 보호층(138) 위로 투명 도전성 물질을 증착하고, 이를 패터닝함으로써 신호입력부(SIA)에 있어서는 상기 다수의 각 배선 콘택홀(142)을 통해 상기 클럭배선(117)과 연결배선(135)과 동시에 접촉하는 도전성패턴(144)을 형성하고, 동시에 상기 액티브영역(AA)에 있어서는 상기 드레인 콘택홀(141)을 통해 상기 드레인 전극(132)과 접촉하는 화소전극(143)을 각 화소영역(P)별로 형성한다.
- [0065] 또한, 상기 패드부(PA)에 있어서는 상기 패드 콘택홀(미도시)을 통해 상기 클럭배선(117)과 접촉하는 패드(147)와, 상기 데이터 패드 콘택홀(미도시)을 통해 상기 데이터 배선(128)과 접촉하는 데이터 패드(146)를 형성하며, 게이트 회로부(GCA)에 있어서는 구동소자(DTr)를 상기 구동 전극 콘택홀(미도시)을 통해 전기적으로 연결시

키는 구동 연결패턴(미도시)을 형성함으로써 본 발명에 따른 GIP 구조 액정표시장치용 어레이 기판(110)을 완성한다.

[0066] 이후, 도면에 나타나지 않았지만, 전술한 구성을 갖는 어레이 기판(110)과, 블랙매트릭스와 컬러필터층과 투명한 공통전극이 구비된 컬러필터 기판 중 어느 하나의 기판의 테두리를 따라 UV 경화성의 실란트를 도포하여 상기 셀패턴(180)을 형성한다. 이후, 액정적합 진공 합착장치(미도시)를 이용하여 상기 화소전극(143)과 상기 컬러필터 기판에 구비된 공통전극이 마주대하도록 위치시킨다. 이후, 이들 두 기판(110, 미도시) 사이의 가장자리를 따라 비표시영역(NA)에 형성된 상기 셀패턴 내측으로 액정층을 개재하고, 이들 두 기판(110, 미도시) 사이에 위치하는 상기 셀패턴(180)이 모두 접촉하도록 한 상태에서 상기 어레이 기판(110)의 하부에서 UV광을 조사하여 상기 셀패턴(180)을 경화시키는 액정적합 진공 합착을 실시함으로써 본 발명에 따른 GIP 구조 액정표시장치를 완성한다.

[0067] 이 경우, 전술한 구조를 갖는 본 발명에 따른 GIP 구조 액정표시장치용 어레이 기판(110)은 상기 셀패턴(180) 일부가 위치하는 게이트 회로부(GCA)의 개구율이 50% 내지 60%가 되므로 상기 셀패턴(180)이 UV광에 충분히 노출됨으로써 상기 셀패턴(180)의 완전 경화가 이루어지게 되는 것이 특징이다.

도면의 간단한 설명

[0068] 도 1은 종래의 GIP구조 액정표시장치의 일부에 대한 단면도.

[0069] 도 2는 종래의 GIP 구조 액정표시장치용 어레이 기판에 있어 게이트 회로부의 회로블록 내의 하나의 구동소자에 대한 평면도.

[0070] 도 3은 본 발명에 따른 GIP구조 액정표시장치용 어레이 기판의 평면도 일부를 도시한 도면.


[0071] 도 4는 본 발명에 따른 GIP구조 액정표시장치 어레이 기판에 있어 셀패턴이 위치한 게이트 회로부의 회로블록 내의 하나의 구동소자에 대한 평면도.

[0072] 도 5는 도 3을 절단선 V-V를 따라 절단한 부분에 대한 단면도.


[0073] < 도면의 주요 부호에 대한 설명 >

[0074]	110 : 어레이 기판	115 : 게이트 전극
[0075]	118 : 구동 게이트 전극	118b : 게이트 바(bar)
[0076]	121 : 게이트 절연막	123 : 반도체층
[0077]	123a : 액티브층	123b : 오믹콘택층
[0078]	124 : 구동 반도체층	124a : 구동 액티브층
[0079]	124b : 구동 오믹콘택층	128 : 데이터 배선
[0080]	130 : 소스 전극	132 : 드레인 전극
[0081]	134 : 구동 소스 전극	136 : 구동 드레인 전극
[0082]	138 : 보호층	141 : 드레인 콘택홀
[0083]	143 : 화소전극	AA : 액티브 영역
[0084]	DTr : 구동소자	GCA : 게이트 회로부
[0085]	P : 화소영역	NA : 비표시영역
[0086]	SIA : 신호입력부	STr : 스위칭 박막트랜지스터


도면2




도면3



도면4



도면5



专利名称(译)	标题：液晶显示装置的面板结构		
公开(公告)号	KR101266801B1	公开(公告)日	2013-05-23
申请号	KR1020080134709	申请日	2008-12-26
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	JUNG DAE SUNG 정대성 KIM YOUNG SIK 김영식		
发明人	정대성 김영식		
IPC分类号	G02F1/133 G02F1/136		
CPC分类号	H01L29/78603 G02F1/13454 G02F1/136204 H01L27/124		
其他公开文献	KR1020100076601A		
外部链接	Espacenet		

摘要(译)

一种制造液晶显示装置的方法，包括：将偏振片附着到液晶面板的外表面的第一步骤；将带载封装（TCP）连接到液晶面板的第二步骤；第三步，将树脂涂覆在TCP的后表面和液晶面板与TCP的连接部分上；检查TCP和液晶显示板的第四步；第五步，将液晶板插入转移装置；转移转移装置的第六步；第七步，从转移装置中取出液晶板；将TCP连接到印刷电路板（PCB）的第八步；检查PCB，TCP和液晶面板的第九步；以及组装液晶面板和具有多个框架的背光单元的第十步骤。

