



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2008-0077478
(43) 공개일자 2008년08월25일

(51) Int. Cl.

G09G 3/36 (2006.01) G02F 1/133 (2006.01)

G09G 3/20 (2006.01) H04N 5/202 (2006.01)

(21) 출원번호 10-2007-0017077

(22) 출원일자 2007년02월20일

심사청구일자 없음

(71) 출원인

삼성전자주식회사

경기도 수원시 영통구 매탄동 416

(72) 발명자

이현호

서울 강동구 길2동 329-12

(74) 대리인

특허법인가산

전체 청구항 수 : 총 16 항


(54) 표시 패널의 구동 회로 및 이를 구비하는 표시 장치

(57) 요약

본 발명은 R, G, B 감마 데이터를 이용하여 R, G, B 감마 전압을 순차로 생성하여 출력하는 감마 전압 생성부와, 순차로 출력된 R, G, B 감마 전압을 이용하여 R, G, B 계조 전압을 순차로 생성하여 출력하는 계조 전압 생성부와, 화상 데이터 및 R, G, B 계조 전압을 입력받고, 상기 화상 데이터에 대응하는 R, G, B 계조 전압을 아날로그 형태로 변환하여 이를 데이터 신호로서 출력하는 데이터 구동부를 포함하는 표시 패널의 구동 회로 및 이를 구비하는 표시 장치를 제공한다.

이와 같은, 본 발명은 복수의 구동칩에서 각각 실시되었던 화상 보정이 하나의 감마 전압 생성부에서 일괄 실시되므로, 화상 보정시 필요한 R, G, B 보정 테이블의 개수를 줄일 수 있으며, 화상 보정을 위해 각각의 데이터 구동칩에 마련된 DAC을 생략할 수 있다. 따라서, 구동 회로의 간략화를 통한 화상 처리 속도의 향상, 화상 처리 불량량의 감소 및 제조 원가의 절감을 기대할 수 있다.

대표도 - 도2



특허청구의 범위

청구항 1

R, G, B 감마 데이터를 이용하여 R, G, B 감마 전압을 순차로 생성하여 출력하는 감마 전압 생성부와,
순차로 출력된 R, G, B 감마 전압을 이용하여 R, G, B 계조 전압을 순차로 생성하여 출력하는 계조 전압 생성부와,
와,

화상 데이터 및 R, G, B 계조 전압을 입력받고, 상기 화상 데이터에 대응하는 R, G, B 계조 전압을 아날로그 형태로 변환하여 이를 데이터 신호로서 출력하는 데이터 구동부를 포함하는 표시 장치의 구동 회로.

청구항 2

청구항 1에 있어서,

상기 감마 전압 생성부는 R, G, B 감마 데이터를 생성하는 화상 보정 회로를 더 포함하는 표시 장치의 구동 회로.

청구항 3

청구항 2에 있어서,

상기 화상 보정 회로는 DCC(Dynamic Capacitance Compensation), ACCE(Adaptive Color Contrast Enhancement) 및 ACC(Accurate Color Capture) 중 적어도 어느 하나를 포함하는 표시 장치의 구동 회로.

청구항 4

청구항 1에 있어서,

상기 감마 전압 생성부는 하이(High) - 로우(Low) 한 별씩의 R, G, B 계조 전압을 생성하여 출력하는 표시 패널의 구동 회로.

청구항 5

청구항 1에 있어서,

상기 감마 전압 생성부는 정극성(+) - 부극성(-) 한 별씩의 R, G, B 계조 전압을 생성하여 출력하는 표시 패널의 구동 회로.

청구항 6

청구항 1 내지 청구항 5에 있어서,

상기 감마 전압 생성부는,

R, G, B 감마 데이터가 저장된 메모리부와,

상기 R, G, B 감마 데이터를 R, G, B 감마 전압으로 변환하는 DAC부와,

상기 R, G, B 감마 전압을 외부 제어 신호에 따라 순차로 선택하는 MUX부와,

선택된 R, G, B 감마 전압을 데이터 구동부로 출력하는 버퍼부를 포함하는 표시 패널의 구동 회로.

청구항 7

청구항 6에 있어서,

상기 감마 전압 생성부는,

상기 DAC부의 출력을 유지시켜주는 샘플링 홀드부를 더 포함하는 표시 패널의 구동 회로.

청구항 8

화상을 표시하는 표시 패널과,

상기 표시 패널의 구동을 위한 구동 회로를 포함하고,

상기 구동 회로는,

R, G, B 감마 데이터를 이용하여 R, G, B 감마 전압을 순차로 생성하여 출력하는 감마 전압 생성부와,

순차로 출력된 R, G, B 감마 전압을 이용하여 R, G, B 계조 전압을 순차로 생성하여 출력하는 계조 전압 생성부와,

화상 데이터 및 R, G, B 계조 전압을 입력받고, 상기 화상 데이터(R, G, B)에 대응하는 R, G, B 계조 전압을 아날로그 형태로 변환하여 이를 데이터 신호로서 출력하는 데이터 구동부를 포함하는 표시 장치.

청구항 9

청구항 8에 있어서,

상기 감마 전압 생성부는 R, G, B 감마 데이터를 생성하는 화상 보정 회로를 더 포함하고, 상기 화상 보정 회로는 DCC(Dynamic Capacitance Compensation), ACCE(Adaptive Color Contrast Enhancement) 및 ACC(Accurate Color Capture) 중 적어도 어느 하나를 포함하는 표시 장치.

청구항 10

청구항 8에 있어서,

상기 감마 전압 생성부는 하이(High) - 로우(Low) 한 별씩의 R, G, B 계조 전압을 생성하여 출력하는 표시 장치.

청구항 11

청구항 8에 있어서,

상기 감마 전압 생성부는 정극성(+) - 부극성(-) 한 별씩의 R, G, B 계조 전압을 생성하여 출력하는 표시 장치.

청구항 12

청구항 8 내지 청구항 11 중 어느 한 항에 있어서,

상기 감마 전압 생성부는,

R, G, B 감마 데이터가 저장된 메모리부와,

상기 R, G, B 감마 데이터를 R, G, B 감마 전압으로 변환하는 DAC부와,

상기 R, G, B 감마 전압을 외부 제어 신호에 따라 순차로 선택하는 MUX부와,

선택된 R, G, B 감마 전압을 데이터 구동부로 출력하는 버퍼부를 포함하는 표시 장치.

청구항 13

청구항 12에 있어서,

상기 감마 전압 생성부는,

상기 DAC부의 출력을 유지시켜주는 샘플링 홀드부를 더 포함하는 표시 장치.

청구항 14

청구항 8에 있어서,

상기 표시 패널은 액정 표시 패널을 포함하는 표시 장치.

청구항 15

청구항 14에 있어서,

상기 액정 표시 패널은 단위 화소가 메인 화소 및 서브 화소를 포함하는 표시 장치.

청구항 16

청구항 15에 있어서,

상기 메인 화소에는 하이 계조 전압이 인가되고, 상기 서브 화소에는 로우 계조 전압이 인가되는 표시 장치.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

- <13> 본 발명은 표시 패널의 구동 회로 및 이를 구비하는 액정 표시 장치에 관한 것으로, 보다 상세하게는 화상 보정을 거친 각각의 R, G, B 감마 전압을 이용하여 각각의 R, G, B 계조 전압을 생성하여 이를 통해 단위 화소를 구동시키는 표시 패널의 구동 회로 및 이를 구비하는 액정 표시 장치에 관한 것이다.
- <14> 액정 표시 장치(Liquid Crystal Display)는 액정 분자의 광학적 이방성 및 편광판의 편광 특성을 이용하여 광원으로부터 입사되는 광의 투과량을 조절하여 화상을 구현하는 디스플레이 소자로서, 경량박형, 고해상도, 대화면화를 실현할 수 있고, 소비전력이 작아 최근 그 응용범위가 급속도로 확대되고 있다.
- <15> 이러한 액정 표시 장치는 액정 분자의 광 투과축으로만 광이 투과되어 영상이 구현되기 때문에, 다른 표시 장치들에 비하여 상대적으로 시야각이 좁은 문제점이 있다. 따라서, 시야각을 개선하기 위한 다양한 기술이 연구되고 있는데, 그 중에서 PVA(Patterned Vertically Aligned;PVA) 방식은 액정 분자를 상하 기판에 대하여 수직으로 배향하고, 화소 전극과 그 대향 전극인 공통 전극에 각각 절개 패턴 또는 돌기 패턴을 형성하여 이로 인하여 두 전극 사이에 형성되는 전계를 왜곡시켜 복수의 도메인(Multi Domain)을 형성함으로써 시야각을 개선하는 방식이다. 특히, SPVA(Super Patterned Vertically Aligned;SPVA) 방식은 단위 화소에 서로 다른 전압을 갖는 메인 화소(main pixel) 및 서브 화소(sub pixel)를 형성하여, 영역별로 액정 분자의 광 투과축이 변화되게 함으로써 시야각을 더욱 개선하는 방식이다. 그러나, SPVA 방식의 경우 시야각은 다소 개선되지만 측면 시인성이 낮은 문제점이 있다. 따라서, 측면 시인성의 개선을 위해 메인 화소 및 서브 화소에 서로 다른 전압 예를 들어, 하이 계조 전압 및 로우 계조 전압을 인가하는 것이 보통이다.
- <16> 한편, 화상 제어를 위해 단위 화소에 인가되는 계조 전압은 하나의 기준 전압 즉, 감마 전압을 기초로하여 생성된다. 즉, 하나의 감마 전압을 생성한 다음 전압 분배 수단을 통해 이를 분배하여 복수 레벨의 계조 전압을 생성한다. 특히, SPVA 방식의 경우 측면 시인성이 낮기 때문에 이러한 복수 레벨의 계조 전압은 화상 보정을 거쳐 각각의 단위 화소에 인가되는 것이 바람직하다. 따라서, 단위 화소에 계조 전압을 인가시키는 데이터 구동칩에는 화상 보정을 위한 보정 테이블 및 디지털-아날로그 컨버터가 마련되는 것이 보통이다. 예를 들어, 단위 화소당 두 개의 계조 전압이 필요한 SPVA 모드의 액정 표시 패널에서 데이터 구동칩이 n비트로 구성된다면 화상 보정을 위해 전체적으로 $2^n \times 3$ 개의 R, G, B 보정 테이블이 필요하고, 각각의 데이터 구동칩에는 R, G, B 보정 데이터를 아날로그 전압으로 변환하기 위한 적어도 1개의 디지털-아날로그 컨버터(Digital to Analog Converter;DAC)이 마련된다.
- <17> 이처럼, 종래의 액정 표시 장치에는 화상 보정을 위해 많은 개수의 보정 테이블이 필요하고 각각의 데이터 구동칩에는 DAC이 필요하기 때문에 회로 구성이 복잡해져 화상 처리 속도가 느려지고, 화상 처리시 불량이 증가한다. 또한, 제조 원가가 상승하게 된다.

발명이 이루고자 하는 기술적 과제

- <18> 본 발명은 상기의 문제점을 해결하기 위해 도출된 것으로, 화상 보정을 거친 각각의 R, G, B 감마 전압을 이용하여 각각의 R, G, B 계조 전압을 생성함으로써, 회로 구성을 간략화하여 제조 원가를 절감할 수 있는 표시 장치의 구동 회로 및 이를 구비하는 표시 장치를 제공하는데 그 목적이 있다.

발명의 구성 및 작용

- <19> 상기의 목적을 달성하기 위한 본 발명에 따른 표시 패널의 구동 회로는, R, G, B 감마 데이터를 이용하여 R, G, B 감마 전압을 순차로 생성하여 출력하는 감마 전압 생성부와, 순차로 출력된 R, G, B 감마 전압을 이용하여 R,

G, B 계조 전압을 순차로 생성하여 출력하는 계조 전압 생성부와, 화상 데이터 및 R, G, B 계조 전압을 입력받고, 상기 화상 데이터에 대응하는 R, G, B 계조 전압을 아날로그 형태로 변환하여 이를 데이터 신호로서 출력하는 데이터 구동부를 포함한다.

- <20> 상기 감마 전압 생성부는 R, G, B 감마 데이터를 생성하는 화상 보정 회로를 더 포함하고, 상기 화상 보정 회로는 DCC(Dynamic Capacitance Compensation), ACCE(Adaptive Color Contrast Enhancement) 및 ACC(Accurate Color Capture) 중 적어도 어느 하나를 포함하는 것이 바람직하다.
- <21> 상기 감마 전압 생성부는 하이(High) - 로우(Low) 한 벌씩의 R, G, B 계조 전압을 생성하여 출력하는 것이 바람직하고, 상기 감마 전압 생성부는 정극성(+) - 부극성(-) 한 벌씩의 R, G, B 계조 전압을 생성하여 출력하는 것이 바람직하다.
- <22> 상기 감마 전압 생성부는 R, G, B 감마 데이터가 저장된 메모리부와, 상기 R, G, B 감마 데이터를 R, G, B 감마 전압으로 변환하는 DAC부와, 상기 R, G, B 감마 전압을 외부 제어 신호에 따라 순차로 선택하는 MUX부와, 선택된 R, G, B 감마 전압을 데이터 구동부로 출력하는 버퍼부를 포함하고, 상기 DAC부의 출력을 유지시켜주는 샘플링 홀드부를 더 포함한다.
- <23> 상기의 목적을 달성하기 위한 본 발명에 따른 표시 장치는, 화상을 표시하는 표시 패널과, 상기 표시 패널의 구동을 위한 구동 회로를 포함하고, 상기 구동 회로는, R, G, B 감마 데이터를 이용하여 R, G, B 감마 전압을 순차로 생성하여 출력하는 감마 전압 생성부와, 순차로 출력된 R, G, B 감마 전압을 이용하여 R, G, B 계조 전압을 순차로 생성하여 출력하는 계조 전압 생성부와, 화상 데이터 및 R, G, B 계조 전압을 입력받고, 상기 화상 데이터(R, G, B)에 대응하는 R, G, B 계조 전압을 아날로그 형태로 변환하여 이를 데이터 신호로서 출력하는 데이터 구동부를 포함한다.
- <24> 상기 감마 전압 생성부는 R, G, B 감마 데이터를 생성하는 화상 보정 회로를 더 포함하고, 상기 화상 보정 회로는 DCC(Dynamic Capacitance Compensation), ACCE(Adaptive Color Contrast Enhancement) 및 ACC(Accurate Color Capture) 중 적어도 어느 하나를 포함하는 것이 바람직하다.
- <25> 상기 감마 전압 생성부는 하이(High) - 로우(Low) 한 벌씩의 R, G, B 계조 전압을 생성하여 출력하는 것이 바람직하고, 상기 감마 전압 생성부는 정극성(+) - 부극성(-) 한 벌씩의 R, G, B 계조 전압을 생성하여 출력하는 것이 바람직하다.
- <26> 상기 감마 전압 생성부는 R, G, B 감마 데이터가 저장된 메모리부와, 상기 R, G, B 감마 데이터를 R, G, B 감마 전압으로 변환하는 DAC부와, 상기 R, G, B 감마 전압을 외부 제어 신호에 따라 순차로 선택하는 MUX부와, 선택된 R, G, B 감마 전압을 데이터 구동부로 출력하는 버퍼부를 포함하고, 상기 DAC부의 출력을 유지시켜주는 샘플링 홀드부를 더 포함한다.
- <27> 상기 표시 패널은 단위 화소가 메인 화소 및 서브 화소를 포함하는 액정 표시 패널을 사용하는 것이 바람직하다. 이때, 상기 메인 화소에는 하이 계조 전압이 인가되고, 상기 서브 화소에는 로우 계조 전압이 인가되는 것이 바람직하다.
- <28> 이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
- <29> 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상의 동일 부호는 동일한 요소를 지칭한다.
- <30> 도 1은 본 발명의 실시예에 따른 액정 표시 장치를 나타낸 블록도이고, 도 2는 본 발명의 실시예에 따른 감마 전압 생성부를 나타낸 블록도이며, 도 3은 본 발명의 실시예에 따른 데이터 구동부를 나타낸 블록도이다.
- <31> 도 1을 참조하면, 본 실시예에 따른 표시 장치는 화상을 표시하는 액정 표시 패널(100) 및 상기 액정 표시 패널(100)의 동작을 제어하는 액정 구동 회로(600)를 포함한다.
- <32> 액정 표시 패널(100)은 복수의 게이트 라인(G1-M 내지 Gn-M, G1-S 내지 Gn-S) 및 이와 교차하는 복수의 데이터 라인(D1 내지 Dm)을 포함하고, 이들의 교차 영역에 마련된 복수의 단위 화소를 구비한다. 본 실시예의 단위 화소는 메인 화소와 서브 화소를 포함한다. 그리고, 메인 화소와 서브 화소에 각기 차등된 전압을 인가하여 측면 계조 뭉침이나 반전을 개선하여 측면 시인성을 향상시킬 수 있으며, 색상을 자연스럽게 표현할 수 있다.
- <33> 상기 메인 화소는 메인 박막 트랜지스터(T-M)와, 메인 화소 커패시터(C1c-M)와, 메인 유지 커패시터(Cst-M)를

구비하고, 서브 화소는 서브 박막 트랜지스터(T-S)와, 서브 화소 커패시터(C1c-S)와, 서브 유지 커패시터(Cst-S)를 구비한다. 상기 메인 및 서브 화소 커패시터(C1c-M, C1c-S)는 화소 전극(미도시)과 공통 전극(미도시)을 포함하고, 화소 전극과 공통 전극 사이에 마련된 액정(미도시)은 유전체로서 작용한다. 메인 및 서브 유지 커패시터(Cst-M, Cst-S)는 유지 전극(미도시)과 화소 전극이 중첩되어 이루어진다. 본 실시예의 복수의 게이트 라인(G1-M 내지 Gn-M, G1-S 내지 Gn-S)은 메인 게이트 라인(G1-M 내지 Gn-M)과 서브 게이트 라인(G1-S 내지 Gn-S)을 구비한다.

- <34> 상술한 메인 화소의 메인 박막 트랜지스터(T-M)의 게이트 단자는 메인 게이트 라인(G1-M 내지 Gn-M)에 접속되고, 소스 단자는 데이터 라인(D1 내지 Dm)에 접속되고, 드레인 단자는 메인 화소 커패시터(C1c-M)의 화소 전극에 접속된다. 이러한 메인 박막 트랜지스터(T-M)은 메인 게이트 라인(G1-M 내지 Gn-M)에 인가되는 게이트 턴온 전압에 따라 동작하여 데이터 라인(D1 내지 Dm)의 데이터 신호를 메인 화소 커패시터(C1c-M)의 화소 전극에 공급한다. 서브 화소의 서브 박막 트랜지스터(T-S)의 게이트 단자는 서브 게이트 라인(G1-S 내지 Gn-S)에 접속되고, 소스 단자는 데이터 라인(D1 내지 Dm)에 접속되고, 드레인 단자는 서브 화소 커패시터(C1c-S)의 화소 전극에 접속된다. 이를 통해 서브 박막 트랜지스터(T-S)는 서브 게이트 라인(G1-S 내지 Gn-S)에 인가되는 게이트 턴온 전압에 따라 동작하여 데이터 라인(D1 내지 Dm)의 데이터 신호를 서브 화소 커패시터(C1c-S)의 화소 전극에 공급한다.
- <35> 상기의 화소 전극들에는 액정의 배열 방향을 조정하기 위한 도메인 규제수단으로 다수의 절개 패턴이 마련된다. 그리고, 공통 전극에는 돌기 패턴이 마련된다. 상기 도메인 규제수단으로 절개 패턴 대신 돌기를 포함할 수도 있다. 또한, 본 실시예의 액정은 수직 배향 방식으로 배향되는 것이 바람직하다.
- <36> 한편, 본 실시예의 메인 화소와 서브 화소를 구비하는 각 단위 화소가 삼원색(적색, 녹색, 청색) 중 하나를 고유하게 표시하는 것이 바람직하다. 이를 위해 각 단위 화소에 컬러 필터가 마련된다. 그리고, 각 단위 화소 영역 간에는 빔샘을 방지하기 위한 블랙 매트릭스가 마련된다.
- <37> 상술한 구조의 액정 표시 패널(100)의 외측에는 게이트 구동부(200), 데이터 구동부(300), 구동 전압 생성부(400) 및 신호 제어부(500)를 포함하는 액정 구동 회로(600)가 마련되고, 이러한 액정 구동 회로(600)는 액정 표시 패널(100)의 동작을 위한 각종 제어 신호들을 제공한다.
- <38> 여기서, 게이트 구동부(200) 및 데이터 구동부(300)는 액정 표시 패널(100)의 하부 기판 상에 직접 형성될 수 있고(ASG 방식), 별도로 제작되어 COB(Chip On Board), TAB(Tape Automated Bonding), COG(Chip On Glass) 등과 같은 방식으로 하부 기판 상에 실장될 수 있다. 본 실시예의 게이트 구동부(200)와 데이터 구동부(300)는 복수의 구동칩(chip) 형태로 제작되어, 하부 기판 상에 실장되는 것이 바람직하다. 그리고, 신호 제어부(500) 및 구동 전압 생성부(400)는 인쇄 회로 기판(Printed Circuit Board; PCB) 상에 실장되어 연성 인쇄 회로(Flexible Printed Circuit; FPC)을 통해 게이트 구동부(200) 및 데이터 구동부(300)에 연결되어, 액정 표시 패널(100)과 전기적으로 접속되는 것이 바람직하다.
- <39> 신호 제어부(500)는 외부의 그래픽 제어기(미도시)로부터 입력 화상 신호 및 입력 제어 신호를 제공받는다. 예를 들어, 화상 데이터(R, G, B)를 포함하는 입력 화상 신호 및 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 메인 클럭(MCLK) 및 데이터 인에이블 신호(DE)를 포함하는 입력 제어 신호를 제공받는다.
- <40> 또한, 상기 신호 제어부(500)는 입력 화상 신호를 액정 표시 패널(100)의 동작 조건에 적합하게 처리하여 내부적인 화상 데이터(R, G, B)를 생성하고, 게이트 제어 신호 및 데이터 제어 신호를 생성한 후, 상기 게이트 제어 신호를 게이트 구동부(200)로 전송하고, 상기 화상 데이터(R, G, B) 및 데이터 제어 신호를 데이터 구동부(300)로 전송한다. 여기서, 화상 데이터(R, G, B)는 액정 표시 패널(100)의 화소 배열에 따라 재배열되며, 화상 보정 회로를 통해 보정될 수 있다. 그리고, 게이트 제어 신호는 게이트 턴온 전압(Von)의 출력 시작을 지시하는 수직 동기 시작 신호(STV), 게이트 클럭 신호(CPV) 및 출력 인에이블 신호(OE)등을 포함하고, 데이터 제어 신호는 화상 데이터의 전송 시작을 알려주는 수평 동기 시작 신호(STH), 해당 데이터 라인에 데이터 신호를 인가하라는 로드 신호(LOAD) 및 공통 전압에 대한 제조 전압의 극성을 반전시키는 반전 신호(RVS) 및 데이터 클럭 신호(DCLK)등을 포함한다.
- <41> 구동 전압 생성부(400)는 외부 전원 장치(미도시)로부터 입력되는 외부 전원을 이용하여 액정 표시 패널(100)의 구동에 필요한 각종 구동 전압을 생성 및 출력한다. 예를 들어, 구동 전압 생성부(400)는 박막 트랜지스터(TFT)를 턴온시키는 게이트 턴온 전압(Von) 및 박막 트랜지스터(TFT)를 턴오프시키는 게이트 오프 전압(Voff) 등을 생성하여 이를 게이트 구동부(200)로 출력하는 게이트 전압 생성부와, 감마 전압(GVDD)을 생성하여 이를 데이터

구동부(300)로 출력하는 감마 전압 생성부 및 공통 전압(Vcom)을 생성하여 이를 공통 전극 및 유지 전극에 인가하는 공통 전압 생성부를 포함한다.


- <42> 도 2에 도시된 바와 같이, 본 실시예의 감마 기준 전압 생성부는 R, G, B 감마 데이터가 저장된 메모리부(411)와, 상기 메모리부(411)로부터 읽어들이는 R, G, B 감마 데이터를 R, G, B 감마 전압으로 변환시키는 디지털-아날로그 컨버터(Digital to Analog Converter; DAC부)(412)와, 상기 DAC부(412)의 출력을 유지시켜주는 샘플링 홀드부(413) 및 상기 R, G, B 감마 전압을 외부 제어 신호에 따라 순차로 선택하는 멀티플렉서부(Multiplexer; MUX부)(414)와, 선택된 R, G, B 감마 전압을 데이터 구동부(300)로 출력하는 버퍼부(415)를 포함한다.
- <43> 상기 메모리부(411)는 이이피롬(EEPROM)을 사용할 수 있으며, 상기 이이피롬에는 생성할 R, G, B 감마 전압에 관한 정보 즉, 복수의 R, G, B 감마 데이터가 하나의 테이블(Table) 형태로 저장된다. 특히, 본 실시예의 메모리부(411)에는 단위 화소당 두 개의 계조 전압이 필요한 SPVA 모드의 액정 표시 패널(100)에 적합하도록 하이-로우 한 벌씩의 R, G, B 감마 전압에 대응하는 감마 데이터가 저장된다. 즉, R 감마 전압의 생성시 기초가 되는 R 하이 감마 데이터(R-H) 및 R 로우 감마 데이터(R-L), G 감마 전압의 생성시 기초가 되는 G 하이 감마 데이터(G-H) 및 G 로우 감마 데이터(G-L), B 감마 전압의 생성시 기초가 되는 B 하이 감마 데이터(B-H) 및 B 로우 감마 데이터(B-L)가 저장된다. 이때, 상기 메모리부(411)에는 별도의 화상 보정 회로를 거쳐 생성된 R, G, B 감마 데이터가 저장된다. 예를 들어, DCC(Dynamic Capacitance Compensation), ACCE(Adaptive Color Contrast Enhancement) 및 ACC(Accurate Color Capture) 중 적어도 어느 하나의 화상 보정 회로를 거쳐 생성한 R, G, B 감마 데이터가 저장된다. 그 결과, 상기의 R, G, B 감마 데이터에 대응하여 생성된 R, G, B 감마 전압의 감마 곡선(gamma curve)이 조정됨으로써 원시 화상의 표시 품질이 더욱 개선될 수 있다.
- <44> 상기 DAC부(412)는 메모리부(411)에서 R, G, B 감마 데이터를 읽어들이어 아날로그 형태의 R, G, B 감마 전압으로 변환하여 출력한다. 즉, 상기 DAC부(412)는 R 하이 감마 데이터(R-H)를 읽어들이어 R 하이 감마 전압으로 변환하고, R 로우 감마 데이터(R-L)를 읽어들이어 R 로우 감마 전압으로 변환한다. 또한, G 하이 감마 데이터(G-H)를 읽어들이어 G 하이 감마 전압으로 변환하고, G 로우 감마 데이터(G-L)를 읽어들이어 G 로우 감마 전압으로 변환한다. 또한, B 하이 감마 데이터(B-H)를 읽어들이어 B 하이 감마 전압을 변환하고, B 로우 감마 데이터(B-L)를 읽어들이어 B 로우 감마 전압으로 변환한다. 이러한 하이-로우 한 벌씩의 R, G, B 감마 전압은 사전에 정의된 순서에 따라 순차로 출력된다. 본 실시예의 DAC부(412)는 단위 화소에 인가되는 전압의 극성이 일정 주기로 반전되는 액정 표시 패널(100)에 적합하도록 두 가지 형태의 R, G, B 감마 전압 즉, 정극성-부극성 한 벌씩의 R, G, B 감마 데이터를 생성하여 출력한다. 예를 들어, 2채널의 DAC부(412)는 제 1 채널(ch1)을 통해 정극성의 R, G, B 감마 데이터를 생성하여 출력하고, 제 2 채널(ch2)을 통해 부극성의 R, G, B 감마 데이터를 생성하여 출력한다. 이하에서는, 2채널의 DAC부(412)를 기준으로 설명하기로 한다.
- <45> 상기 MUX부(414)는 DAC부(412)에서 출력된 R, G, B 감마 전압을 순차로 입력받고, 외부 제어 신호(미표시)에 따라 R, G, B 감마 전압을 순차로 선택하여 출력한다. 즉, 제 1 DAC(DAC-1)에 연결된 제 1 MUX(MUX-1)는 정극성(+)의 하이-로우 R, G, B 감마 전압들을 순차로 선택하여 출력하고, 제 2 DAC(DAC-2)에 연결된 제 2 MUX(MUX-2)는 부극성(-)의 하이-로우 R, G, B 감마 전압들을 순차로 선택하여 출력한다. 이때, 입력값이 흔들리면 출력값 또한 불안정해질 수 있으므로 MUX부(414)의 입력 전단에 샘플링 홀딩부(Sampling holding부)(413)를 구성해 주는 것이 효과적이다. 상기 샘플링 홀딩부(413)는 상기 DAC부(412)로부터 출력된 R, G, B 감마 전압을 샘플링하여 홀딩하여 줌으로써 상기 MUX부(414)의 입력값을 일정하게 유지시키는 역할을 한다.
- <46> 상기 버퍼부(415)는 복수의 버퍼들(AMP-1 내지 AMP-n)을 포함하며, MUX부(414)에서 출력되는 R, G, B 감마 전압을 소정의 크기로 증폭하여 데이터 구동부(300)에 인가한다. 이때, 제 1 MUX(MUX-1)에 연결된 제 1 버퍼(AMP-1)는 정극성(+)의 하이-로우 R, G, B 감마 전압들(GVDD-01)을 출력하고, 제 2 MUX(MUX-2)에 연결된 제 2 버퍼(AMP-2)는 부극성(-)의 하이-로우 R, G, B 감마 전압들(GVDD-02)을 출력한다. 이러한 버퍼부(413)는 연산 증폭기를 이용하여 구성할 수 있으며, 출력값의 흔들림을 방지하기 위해 그 입력 전단에 샘플링 홀딩 회로가 더 연결될 수도 있다.
- <47> 한편, 게이트 구동부(200)는 수직 동기 시작 신호(STV)에 따라 동작하여 제 1 및 제 2 게이트 클럭 신호(CPV1, CPV2)에 따라 전압 생성부(400)의 출력인 게이트 턴온 전압(Von)과 게이트 턴오프 전압(Voff)을 복수의 메인 게이트 라인(G1-M 내지 Gn-M)과 복수의 서브 게이트 라인(G1-S 내지 Gn-S)에 인가한다. 먼저 제 1 게이트 클럭 신호(CPV1)를 통해 메인 게이트 라인(G1-M 내지 Gn-M)에 게이트 턴온 전압(Von)을 인가하여 이에 접속된 복수의 메인 박막 트랜지스터(T-M)를 턴온시켜 제 1 전압 레벨의 데이터 신호(DS1, DS3)를 메인 화소 커패시터(C1c-

M)에 제공한다. 이후, 제 2 게이트 클럭 신호(CPV2)를 통해 서브 게이트 라인(G1-S 내지 Gn-S)에 게이트 턴온 전압(Von)을 인가하여 이에 접속된 복수의 서브 박막 트랜지스터(T-S)를 턴온시켜 제 2 전압 레벨의 데이터 신호(DS2, DS4)를 서브 화소 커패시터(C1c-S)에 제공한다. 본 실시예에서는 상기 제 1 및 제 2 게이트 클럭 신호(CPV1, CPV2)의 로직 하이 구간 동안 메인 및 서브 게이트 라인(G1-M 내지 Gn-M, G1-S 내지 Gn-S)에 게이트 턴온 전압(Von)이 인가된다.


- <48> 데이터 구동부(300)는 구동 전압 생성부(400)의 감마 전압(GVDD)을 이용하여 계조 전압을 생성하고, 입력된 디지털 형태의 화상 데이터를 상기 계조 전압을 이용하여 아날로그 형태의 데이터 신호로 변환하여 각 데이터 라인(D1 내지 Dm)에 인가한다. 본 실시예의 데이터 구동부(300)는, 도 3에 도시된 바와 같이, 샘플링 신호를 순차적으로 전송하는 쉬프트 레지스터부(310), 화상 데이터(R, G, B)를 일시 저장하는 데이터 레지스터부(320), 샘플링 신호를 통해 화상 데이터(R, G, B)를 샘플링하여 래치하는 래치부(330), 감마 전압(GVDD-01 내지 GVDD-02)을 이용하여 복수의 계조 전압을 생성하는 계조 전압 생성부(340), 래치된 화상 데이터(R, G, B)를 계조 전압으로 변환시키는 DAC부(350) 및 계조 전압을 데이터 라인(D1 내지 Dm)에 공급하는 출력 버퍼부(360)를 포함한다.
- <49> 여기서, 쉬프트 레지스터부(310)는 신호 제어부(500)로부터 제공되는 제어 신호에 기초하여 샘플링 신호를 발생하여 래치부(330)에 공급한다. 즉, 상기 쉬프트 레지스터부(310)는 한 행분의 화상 데이터(R, G, B)의 입력 시작을 알리는 수평 동기 시작 신호(STH)에 따라 동작을 개시하며, 데이터 클럭 신호(DCLK)에 동기화되어 생성한 샘플링 신호를 출력한다. 데이터 레지스터부(320)는 신호 제어부(500)로부터 순차적으로 입력되는 화상 데이터(R, G, B)를 일시 저장한다. 래치부(330)는 쉬프트 레지스터부(310)의 샘플링 신호에 대응하여 데이터 레지스터부(320)에 일시 저장되어 있는 화상 데이터(R, G, B)를 샘플링하여 래치한다. 이때, 상기 래치부(330)는 로드 신호(LOAD)에 따라 한 행분의 화상 데이터(R, G, B) 즉, 각각의 데이터 라인(D1 내지 Dm)에 대응하는 화상 데이터(R, G, B)를 동시에 래치하여 출력한다. 계조 전압 생성부(340)는 전압 분배 수단을 통해 감마 전압(GVDD-01 내지 GVDD-02)을 복수 레벨의 계조 전압으로 분배하여 DAC부(350)에 공급한다. 이때, 정극성의 감마 전압(GVDD-01)을 전압 분배하여 생성한 정극성의 계조 전압 및 부극성의 감마 전압(GVDD-02)을 전압 분배하여 생성한 부극성의 계조 전압을 DAC부(350)부에 공급한다. 상기 DAC부(350)는 화상 데이터(R, G, B)에 대응하여 선택된 계조 전압을 아날로그 형태로 변환하여 이를 데이터 신호로서 출력한다. 상기 출력 버퍼부(360)는 DAC부(350)에서 출력되는 데이터 신호들을 소정의 크기로 증폭하여 각 데이터 라인(D1 내지 Dm)에 인가한다. 이러한 출력 버퍼부(360)는 각 데이터 라인(D1 내지 Dm)에 접속된 복수의 출력 버퍼를 포함하는데, 본 실시예의 출력 버퍼는 차등 증폭기를 사용하는 것이 바람직하다.
- <50> 전술한 설명에서는 계조 전압 생성부(340)가 데이터 구동부(300) 내에 마련되어 있음에 관해 설명하였지만 이에 한정되지 않고, 상기 계조 전압 생성부(340)는 별도의 모듈로 데이터 구동부(300) 외측에 마련될 수도 있다.
- <51> 이와 같은 구성을 갖는 본 실시예에 따른 액정 표시 장치에서 구동 전압 생성부(400)는 R, G, B 감마 전압(GVDD-01 내지 GVDD-02)을 생성하여 순차로 출력하고, 데이터 구동부(300)는 상기 R, G, B 감마 전압(GVDD-01 내지 GVDD-02)을 기초로하여 생성한 R, G, B 계조 전압을 각각의 데이터 라인(D1 내지 Dm)에 인가한다. 이때, R, G, B 감마 전압(GVDD-01 내지 GVDD-02)은 화상 보정 회로를 통해 생성된 R, G, B 감마 데이터를 이용하기 때문에 이를 기초로하여 생성된 R, G, B 계조 전압 또한 화상 보정을 거친 상태가 된다. 따라서, 화상 보정을 위해 데이터 구동칩 각각에 마련되는 복수의 보정 테이블 및 DAC을 생략할 수 있는데, 이를 종래의 경우와 비교하여 설명하면 다음과 같다.
- <52> 도 4는 본 발명의 비교예에 따른 데이터 구동부의 출력 전압을 나타낸 그래프이고, 도 5는 본 발명의 실시예에 따른 데이터 구동부의 출력 전압을 나타낸 그래프이다. 여기서, 각 도의 (a)는 메인 화소로 출력되는 하이 계조 전압을 나타낸 것이고, 각 도의 (b)는 서브 화소로 출력되는 로우 계조 전압을 나타낸 것이다. 그리고, 각 도의 A선은 정극성 계조 전압을 나타낸 것이고, 각 도의 B선은 부극성 계조 전압을 나타낸 것이다.
- <53> 먼저, 도 4를 참조하면, 종래의 감마 전압 생성부는 화이트 감마 전압을 생성한 다음 이를 데이터 구동칩에 제공하고, 데이터 구동칩은 상기의 화이트 감마 전압을 이용하여 화이트 계조 전압을 생성한 다음 R, G, B 보정 테이블 및 DAC을 이용하여 화상 특성을 보정한 화이트 계조 전압을 각각에 데이터 라인에 인가한다. 따라서, 단위 화소당 두 개의 계조 전압(A선과 B선)이 필요한 SPVA 모드의 액정 표시 패널에서 데이터 구동칩이 n비트로 구성된다면 화상 보정을 위해 전체적으로 $2^n \times 3$ 개의 R, G, B 보정 테이블이 필요하고, 각각의 데이터 구동칩에는 R, G, B 보정 데이터를 아날로그 전압으로 변환하기 위한 적어도 1개의 DAC이 필요하다.
- <54> 반면, 도 5를 참조하면, 본 실시예의 감마 전압 생성부는 R, G, B 테이블을 이용하여 화상 특성을 보정한 R, G,

도면


도면1




도면2




도면3



도면4



도면5



专利名称(译)	显示面板的驱动电路和具有其的显示装置		
公开(公告)号	KR1020080077478A	公开(公告)日	2008-08-25
申请号	KR1020070017077	申请日	2007-02-20
[标]申请(专利权)人(译)	三星电子株式会社		
申请(专利权)人(译)	三星电子有限公司		
当前申请(专利权)人(译)	三星电子有限公司		
[标]发明人	LEE HYUN HO		
发明人	LEE HYUN HO		
IPC分类号	G09G3/36 G02F1/133 G09G3/20 H04N5/202		
外部链接	Espacenet		

摘要(译)

本发明是R, G, 通过使用B伽玛数据R, G, 和用于产生顺序地输出所述B伽玛电压, 通过使用R, G, B伽玛电压输出到顺序的R, G伽玛电压发生器, 接收该图像数据, 并且R, G, B灰度级电压, 将对应于所述图像数据为模拟形式的R, G, B灰度级电压以及用于输出数据信号作为数据信号的数据驱动器, 以及具有该数据驱动器的显示装置。此, 由于各个示例性图像校正本发明是在所述多个中的伽玛电压发生器的一个统一进行驱动芯片, 并且降低了R, G, B校正表所必需的图像校正数目, 图像校正可以省略每个数据驱动芯片中提供的DAC。因此, 可以期望通过简化驱动电路, 减少缺陷图像处理和降低制造成本来提高图像处理速度。

