



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2008년05월22일
(11) 등록번호 10-0831234
(24) 등록일자 2008년05월15일

(51) Int. Cl.
G02F 1/133 (2006.01)
(21) 출원번호 10-2002-0026218
(22) 출원일자 2002년05월13일
심사청구일자 2007년05월14일
(65) 공개번호 10-2003-0079641
(43) 공개일자 2003년10월10일
(30) 우선권주장
1020020017793 2002년04월01일 대한민국(KR)
(56) 선행기술조사문헌
KR1019980066488 A
JP2001109452 A
JP2001142437 A
JP06161391 A

(73) 특허권자
삼성전자주식회사
경기도 수원시 영통구 매탄동 416
(72) 발명자
이승우
서울특별시금천구독산1동293-10독산현대아파트10
2동1008호
(74) 대리인
팬코리아특허법인

전체 청구항 수 : 총 22 항

심사관 : 하정균

(54) 프레임 레이트 제어 방법 및 이를 위한 액정 표시 장치

(57) 요약

본 발명은 프레임 레이트 제어(FRC : frame rate control)를 위한 액정 표시 장치 및 그 구동 방법에 관한 것이다.

본 발명의 프레임 레이트 제어 방법은, 액정 표시 장치 외부의 그래픽 소스로부터 n비트의 RGB 데이터를 입력받는 제1단계; 상기 RGB 데이터가 나타내는 계조값을 이용하여 e비트로 RGB 데이터를 확장하는 제2단계; 및 상기 확장된 RGB 데이터의 하위 d비트를 추출하고, 연속하는 2^d 개의 프레임동안, 상기 확장된 RGB 데이터의 하위 d비트에 따라 상기 확장 RGB 데이터의 하위 d비트를 제외한 (e-d) 비트가 나타내는 계조와 그 바로 상위 계조의 발생 빈도가 조정되도록 프레임 데이터를 변환시키는 제3단계를 포함하며, 액정 표시 장치의 타이밍 제어부에 입력되는 n비트의 RGB 데이터를 e비트로 확장한 후, 이를 이용하여 프레임 레이트 제어를 수행함으로써, 프레임 레이트 제어를 함으로 인해 발생하는 표현 컬러의 감소를 막을 수 있다.

대표도 - 도4

기존 FRC				Hi-FRC I				
입력	상위 6비트	하위 2비트	비고	입력	변환	상위 6비트	하위 2비트	비고
255	111111	11	동일 휘도	255	252	111111	00	▲
254	111111	10		254	251	111110	11	▲
253	111111	01		253	250	111110	10	▲
252	111111	00		252	249	111110	01	▲
251	111110	11	▲	251	248	111110	00	▲
250	111110	10	▲	250	247	111101	11	▲
*	*	*		*	*	*	*	
6	000001	10	▲	6	3	000000	11	▲
5	000001	01	▲	5	2	000000	10	▲
4	000001	00	▲	4	1	000000	01	▲
3	000000	11	▲	3	0	000000	00	동일 휘도
2	000000	10	▲	2	0	000000	00	
1	000000	01	▲	1	0	000000	00	
0	000000	00		0	0	000000	00	

특허청구의 범위

청구항 1

외부의 그래픽 소스로부터 n비트의 원시 데이터를 입력받는 제1단계;

상기 입력된 n비트의 원시 데이터가 나타내는 계조로부터 '3'을 감산하고, 최하위 소정 수의 계조가 동일한 휘도를 표시하도록 데이터를 변환하는 제2단계; 및,

연속하는 2^d 개의 프레임 동안, 상기 RGB 데이터의 하위 d비트에 따라 상기 RGB 데이터의 (n-d) 비트가 나타내는 계조와 그 바로 상위 계조의 발생 빈도가 조정되도록 프레임 데이터를 변환시키는 제3단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 프레임 레이트 제어 방법.

청구항 2

제1항에 있어서,

상기 n은 8이고, d는 2인 것을 특징으로 하는 액정 표시 장치의 프레임 레이트 제어 방법.

청구항 3

제2항에 있어서,

상기 최하위 소정 수의 계조는 4개이며, 상기 최하위 소정 수의 계조는 '0'으로 변환됨을 특징으로 하는 액정 표시 장치의 프레임 레이트 제어 방법.

청구항 4

액정 표시 장치 외부의 그래픽 소스로부터 n비트의 RGB 데이터를 입력받는 제1단계;

상기 RGB 데이터가 나타내는 계조값을 이용하여 e비트로 RGB 데이터를 확장하는 제2단계; 및,

상기 확장된 RGB 데이터의 하위 d비트를 추출하고, 연속하는 2^d 개의 프레임 동안, 상기 확장된 RGB 데이터의 하위 d비트에 따라 상기 확장 RGB 데이터의 하위 d비트를 제외한 (e-d)비트가 나타내는 계조와 그 바로 상위 계조의 발생 빈도가 조정되도록 프레임 데이터를 변환시키는 제3단계를 포함하며,

상기 제1 내지 제3단계는 소정 수의 단위 화소 블록에 대해 수행되며, 각 단위 화소 블록에서는 상기 RGB 데이터의 하위 d비트를 제외한 (e-d)비트가 나타내는 계조와 그 바로 상위 계조의 발생 빈도가 공간적으로 조정되도록 배치됨을 특징으로 하는 액정 표시 장치의 프레임 레이트 제어 방법.

청구항 5

제4항에 있어서,

상기 n은 8비트, d는 3비트, e는 9비트인 것을 특징으로 하는 액정 표시 장치의 프레임 레이트 제어 방법.

청구항 6

제4항에 있어서,

상기 n은 10비트, 12비트 또는 그 이상의 비트인 것을 특징으로 하는 액정 표시 장치의 프레임 레이트 제어 방법.

청구항 7

제4항에 있어서,

상기 소정 수의 화소 블록은 4X2 화소 블록인 것을 특징으로 하는 액정 표시 장치의 프레임 레이트 제어 방법.

청구항 8

제4항에 있어서,

상기 n이 8비트, d가 3비트, e가 9비트 일 때,

상기 d비트의 최하위 비트가 '0'이면, 8개의 프레임 동안 상기 d비트의 나머지 비트에 따라 상기 RGB 데이터의 (e-d)비트가 나타내는 계조와 그 바로 상위 계조의 발생 빈도가 조정되도록 프레임 데이터를 변환시키고,

상기 d비트의 최하위 비트가 '1'이면, 처음 4 프레임 동안에는 상기 d비트의 나머지 비트에 따라 상기 RGB 데이터의 (e-d)비트가 나타내는 계조와 그 바로 상위 계조의 발생 빈도가 조정되도록 프레임 데이터를 변환시키고, 나머지 4프레임 동안에는 상기 d비트의 나머지 비트에 '1'을 더한 값에 따라 상기 RGB 데이터의 (e-d)비트가 나타내는 계조와 그 바로 상위 계조의 발생 빈도가 조정되도록 프레임 데이터를 변환시키는 것을 특징으로 하는 액정 표시 장치의 프레임 레이트 제어 방법.

청구항 9

제4항에 있어서,

상기 n이 8비트 일 때,

상기 제2단계는 아래의 수학식에 의해 수행됨을 특징으로 하는 액정 표시 장치의 프레임 레이트 제어 방법.

$$\left(\frac{63G}{255} \times 8\right)_{\text{반올림}}$$

(상기 수학식에서 G는 입력되는 8비트 RGB 데이터가 나타내는 10진수로 표현된 계조값이며, "()_{반올림}"은 괄호안의 수를 반올림하라는 의미이다.)

청구항 10

제4항에 있어서,

상기 n이 8비트 일 때,

상기 제2단계는 아래의 수학식에 의해 수행됨을 특징으로 하는 액정 표시 장치의 프레임 레이트 제어 방법.

$$\text{if } G=255, G_{Hi-FRC}=504, \text{else } G_{Hi-FRC}=\left(\frac{63G}{256} \times 8\right)_{\text{반올림}}=\left(\frac{63G}{32}\right)_{\text{반올림}}$$

(상기 수학식에서 G는 입력되는 8비트 RGB 데이터가 나타내는 10진수로 표현된 계조값이며, "()_{반올림}"은 괄호안의 수를 반올림하라는 의미이며, 상기 수학식에서 G_{Hi-FRC} 는 9비트로 변환된 데이터이다.)

청구항 11

제4항에 있어서,

상기 n이 8비트 일 때,

상기 제2단계는 아래의 수학식에 의해 수행됨을 특징으로 하는 액정 표시 장치의 프레임 레이트 제어 방법.

$$\text{if } G \leq 6, G_{Hi-FRC}=G, \text{else } G_{Hi-FRC}=\left(\frac{64 \times (G+1)}{256} - 1\right) \times 8 = 2G - 6$$

(상기 수학식에서 G는 입력되는 8비트 RGB 데이터가 나타내는 10진수로 표현된 계조값이며, "()_{반올림}"은 괄호안의 수를 반올림하라는 의미이며, 상기 수학식에서 G_{Hi-FRC} 는 9비트로 변환된 데이터이다.)

청구항 12

제4항에 있어서,

상기 n이 8비트 일 때,

상기 제2단계는 아래의 수학식에 의해 수행됨을 특징으로 하는 액정 표시 장치의 프레임 레이트 제어 방법.

$$\text{if } G=255, G_{Hi-FRC}=504, \text{else } G_{Hi-FRC}=\left(\left(\frac{63 \times (G+1)}{256} - \frac{1}{8}\right) \times 8\right)_{\text{반올림}}=\left(\frac{63 \times (G+1)}{32} - 1\right)_{\text{반올림}}$$

(상기 수학식에서 G 는 입력되는 8비트 RGB 데이터가 나타내는 10진수로 표현된 계조값이며, "()반올림"은 괄호 안의 수를 반올림하라는 의미이며, 상기 수학식에서 G_{Hi-FRC} 는 9비트로 변환된 데이터이다.)

청구항 13

제4항에 있어서,

상기 n 이 8비트 일 때,

상기 제2단계는 아래의 수학식에 의해 수행됨을 특징으로 하는 액정 표시 장치의 프레임 레이트 제어 방법.

$$\text{if } G \leq 8, G_{Hi-FRC} = G, \text{if } 9 < G < 255, G_{Hi-FRC} = 2G - 8, \text{if } G = 255, G_{Hi-FRC} = 504$$

(상기 수학식에서 G 는 입력되는 8비트 RGB 데이터가 나타내는 10진수로 표현된 계조값이며, G_{Hi-FRC} 는 9비트로 변환된 데이터이다.)

청구항 14

다수의 게이트 라인과 데이터 라인이 교차하는 영역에 형성된 화소를 가지는 액정 패널;

상기 액정 패널의 게이트 라인을 순차적으로 스캐닝하기 위한 신호를 인가하는 게이트 구동부;

RGB 데이터에 따라 상기 액정 패널의 각 화소에 인가하기 위한 계조 전압을 선택하여 출력시키는 소스 구동부;

상기 게이트 구동부의 스캐닝을 위한 게이트 전압을 생성하여 출력하고, 상기 소스 구동부에 필요한 계조 전압을 생성하여 출력시키는 전압 발생부; 및,

그래픽 소스로부터 RGB 데이터를 받아들이고, 상기 RGB 데이터가 나타내는 계조값을 이용하여 e 비트로 확장된 RGB 데이터를 산출하며, 상기 확장된 RGB 데이터의 하위 d 비트를 추출하고, 연속하는 2^d 개의 프레임 동안, 상기 추출된 RGB 데이터의 하위 d 비트에 따라 상기 RGB 데이터의 하위 d 비트를 제외한 $(e-d)$ 비트가 나타내는 계조와 그 바로 상위 계조의 발생 빈도가 조정되도록 프레임 데이터를 변환시키며, 상기 변환된 RGB 데이터를 상기 소스 구동부에 출력시키는 타이밍 제어부를 포함하는 액정 표시 장치.

청구항 15

제14항에 있어서,

상기 타이밍 제어부의 프레임 데이터 변환은 소정 수의 단위 화소 블록에 대해 수행되며, 각 단위 화소 블록에서는 상기 RGB 데이터의 하위 d 비트를 제외한 $(e-d)$ 비트가 나타내는 계조와 그 바로 상위 계조의 발생 빈도가 공간적으로 조정되도록 배치됨을 특징으로 하는 액정 표시 장치.

청구항 16

제14항에 있어서,

상기 n 은 8비트, d 는 3비트, e 는 9비트인 것을 특징으로 하는 액정 표시 장치.

청구항 17

제14항에 있어서,

상기 n 은 10비트, 12비트 또는 그 이상의 비트인 것을 특징으로 하는 액정 표시 장치.

청구항 18

제14항에 있어서,

상기 소정 수의 화소 블록은 4×2 화소 블록인 것을 특징으로 하는 액정 표시 장치.

청구항 19

액정 표시 장치 외부의 그래픽 소스로부터 n비트의 RGB 데이터를 입력받는 제1단계;

상기 RGB 데이터가 나타내는 계조값을 이용하여 e비트로 RGB 데이터를 확장하는 제2단계;

상기 확장된 RGB 데이터의 하위 d비트를 추출하고, 연속하는 2^d 개의 프레임 동안, 상기 확장된 RGB 데이터의 하위 d비트에 따라 상기 확장 RGB 데이터의 하위 d비트를 제외한 (e-d)비트가 나타내는 계조와 그 바로 상위 계조의 발생 빈도가 조정되도록 프레임 데이터를 변환시키는 제3단계; 및,

상기 제3단계에서 얻어진 2^d 개의 프레임 데이터 중에서 처음 절반의 프레임을 노멀 프레임, 나머지 절반의 프레임을 플러스 프레임으로 정의하며, 상기 플러스 프레임은 각 프레임의 화소 배치를 수직 방향으로 바꾸어서 얻어지며, 상기 노멀 프레임과 플러스 프레임은 매 프레임마다 서로 교대로 나타나도록 프레임 데이터를 재배치하는 제4단계를 포함하며,

상기 제1 내지 제4단계는 소정 수의 단위 화소 블록에 대해 수행되며, 각 단위 화소 블록 내에서는 상기 RGB 데이터의 하위 d비트를 제외한 (e-d)비트가 나타내는 계조와 그 바로 상위 계조의 발생 빈도가 공간적으로 조정되도록 배치됨을 특징으로 하는 액정 표시 장치의 프레임 레이트 제어 방법.

청구항 20

제19항에 있어서,

상기 소정 수의 화소 블록은 4X2 화소 블록인 것을 특징으로 하는 액정 표시 장치의 프레임 레이트 제어 방법.

청구항 21

제19항에 있어서,

하나의 프레임을 구성하는 표시 화면에서, 소정의 화소 블록 단위로 노멀 프레임 또는 플러스 프레임 중 하나가 표시됨과 동시에, 상기 화소 블록 단위와 인접한 주변의 화소 블록에서는 노멀 프레임 또는 플러스 프레임 중 다른 하나가 표시되도록 화소 패턴을 공간적으로 재배치하는 제5단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치의 프레임 레이트 제어 방법.

청구항 22

제21항에 있어서,

상기 소정의 화소 블록 단위는 4X4 화소 블록인 것을 특징으로 하는 액정 표시 장치의 프레임 레이트 제어 방법.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

- <22> 본 발명은 프레임 레이트 제어(FRC : frame rate control)를 위한 액정 표시 장치 및 그 구동 방법에 관한 것으로, 더욱 상세하게는 그래픽 소스에서 입력되는 RGB 데이터의 비트수보다 더 작은 비트 처리 능력을 갖는 구동 IC가 사용될 경우에 적합한 액정 표시 장치 및 그 구동 방법에 관한 것이다.
- <23> 최근, 퍼스널 컴퓨터(personal computer)나 텔레비전 등의 경량화, 박형화에 따라 표시 장치 분야에도 경량화, 박형화가 요구되고 있으며, 이러한 요구를 충족시키기 위하여 음극선관(CRT : cathode-ray tube) 대신에 액정 표시 장치(LCD : liquid crystal display)와 같은 플랫 패널 표시 장치(flat panel display)가 개발되어 다양한 분야에서 실용화되고 있다.
- <24> 액정 표시 장치에서는 두 개의 기관 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전계가 인가되고, 이 전계의 세기를 조절함으로써 기관에 투과되는 빛의 양이 제어되어 원하는 화상(image)에 대한 표시가 이루어진다.

- <25> 이러한 액정 표시 장치에는 외부의 그래픽 소스(graphic source)로부터 레드(red), 그린(green), 블루(blue)의 n비트 RGB 데이터가 입력된다. 상기 RGB 데이터는 액정 표시 장치의 타이밍 제어부에서 데이터 포맷이 변환된 후, 구동 IC(integrated circuit)에서 RGB 데이터에 맞는 아날로그 게조 전압(gray voltage)이 선택되고, 상기 선택된 게조 전압이 액정 패널에 인가됨으로써 표시 동작이 수행된다.
- <26> 일반적으로, 상기 그래픽 소스에서 타이밍 제어부로 입력되는 RGB 데이터의 비트 수와 상기 구동 IC에서 처리 가능한 비트 수는 동일하다. 현재, 출시되어 있는 액정 표시 장치에서는 n=8비트인 제품이 보편적이다. 그런데, 8비트의 RGB 데이터를 처리할 수 있는 구동 IC는 고가이므로, 그 보다 낮은 처리 능력을 갖는 구동 IC로써 액정 표시 장치를 설계할 수 있다면, 제품의 단가가 많이 낮아질 수 있다.
- <27> 이러한 기술적 필요에 따라 제안된 방법이 프레임 레이트 제어(FRC : frame rate control)이다. 상기 프레임 레이트 제어는 타이밍 제어부에 적용되는 기술이며, 입력된 n비트의 RGB 데이터 중에서 구동 IC에서 처리 가능한 비트 수인 (n-d) 비트만을 이용하여 표시가 가능하도록 프레임 데이터를 재구성하는 기술이다. 여기서, d는 정수이며 입력 RGB 데이터의 하위 소정 비트 수를 나타낸다. 상기 프레임 레이트 제어 방법에 따르면, 연속하는 2^d 개의 프레임 동안, 각 프레임에서 RGB 데이터의 하위 d 비트를 이용하여 RGB 데이터의 (n-d)비트가 나타내는 게조 값 'A'(이하, "A"라 함)와 그 바로 상위 게조인 'A+1'의 프레임별 발생 빈도가 조정되도록 프레임 데이터를 변환시킨다. 이와 더불어, 프레임 내의 소정 화소 단위, 예를 들어, 4X2의 화소 단위로도 상기 두 게조 'A'와 'A+1'의 프레임별 발생 빈도가 공간적으로 조정되도록 배치됨으로써, 시간적 및 공간적으로 화면 표시를 평균하였을 때, n비트의 RGB 데이터에 의해 표시가 이루어지는 것처럼 인식될 수 있다. 즉, 게조 'A'와 'A+1' 사이에 2^d 개의 게조를 추가로 표시할 수 있으며, 이것은 (n-d) 비트의 RGB 데이터에 d비트를 추가하여 n비트 RGB 데이터에 의해 표시가 이루어지는 것과 동일한 효과를 얻는다.
- <28> 도 1에는 n이 8이고, d가 2인 경우의 프레임 레이트 제어를 설명하는 도표가 도시되어 있다.
- <29> 도 1에는 4프레임 동안에 하위 2비트의 상태에 따라 4X2 화소 블록에서의 표시 상태가 나타내어져 있다. 상기 화소 블록에서 빗금친 화소는 RGB 데이터의 상위 6비트가 나타내는 게조값이며, 빗금치지 않은 화소는 상기 6비트가 나타내는 게조값에 '1'을 더한 값, 즉, 그 바로 상위 게조의 값이다. 4X2 화소 블록에서 'o'는 'odd'의 약어로서 홀수째 행(column)을 나타내고, 'e'는 'even'의 약어로서 짝수째 행을 나타낸다.
- <30> 상기 도 1을 참조하면, 하위 2비트의 4가지 상태는 각각 두 게조 'A'와 'A+1' 사이의 4가지 게조를 나타내며, '00'은 'A', '01'은 'A + 1/4', '10'은 'A + 2/4', '11'은 'A + 3/4'의 게조를 각각 나타낸다. 하위 2비트가 '11'인 경우에 대해 예를 들어 설명한다. 먼저, 공간적인 관점에서 볼 때, 하위 2비트가 '11'이면, 8개의 화소를 갖는 4X2 화소 블록에서는 게조 'A+1'이 항상 6개의 화소에서 발생하도록 데이터가 구성되어 있다. 또한, 시간적인 관점에서 볼 때, 하위 2비트가 '11'이면, 예를 들어, 'o'열 '1'행의 화소에서는 게조 'A+1'이 4프레임 동안 3번 발생하도록 데이터가 구성되어 있다. 따라서, 시간적 및 공간적으로 평균하면, 4X2 화소 블록에서는 하위 2비트가 '11'일 경우에, 게조 'A'에 '3/4'를 더한 게조가 평균적으로 표시되는 것처럼 인식될 수 있다.
- <31> 도 2에는 상기 도 1의 프레임 레이트 제어가 적용될 때의 그레이(gray, '게조'와 동일한 의미임)에 대한 투과율(transmittance)의 관계가 도시되어 있다. 상기 게조에 대한 투과율의 곡선을 통상 감마 곡선이라고 부른다.
- <32> 그런데, 상기 종래의 프레임 레이트 제어 방법에서는, 도 2에 확대하여 도시한 바와 같이, 상위 4개의 게조에서 감마의 왜곡이 존재하며, 이로 인해 표시 가능한 컬러의 수가 감소하는 문제점이 있다. 보다 상세하게 설명하면, RGB 데이터가 8비트이므로, 표현 가능한 전체 게조 수는 $2^8=256$ 개이다. 그런데, 상위 6비트를 이용하여 프레임 레이트 제어를 하므로, 상위 4개의 게조에서는 RGB 데이터의 상위 6비트가 '111111'이 된다. 프레임 레이트 제어에서는 임의의 게조와 그 상위 게조의 발생 빈도를 조절하여 RGB 데이터가 확장된 것처럼 표현되지만, 상기의 경우에는 '111111'의 상위 게조가 없으므로, 부득이하게 프레임 레이트 제어를 적용할 수 없고, 위 4개의 게조는 동일한 하나의 게조를 표현하도록 미리 설정할 수 밖에 없다. 이것이 상위 게조에서 감마 왜곡을 일으키는 원인이다. 또한, 각 컬러가 253개의 게조를 표현하므로, RGB 합성에 의해 표현할 수 있는 총 컬러의 수는 $253 \times 253 \times 253 = 16,194,277$ 이며, 이것은 이상적인 표현 가능한 컬러의 수 $256 \times 256 \times 256 = 16,777,216$ 에 비해 약 60개 정도가 모자란다.
- <33> 한편, 프레임 레이트 제어가 적용되는 액정 표시 장치에서는 화질 열화라는 문제점이 있다. 예를 들어, 표시 화면의 하측은 블랙(black)이고, 상측은 레드(red), 그린(green), 블루(blue), 화이트(white) 각각의 최대 밝기가 나오도록 게조 레벨을 수직으로 배치한 화면을 구성할 경우, 4개의 게조 간격으로 가로 줄이 표시되는 현상

이 발생한다. 이러한 화질 열화 현상은 상기 프레임 레이트 제어와 함께, 1 프레임 단위로 액정 인가 극성을 반전시키는 반전 구동 방법이 동시에 적용되기 때문에 일어난다.

발명이 이루고자 하는 기술적 과제

- <34> 본 발명은 상기한 바와 같은 기술적 배경 하에 이루어진 것으로서, 총 표현 가능한 계조 중에서 상위 계조의 감마 왜곡을 제거할 수 있는 제1의 프레임 레이트 제어 방법을 제공하는데 제1목적이 있다.
- <35> 본 발명의 제2목적은 RGB 데이터의 소정 수의 하위 비트를 확장한 후, 이를 이용하여 프레임을 재구성함으로써, RGB 데이터의 입력 비트수로 표현할 수 있는 컬러의 수를 모두 표시할 수 있는 제2의 프레임 레이트 제어 방법을 제공하는 것이다.
- <36> 본 발명의 제3목적은 화소의 패턴을 시간적 및 공간적으로 적절히 배치함으로써 화질 열화 및 플리커(flicker)를 감소시킬 수 있는 제3의 프레임 레이트 제어 방법을 제공하는 것이다.
- <37> 본 발명의 제4목적은 상기 제1 및 제2의 프레임 레이트 제어 방법이 적용될 수 있는 액정 표시 장치를 제공하는 것이다.

발명의 구성 및 작용

- <38> 상기한 목적을 달성하기 위한 본 발명에 따른 프레임 레이트 제어 방법은,
- <39> 액정 표시 장치 외부의 그래픽 소스로부터 n비트의 RGB 데이터를 입력받는 제1단계;
- <40> 상기 RGB 데이터가 나타내는 계조값을 이용하여 e비트로 확장된 RGB 데이터를 산출하는 제2단계; 및,
- <41> 상기 확장된 RGB 데이터의 하위 d비트를 추출하고, 연속하는 2^d 개의 프레임 동안, 상기 추출된 RGB 데이터의 하위 d비트에 따라 상기 RGB 데이터의 하위 d비트를 제외한 (e-d) 비트가 나타내는 계조와 그 바로 상위 계조의 발생 빈도가 조정되도록 프레임 데이터를 변환시키는 제3단계를 포함하며,
- <42> 상기 제1 내지 제3단계는 소정 수의 단위 화소 블록에 대해 수행되며, 각 단위 화소 블록에서는 상기 확장된 RGB 데이터의 하위 d비트를 제외한 (e-d)비트가 나타내는 계조와 그 바로 상위 계조의 발생 빈도가 공간적으로 조정되도록 배치됨을 특징으로 한다.
- <43> 상기한 본 발명에 따른 프레임 레이트 제어 방법에서는, 액정 표시 장치의 타이밍 제어부에 입력되는 n비트의 RGB 데이터를 e비트로 확장한 후, 이를 이용하여 프레임 레이트 제어를 수행함으로써, 프레임 레이트 제어를 함으로 인해 발생하는 표현 컬러의 감소를 막을 수 있다.
- <44> 상기 설명된 본 발명의 목적, 기술적 구성 및 그 효과는 아래의 실시예에 대한 설명을 통해 보다 명백해질 것이다.
- <45> 이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
- <46> 도 3에는 본 발명에 따른 액정 표시 장치의 개략적인 구성이 도시되어 있다.
- <47> 상기 도 3에 도시되어 있듯이, 본 발명에 따른 액정 표시 장치는 액정 패널(1), 게이트 구동부(2), 소스 구동부(3), 전압 발생부(4) 및 타이밍 제어부(5)로 이루어진다.
- <48> 상기 액정 패널(1)은 서로 교차하는 다수의 게이트 라인 및 데이터 라인과, 각 게이트 라인과 데이터 라인이 교차하는 영역에 형성된 화소로 구성되며, 게이트 라인이 순차적으로 스캐닝(scanning)될 때마다 아날로그 계조 전압이 데이터 라인을 거쳐 대응하는 화소에 인가된다. 상기 타이밍 제어부(5)에는 외부의 그래픽 소스(graphic source)로부터 RGB 데이터, 프레임의 시점을 나타내는 데이터 인에이블 신호(DE), 동기 신호(SYNC), 및 클럭 신호(CLK)가 입력되며, 상기 RGB 데이터는 타이밍 제어부(5)의 데이터 처리블록(51)에 의해 프레임 레이트 제어와 RGB 데이터의 타이밍 재분배 등의 데이터 처리가 이루어진 후, 소스 구동부(3)로 전송된다. 또한, 상기 타이밍 제어부(5)의 제어신호 생성블록(52)에서는 상기 데이터 인에이블 신호(DE), 동기 신호(SYNC) 및 클럭 신호(CLK)를 이용하여 표시 동작을 제어하기 위한 여러 제어 신호가 생성되어 각 구성요소로 전송된다. 상기 전압 발생부(4)는 게이트 라인을 스캐닝하기 위한 게이트 온/오프 전압을 생성하여 상기 게이트 구동부(2)에 출력시킴과 동시에, 화소 인가 전압인 아날로그 계조 전압을 생성하여 상기 소스 구동부(3)에 출력시킨다. 상기 소스 구동부(3)에서는 타이밍 제어부(5)로부터 전송된 RGB 데이터에 따라 그에 맞는 아날로그 계조 전압이 선택되어 상기

액정 패널(1)에 인가된다.

- <49> 다음으로, 상기와 같이 구성되는 액정 표시 장치의 타이밍 제어부에 적용되는 제1 및 제2의 프레임 레이트 제어 방법에 대해 설명한다.
- <50> 도 4에는 제1의 프레임 레이트 제어 방법을 설명하기 위한 도표가 도시되어 있다.
- <51> 본 발명에 따른 제1의 프레임 레이트 제어 방법은, 종래의 프레임 레이트 제어를 적용할 때, 소정 수의 하위 계조에 대해 동일한 휘도를 적용함으로써 인해 상위 계조에서 감마 왜곡이 발생하는 것을 해결한다. 다시 말해서, 임의의 n 비트 RGB 데이터의 하위 d 비트를 이용하여 프레임 레이트 제어가 이루어질 때, 상기 제1의 프레임 레이트 제어 방법에서는, 표현 가능한 2^n 개의 계조 중에서 상위 소정 수의 계조(노멀리 화이트 모드 : normally white mode)에 대해 동일한 휘도가 적용되는 것이 아니라, 하위 소정 수의 계조(노멀리 블랙 모드 : normally black mode)에 대해 동일한 휘도가 적용된다. 즉, 상위 계조에서는 휘도가 높으므로, 감마 곡선의 왜곡이 쉽게 구별된다. 따라서, 본 발명에서는 휘도가 낮은 하위 계조에 대해 동일한 휘도가 적용되도록 함으로써, 감마 곡선의 왜곡이 종래에 비해서는 상대적으로 저감될 수 있다. 이러한 방법은 sRGB 지원 모니터에 특히 유리하다.
- <52> 도 4의 도표를 참조하면, 8비트의 입력 RGB 데이터는 0에서 255까지의 계조를 나타내며, 최하위 4개의 계조를 '0'으로 변환하고, 나머지 계조에서는 '3'을 빼서 계조를 전체적으로 변환한다. 이어서, 연속하는 4개의 프레임 동안, 변환된 데이터의 하위 2비트를 이용하여 상위 6비트가 나타내는 계조와 그 상위 계조(상위 6비트가 나타내는 계조에 '1'을 더한 값)의 발생 빈도를 조정하도록 RGB 데이터를 변환시킨다. 상기 발생 빈도의 조정은 종래의 프레임 레이트 제어 방법에서와 동일하게 수행된다. 여기서, 하위 4개의 계조에 대해서는 동일한 휘도가 나타나도록 하기 위하여, 하위 4개의 각 계조에 대해서는 '000000'으로만 4개의 프레임을 구성한다.
- <53> 도 5에는 상기 제1의 프레임 레이트 제어 방법이 적용될 때의 그레이(gray)에 대한 투과율의 관계가 그래프로 도시되어 있다.
- <54> 상기 도 5에 도시된 바와 같이, 상위 계조에서의 감마 왜곡이 제거되었으며, 하위 계조에서의 감마 왜곡은 허용될 수 있을 정도로 된다.
- <55> 그런데, 이러한 제1의 프레임 레이트 제어 방법에 있어서도, 하위 계조에서의 감마 왜곡은 존재하며, 이것은 표현 가능한 컬러 수의 감소로 이어진다.
- <56> 본 발명에 따른 제2의 프레임 레이트 제어 방법은 표현 가능한 컬러 수의 증가를 그 목적으로 한다.
- <57> 도 6에는 본 발명에 따른 제2의 프레임 레이트 제어 방법을 설명하기 위한 도표가 도시되어 있다.
- <58> 본 발명에 따른 제2의 프레임 레이트 제어 방법은 n 비트의 RGB 데이터를 e 비트 데이터로 확장하고, 하위 d 비트에 따라 RGB 데이터를 변환시키는 방법이다. 예를 들어, 8비트의 RGB 데이터가 액정 표시 장치의 타이밍 제어부에 입력될 경우, 9비트로 데이터를 확장하고, 하위 3비트에 따라 RGB 프레임 데이터를 변환시킨다. 여기서, 8비트 RGB 데이터로 구성되는 1 프레임은 6비트 RGB 데이터에 의해 2^d 프레임 동안의 평균 계조 데이터로 표현된다. 공간적으로는 4X2 화소 블록이 사용된다. 현재의 기술 상황에서는 상기 n 이 8비트인 것이 일반적이지만, 10비트, 12비트 또는 그 이상으로 확장될 수 있으며, 상기 d 는 3 이상의 정수, 상기 e 는 $(n+1)$ 이상의 정수이다.
- <59> 먼저, 도 7의 순서도를 참조하여 본 발명에 따른 제2의 프레임 레이트 제어 방법의 전체적인 처리 흐름을 설명한다.
- <60> 동작이 시작되면(S1), 외부의 그래픽 소스로부터 액정 표시 장치의 타이밍 제어부에 n 비트의 RGB 데이터가 입력된다(S2). 다음으로, 상기 RGB 데이터가 나타내는 계조값을 이용한 소정의 수식을 통해 확장 데이터가 산출된다(S3). 상기 확장 데이터 산출을 위한 수식에 대해서는 이후에 설명될 것이다. 다음으로, 상기 확장된 e 비트의 하위 d 비트 데이터를 이용하여 상위 $(e-d)$ 비트 데이터를 변환시켜서 출력시킨다(S4). 보다 구체적으로, 상기 확장된 RGB 데이터의 하위 d 비트가 추출되고, 연속하는 2^d 개의 프레임 동안, 상기 추출된 RGB 데이터의 하위 d 비트에 따라 상기 RGB 데이터의 하위 d 비트를 제외한 $(e-d)$ 비트가 나타내는 계조와 그 바로 상위 계조의 발생 빈도가 조정되도록 프레임 데이터가 변환된다. 이 때, 상기 과정이 수행되는 각 프레임의 단위 화소 블록은 4X2이다. 각 단위 화소 블록에서는 상기 확장된 RGB 데이터의 하위 d 비트를 제외한 $(e-d)$ 비트가 나타내는 계조와 그 바로 상위 계조의 발생 빈도가 공간적으로 조정되도록 배치된다.

- <61> 이러한 과정에 의해 프레임 데이터의 생성이 종료되며(S5), 상기 단계(S2) 내지 단계(S4)의 과정은 입력되는 모든 프레임의 RGB 데이터에 대해 수행된다.
- <62> 도 6의 도표는 n이 8비트, d가 3비트, e가 9비트일 때의 제2의 프레임 레이트 제어 방법을 설명한다.
- <63> 상기 도 6에 도시되어 있듯이, d비트, 즉, 확장된 RGB 데이터의 하위 3비트에 따라 연속하는 2^d 개의 프레임 동안 프레임 레이트 제어가 수행된다. 도 6에서 빗금친 화소는 RGB 데이터의 (e-d)비트, 즉 상위 6비트가 나타내는 계조를 표시하고, 빗금치지 않은 화소는 RGB 데이터의 (e-d)비트가 나타내는 계조의 바로 상위 계조를 표시한다. 즉, (e-d)비트가 나타내는 계조를 'A'라 할 때, 빗금치지 않은 화소가 표시하는 계조는 'A+1'이다.
- <64> 도 6에서, 하위 3비트는 계조 'A'와 'A+1' 사이의 2^d 개의 계조, 즉 2^3 개의 계조를 나타내며, 보다 구체적으로, '000'은 'A + 0/8', '001'은 'A + 1/8', '010'은 'A + 2/8', '011'은 'A + 3/8', '100'은 'A + 4/8', '101'은 'A + 5/8', '110'은 'A + 6/8', '111'은 'A + 7/8'을 각각 나타낸다. 상기 하위 3비트의 상태에 따라, 6비트로 표현될 수 있는 계조 'A'와 'A + 1'의 발생 빈도를 조정함으로써, 8프레임 동안의 표시를 시간적으로 평균하면 위와 같이 'A'와 'A + 1' 사이의 8단계의 계조가 표현될 수 있도록 한 것에 본 발명의 특징이 있다.
- <65> 보다 구체적으로, 하위 3비트 중에서 최하위 비트가 '0'인 경우에는, 나머지 2비트로 종래의 프레임 레이트 제어를 적용하는 것처럼 8프레임을 재구성한다. 하위 3비트 중에서 최하위 비트가 '1'인 경우에는, 처음 4프레임 동안에는 나머지 2비트로 종래의 프레임 레이트 제어를 적용하는 것과 동일하게 4프레임을 재구성하고, 그 다음의 4프레임 동안에는 나머지 2비트에 '1'을 더하여 종래의 프레임 레이트 제어를 적용하는 것과 동일하게 4프레임을 재구성한다.
- <66> 예를 들어, 하위 3비트의 정보가 '101'이라고 가정하자, 첫 4프레임은 기존의 프레임 레이트 제어와 동일하게 프레임을 재구성하며, 이 때에는 '10'의 2비트 정보를 이용한다. 그 다음의 4프레임 동안에는 '101'의 하위 비트가 '1'이므로 기존 프레임 레이트 제어를 '10'에 '1'을 더한 값, 즉 '11'을 이용하여 종래의 프레임 레이트 제어를 적용하는 것과 동일하게 프레임을 재구성한다. 만약, 하위 3비트 중에서 최하위 비트가 '0'이면 기존의 프레임 레이트 제어와 동일하게 프레임 재구성이 이루어진다.
- <67> 다음으로, n이 8이고, e가 9일 때, 상기 제2의 프레임 레이트 제어 방법에서 확장 비트가 산출되는 과정에 대해 설명한다.
- <68> 먼저, 다음의 수학적 식 1은 8비트의 RGB 데이터를 9비트로 확장하기 위한 것이다.

수학적 식 1

$$\left(\frac{63G}{255} \times 8\right)_{\text{반올림}}$$

- <69>
- <70> 상기 수학적 식 1에서 G는 입력되는 8비트 RGB 데이터가 나타내는 10진수로 표현된 계조값이며, "()_{반올림}"은 괄호 안의 수를 반올림하라는 의미이다. 입력 RGB 데이터에 대해 상기 수학적 식 1을 적용하면, 9비트로 표현되는 수가 산출된다. 이렇게 산출된 9비트 데이터는 위에서 설명된 제2의 프레임 레이트 제어 방법에 이용된다. 상기 수학적 식 1에서, 255로 나누는 과정은 실제 로직으로 구현할 경우에 계산량을 증가시키는 문제가 있으나, 역수로 곱하는 방법으로 구현하거나, 로직 내부에 룩업 테이블(look-up table)을 이용함으로써 간단하게 해결될 수 있다.
- <71> 다음으로, 8비트의 RGB 데이터를 9비트로 확장하기 위한 수학적 식 2를 설명한다.

수학적 식 2

$$\text{if } G=255, G_{Hi-FRC}=504, \text{ else } G_{Hi-FRC}=\left(\frac{63G}{256} \times 8\right)_{\text{반올림}}=\left(\frac{63G}{32}\right)_{\text{반올림}}$$

- <72>
- <73> 상기 수학적 식에서 G_{Hi-FRC} 는 9비트로 변환된 데이터이다. 상기 수학적 식 1에는 나눗셈 연산이 포함되어 있으므로, 구현하기에는 계산량이 많다. 수학적 식을 로직으로 구현할 때, 8의 배수로 나누는 것이 매우 편리하므로, 수학적 식 2를 적용시킬 수 있다. 상기 수학적 식 2에서, 입력되는 RGB 데이터의 계조값이 255이면, $504=63 \times 8$ 이므로, 상위 6비트는 "63(십진수)"이고, 하위 3비트는 '000'이 된다. 이 계조값은 6비트 드라이버 IC에서 출력할 수 있는 최대 입력이 된다. 그 외의 계조에서는 입력 RGB 데이터에 63만을 곱하고, 그 결과에서 5비트 하위 비트 방향으로 시프트시키면 쉽게 얻어질 수 있다. 도 8a 내지 도 8c의 그래프에는 상기 수학적 식 2를 적용했을 경우의 계조에 대

한 휘도 곡선과 이상적인 휘도 곡선이 비교하여 도시되고 있다.

<74> 도 8a에는 전체 계조와 휘도와의 관계에 대해 수학적 2를 적용한 경우($63 \times G/32$)와 이상적인 경우(Ideal)가 도시되어 있고, 도 8b에는 상위 계조에 대해 상기 두 경우가 도시되어 있으며, 도 8c에는 하위 계조에 대해 상기 두 경우가 도시되어 있다. 상기 도 8a 내지 도 8c의 그래프를 살펴보면, 상위 계조에서 이상적인 경우와 약간의 차이가 있지만, 그 외의 계조에서는 거의 이상적인 경우에 근접함을 알 수 있다.

<75> 다음으로, 8비트의 RGB 데이터를 9비트로 확장하기 위한 수학적 3을 설명한다.

수학적 3

$$\text{if } G \leq 6, G_{Hi-FRC} = G, \text{if } 7 < G < 255, G_{Hi-FRC} = \left(\frac{64 \times (G+1)}{256} - 1 \right) \times 8 = 2G - 6, \text{if } G = 255, G_{Hi-FRC} = 504$$

<76>
<77> 상기 수학적 3은 나눗셈 연산이 포함되어 있지 않은 간단한 수식이다.

<78> 도 9a에는 전체 계조와 휘도와의 관계에 대해 수학적 3을 적용한 경우($2G-6$)와 이상적인 경우(Ideal)가 도시되어 있고, 도 9b에는 상위 계조에 대해 상기 두 경우가 도시되어 있으며, 도 9c에는 하위 계조에 대해 상기 두 경우가 도시되어 있다. 상기 도 9c에 도시되어 있듯이, 하위 계조에서 수학적 3을 적용한 경우와 이상적인 경우의 차이가 크게 나는 것처럼 보이지만, 이것은 그래프의 스케일링(scaling) 차이로 인한 것이며, 실제로는 큰 오차가 없다.

<79> 다음으로, 8비트의 RGB 데이터를 9비트로 확장하기 위한 수학적 4를 설명한다.

수학적 4

$$\text{if } G = 255, G_{Hi-FRC} = 504, \text{else } G_{Hi-FRC} = \left(\left(\frac{63 \times (G+1)}{256} - \frac{1}{8} \right) \times 8 \right)_{\text{반올림}} = \left(\frac{63 \times (G+1)}{32} - 1 \right)_{\text{반올림}}$$

<80>
<81> 도 10a에는 전체 계조와 휘도와의 관계에 대해 수학적 4를 적용한 경우($63(G+1)/32-1$)와 이상적인 경우(Ideal)가 도시되어 있고, 도 10b에는 상위 계조에 대해 상기 두 경우가 도시되어 있으며, 도 10c에는 하위 계조에 대해 상기 두 경우가 도시되어 있다.
<82> 상기 수학적 4를 적용한 도 10a 내지 도 10c에서 볼 수 있듯이, 수학적 4를 적용하면, 전체적으로 오차가 적게 변환될 수 있다는 장점이 있다.
<83> 다음으로, 8비트의 RGB 데이터를 9비트로 확장하기 위한 수학적 5를 설명한다.

수학적 5

$$\text{if } G \leq 8, G_{Hi-FRC} = G, \text{if } 9 < G < 255, G_{Hi-FRC} = 2G - 8, \text{if } G = 255, G_{Hi-FRC} = 504$$

<84>
<85> 상기 수학적 5는 위 설명된 수학적 1, 2 및 3과 유사하며, 타이밍 제어부에 입력되는 8비트의 RGB 데이터를 9비트로 확장하기 위한 것이다.
<86> 다음으로, 도 11 내지 도 16을 참조하여 본 발명에 따른 제3의 프레임 레이트 제어 방법을 설명한다.
<87> 본 발명에 따른 제3의 프레임 레이트 제어 방법은 화질 열화를 감소시키는 것을 그 목적으로 한다.
<88> 도 11 내지 도 14에는 본 발명에 따른 제3의 프레임 레이트 제어 방법을 설명하기 위한 도표가 도시되어 있다.
<89> 본 발명에 따른 제3의 프레임 레이트 제어 방법은 위에서 설명된 제2의 프레임 레이트 제어 방법에 의해 재구성된 화소 패턴에 대해 추가적으로 화소 패턴을 배치하는 것에 관한 것이다. 기본적으로, 상기 제3의 프레임 레이트 제어 방법은 상기 도 6에 도시된 화소 패턴을 얻기 위한 과정을 모두 포함하며, 상기 제2의 프레임 레이트 제어 방법을 수행한 결과에 대해 본 발명의 제3의 프레임 레이트 제어 방법이 적용된다. 그리고, 도 6에 도시된 화소 패턴은 공간적인 관점에서는 4×2 화소 블록, 시간적인 관점에서는 8프레임 동안의 화소 패턴으로서, 제2의 프레임 레이트 제어 방법에 의해 이미 화소 패턴이 재구성된 것이므로, 상기 제3의 프레임 레이트 제어 방법에도 이러한 전제 조건이 적용된 것으로 가정한다. 여기서, 본 발명이 적용되는 기본 화소 단위를 4×2 화소 블록으로 한 것과, 8프레임의 화소 패턴으로 한 것은 본 발명의 원리를 벗어나지 않는 한도 내에서 변경될 수 있으며, 이것은 당해 기술분야의 통상의 지식을 가진 자에 의해 용이하게 수행될 수 있다. 상기 제3의 프레임 레이트

트 제어 방법에서는, 시간적인 관점 또는 공간적인 관점에서 제2의 프레임 레이트 제어 방법에 의해 얻어진 화소 패턴을 다시 재배치함으로써 화질 열화를 감소시킬 수 있다.

<90> 도 11에 도시된 화소 패턴에서는 "노멀 프레임(normal frame)"과 "플러스 프레임(plus frame)"이라는 개념이 도입된다. 이 개념은 본 발명에서 제안된 용어로서, 노멀 프레임이란 본 발명에 따른 제2의 프레임 레이트 제어 방법이 적용된 화소 패턴을 갖는 프레임을 나타내기 위한 화소 데이터이고, 플러스 프레임은 상기 제2의 프레임 레이트 제어 방법이 적용된 화소 패턴에 있어서 상하 방향으로 각 화소의 배치를 바꾼 프레임을 나타내기 위한 화소 데이터이다. 즉, 도 6의 화소 패턴에 대해 처음 4개의 프레임은 노멀 프레임으로 구성하고, 그 다음의 4개의 프레임은 플러스 프레임으로 구성함으로써 도 11의 화소 패턴이 얻어질 수 있다. 단순히, 도 6의 화소 패턴을 위 4개의 노멀 프레임과 4개의 플러스 프레임이 연속적으로 나타나도록 재배치하는 것만으로도 4개의 계조 레벨 단위로 가로줄이 나타나는 화질 열화 현상은 어느 정도 감소될 수 있다.

<91> 그러나, 본 발명자는 화질을 개선하기 위한 방법을 더욱 연구한 끝에, 상기 노멀 프레임과 플러스 프레임이 1프레임 단위로 하나씩 교대로 나타나도록 8프레임을 구성하는 것이 화질 열화를 개선하는 데에 더욱 효과적이라는 사실을 알아냈다.

<92> 도 12에는 노멀 프레임과 플러스 프레임이 교대로 나타나도록 구성된 화소 패턴이 도시되어 있다.

<93> 그런데, 상기 도 12에 도시된 화소 패턴에 의해서도 플리커(flicker)를 완전하게 해결할 수는 없다. 이에 따라, 공간적으로도 노멀 프레임과 플러스 프레임을 섞어주는 방법을 생각하게 되었다. 즉, 1 프레임을 구성하는 표시 화면에서 소정의 화소 블록 단위로 노멀 프레임 또는 플러스 프레임 중 하나가 표시되도록 하고, 그 단위 화소 블록과 인접하는 화소 블록에서는 노멀 프레임 또는 플러스 프레임 중 다른 하나가 표시되도록 한다. 예를 들어, 임의의 한 단위 화소 블록에서는 도 12의 화소 패턴 중에서 노멀 프레임이 먼저 시작하도록 하고, 그에 인접한 다른 단위 화소 블록에서는 플러스 프레임이 먼저 시작하도록 하면, 상기 노멀 프레임과 플러스 프레임의 공간적인 배치가 이루어질 수 있다. 이렇게 할 경우, 1 프레임 내에서도 공간적으로 상기 노멀 프레임과 플러스 프레임이 섞여서 나타나게 되어 플리커 문제가 완전하게 해결될 수 있다.

<94> 도 13a 및 도 13b에는 공간적인 관점에서 노멀 프레임과 플러스 프레임을 배치하는 하나의 예가 도시되어 있다. 상기 도 13a 및 도 13b의 예에서 하나의 블록은 4X2 화소 블록이며, 빗금친 블록은 플러스 프레임이고, 빗금치지 않은 블록은 노멀 프레임이다. 도 13a에는 n번째 프레임을 위한 화소 패턴이 도시되어 있으며, 4X4 화소 블록 단위로 노멀 프레임 또는 플러스 프레임 중 하나가 해당 화소 블록에서는 동일하게 표시되며, 각 단위 화소 블록과 그에 인접하는 단위 화소 블록에는 노멀 프레임 또는 플러스 프레임이 각각 표시된다. 한편, 도 13b에는 (n+1)번째 프레임을 위한 화소 패턴이 도시되어 있으며, 상기 도 13a에 도시된 화소 패턴과는 반대이다. 즉, n번째 프레임에서 노멀 프레임이 표시되던 단위 화소 블록은 (n+1)번째 프레임에서 플러스 프레임을 표시하고, n번째 프레임에서 플러스 프레임이 표시되던 단위 화소 블록은 (n+1)번째 프레임에서 노멀 프레임을 표시한다. 그리고, 도 13b에 도시된 바와 같이, (n+1)번째 프레임에서는 n번째 프레임에서와는 반대로 노멀 프레임과 플러스 프레임이 배치되도록 화소 패턴이 구성된다. 이와 같이 화소 패턴을 구성함으로써, 플리커와 화질 열화의 문제점을 완전하게 해결할 수 있다.

<95> 도 14의 화소 패턴은 노멀 프레임과 플러스 프레임이 교대로 나타나도록 화소 패턴이 구성된다는 점에서는 도 12의 화소 패턴과 유사하지만, 플러스 프레임과 노멀 프레임의 발생 순서가 상기 도 12의 화소 패턴과는 반대이다. 즉, 시간적으로 1번째 프레임에서는 플러스 프레임이 나타나고, 그 다음 프레임에서는 노멀 프레임이 나타난다.

<96> 도 15 및 도 16에는 상기 제3의 프레임 레이트 제어 방법에 따라 시간적 및 공간적인 관점에서 재배치된 화소 패턴이 도시되어 있다. 보다 구체적으로, 도 15는 특히 레드(red) 및 그린(green) 컬러에 대해서 시간적 및 공간적인 관점에서 재배치한 화소 패턴을 나타낸 것이고, 도 16은 블루(blue) 컬러에 대해서 시간적 및 공간적인 관점에서 재배치한 화소 패턴을 나타낸 것이다. 상기 도 15 및 도 16에서는 4X4 화소 블록이 단위 화소 블록이 되고, 이 단위 화소 블록은 플러스 프레임과 노멀 프레임을 번갈아 공간적으로 표시하며, 마찬가지로 시간적으로도 플러스 프레임과 노멀 프레임을 번갈아 나타내는 것을 자세히 나타낸 것이다. 앞서 설명된 바와 같이, 수직 방향으로 계조 레벨을 배치할 때, 가로 줄 무늬가 나타나는 것은 반전 구동과 관련이 깊다. 그린 컬러에서는 아래로 계조가 어두워지는 방향일 때, 가로줄이 잘 보이고, 레드 및 블루 컬러에서는 위로 계조가 어두워지는 방향일 때 잘 보이는 것은 반전의 극성에 영향이 있음을 알 수 있는 반증이다. 따라서, 향후에 어떤 반전 구동 방법이 적용되더라도 그로 인한 영향을 적게 하기 위해 한가지 방법을 더 추가할 수 있다. 도 15에 도시된 것은 레드/그린 컬러에 대한 반전 구동 방법이라고 한다면, 블루 컬러에 대한 것을 이와 반대로 4X4 화소 블록 내에

- <19>

3 : 소스 구동부
- <20>

5 : 타이밍 제어부
- <21>

52 : 제어신호 생성블록
- 4 : 전압 발생부
- 51 : 데이터 처리블록

도면


도면1

하위2비트	프레임 번호			
	1	2	3	4
00	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4
01	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4
10	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4
11	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4


상위6비트값

상위6비트값+1

도면2




도면3



도면4

기존 FRC				Hi-FRC I				
입력	상위 6비트	하위 2비트	비고	입력	변환	상위 6비트	하위 2비트	비고
255	111111	11	동일 휘도	255	252	111111	00	▲
254	111111	10		254	251	111110	11	▲
253	111111	01		253	250	111110	10	▲
252	111111	00		252	249	111110	01	▲
251	111110	11	▲	251	248	111110	00	▲
250	111110	10	▲	250	247	111101	11	▲
~	*	*		*	*	*	*	
6	000001	10	▲	6	3	000000	11	▲
5	000001	01	▲	5	2	000000	10	▲
4	000001	00	▲	4	1	000000	01	▲
3	000000	11	▲	3	0	000000	00	동일 휘도
2	000000	10	▲	2	0	000000	00	
1	000000	01	▲	1	0	000000	00	
0	000000	00		0	0	000000	00	


도면5




도면6

하위3비트	프레임 번호							
	1	2	3	4	5	6	7	8
000	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4
010	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4
100	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4
110	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4
001	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4
011	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4
101	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4
111	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4


도면7




도면8a




도면8b




도면8c




도면9a




도면9b




도면9c




도면10a



도면10b



도면10c




도면11

하위 3비트	노멀 프레임				플러스 프레임			
	1	2	3	4	1	2	3	4
000	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4
010	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4
100	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4
110	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4
001	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4
011	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4
101	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4
111	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4


도면12

하위 3비트	프레임 번호							
	1	2	3	4	5	6	7	8
000								
010								
100								
110								
001								
011								
101								
111								

도면13a




도면13b




도면14

하위 3비트	프레임 번호									
	1	2	3	4	5	6	7	8		
000	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4		
	010	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	
		100	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4
			110	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4
001				o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4
	011			o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4
		101		o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4
			111	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4	o e 1 2 3 4

도면15



도면16



专利名称(译)	帧率控制方法及其液晶显示装置		
公开(公告)号	KR100831234B1	公开(公告)日	2008-05-22
申请号	KR1020020026218	申请日	2002-05-13
[标]申请(专利权)人(译)	三星电子株式会社		
申请(专利权)人(译)	三星电子有限公司		
当前申请(专利权)人(译)	三星电子有限公司		
[标]发明人	LEE SEUNGWOO		
发明人	LEE,SEUNGWOO		
IPC分类号	G02F1/133 G09G3/20 G09G3/36		
CPC分类号	G09G2340/0428 G09G3/3611 G09G3/2055 G09G3/2022 G09G2320/0271		
优先权	1020020017793 2002-04-01 KR		
其他公开文献	KR1020030079641A		
外部链接	Espacenet		

摘要(译)

本发明涉及用于帧速率控制 (FRC : 帧速率控制) 的液晶显示装置及其驱动方法。本发明的帧速率控制方法包括改变帧数据的第三步骤, 即除了扩展RGB数据的低等级d比特之外的 (ed) 比特所示的灰度等级, 并且立即根据以下方式调整高等级的生成频率。如上所述, 对于帧的扩展RGB数据的低等级d比特, 如上所述, 提取并延续扩展RGB数据的低等级d比特, 并且如上所述, 第一步是从n比特输入RGB数据。液晶显示器外部图形源: 使用RGB数据显示RGB数据的灰度级扩展e位的第2步: 并且, 输入到液晶显示器的定时控制单元的n位的RGB数据利用其进行扩展后, 对e位进行帧速率控制。以这种方式, 可以防止由于框而产生帧速率控制的表达颜色的减少。 FRC (帧速率控制), 伽马失真, 扩展位, 全彩色。

기존 FRC				Hi-FRC I				
입력	상위6비트	하위2비트	비고	입력	변환	상위6비트	하위2비트	비고
255	111111	11	동일 휘도	255	252	111111	00	▲
254	111111	10		254	251	111110	11	▲
253	111111	01		253	250	111110	10	▲
252	111111	00		252	249	111110	01	▲
251	111110	11		251	248	111110	00	▲
250	111110	10	▲	250	247	111101	11	▲
*	*	*		*	*	*	*	
6	000001	10	▲	6	3	000000	11	▲
5	000001	01	▲	5	2	000000	10	▲
4	000001	00	▲	4	1	000000	01	▲
3	000000	11	▲	3	0	000000	00	동일 휘도
2	000000	10	▲	2	0	000000	00	
1	000000	01	▲	1	0	000000	00	
0	000000	00		0	0	000000	00	