



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2008년02월04일
(11) 등록번호 10-0800490
(24) 등록일자 2008년01월28일

(51) Int. Cl.

G09G 3/36 (2006.01) G02F 1/133 (2006.01)

G09G 3/20 (2006.01)

(21) 출원번호 10-2007-0008608

(22) 출원일자 2007년01월26일

심사청구일자 2007년01월26일

(56) 선행기술조사문헌

JP11102174 A

JP2006220787 A

KR1020060048412 A

KR1020060067651 A

(73) 특허권자

삼성전자주식회사

경기도 수원시 영통구 매탄동 416

(72) 발명자

우재혁

경기 오산시 원동 운암주공5단지아파트 508-604

이재구

경기 용인시 기흥구 마북동 쌍용2차아파트
103-1501

강원식

서울 서대문구 현저동 극동아파트 101-1103

(74) 대리인

리엔목특허법인

전체 청구항 수 : 총 32 항


심사관 : 김세영

(54) 액정 표시 장치 및 이의 구동 방법

(57) 요약

액정 표시 장치는, 픽셀들, 스위치부, 및 게이트 라인 구동부를 포함한다. 픽셀들은 픽셀 전극과 공통 전극을 구비하는 액정 커패시터를 각각 포함하고, 다수의 게이트 라인들과 다수의 소스 라인들의 교차 영역에 배치된다. 스위치부는 공통 전극에 인가되는 공통 전압의 레벨과 반대인 소스 라인 구동 전압들을 소스 라인들에 공급한다. 게이트 라인 구동부는 소스 라인 구동 전압들을 픽셀들의 픽셀 전극들에 공급되도록 제어하는 게이트 라인 구동 신호들을 게이트 라인들을 통해 순차적으로 출력한다. 공통 전압은 각각의 프레임들에 포함된 제1 하프 프레임과 제2 하프 프레임의 경계에서 제1 레벨에서 제2 레벨로 또는 제2 레벨로부터 제1 레벨로 천이한다. 제1 하프 프레임에서, 스위치부는 소스 라인 구동 전압들을 소스 라인들 중 홀수 소스 라인에만 공급한다. 제2 하프 프레임에서, 스위치부는 소스 라인 구동 전압들을 소스 라인들 중 짝수 소스 라인에만 공급한다.

대표도 - 도4



특허청구의 범위

청구항 1

액정 표시 장치에 있어서,

픽셀 전극과 공통 전극을 구비하는 액정 커패시터를 각각 포함하고, 다수의 게이트 라인들과 다수의 소스 라인들의 교차 영역에 배치되는 다수의 픽셀들;

상기 공통 전극에 인가되는 공통 전압의 레벨과 반대인 소스 라인 구동 전압들을 상기 소스 라인들에 공급하는 스위치부; 및

상기 소스 라인 구동 전압들을 상기 픽셀들의 픽셀 전극들에 공급되도록 제어하는 게이트 라인 구동 신호들을 상기 게이트 라인들을 통해 순차적으로 출력하는 게이트 라인 구동부를 구비하며,

상기 공통 전압은 각각의 프레임들에 포함된 제1 하프 프레임과 제2 하프 프레임의 경계에서 제1 레벨에서 제2 레벨로 또는 상기 제2 레벨로부터 상기 제1 레벨로 천이하고,

상기 제1 하프 프레임에서, 상기 스위치부는 상기 소스 라인 구동 전압들을 상기 소스 라인들 중 홀수 소스 라인에만 공급하고,

상기 제2 하프 프레임에서, 상기 스위치부는 상기 소스 라인 구동 전압들을 상기 소스 라인들 중 짝수 소스 라인에만 공급하는 것을 특징으로 하는 액정 표시 장치.

청구항 2

제1항에서, 상기 액정 표시 장치는,

상기 소스 라인 구동 전압들을 상기 스위치부로 출력하는 출력 버퍼들을 더 구비하고, 상기 출력 버퍼들의 개수는 상기 소스 라인들의 개수의 1/2인 것을 특징으로 하는 액정 표시 장치.

청구항 3

제1항에 있어서, 상기 게이트 라인 구동 신호들은,

상기 제1 하프 프레임 및 상기 제2 하프 프레임에서 순차적으로 활성화되는 것을 특징으로 하는 액정 표시 장치.

청구항 4

제1항에 있어서, 상기 스위치부는,

제1 스위치 제어 신호의 활성화에 응답하여 상기 소스 라인 구동 전압들을 상기 홀수 소스 라인에 공급하는 스위치들과, 제2 스위치 제어 신호의 활성화에 응답하여 상기 소스 라인 구동 전압들을 상기 짝수 소스 라인에 공급하는 스위치들을 포함하는 것을 특징으로 하는 액정 표시 장치.

청구항 5

제4항에 있어서,

상기 제1 및 제2 스위치 제어 신호들은 상기 게이트 라인 구동 신호들을 이용하여 생성되는 것을 특징으로 하는 액정 표시 장치.

청구항 6

제1항에 있어서,

상기 제1 하프 프레임에서, 상기 홀수 소스 라인에는 상기 공통 전압을 기준으로 하여 양의 전압을 가지는 소스 라인 구동 전압이 인가되고, 상기 짝수 소스 라인의 전압은 플로팅 상태이고,

상기 제2 하프 프레임에서, 상기 홀수 소스 라인의 전압은 플로팅 상태이고, 상기 짝수 소스 라인은 상기 공통 전압을 기준으로 하여 음의 전위를 가지는 소스 라인 구동 전압이 인가되는 것을 특징으로 하는 액정 표시

장치.

청구항 7

제1항에 있어서,

상기 제1 하프 프레임에서, 상기 홀수 소스 라인에는 상기 공통 전압을 기준으로 하여 음의 전압을 가지는 소스 라인 구동 전압이 인가되고, 상기 짝수 소스 라인의 전압은 플로팅 상태이고,

상기 제2 하프 프레임에서, 상기 홀수 소스 라인의 전압은 플로팅 상태이고, 상기 짝수 소스 라인은 상기 공통 전압을 기준으로 하여 양의 전위를 가지는 소스 라인 구동 전압이 인가되는 것을 특징으로 하는 액정 표시 장치.

청구항 8

액정 표시 장치에 있어서,

픽셀 전극과 공통 전극을 구비하는 액정 커패시터를 각각 포함하고, 다수의 게이트 라인들과 다수의 소스 라인들의 교차 영역에 배치되는 다수의 픽셀들;

상기 공통 전극에 인가되는 공통 전압의 레벨과 반대인 소스 라인 구동 전압들을 상기 소스 라인들에 공급하는 스위치부; 및

상기 소스 라인 구동 전압들을 상기 픽셀들의 픽셀 전극들에 공급되도록 제어하는 게이트 라인 구동 신호들을 상기 게이트 라인들을 통해 순차적으로 출력하는 게이트 라인 구동부를 구비하며,

상기 공통 전압은 각각의 프레임들에 포함된 제1 하프 프레임과 제2 하프 프레임의 경계에서 제1 레벨로부터 제2 레벨로 또는 상기 제2 레벨로부터 상기 제1 레벨로 천이하고,

상기 제1 하프 프레임에서, 상기 스위치부는 상기 소스 라인 구동 전압들을 상기 소스 라인들 중 홀수 소스 라인에 공급한 후 상기 소스 라인들 중 짝수 소스 라인에 공급하고,

상기 제2 하프 프레임에서, 상기 스위치부는 상기 소스 라인 구동 전압들을 상기 짝수 소스 라인에 공급한 후 상기 홀수 소스 라인에 공급하는 것을 특징으로 하는 액정 표시 장치.

청구항 9

제8항에서, 상기 액정 표시 장치는,

상기 소스 라인 구동 전압들을 상기 스위치부로 출력하는 출력 버퍼들을 더 구비하고, 상기 출력 버퍼들의 개수는 상기 소스 라인들의 개수의 1/2인 것을 특징으로 하는 액정 표시 장치.

청구항 10

제8항에 있어서, 상기 게이트 라인 구동 신호들은,

상기 제1 하프 프레임 및 상기 제2 하프 프레임에서 순차적으로 활성화되는 것을 특징으로 하는 액정 표시 장치.

청구항 11

제8항에 있어서, 상기 스위치부는,

제1 스위치 제어 신호의 활성화에 응답하여 상기 소스 라인 구동 전압들을 상기 홀수 소스 라인에 공급하는 스위치들과, 제2 스위치 제어 신호의 활성화에 응답하여 상기 소스 라인 구동 전압들을 상기 짝수 소스 라인에 공급하는 스위치들을 포함하는 것을 특징으로 하는 액정 표시 장치.

청구항 12

제11항에 있어서,

상기 제1 및 제2 스위치 제어 신호들은 상기 게이트 라인 구동 신호들을 이용하여 생성되는 것을 특징으로 하는 액정 표시 장치.

청구항 13

제8항에 있어서,

상기 제1 하프 프레임에서, 상기 홀수 소스 라인에는, 상기 공통 전압을 기준으로 하여 양의 전압을 가지는 소스 라인 구동 전압과, 플로팅 전압이 순차적으로 공급되고, 상기 짝수 소스 라인에 공급되는 전압의 배치는 상기 홀수 소스 라인에 공급되는 전압의 배치와 반대이고,

상기 제2 하프 프레임에서, 상기 홀수 소스 라인은 플로팅 전압과, 상기 공통 전압을 기준으로 하여 음의 전위를 가지는 소스 라인 구동 전압이 순차적으로 공급되고, 상기 짝수 소스 라인에 공급되는 전압의 배치는 상기 홀수 소스 라인에 공급되는 전압의 배치와 반대인 것을 특징으로 하는 액정 표시 장치.

청구항 14

제8항에 있어서,

상기 제1 하프 프레임에서, 상기 홀수 소스 라인에는, 상기 공통 전압을 기준으로 하여 음의 전압을 가지는 소스 라인 구동 전압과, 플로팅 전압이 순차적으로 공급되고, 상기 짝수 소스 라인에 공급되는 전압의 배치는 상기 홀수 소스 라인에 공급되는 전압의 배치와 반대이고,

상기 제2 하프 프레임에서, 상기 홀수 소스 라인은 플로팅 전압과, 상기 공통 전압을 기준으로 하여 양의 전위를 가지는 소스 라인 구동 전압이 순차적으로 공급되고, 상기 짝수 소스 라인에 공급되는 전압의 배치는 상기 홀수 소스 라인에 공급되는 전압의 배치와 반대인 것을 특징으로 하는 액정 표시 장치.

청구항 15

액정 표시 장치에 있어서,

픽셀 전극과 공통 전극을 구비하는 액정 커패시터를 각각 포함하고, 다수의 게이트 라인들과 다수의 소스 라인들의 교차 영역에 배치되는 다수의 픽셀들;

상기 공통 전극에 인가되는 공통 전압의 레벨과 반대인 소스 라인 구동 전압들을 상기 소스 라인들에 공급하는 스위치부; 및

상기 소스 라인 구동 전압들을 상기 픽셀들의 픽셀 전극들에 공급되도록 제어하는 게이트 라인 구동 신호들을 상기 게이트 라인들을 통해 순차적으로 출력하는 게이트 라인 구동부; 및

상기 소스 라인들에 상기 소스 라인 구동 전압들이 공급되기 전에, 상기 소스 라인들의 전압들을 상기 소스 라인들의 플로팅 상태를 방지하는 프리차지 전압들로서 프리차지하는 프리차지부를 구비하며,

상기 공통 전압은 각각의 프레임들에 포함된 제1 하프 프레임과 제2 하프 프레임의 경계에서 제1 레벨로부터 제2 레벨로 또는 상기 제2 레벨로부터 상기 제1 레벨로 천이하고,

상기 제1 하프 프레임에서, 상기 스위치부는 상기 소스 라인 구동 전압들을 상기 소스 라인들 중 홀수 소스 라인에만 공급하고,

상기 제2 하프 프레임에서, 상기 스위치부는 상기 소스 라인 구동 전압들을 상기 소스 라인들 중 짝수 소스 라인에만 공급하는 것을 특징으로 하는 액정 표시 장치.

청구항 16

제15항에 있어서, 상기 프리차지부는,

상기 소스 라인들에 상기 소스 라인 구동 전압들이 공급되기 전에, 상기 소스 라인들의 전압들을 상기 소스 라인들의 전압들의 구동 속도를 증가시키는 프리차지 전압들로서 프리차지하는 것을 특징으로 하는 액정 표시 장치.

청구항 17

제16항에 있어서, 상기 프리차지부는,

제1 프리차지 제어 신호의 활성화에 응답하여 상기 프리차지 전압들을 상기 홀수 소스 라인에 공급하는 프리차

지 회로들과, 제2 프리차지 제어 신호의 활성화에 응답하여 상기 프리차지 전압들을 상기 짝수 소스 라인에 공급하는 프리차지 회로들을 포함하는 것을 특징으로 하는 액정 표시 장치.

청구항 18

제17항에 있어서,

상기 제1 및 제2 프리차지 제어 신호들은 상기 게이트 라인 구동 신호들을 이용하여 생성되는 것을 특징으로 하는 액정 표시 장치.

청구항 19

제15항에 있어서,

상기 제1 하프 프레임에서, 상기 홀수 소스 라인에는 상기 공통 전압을 기준으로 하여 양의 전압을 가지는 소스 라인 구동 전압이 인가되고, 상기 짝수 소스 라인의 전압은 플로팅 상태이고,

상기 제2 하프 프레임에서, 상기 홀수 소스 라인의 전압은 플로팅 상태이고, 상기 짝수 소스 라인은 상기 공통 전압을 기준으로 하여 음의 전위를 가지는 소스 라인 구동 전압이 인가되는 것을 특징으로 하는 액정 표시 장치.

청구항 20

제15항에 있어서,

상기 제1 하프 프레임에서, 상기 홀수 소스 라인에는 상기 공통 전압을 기준으로 하여 음의 전압을 가지는 소스 라인 구동 전압이 인가되고, 상기 짝수 소스 라인의 전압은 플로팅 상태이고,

상기 제2 하프 프레임에서, 상기 홀수 소스 라인의 전압은 플로팅 상태이고, 상기 짝수 소스 라인은 상기 공통 전압을 기준으로 하여 양의 전위를 가지는 소스 라인 구동 전압이 인가되는 것을 특징으로 하는 액정 표시 장치.

청구항 21

액정 표시 장치에 있어서,

픽셀 전극과 공통 전극을 구비하는 액정 커패시터를 각각 포함하고, 다수의 게이트 라인들과 다수의 소스 라인들의 교차 영역에 배치되는 다수의 픽셀들;

상기 공통 전극에 인가되는 공통 전압의 레벨과 반대인 소스 라인 구동 전압들을 상기 소스 라인들에 공급하는 스위치부;

상기 소스 라인들에 상기 소스 라인 구동 전압들이 공급되기 전에, 상기 소스 라인들의 전압들을 상기 소스 라인들의 플로팅 상태를 방지하는 프리차지 전압들로서 프리차지하는 프리차지부; 및

상기 소스 라인 구동 전압들을 상기 픽셀들의 픽셀 전극들에 공급되도록 제어하는 게이트 라인 구동 신호들을 상기 게이트 라인들을 통해 순차적으로 출력하는 게이트 라인 구동부를 구비하며,

상기 공통 전압은 각각의 프레임들에 포함된 제1 하프 프레임과 제2 하프 프레임의 경계에서 제1 레벨로부터 제2 레벨로 또는 상기 제2 레벨로부터 상기 제1 레벨로 천이하고,

상기 제1 하프 프레임에서, 상기 스위치부는 상기 소스 라인 구동 전압들을 상기 소스 라인들 중 홀수 소스 라인에 공급한 후 상기 소스 라인들 중 짝수 소스 라인에 공급하고,

상기 제2 하프 프레임에서, 상기 스위치부는 상기 소스 라인 구동 전압들을 상기 짝수 소스 라인에 공급한 후 상기 홀수 소스 라인에 공급하는 것을 특징으로 하는 액정 표시 장치.

청구항 22

제21항에 있어서, 상기 프리차지부는,

상기 소스 라인들에 상기 소스 라인 구동 전압들이 공급되기 전에, 상기 소스 라인들의 전압들을 상기 소스 라인들의 전압들의 구동 속도를 증가시키는 프리차지 전압들로서 프리차지하는 것을 특징으로 하는 액정 표시 장

치.

청구항 23

제22항에 있어서, 상기 프리차지부는,

제1 프리차지 제어 신호의 활성화에 응답하여 상기 프리차지 전압들을 상기 홀수 소스 라인에 공급하는 프리차지 회로들과, 제2 프리차지 제어 신호의 활성화에 응답하여 상기 프리차지 전압들을 상기 짝수 소스 라인에 공급하는 프리차지 회로들을 포함하는 것을 특징으로 하는 액정 표시 장치.

청구항 24

제23항에 있어서,

상기 제1 및 제2 프리차지 제어 신호들은 상기 게이트 라인 구동 신호들을 이용하여 생성되는 것을 특징으로 하는 액정 표시 장치.

청구항 25

제21항에 있어서,

상기 제1 하프 프레임에서, 상기 홀수 소스 라인에는, 상기 공통 전압을 기준으로 하여 양의 전압을 가지는 소스 라인 구동 전압과, 플로팅 전압이 순차적으로 공급되고, 상기 짝수 소스 라인에 공급되는 전압의 배치는 상기 홀수 소스 라인에 공급되는 전압의 배치와 반대이고,

상기 제2 하프 프레임에서, 상기 홀수 소스 라인은 플로팅 전압과, 상기 공통 전압을 기준으로 하여 음의 전위를 가지는 소스 라인 구동 전압이 순차적으로 공급되고, 상기 짝수 소스 라인에 공급되는 전압의 배치는 상기 홀수 소스 라인에 공급되는 전압의 배치와 반대인 것을 특징으로 하는 액정 표시 장치.

청구항 26

제21항에 있어서,

상기 제1 하프 프레임에서, 상기 홀수 소스 라인에는, 상기 공통 전압을 기준으로 하여 음의 전압을 가지는 소스 라인 구동 전압과, 플로팅 전압이 순차적으로 공급되고, 상기 짝수 소스 라인에 공급되는 전압의 배치는 상기 홀수 소스 라인에 공급되는 전압의 배치와 반대이고,

상기 제2 하프 프레임에서, 상기 홀수 소스 라인은 플로팅 전압과, 상기 공통 전압을 기준으로 하여 양의 전위를 가지는 소스 라인 구동 전압이 순차적으로 공급되고, 상기 짝수 소스 라인에 공급되는 전압의 배치는 상기 홀수 소스 라인에 공급되는 전압의 배치와 반대인 것을 특징으로 하는 액정 표시 장치.

청구항 27

픽셀 전극과 공통 전극을 구비하는 액정 커패시터를 각각 포함하고, 다수의 게이트 라인들과 다수의 소스 라인들의 교차 영역에 배치되는 다수의 픽셀들을 구비하는 액정 표시 장치의 구동 방법에 있어서,

상기 공통 전극에 인가되는 공통 전압을 각각의 프레임들에 포함된 제1 하프 프레임과 제2 하프 프레임의 경계에서 제1 레벨로부터 제2 레벨로 또는 상기 제2 레벨로부터 상기 제1 레벨로 천이하는 단계;

상기 제1 하프 프레임에서, 상기 공통 전압의 레벨과 반대인 소스 라인 구동 전압들을 상기 소스 라인들 중 홀수 소스 라인에만 공급하는 단계;

상기 제2 하프 프레임에서, 상기 소스 라인 구동 전압들을 상기 소스 라인들 중 짝수 소스 라인에만 공급하는 단계; 및

상기 소스 라인들에 공급된 소스 라인 구동 전압들을 상기 픽셀들의 픽셀 전극들에 공급되도록 제어하는 게이트 라인 구동 신호들을 상기 제1 하프 프레임 및 상기 제2 하프 프레임에서 순차적으로 활성화하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.

청구항 28

제27항에 있어서, 상기 액정 표시 장치의 구동 방법은,

상기 소스 라인들에 상기 소스 라인 구동 전압들이 공급되기 전에, 상기 소스 라인들의 전압들을 상기 소스 라인들의 플로팅 상태를 방지하는 프리차지 전압들로서 프리차지하는 단계를 더 구비하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.

청구항 29

제27항에 있어서, 상기 액정 표시 장치의 구동 방법은,

상기 소스 라인들에 상기 소스 라인 구동 전압들이 공급되기 전에, 상기 소스 라인들의 전압들을 상기 소스 라인들의 전압들의 구동 속도를 증가시키는 프리차지 전압들로서 프리차지하는 단계를 더 구비하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.

청구항 30

픽셀 전극과 공통 전극을 구비하는 액정 커패시터를 각각 포함하고, 다수의 게이트 라인들과 다수의 소스 라인들의 교차 영역에 배치되는 다수의 픽셀들을 구비하는 액정 표시 장치의 구동 방법에 있어서,

상기 공통 전극에 인가되는 공통 전압을 각각의 프레임들에 포함된 제1 하프 프레임과 제2 하프 프레임의 경계에서 제1 레벨로부터 제2 레벨로 또는 상기 제2 레벨로부터 상기 제1 레벨로 천이하는 단계;

상기 제1 하프 프레임에서, 상기 공통 전압의 레벨과 반대인 소스 라인 구동 전압들을 상기 소스 라인들 중 홀수 소스 라인에 공급한 후 상기 소스 라인들 중 짝수 소스 라인에 공급하는 단계;

상기 제2 하프 프레임에서, 상기 소스 라인 구동 전압들을 상기 짝수 소스 라인에 공급한 후 상기 홀수 소스 라인에 공급하는 단계; 및

상기 소스 라인 구동 전압들을 상기 픽셀들의 픽셀 전극들에 공급되도록 제어하는 게이트 라인 구동 신호들을 상기 제1 하프 프레임 및 상기 제2 하프 프레임에서 순차적으로 활성화하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.

청구항 31

제30항에 있어서, 상기 액정 표시 장치의 구동 방법은,

상기 소스 라인들에 상기 소스 라인 구동 전압들이 공급되기 전에, 상기 소스 라인들의 전압들을 상기 소스 라인들의 플로팅 상태를 방지하는 프리차지 전압들로서 프리차지하는 단계를 더 구비하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.

청구항 32

제30항에 있어서, 상기 액정 표시 장치의 구동 방법은,

상기 소스 라인들에 상기 소스 라인 구동 전압들이 공급되기 전에, 상기 소스 라인들의 전압들을 상기 소스 라인들의 전압들의 구동 속도를 증가시키는 프리차지 전압들로서 프리차지하는 단계를 더 구비하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

<17> 본 발명은, 액정 표시 장치에 관한 것으로, 보다 상세하게는, 칼럼 반전 또는 도트 반전을 수행하는 액정 표시 장치, 및 액정 표시 장치의 구동 방법에 관한 것이다.

<18> 액정 표시 장치(liquid crystal display device)는, 다른 타입(type)의 디스플레이 장치들에 대해, 소형화, 박형화 및 저전력 소모의 장점들을 가지며, 노트북 컴퓨터(notebook computer) 및 휴대 전화기(mobile phone)와 같은 전자 장치들에 사용되고 있다. 특히, 스위치 소자로서 박막 트랜지스터(thin film transistor)를 이용하는

액티브 매트릭스 타입(active matrix type)의 액정 표시 장치는 동영상(moving image)을 표시(display)하기에 적합하다.

- <19> 도 1은 종래의 기술에 따른 액정 표시 장치의 액정 표시 패널(liquid crystal display panel)의 일례(10)를 설명하는 도면이다.
- <20> 도 1을 참조하면, 액정 표시 패널(10)은, 다수의 소스 라인들(S1 ~ S4), 다수의 게이트 라인들(G1 ~ G4), 다수의 스위치 트랜지스터(switch transistor)(TFT)들, 및 다수의 액정 커패시터(liquid crystal capacitor)(CLC)들을 포함한다.
- <21> 하나의 픽셀(pixel)은 하나의 스위치 트랜지스터(TFT) 및 하나의 액정 커패시터(CLC)를 포함한다. 스위치 트랜지스터(TFT)는 각각의 게이트 라인들(gate lines)(G1 ~ G4)을 구동하는 신호에 응답하여 턴-온(turn-on) 또는 턴-오프(turn-off)된다. 스위치 트랜지스터(TFT)의 하나의 단자는 각각의 소스 라인들(source lines)(S1 ~ S4)에 연결된다. 액정 커패시터(CLC)는 스위치 트랜지스터(TFT)의 다른 단자(즉, 픽셀 전극(pixel electrode))와 공통 전극(common electrode) 사이에 연결된다. 공통 전극에는 공통 전압(common voltage)(VCOM)(예를 들어, 0(volt))이 인가된다.
- <22> 액정 표시 패널(10)의 각각의 픽셀들에 영상 데이터(image data)를 전달하기 위하여, 액정 표시 패널(10)의 게이트 라인들(G1 ~ G4)은 게이트 라인 단위로 순차적으로 활성화(activation)된다. 상기 활성화된 게이트 라인에 연결된 픽셀들로 각각의 소스 라인들(S1 ~ S4)에 인가되는 영상 데이터가 전달된다.
- <23> 상기 픽셀 전극과 공통 전극 사이에는 액정이 주입(injection)된다. 두 전극들에 전압이 인가될 때, 액정에 전계가 형성된다. 상기 전계의 세기를 조절하여 액정을 통과하는 빛의 양을 조절하는 것에 의해 영상이 표시된다. 액정에 한 방향의 전계가 계속하여 인가될 때 액정의 열화(degradation)가 발생할 수 있다. 따라서, 액정의 열화를 방지하기 위하여, 공통 전압에 대한 소스 전압(또는 데이터 전압)의 극성(polarity)(또는 레벨(level))을 프레임(frame) 단위로 반전(inversion)하여 구동하는 인버전(inversion) 방법이 사용된다.
- <24> 도 2는 종래의 기술에 따른 인버전 방법을 설명하는 도면이다.
- <25> 도 2를 참조하면, 프레임 인버전 방법(frame inversion method), 라인(line) 인버전 방법, 칼럼(column) 인버전 방법, 및 도트(dot) 인버전 방법이 도시되어 있다. 도 2의 G1 ~ G4는 도 1의 게이트 라인들(G1 ~ G4)에 대응하고, 도 2의 S1 ~ S4는 도 1의 소스 라인들(S1 ~ S4)에 대응한다. 하나의 픽셀은 하나의 게이트 라인과 하나의 소스 라인의 교차 영역에 배치된다. 도 2에 도시된 16개의 화면들(screens)은 4×4 픽셀들로 구성된다.
- <26> 프레임 인버전 방법에서는, 16개의 픽셀들로 구성되는 픽셀 그룹(pixel group)의 극성이 프레임 단위로 반전된다. 라인 인버전 방법에서는, 4개의 픽셀들로 구성되는 픽셀 그룹의 극성이 라인 단위로 반전된다. 칼럼 인버전 방법에서는, 4개의 픽셀들로 구성되는 픽셀 그룹의 극성이 칼럼 단위로 반전된다. 도트 인버전 방법에서는, 1개의 픽셀만으로 구성되는 픽셀 그룹의 극성이 도트 단위로 반전된다.
- <27> 프레임 인버전 방법은 적은 전력을 소비하지만 고화질 화면(screen)을 표시(display)할 수 없다. 그러나, 도트 인버전 방법은 화면의 플리커(flicker)가 감소되는 것에 의해 고화질 화면을 표시할 수 있지만, 많은 전력을 소비한다. 도트 인버전 방법은 고화질을 구현할 수 있으므로, 대형 액정 표시 장치에 널리 사용된다.

발명이 이루고자 하는 기술적 과제

- <28> 본 발명이 이루고자 하는 기술적 과제는, 적은 전력을 소비하고 고화질 화면을 표시할 수 있는 액정 표시 장치 및 액정 표시 장치의 구동 방법을 제공하는 것이다.

발명의 구성 및 작용

- <29> 상기 기술적 과제를 달성하기 위하여 본 발명에 따른 액정 표시 장치는, 픽셀 전극과 공통 전극을 구비하는 액정 커패시터를 각각 포함하고, 다수의 게이트 라인들과 다수의 소스 라인들의 교차 영역에 배치되는 다수의 픽셀들; 상기 공통 전극에 인가되는 공통 전압의 레벨과 반대인 소스 라인 구동 전압들을 상기 소스 라인들에 공급하는 스위치부; 및 상기 소스 라인 구동 전압들을 상기 픽셀들의 픽셀 전극들에 공급되도록 제어하는 게이트 라인 구동 신호들을 상기 게이트 라인들을 통해 순차적으로 출력하는 게이트 라인 구동부를 구비하며, 상기 공통 전압은 각각의 프레임들에 포함된 제1 하프 프레임과 제2 하프 프레임의 경계에서 제1 레벨에서 제2 레벨로 또는 상기 제2 레벨로부터 상기 제1 레벨로 천이하고, 상기 제1 하프 프레임에서, 상기 스위치부는 상기 소스 라인 구동 전압들을 상기 소스 라인들 중 홀수 소스 라인에만 공급하고, 상기 제2 하프 프레임에서, 상기 스위

치부는 상기 소스 라인 구동 전압들을 상기 소스 라인들 중 짝수 소스 라인에만 공급하는 것을 특징으로 한다.

- <30> 상기 액정 표시 장치는, 상기 소스 라인 구동 전압들을 상기 스위치부로 출력하는 출력 버퍼들을 더 구비하고, 상기 출력 버퍼들의 개수는 상기 소스 라인들의 개수의 1/2이다. 상기 게이트 라인 구동 신호들은, 상기 제1 하프 프레임 및 상기 제2 하프 프레임에서 순차적으로 활성화된다.
- <31> 상기 스위치부는, 제1 스위치 제어 신호의 활성화에 응답하여 상기 소스 라인 구동 전압들을 상기 홀수 소스 라인에 공급하는 스위치들과, 제2 스위치 제어 신호의 활성화에 응답하여 상기 소스 라인 구동 전압들을 상기 짝수 소스 라인에 공급하는 스위치들을 포함한다. 상기 제1 및 제2 스위치 제어 신호들은 상기 게이트 라인 구동 신호들을 이용하여 생성된다.
- <32> 상기 제1 하프 프레임에서, 상기 홀수 소스 라인에는 상기 공통 전압을 기준으로 하여 양의 전압을 가지는 소스 라인 구동 전압이 인가되고, 상기 짝수 소스 라인의 전압은 플로팅 상태이고, 상기 제2 하프 프레임에서, 상기 홀수 소스 라인의 전압은 플로팅 상태이고, 상기 짝수 소스 라인은 상기 공통 전압을 기준으로 하여 음의 전위를 가지는 소스 라인 구동 전압이 인가된다.
- <33> 상기 제1 하프 프레임에서, 상기 홀수 소스 라인에는 상기 공통 전압을 기준으로 하여 음의 전압을 가지는 소스 라인 구동 전압이 인가되고, 상기 짝수 소스 라인의 전압은 플로팅 상태이고, 상기 제2 하프 프레임에서, 상기 홀수 소스 라인의 전압은 플로팅 상태이고, 상기 짝수 소스 라인은 상기 공통 전압을 기준으로 하여 양의 전위를 가지는 소스 라인 구동 전압이 인가된다.
- <34> 상기 기술적 과제를 달성하기 위하여 본 발명에 따른 액정 표시 장치는, 픽셀 전극과 공통 전극을 구비하는 액정 커패시터를 각각 포함하고, 다수의 게이트 라인들과 다수의 소스 라인들의 교차 영역에 배치되는 다수의 픽셀들; 상기 공통 전극에 인가되는 공통 전압의 레벨과 반대인 소스 라인 구동 전압들을 상기 소스 라인들에 공급하는 스위치부; 및 상기 소스 라인 구동 전압들을 상기 픽셀들의 픽셀 전극들에 공급되도록 제어하는 게이트 라인 구동 신호들을 상기 게이트 라인들을 통해 순차적으로 출력하는 게이트 라인 구동부를 구비하며, 상기 공통 전압은 각각의 프레임들에 포함된 제1 하프 프레임과 제2 하프 프레임의 경계에서 제1 레벨로부터 제2 레벨로 또는 상기 제2 레벨로부터 상기 제1 레벨로 천이하고, 상기 제1 하프 프레임에서, 상기 스위치부는 상기 소스 라인 구동 전압들을 상기 소스 라인들 중 홀수 소스 라인에 공급한 후 상기 소스 라인들 중 짝수 소스 라인에 공급하고, 상기 제2 하프 프레임에서, 상기 스위치부는 상기 소스 라인 구동 전압들을 상기 짝수 소스 라인에 공급한 후 상기 홀수 소스 라인에 공급하는 것을 특징으로 한다.
- <35> 상기 제1 하프 프레임에서, 상기 홀수 소스 라인에는, 상기 공통 전압을 기준으로 하여 양의 전압을 가지는 소스 라인 구동 전압과, 플로팅 전압이 순차적으로 공급되고, 상기 짝수 소스 라인에 공급되는 전압의 배치는 상기 홀수 소스 라인에 공급되는 전압의 배치와 반대이고, 상기 제2 하프 프레임에서, 상기 홀수 소스 라인은 플로팅 전압과, 상기 공통 전압을 기준으로 하여 음의 전위를 가지는 소스 라인 구동 전압이 순차적으로 공급되고, 상기 짝수 소스 라인에 공급되는 전압의 배치는 상기 홀수 소스 라인에 공급되는 전압의 배치와 반대이다.
- <36> 상기 제1 하프 프레임에서, 상기 홀수 소스 라인에는, 상기 공통 전압을 기준으로 하여 음의 전압을 가지는 소스 라인 구동 전압과, 플로팅 전압이 순차적으로 공급되고, 상기 짝수 소스 라인에 공급되는 전압의 배치는 상기 홀수 소스 라인에 공급되는 전압의 배치와 반대이고, 상기 제2 하프 프레임에서, 상기 홀수 소스 라인은 플로팅 전압과, 상기 공통 전압을 기준으로 하여 양의 전위를 가지는 소스 라인 구동 전압이 순차적으로 공급되고, 상기 짝수 소스 라인에 공급되는 전압의 배치는 상기 홀수 소스 라인에 공급되는 전압의 배치와 반대이다.
- <37> 상기 기술적 과제를 달성하기 위하여 본 발명에 따른 액정 표시 장치는, 픽셀 전극과 공통 전극을 구비하는 액정 커패시터를 각각 포함하고, 다수의 게이트 라인들과 다수의 소스 라인들의 교차 영역에 배치되는 다수의 픽셀들; 상기 공통 전극에 인가되는 공통 전압의 레벨과 반대인 소스 라인 구동 전압들을 상기 소스 라인들에 공급하는 스위치부; 및 상기 소스 라인 구동 전압들을 상기 픽셀들의 픽셀 전극들에 공급되도록 제어하는 게이트 라인 구동 신호들을 상기 게이트 라인들을 통해 순차적으로 출력하는 게이트 라인 구동부; 및 상기 소스 라인들에 상기 소스 라인 구동 전압들이 공급되기 전에, 상기 소스 라인들의 전압들을 상기 소스 라인들의 플로팅 상태를 방지하는 프리차지 전압들로서 프리차지하는 프리차지부를 구비하며, 상기 공통 전압은 각각의 프레임들에 포함된 제1 하프 프레임과 제2 하프 프레임의 경계에서 제1 레벨로부터 제2 레벨로 또는 상기 제2 레벨로부터 상기 제1 레벨로 천이하고, 상기 제1 하프 프레임에서, 상기 스위치부는 상기 소스 라인 구동 전압들을 상기 소

스 라인들 중 홀수 소스 라인에만 공급하고, 상기 제2 하프 프레임에서, 상기 스위치부는 상기 소스 라인 구동 전압들을 상기 소스 라인들 중 짝수 소스 라인에만 공급하는 것을 특징으로 한다.

- <38> 상기 프리차지부는, 상기 소스 라인들에 상기 소스 라인 구동 전압들이 공급되기 전에, 상기 소스 라인들의 전압들을 상기 소스 라인들의 전압들의 구동 속도를 증가시키는 프리차지 전압들로서 프리차지한다.
- <39> 상기 프리차지부는, 제1 프리차지 제어 신호의 활성화에 응답하여 상기 프리차지 전압들을 상기 홀수 소스 라인에 공급하는 프리차지 회로들과, 제2 프리차지 제어 신호의 활성화에 응답하여 상기 프리차지 전압들을 상기 짝수 소스 라인에 공급하는 프리차지 회로들을 포함한다. 상기 제1 및 제2 프리차지 제어 신호들은 상기 게이트 라인 구동 신호들을 이용하여 생성된다.
- <40> 상기 기술적 과제를 달성하기 위하여 본 발명에 따른 액정 표시 장치는, 픽셀 전극과 공통 전극을 구비하는 액정 커패시터를 각각 포함하고, 다수의 게이트 라인들과 다수의 소스 라인들의 교차 영역에 배치되는 다수의 픽셀들; 상기 공통 전극에 인가되는 공통 전압의 레벨과 반대인 소스 라인 구동 전압들을 상기 소스 라인들에 공급하는 스위치부; 상기 소스 라인들에 상기 소스 라인 구동 전압들이 공급되기 전에, 상기 소스 라인들의 전압들을 상기 소스 라인들의 플로팅 상태를 방지하는 프리차지 전압들로서 프리차지하는 프리차지부; 및 상기 소스 라인 구동 전압들을 상기 픽셀들의 픽셀 전극들에 공급되도록 제어하는 게이트 라인 구동 신호들을 상기 게이트 라인들을 통해 순차적으로 출력하는 게이트 라인 구동부를 구비하며, 상기 공통 전압은 각각의 프레임들에 포함된 제1 하프 프레임과 제2 하프 프레임의 경계에서 제1 레벨로부터 제2 레벨로 또는 상기 제2 레벨로부터 상기 제1 레벨로 천이하고, 상기 제1 하프 프레임에서, 상기 스위치부는 상기 소스 라인 구동 전압들을 상기 소스 라인들 중 홀수 소스 라인에 공급한 후 상기 소스 라인들 중 짝수 소스 라인에 공급하고, 상기 제2 하프 프레임에서, 상기 스위치부는 상기 소스 라인 구동 전압들을 상기 짝수 소스 라인에 공급한 후 상기 홀수 소스 라인에 공급하는 것을 특징으로 한다.
- <41> 상기 기술적 과제를 달성하기 위하여 본 발명에 따른 액정 표시 장치의 구동 방법은, 픽셀 전극과 공통 전극을 구비하는 액정 커패시터를 각각 포함하고, 다수의 게이트 라인들과 다수의 소스 라인들의 교차 영역에 배치되는 다수의 픽셀들을 구비하는 액정 표시 장치의 구동 방법에 관한 것으로, 상기 공통 전극에 인가되는 공통 전압을 각각의 프레임들에 포함된 제1 하프 프레임과 제2 하프 프레임의 경계에서 제1 레벨로부터 제2 레벨로 또는 상기 제2 레벨로부터 상기 제1 레벨로 천이하는 단계; 상기 제1 하프 프레임에서, 상기 공통 전압의 레벨과 반대인 소스 라인 구동 전압들을 상기 소스 라인들 중 홀수 소스 라인에만 공급하는 단계; 상기 제2 하프 프레임에서, 상기 소스 라인 구동 전압들을 상기 소스 라인들 중 짝수 소스 라인에만 공급하는 단계; 및 상기 소스 라인들에 공급된 소스 라인 구동 전압들을 상기 픽셀들의 픽셀 전극들에 공급되도록 제어하는 게이트 라인 구동 신호들을 상기 제1 하프 프레임 및 상기 제2 하프 프레임에서 순차적으로 활성화하는 단계를 포함하는 것을 특징으로 한다.
- <42> 상기 액정 표시 장치의 구동 방법은, 상기 소스 라인들에 상기 소스 라인 구동 전압들이 공급되기 전에, 상기 소스 라인들의 전압들을 상기 소스 라인들의 플로팅 상태를 방지하는 프리차지 전압들로서 프리차지하는 단계를 더 구비한다.
- <43> 상기 액정 표시 장치의 구동 방법은, 상기 소스 라인들에 상기 소스 라인 구동 전압들이 공급되기 전에, 상기 소스 라인들의 전압들을 상기 소스 라인들의 전압들의 구동 속도를 증가시키는 프리차지 전압들로서 프리차지하는 단계를 더 구비한다.
- <44> 상기 기술적 과제를 달성하기 위하여 본 발명에 따른 액정 표시 장치의 구동 방법은, 픽셀 전극과 공통 전극을 구비하는 액정 커패시터를 각각 포함하고, 다수의 게이트 라인들과 다수의 소스 라인들의 교차 영역에 배치되는 다수의 픽셀들을 구비하는 액정 표시 장치의 구동 방법에 관한 것으로, 상기 공통 전극에 인가되는 공통 전압을 각각의 프레임들에 포함된 제1 하프 프레임과 제2 하프 프레임의 경계에서 제1 레벨로부터 제2 레벨로 또는 상기 제2 레벨로부터 상기 제1 레벨로 천이하는 단계; 상기 제1 하프 프레임에서, 상기 공통 전압의 레벨과 반대인 소스 라인 구동 전압들을 상기 소스 라인들 중 홀수 소스 라인에 공급한 후 상기 소스 라인들 중 짝수 소스 라인에 공급하는 단계; 상기 제2 하프 프레임에서, 상기 소스 라인 구동 전압들을 상기 짝수 소스 라인에 공급한 후 상기 홀수 소스 라인에 공급하는 단계; 및 상기 소스 라인 구동 전압들을 상기 픽셀들의 픽셀 전극들에 공급되도록 제어하는 게이트 라인 구동 신호들을 상기 제1 하프 프레임 및 상기 제2 하프 프레임에서 순차적으로 활성화하는 단계를 포함하는 것을 특징으로 한다.
- <45> 이러한 본 발명에 따른 액정 표시 장치 및 액정 표시 장치의 구동 방법은 공통 전압이 하나의 프레임마다 한번

천이하므로, 소비 전력을 효과적으로 감소시킬 수 있다. 또한, 본 발명에 따른 액정 표시 장치 및 액정 표시 장치의 구동 방법은 공통 전압의 주파수를 감소시켜 프레임의 주파수와 동일하게 할 수 있으므로, 가청 소음을 감소시킬 수 있다. 또한, 본 발명에 따른 액정 표시 장치 및 액정 표시 장치의 구동 방법은 하나의 출력 버퍼로 이웃하는 두 개의 소스 라인들을 구동할 수 있으므로, 소스 라인 구동부의 칩 사이즈를 효과적으로 감소시킬 수 있다. 또한, 본 발명에 따른 액정 표시 장치 및 액정 표시 장치의 구동 방법은 소스 라인의 플로팅 전압에 의한 화질 열화를 방지할 수 있거나 또는 소스 라인을 구동할 때 소비되는 전력을 감소시킬 수 있다.

- <46> 본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시예에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
- <47> 이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
- <48> 본 발명을 설명하기 전에, 본 발명에 대한 비교예가 도 3을 참조하여 설명된다. 도 3은 본 발명의 비교예에 따른 라인 인버전 방법을 이용하여 구동되는 게이트 라인들을 설명하는 도면이다. 상기 라인 인버전 방법은 도 1의 액정 표시 패널(10)에 적용될 수 있다.
- <49> 도 3을 참조하면, N 번째 프레임의 각각의 게이트 라인들(G1 ~ G4)이 스캔(scan)될 때마다 공통 전압(VCOM)의 극성이 반전된다. 예를 들어, 공통 전압(VCOM)에 대한 소스 라인들(S1 ~ S4)에 인가되는 정극성 데이터(positive polarity data)가 홀수 게이트 라인(G1 및 G3)에 전송되면, 공통 전압(VCOM)에 대한 소스 라인들(S1 ~ S4)에 인가되는 부극성 데이터(negative polarity data)가 짝수 게이트 라인(G2 및 G4)에 전송된다. N+1 번째 프레임이 스캔될 때, 홀수 게이트 라인(G1 및 G3)의 극성 및 짝수 게이트 라인(G2 및 G4)의 극성이 반전되는 것에 의해 액정의 열화가 방지된다.
- <50> 그러나, 각각의 게이트 라인들(G1 ~ G4)이 스캔될 때마다 공통 전압(VCOM)의 극성이 반전되므로, 라인 인버전 방법은 많은 전력을 소비할 수 있다. 휴대 전화기와 같은 중소형 액정 표시 장치는 QVGA(Quarter Video Graphics Array)의 액정 표시 패널을 포함할 수 있다. 상기 QVGA의 해상도(resolution)는 240×320 픽셀들(pixels)일 수 있다. 상기 QVGA급(QVGA-class) 액정 표시 장치에서 게이트 라인의 수는 320개이므로, 하나의 프레임마다 320 번의 공통 전압(VCOM)의 극성이 변경될 수 있다. 따라서, 라인 인버전 방법을 이용하는 액정 표시 장치가 휴대 전화기와 같은 중소형 액정 표시 장치에 사용될 때, 라인 인버전 방법을 이용하는 액정 표시 장치는 많은 전력을 소비하는 문제점이 있다. 따라서, 적은 전력을 소비하고 고화질 화면을 표시할 수 있고, 휴대 전화기에 사용될 수 있는 액정 표시 장치가 필요하다.
- <51> 도 4는 본 발명의 실시예에 따른 액정 표시 장치(100)를 설명하는 도면이다.
- <52> 도 4를 참조하면, 액정 표시 장치(100)는, 액정 표시 패널(110), 게이트 라인 구동부(gate line driving unit)(120), 스위치부(switch unit)(130), 및 소스 라인 구동부(또는 소스 드라이버(source driver))(140)를 구비한다. 액정 표시 장치(100)는 칼럼 반전 동작 또는 도트 반전 동작을 수행한다.
- <53> 액정 표시 패널(110)은, 다수의 소스 라인들(S1 ~ S4), 다수의 게이트 라인들(G1 ~ G4), 다수의 스위치 트랜지스터(TFT)들, 및 다수의 액정 커패시터(CLC)들을 포함한다. 액정 표시 패널(110)은, 예를 들어, 4×4 픽셀들을 포함한다.
- <54> 하나의 픽셀은 하나의 게이트 라인과 하나의 소스 라인의 교차 영역에 배치된다. 하나의 픽셀은 하나의 스위치 트랜지스터(TFT) 및 하나의 액정 커패시터(CLC)를 포함한다. 스위치 트랜지스터(TFT)는 각각의 게이트 라인들(G1 ~ G4)을 구동하는 신호에 응답하여 턴-온 또는 턴-오프된다. 스위치 트랜지스터(TFT)의 하나의 단자는 각각의 소스 라인들(S1 ~ S4)에 연결된다. 액정 커패시터(CLC)는 스위치 트랜지스터(TFT)의 다른 단자(픽셀 전극)와 공통 전극 사이에 연결된다. 공통 전극에는 공통 전압(VCOM)이 인가된다.
- <55> 스위치부(130)는 액정 커패시터(CLC)의 공통 전극에 인가되는 공통 전압(VCOM)의 레벨(또는 극성)과 반대인 소스 라인 구동 전압들(SD1, SD2)을 소스 라인들(S1 ~ S4)에 공급한다.
- <56> 스위치부(130)는 다수의 스위치들(131 ~ 134)을 포함한다. 제1 스위치(131) 및 제3 스위치(133)는 제1 스위치 제어 신호(SW1)의 활성화에 응답하여 턴-온되는 것에 의해 소스 라인 구동 전압들(SD1, SD2)을 소스 라인들(S1 ~ S4) 중 홀수 소스 라인(S1 및 S3)에 공급한다. 제2 스위치(132) 및 제4 스위치(134)는 제2 스위치 제어 신호(SW2)의 활성화에 응답하여 턴-온되는 것에 의해 소스 라인 구동 전압들(SD1, SD2)을 소스 라인들(S1 ~ S4) 중 짝수 소스 라인(S2 및 S4)에 공급한다. 제1 및 제2 스위치 제어 신호들(SW1, SW2)은, 예를 들어, 게이트 라인

구동부(120)로부터 출력되는 게이트 라인들(G1 ~ G4)을 구동하는 게이트 라인 구동 신호들을 이용하여 생성될 수 있다. 제1 및 제2 스위치 제어 신호들(SW1, SW2)은 액정 표시 장치(100)에 포함된 타이밍 컨트롤러(timing controller)로부터 발생될 수도 있다.

- <57> 소스 라인 구동부(140)는 다수의 출력 버퍼들(output buffers)(또는 소스 앰프들(source amplifiers))(141, 142)을 포함한다. 소스 라인 구동부(140)는 소스 라인들(S1 ~ S4)의 개수의 1/2에 대응하는 개수의 출력 버퍼들을 포함한다. 출력 버퍼들(141, 142)은 소스 라인 구동 전압들(SD1, SD2)을 스위치부(130)로 출력한다.
- <58> 게이트 라인 구동부(120)는 소스 라인 구동 전압들(SD1, SD2)을 상기 픽셀들의 픽셀 전극들에 공급되도록 제어하는 게이트 라인 구동 신호들을 게이트 라인들(G1 ~ G4)을 통해 순차적으로 출력한다.
- <59> 도 5는 도 4에 도시된 액정 표시 장치(100)의 칼럼 인버전 동작(또는 칼럼 인버전 방법)을 설명하는 타이밍 다이어그램이다. 도 4 및 도 5를 참조하여 액정 표시 장치(100)의 칼럼 인버전 방법이 다음과 같이 설명된다.
- <60> 공통 전압(VCOM)은 각각의 프레임들(N 프레임, N+1 프레임, N+2 프레임, N+3 프레임)에 포함된 제1 하프 프레임(HF1)과 제2 하프 프레임(HF2)의 경계에서 제1 레벨(예를 들어, 하이 레벨(high level))로부터 제2 레벨(예를 들어, 로우 레벨(low level))로 또는 상기 제2 레벨로부터 상기 제1 레벨로 천이(transition)(또는 토글링(toggling))한다. 예를 들어, 공통 전압(VCOM)의 하이 레벨(high level) 전압은 5(volt)일 수 있고, 공통 전압(VCOM)의 로우 레벨(low level) 전압은 0(volt)일 수 있다.
- <61> 소스 라인 구동 전압들(SD1, SD2)은 공통 전압(VCOM)의 레벨과 반대로 변경된다. 즉, 소스 라인 구동 전압들(SD1, SD2)의 위상과 공통 전압(VCOM)의 위상은 반대(즉, 180 도(degree)의 위상 차이(phase difference))이다. 소스 라인 구동 전압들(SD1, SD2)은 공통 전압(VCOM)에 대한 정극성(positive polarity)의 전압 및 부극성(negative polarity)의 전압을 포함한다.
- <62> 제1 하프 프레임(HF1)에서, 제1 및 제3 스위치들(도 4의 131 및 133)을 제어하는 제1 스위치 제어 신호(SW1)가 하이 레벨로 활성화되므로, 상기 제1 및 제3 스위치들을 포함하는 스위치부(도 4의 130)는 소스 라인 구동 전압들(SD1, SD2)을 소스 라인들(S1 ~ S4) 중 홀수 소스 라인(S1 및 S3)에만 공급한다.
- <63> 제2 하프 프레임(HF2)에서, 제2 및 제4 스위치들(도 4의 132 및 134)을 제어하는 제2 스위치 제어 신호(SW2)가 하이 레벨로 활성화되므로, 상기 제2 및 제4 스위치들을 포함하는 스위치부(도 4의 130)는 소스 라인 구동 전압들(SD1, SD2)을 소스 라인들(S1 ~ S4) 중 짝수 소스 라인(S2 및 S4)에만 공급한다.
- <64> 소스 라인 구동 전압들(SD1, SD2)을 상기 픽셀들의 픽셀 전극들에 공급되도록 제어하는 게이트 라인 구동 신호들(GD1 ~ GD4)은 제1 하프 프레임(HF1) 및 제2 하프 프레임(HF2)에서 순차적으로 활성화된다. 즉, 게이트 라인 구동 신호들(GD1 ~ GD4)은 하나의 프레임마다 두 번 순차적으로 활성화된다. 상기 활성화된 게이트 라인 구동 신호들(GD1 ~ GD4)에 응답하여, 상기 픽셀들의 스위치 트랜지스터(TFT)들이 턴-온되어 액정 커패시터(CLC)들의 픽셀 전극들에 소스 라인 구동 전압들(SD1, SD2)이 전달된다.
- <65> 도 6은 도 5의 칼럼 인버전 방법에 따른 화면 구성을 설명하는 도면이다.
- <66> 도 6을 참조하면, N 프레임의 제1 하프 프레임(HF1)에서, 홀수 소스 라인(S1 및 S3)에는 상기 공통 전압(VCOM)을 기준으로 하여 양의 전압을 가지는 소스 라인 구동 전압(즉, 정극성의 전압)이 인가되고, 짝수 소스 라인(S2 및 S4)의 전압은 플로팅 상태(floating state)(도 6에서 "·"으로 표시됨)이다.
- <67> N 프레임의 제2 하프 프레임(HF2)에서, 홀수 소스 라인(S1 및 S3)의 전압은 플로팅 상태이고, 짝수 소스 라인(S2 및 S4)은 공통 전압(VCOM)을 기준으로 하여 음의 전위를 가지는 소스 라인 구동 전압(즉, 부극성의 전압)이 인가된다.
- <68> 따라서, N 프레임의 제1 하프 프레임(HF1)과 N 프레임의 제2 하프 프레임(HF2)이 결합될 때, N 프레임의 홀수 소스 라인(S1 및 S3)에 정극성의 전압이 인가되고, N 프레임의 짝수 소스 라인(S2 및 S4)에 부극성의 전압이 인가된다.
- <69> N+1 프레임, N+2 프레임, 및 N+3 프레임의 화면 구성에 대한 설명은 전술한 N 프레임의 화면 구성에 대한 설명과 유사하다. 결론적으로, 도 6에 도시된 바와 같이, 칼럼 인버전 방법이 N 프레임으로부터 N+3 프레임까지 수행된다.
- <70> 도 7은 도 4에 도시된 액정 표시 장치(100)의 도트 인버전 동작(또는 도트 인버전 방법)을 설명하는 타이밍 다이어그램이다. 도 4 및 도 7을 참조하여 액정 표시 장치(100)의 도트 인버전 방법이 다음과 같이 설명된다.

- <71> 공통 전압(VCOM)은 각각의 프레임들(N 프레임, N+1 프레임, N+2 프레임, N+3 프레임)에 포함된 제1 하프 프레임(HF1)과 제2 하프 프레임(HF2)의 경계에서 제1 레벨(예를 들어, 하이 레벨)로부터 제2 레벨(예를 들어, 로우 레벨)로 또는 상기 제2 레벨로부터 상기 제1 레벨로 천이한다. 예를 들어, 공통 전압(VCOM)의 하이 레벨 전압은 5(volt)일 수 있고, 공통 전압(VCOM)의 로우 레벨 전압은 0(volt)일 수 있다.
- <72> 소스 라인 구동 전압들(SD1, SD2)은 공통 전압(VCOM)의 레벨과 반대로 변경된다. 즉, 소스 라인 구동 전압들(SD1, SD2)의 위상과 공통 전압(VCOM)의 위상은 반대(즉, 180 도의 위상 차이)이다. 소스 라인 구동 전압들(SD1, SD2)은 공통 전압(VCOM)에 대한 정극성의 전압 및 부극성의 전압을 포함한다.
- <73> 제1 하프 프레임(HF1)에서, 제1 및 제3 스위치들(도 4의 131 및 133)을 제어하는 제1 스위치 제어 신호(SW1)가 하이 레벨로 활성화된 후 제2 및 제4 스위치들(도 4의 132 및 134)을 제어하는 제2 스위치 제어 신호(SW2)가 하이 레벨로 활성화되므로, 상기 제1 내지 제4 스위치들을 포함하는 스위치부(도 4의 130)는 소스 라인 구동 전압들(SD1, SD2)을 소스 라인들(S1 ~ S4) 중 홀수 소스 라인(S1 및 S3)에 공급한 후 소스 라인들(S1 ~ S4) 중 짝수 소스 라인(S2 및 S4)에 공급한다.
- <74> 제2 하프 프레임(HF2)에서, 제2 및 제4 스위치들(도 4의 132 및 134)을 제어하는 제2 스위치 제어 신호(SW2)가 하이 레벨로 활성화된 후 제1 및 제3 스위치들(도 4의 131 및 133)을 제어하는 제1 스위치 제어 신호(SW1)가 하이 레벨로 활성화되므로, 상기 제1 내지 제4 스위치들을 포함하는 스위치부(도 4의 130)는 소스 라인 구동 전압들(SD1, SD2)을 소스 라인들(S1 ~ S4) 중 짝수 소스 라인(S2 및 S4)에 공급한 후 소스 라인들(S1 ~ S4) 중 홀수 소스 라인(S1 및 S3)에 공급한다.
- <75> 소스 라인 구동 전압들(SD1, SD2)을 상기 픽셀들의 픽셀 전극들에 공급되도록 제어하는 게이트 라인 구동 신호들(GD1 ~ GD4)은 제1 하프 프레임(HF1) 및 제2 하프 프레임(HF2)에서 순차적으로 활성화된다. 즉, 게이트 라인 구동 신호들(GD1 ~ GD4)은 하나의 프레임 마다 두 번 순차적으로 활성화된다. 상기 활성화된 게이트 라인 구동 신호들(GD1 ~ GD4)에 응답하여, 상기 픽셀들의 스위치 트랜지스터(TFT)들이 턴-온되어 액정 커패시터(CLC)들의 픽셀 전극들에 소스 라인 구동 전압들(SD1, SD2)이 전달된다.
- <76> 도 8은 도 7의 도트 인버전 방법에 따른 화면 구성을 설명하는 도면이다.
- <77> 도 8을 참조하면, N 프레임의 제1 하프 프레임(HF1)에서, 홀수 소스 라인(S1 및 S3)에는 상기 공통 전압(VCOM)을 기준으로 하여 양의 전압을 가지는 소스 라인 구동 전압(정극성의 전압)과 플로팅 전압(도 8에서 "·"으로 표시됨)이 순차적으로 공급된다. 그리고, 짝수 소스 라인(S2 및 S4)에 공급되는 전압의 배치는 상기 홀수 소스 라인(S1 및 S3)에 공급되는 전압의 배치와 반대이다.
- <78> N 프레임의 제2 하프 프레임(HF2)에서, 홀수 소스 라인(S1 및 S3)은 플로팅 전압과 공통 전압(VCOM)을 기준으로 하여 음의 전위를 가지는 소스 라인 구동 전압(부극성의 전압)이 순차적으로 공급된다. 그리고, 짝수 소스 라인(S2 및 S4)에 공급되는 전압의 배치는 상기 홀수 소스 라인(S1 및 S3)에 공급되는 전압의 배치와 반대이다.
- <79> 따라서, N 프레임의 제1 하프 프레임(HF1)과 N 프레임의 제2 하프 프레임(HF2)이 결합될 때, N 프레임의 홀수 소스 라인(S1 및 S3)에 정극성의 전압과 부극성의 전압이 순차적으로 공급되고, N 프레임의 짝수 소스 라인(S2 및 S4)에 부극성의 전압 및 정극성의 전압이 순차적으로 공급된다.
- <80> N+1 프레임, N+2 프레임, 및 N+3 프레임의 화면 구성에 대한 설명은 전술한 N 프레임의 화면 구성에 대한 설명과 유사하다. 결론적으로, 도 8에 도시된 바와 같이, 도트 인버전 방법이 N 프레임으로부터 N+3 프레임까지 수행된다.
- <81> 따라서, 본 발명에 따른 액정 표시 장치(100)는, 도 3에 도시된 라인 인버전 방법을 이용하는 액정 표시 장치와 비교할 때 공통 전압(VCOM)이 하나의 프레임 마다 한번 천이하므로, 소비 전력을 효과적으로 감소시킬 수 있다. 또한, 본 발명에 따른 액정 표시 장치(100)는 공통 전압(VCOM)의 주파수를 감소시켜 프레임의 주파수와 동일하게 할 수 있으므로, 도 3에 도시된 라인 인버전 방법을 이용하는 액정 표시 장치에서 발생할 수 있는 가청 소음(audible noise)을 감소시킬 수 있다. 또한, 도 3에 도시된 라인 인버전 방법을 이용하는 액정 표시 장치는 하나의 출력 버퍼로 하나의 소스 라인(source line)을 구동하지만, 본 발명에 따른 액정 표시 장치(100)는 하나의 출력 버퍼로 이웃하는 두 개의 소스 라인들을 구동할 수 있으므로, 소스 라인 구동부의 칩 사이즈(chip size)를 효과적으로 감소시킬 수 있다.
- <82> 도 9는 본 발명의 다른 실시예에 따른 액정 표시 장치(200)를 설명하는 도면이다.
- <83> 도 9를 참조하면, 액정 표시 장치(200)는, 액정 표시 패널(210), 게이트 라인 구동부(220), 스위치부(230), 프

리차지부(precharge unit)(230), 및 소스 라인 구동부(250)를 구비한다.

- <84> 액정 표시 패널(210)은, 다수의 소스 라인들(S1 ~ S4), 다수의 게이트 라인들(G1 ~ G4), 다수의 스위치 트랜지스터(TFT)들, 및 다수의 액정 커패시터(CLC)들을 포함한다. 액정 표시 패널(210)은, 예를 들어, 4×4 픽셀들을 포함한다.
- <85> 하나의 픽셀은 하나의 게이트 라인과 하나의 소스 라인의 교차 영역에 배치된다. 하나의 픽셀은 하나의 스위치 트랜지스터(TFT) 및 하나의 액정 커패시터(CLC)를 포함한다. 스위치 트랜지스터(TFT)는 각각의 게이트 라인들(G1 ~ G4)을 구동하는 신호에 응답하여 턴-온 또는 턴-오프된다. 스위치 트랜지스터(TFT)의 하나의 단자는 각각의 소스 라인들(S1 ~ S4)에 연결된다. 액정 커패시터(CLC)는 스위치 트랜지스터(TFT)의 다른 단자(픽셀 전극)와 공통 전극 사이에 연결된다. 공통 전극에는 공통 전압(VCOM)이 인가된다.
- <86> 프리차지부(230)는, 소스 라인들(S1 ~ S4)에 소스 라인 구동 전압들(SD1, SD2)이 공급되기 전에, 소스 라인들(S1 ~ S4)의 전압들을 소스 라인들(S1 ~ S4)의 플로팅 상태를 방지하는 프리차지 전압(VPC)들로서 프리차지한다. 따라서, 프리차지부(230)는 소스 라인들(S1 ~ S4)에서 발생하는 플로팅 전압에 의한 화질 열화를 방지할 수 있다. 프리차지 전압(VPC)은, 예를 들어, 소스 라인에 공급되는 최대 전압의 1/2 일 수 있으며, 액정 표시 장치(200)의 외부로부터 공급될 수 있다.
- <87> 프리차지부(230)는, 소스 라인들(S1 ~ S4)에 소스 라인 구동 전압들(SD1, SD2)이 공급되기 전에, 소스 라인들(S1 ~ S4)의 전압들을 소스 라인들(S1 ~ S4)의 전압들의 구동 속도(driving speed)를 증가시키는 프리차지 전압(VPC)들로서 프리차지한다. 따라서, 프리차지부(230)는 소스 라인들(S1 ~ S4)을 구동할 때 소비되는 전력을 감소시킬 수 있다.
- <88> 프리차지부(230)는 다수의 프리차지 회로들(231 ~ 234)을 포함한다. 각각의 프리차지 회로들(231 ~ 234)은 엔모스 트랜지스터(NMOS transistor)로 구현될 수 있다. 제1 프리차지 회로(231) 및 제3 프리차지 회로(233)는 제1 프리차지 제어 신호(PC1)의 활성화에 응답하여 턴-온되는 것에 의해 프리차지 전압(VPC)을 소스 라인들(S1 ~ S4) 중 홀수 소스 라인(S1 및 S3)에 공급한다. 제2 프리차지 회로(232) 및 제4 프리차지 회로(234)는 제2 프리차지 제어 신호(PC2)의 활성화에 응답하여 턴-온되는 것에 의해 프리차지 전압(VPC)을 소스 라인들(S1 ~ S4) 중 짝수 소스 라인(S2 및 S4)에 공급한다. 제1 및 제2 프리차지 제어 신호들(PC1, PC2)은, 예를 들어, 게이트 라인 구동부(220)로부터 출력되는 게이트 라인들(G1 ~ G4)을 구동하는 게이트 라인 구동 신호들을 이용하여 생성될 수 있다. 제1 및 제2 프리차지 제어 신호들(PC1, PC2)은 액정 표시 장치(200)에 포함된 타이밍 컨트롤러로부터 발생될 수도 있다.
- <89> 스위치부(240)는 액정 커패시터(CLC)의 공통 전극에 인가되는 공통 전압(VCOM)의 레벨과 반대인 소스 라인 구동 전압들(SD1, SD2)을 소스 라인들(S1 ~ S4)에 공급한다.
- <90> 스위치부(240)는 다수의 스위치들(241 ~ 244)을 포함한다. 제1 스위치(241) 및 제3 스위치(243)는 제1 스위치 제어 신호(SW1)의 활성화에 응답하여 턴-온되는 것에 의해 소스 라인 구동 전압들(SD1, SD2)을 소스 라인들(S1 ~ S4) 중 홀수 소스 라인(S1 및 S3)에 공급한다. 제2 스위치(242) 및 제4 스위치(244)는 제2 스위치 제어 신호(SW2)의 활성화에 응답하여 턴-온되는 것에 의해 소스 라인 구동 전압들(SD1, SD2)을 소스 라인들(S1 ~ S4) 중 짝수 소스 라인(S2 및 S4)에 공급한다. 제1 및 제2 스위치 제어 신호들(SW1, SW2)은, 예를 들어, 상기 게이트 라인 구동 신호들을 이용하여 생성될 수 있다. 제1 및 제2 스위치 제어 신호들(SW1, SW2)은 액정 표시 장치(200)에 포함된 타이밍 컨트롤러로부터 발생될 수도 있다.
- <91> 소스 라인 구동부(250)는 다수의 출력 버퍼들(251, 252)을 포함한다. 소스 라인 구동부(250)는 소스 라인들(S1 ~ S4)의 개수의 1/2에 대응하는 개수의 출력 버퍼들을 포함한다. 출력 버퍼들(251, 252)은 소스 라인 구동 전압들(SD1, SD2)을 스위치부(240)로 출력한다.
- <92> 게이트 라인 구동부(220)는 소스 라인 구동 전압들(SD1, SD2)을 상기 픽셀들의 픽셀 전극들에 공급되도록 제어하는 게이트 라인 구동 신호들을 게이트 라인들(G1 ~ G4)을 통해 순차적으로 출력한다.
- <93> 액정 표시 장치(200)는 도 5에 도시된 액정 표시 장치(100)의 칼럼 반전 동작 또는 도 7에 도시된 액정 표시 장치(100)의 도트 반전 동작과 유사한 동작을 수행한다. 또한, 액정 표시 장치(200)의 동작은 프리차지부(230)의 동작을 포함하므로, 도 10을 참조하여 프리차지부(230)의 동작이 설명된다.
- <94> 도 10은 도 9의 프리차지부(230)의 동작을 설명하는 타이밍 다이어그램이다.
- <95> 도 9 및 도 10을 참조하면, 제1 게이트 라인(G1)을 구동하는 제1 게이트 라인 구동 신호(GD1)가 하이 레벨로 활

성화된 상태에서, 홀수 소스 라인(S1 및 S3)에 소스 라인 구동 전압들(SD1, SD2)을 공급하는 제1 및 제3 스위치들(241, 243)을 제어하는 제1 스위치 제어 신호(SW1)가 하이 레벨로 활성화된다.

<96> 제1 스위치 제어 신호(SW1)가 하이 레벨로 활성화하기 전에, 제1 및 제3 프리차지 회로들(231, 233)을 제어하는 제1 프리차지 제어 신호(PC1)가 하이 레벨인 제1 펄스(pulse)(PUL1)로 활성화된다. 그러면, 홀수 소스 라인(S1 및 S3)에 소스 라인 구동 전압들(SD1, SD2)이 공급되기 전에, 홀수 소스 라인(S1 및 S3)에 공급되는 전압들의 구동 속도를 증가시키는 프리차지 전압(VPC)들이 홀수 소스 라인(S1 및 S3)에 공급된다.

<97> 제1 스위치 제어 신호(SW1)가 하이 레벨에서 로우 레벨로 비활성화(deactivation)한 후(또는 제1 스위치 제어 신호(SW1) 및 제1 게이트 라인 구동 신호(GD1)가 모두 로우 레벨로 비활성화된 상태에서), 제1 프리차지 제어 신호(PC1)는 하이 레벨인 제2 펄스(PUL2)로 활성화된다. 그러면, 홀수 소스 라인(S1 및 S3)에 대한 소스 라인 구동 전압들(SD1, SD2)의 공급이 완료된 후, 홀수 소스 라인(S1 및 S3)의 플로팅 상태를 방지하는 프리차지 전압(VPC)들이 홀수 소스 라인(S1 및 S3)에 공급된다.

<98> 제2 게이트 라인(G2)을 구동하는 제2 게이트 라인 구동 신호(GD2)가 하이 레벨로 활성화된 상태에서, 짝수 소스 라인(S2 및 S4)에 소스 라인 구동 전압들(SD1, SD2)을 공급하는 제2 및 제4 스위치들(242, 244)을 제어하는 제2 스위치 제어 신호(SW2)가 하이 레벨로 활성화된다.

<99> 제2 스위치 제어 신호(SW2)가 하이 레벨로 활성화하기 전에, 제2 및 제4 프리차지 회로들(232, 234)을 제어하는 제2 프리차지 제어 신호(PC2)가 하이 레벨인 제4 펄스(PUL4)로 활성화된다. 그러면, 짝수 소스 라인(S2 및 S4)에 소스 라인 구동 전압들(SD1, SD2)이 공급되기 전에, 짝수 소스 라인(S2 및 S4)에 공급되는 전압들의 구동 속도를 증가시키는 프리차지 전압(VPC)들이 짝수 소스 라인(S2 및 S4)에 공급된다.

<100> 제2 스위치 제어 신호(SW2) 및 제2 게이트 라인 구동 신호(GD2)가 모두 로우 레벨로 비활성화된 상태에서, 제2 프리차지 제어 신호(PC2)는 하이 레벨인 제3 펄스(PUL3)로 활성화된다. 그러면, 짝수 소스 라인(S2 및 S4)에 대한 소스 라인 구동 전압들(SD1, SD2)의 공급이 완료된 후, 짝수 소스 라인(S2 및 S4)의 플로팅 상태를 방지하는 프리차지 전압(VPC)들이 짝수 소스 라인(S2 및 S4)에 공급된다.

<101> 제3 및 제4 게이트 라인들(G3, G4)을 구동하는 게이트 라인 구동 신호들과 프리차지 제어 신호들(PC1, PC2)의 관계에 대한 설명도 전술한 제1 및 제2 게이트 라인 구동 신호들(GD1, GD2)과 프리차지 제어 신호들(PC1, PC2)의 관계에 대한 설명과 유사하다.

<102> 도 10에는 제1 프리차지 제어 신호(PC1)에서 제1 펄스(PUL1) 및 제2 펄스(PUL2)가 모두 발생하는 것으로 도시되었지만, 제1 프리차지 제어 신호(PC1)에서 제1 펄스(PUL1)만이 발생되거나 또는 제2 펄스(PUL2)만이 발생할 수도 있다. 또한, 도 10에는 제2 프리차지 제어 신호(PC2)에서 제3 펄스(PUL3) 및 제4 펄스(PUL4)가 모두 발생하는 것으로 도시되었지만, 제2 프리차지 제어 신호(PC2)에서 제3 펄스(PUL3)만이 발생되거나 또는 제4 펄스(PUL4)만이 발생할 수도 있다.

<103> 따라서, 본 발명에 따른 액정 표시 장치(200)는 전술한 본 발명에 따른 액정 표시 장치(도 4의 100)의 효과를 가지고, 플로팅 전압에 의한 화질 열화를 방지할 수 있거나 또는 소스 라인을 구동할 때 소비되는 전력을 감소시킬 수 있다.

<104> 이상에서와 같이 도면과 명세서에서 최적의 실시예들이 개시되었다. 여기서, 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

발명의 효과


<105> 본 발명에 따른 액정 표시 장치 및 액정 표시 장치의 구동 방법은 공통 전압이 하나의 프레임 마다 한번 천이하므로, 소비 전력을 효과적으로 감소시킬 수 있다. 또한, 본 발명에 따른 액정 표시 장치 및 액정 표시 장치의 구동 방법은 공통 전압의 주파수를 감소시켜 프레임의 주파수와 동일하게 할 수 있으므로, 가청 소음을 감소시킬 수 있다. 또한, 본 발명에 따른 액정 표시 장치 및 액정 표시 장치의 구동 방법은 하나의 출력 버퍼로 이웃하는 두 개의 소스 라인들을 구동할 수 있으므로, 소스 라인 구동부의 칩 사이즈를 효과적으로 감소시킬 수 있다. 또한, 본 발명에 따른 액정 표시 장치 및 액정 표시 장치의 구동 방법은 소스 라인의 플로팅 전압에 의한 화질 열화를 방지할 수 있거나 또는 소스 라인을 구동할 때 소비되는 전력을 감소시킬 수 있다.

도면의 간단한 설명


- <1> 본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
- <2> 도 1은 종래의 기술에 따른 액정 표시 장치의 액정 표시 패널의 일례(10)를 설명하는 도면이다.
- <3> 도 2는 종래의 기술에 따른 인버전 방법을 설명하는 도면이다.
- <4> 도 3은 본 발명의 비교예에 따른 라인 인버전 방법을 이용하여 구동되는 게이트 라인들을 설명하는 도면이다.
- <5> 도 4는 본 발명의 실시예에 따른 액정 표시 장치(100)를 설명하는 도면이다.
- <6> 도 5는 도 4에 도시된 액정 표시 장치(100)의 칼럼 인버전 동작을 설명하는 타이밍 다이어그램이다.
- <7> 도 6은 도 5의 칼럼 인버전 방법에 따른 화면 구성을 설명하는 도면이다.
- <8> 도 7은 도 4에 도시된 액정 표시 장치(100)의 도트 인버전 동작을 설명하는 타이밍 다이어그램이다.
- <9> 도 8은 도 7의 도트 인버전 방법에 따른 화면 구성을 설명하는 도면이다.
- <10> 도 9는 본 발명의 다른 실시예에 따른 액정 표시 장치(200)를 설명하는 도면이다.
- <11> 도 10은 도 9의 프리차지부(230)의 동작을 설명하는 타이밍 다이어그램이다.
- <12> < 도면의 주요 부분에 대한 부호의 설명 >
- <13> 120: 게이트 라인 구동부 130: 스위치부
- <14> 140: 소스 라인 구동부 220: 게이트 라인 구동부
- <15> 230: 프리차지부 240: 스위치부
- <16> 250: 소스 라인 구동부

도면


도면1




도면2




도면3




도면4




도면7




도면8



도면9



도면10



专利名称(译)	液晶显示器及其驱动方法		
公开(公告)号	KR100800490B1	公开(公告)日	2008-02-04
申请号	KR1020070008608	申请日	2007-01-26
[标]申请(专利权)人(译)	三星电子株式会社		
申请(专利权)人(译)	三星电子有限公司		
当前申请(专利权)人(译)	三星电子有限公司		
[标]发明人	WOO JAE HYUCK 우재혁 LEE JAE GOO 이재구 KANG WON SIK 강원식		
发明人	우재혁 이재구 강원식		
IPC分类号	G09G3/36 G02F1/133 G09G3/20		
CPC分类号	G09G2320/0247 G09G2320/0252 G09G2330/021 G09G2320/02 G09G2310/0297 G09G3/3655 G09G3/3614 G09G2310/0248		
外部链接	Espacenet		

摘要(译)

液晶显示装置包括像素，开关部分和栅极线驱动部分。每个像素包括具有像素电极和公共电极的液晶电容器，并且像素设置在多条栅极线和多条源极线的交叉区域中。开关部分将源极线驱动电压提供给源极线，该源极线与施加到公共电极的公共电压的电平相反。栅极线驱动单元依次输出栅极线驱动信号，用于控制通过栅极线提供给像素的像素电极的源极线驱动电压。公共电压在包括在每个帧中的第一半帧任务2半帧的边界处从第一级转换到第二级或从第二级转换到第一级。在前半帧中，开关部分仅将源极线驱动电压提供给源极线中的奇数源极线。在后半帧中，开关单元将源极线驱动电压提供给源极线中的偶数源极线。

