

(19)대한민국특허청(KR)

(12) 등록특허공보(B1)

(51) 。 Int. Cl. ⁸ G09G 3/36 (2006.01)		(45) 공고일자	2006년01월20일
		(11) 등록번호	10-0542768
		(24) 등록일자	2006년01월05일
(21) 출원번호	10-2003-0040487	(65) 공개번호	10-2004-0110929
(22) 출원일자	2003년06월21일	(43) 공개일자	2004년12월31일

(73) 특허권자	엘지.필립스 엘시디 주식회사 서울 영등포구 여의도동 20번지
(72) 발명자	백종상 경상북도구미시형곡동169주공4단지404동506호 권순영 경상북도구미시비산동489-11/4전원리방필101동807호
(74) 대리인	김영호

심사관 : 이병우

(54) 액정표시장치의 구동장치

요약

본 발명은 액정패널에 표시되는 화면영역을 외부에서 조정할 수 있도록 한 액정표시장치의 구동장치에 관한 것이다.

본 발명의 실시 예에 따른 액정표시장치의 구동장치는 복합 영상신호에서 텔레비전 영상신호를 분리함과 아울러 복합 동기신호를 분리하는 영상신호 처리부와, 상기 텔레비전 영상신호를 표시하는 액정패널과, 클럭신호와 상기 영상신호 처리부로부터의 상기 복합 동기신호를 이용하여 상기 액정패널에 표시되는 상기 텔레비전 영상신호의 표시개시시점을 결정하는 소스 스타트 펄스를 생성하는 타이밍 제어부와, 상기 타이밍 제어부로부터의 클럭신호를 지연시켜 상기 타이밍 제어부에 공급하는 지연회로를 구비한다.

대표도

도 7

명세서

도면의 간단한 설명

도 1은 일반적인 액정표시장치의 구동장치를 개략적으로 나타내는 블록도.

도 2는 도 1에 도시된 액정패널의 구동에 사용되는 클럭신호들을 나타내는 파형도.

도 3은 도 2에 도시된 소스 스타트 펄스를 생성하기 위한 타이밍 제어부를 나타내는 블록도.

도 4는 도 2에 도시된 영상신호와 소스 스타트 펄스에 의해 액정패널에 표시되는 영상을 나타내는 도면.

도 5는 본 발명의 실시 예에 따른 액정표시장치의 구동장치를 개략적으로 나타내는 블록도.

도 6은 도 5에 도시된 액정패널의 구동에 사용되는 클럭신호들을 나타내는 파형도.

도 7은 도 6에 도시된 소스 스타트 펄스를 생성하기 위한 타이밍 제어부를 나타내는 블록도.

도 8은 도 6에 도시된 소스 스타트 펄스를 생성하기 위한 타이밍 제어부를 나타내는 블록도.

도 9는 도 6에 도시된 영상신호와 소스 스타트 펄스에 의해 액정패널에 표시되는 영상을 나타내는 도면.

도 10은 도 6에 도시된 영상신호와 소스 스타트 펄스에 의해 액정패널에 표시되는 다른 영상을 나타내는 도면.

< 도면의 주요 부분에 대한 부호의 설명 >

10, 110 : 영상신호 처리부 20, 120 : 타이밍 제어부

22, 122 ; 위상고정루프 제어회로 30, 130 : 액정패널

24, 124 : 소스 스타트 펄스 생성부 32, 132 : 데이터 드라이버

34, 134 : 게이트 드라이버 140 : 지연회로

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 액정표시장치의 구동장치에 관한 것으로, 특히 액정패널에 표시되는 화면을 조정할 수 있도록 한 액정표시장치의 구동장치에 관한 것이다.

액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor)를 이용하여 자연스러운 동화상을 표시하고 있다. 이러한 액정표시장치는 브라운관에 비하여 소형화가 가능하여 퍼스널 컴퓨터(Personal Computer)와 노트북 컴퓨터(Note Book Computer)는 물론, 복사기 등의 사무자동화기기, 휴대전화기나 호출기 등의 휴대기기까지 광범위하게 이용되고 있다.

액티브 매트릭스 타입의 액정표시장치는 액정셀들이 게이트라인들과 데이터라인들의 교차부들 각각에 배열되어진 화소매트릭스(Picture Element Matrix 또는 Pixel Matrix)에 텔레비전 신호와 같은 비디오신호에 해당하는 화상을 표시하게 된다. 박막트랜지스터(TFT)는 게이트라인과 데이터라인들의 교차부에 설치되어 게이트라인으로부터의 스캔신호(게이트펄스)에 응답하여 액정셀 쪽으로 전송될 데이터신호를 절환하게 된다.

이러한, 액정표시장치는 텔레비전 신호 방식에 따라 NTSC(미국 컬러 텔레비전 표준 방식 선정을 위하여 조직된 위원회) 신호 방식용과 PAL(서독에서 개발된 컬러 텔레비전 방식)신호 방식용으로 나누어진다.

일반적으로, NTSC 신호(525 수직 라인)가 입력되면 액정표시장치의 수평디스플레이 해상도는 샘플링되는 데이터의 수에 따라 표현되고, 수직 해상도는 234 라인 디인터레이스(Deinterlace) 방식으로 표현된다. 그리고, PAL 신호(625 수직 라인)가 입력되면 액정표시장치의 수평 디스플레이 해상도는 샘플링되는 데이터의 수에 따라 표현되고, 수직 해상도는 6개 수직 라인마다 1개 라인을 제거하여 521개 라인으로 만들어 NTSC 신호와 같은 처리 방식으로 표현한다.

도 1 및 도 2를 참조하면, 종래의 액정표시장치의 구동장치는 액정셀들이 매트릭스 형태로 배열된 액정패널(30)과, 액정패널(30)의 게이트라인들(GL)을 구동하기 위한 게이트 드라이버(34)와, 액정패널(30)의 데이터라인들(DL)을 구동하기 위한 데이터 드라이버(32)와, NTSC 텔레비전 신호를 입력받아 텔레비전 복합신호를 RGB 데이터 신호(R, G, B)로 분리하여 데이터 드라이버(32)에 공급하고 복합 동기신호(Csync)를 출력하는 영상신호 처리부(10)와, 위상고정루프(PLL)를 출력하는 위상고정루프 제어회로(PLL)(22)와, 영상신호 처리부(10)로부터 복합 동기신호(Csync)를 입력받아 수평 동기신호(Hsync) 및 수직 동기신호(Vsync)를 분리하여 출력하고 수평 동기신호(Hsync) 및 수직 동기신호(Vsync)와 위상고정루프 제어회로(PLL)(22)에 따라 제어신호를 데이터 드라이버(32) 및 게이트 드라이버(34)에 공급하여 구동 타이밍을 제어하는 타이밍 제어부(20)를 구비한다.

액정패널(30)은 매트릭스 형태로 배열된 액정셀들과, 게이트라인들(GL)과 데이터라인들(DL)의 교차부마다 형성되어 액정셀들 각각과 접속된 박막트랜지스터(TFT)를 구비한다.

박막트랜지스터(TFT)는 게이트라인(GL)으로부터의 스캔신호, 즉 게이트 하이전압(VGH)이 공급되는 경우 턴-온되어 데이터라인(DL)으로부터의 화소신호를 액정셀에 공급한다. 그리고, 박막트랜지스터(TFT)는 게이트라인(GL)으로부터 게이트 로우전압(VGL)이 공급되는 경우 턴-오프되어 액정셀에 충전된 화소신호가 유지되게 한다.

액정셀은 등가적으로 액정용량 커패시터(LC)로 표현되며, 액정을 사이에 두고 대면하는 공통전극과 박막트랜지스터(TFT)에 접속된 화소전극을 포함한다. 그리고, 액정셀은 충전된 화소신호가 다음 화소신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 커패시터(Cst)를 더 구비한다. 이 스토리지 커패시터(Cst)는 이전단 게이트라인과 화소전극 사이에 형성된다. 이러한 액정셀은 박막트랜지스터(TFT)를 통해 충전되는 화소신호에 따라 유전이방성을 가지는 액정의 배열상태가 가변하여 광투과율을 조절함으로써 계조를 구현하게 된다.

게이트 드라이버(34)는 타이밍 제어부(20)로부터의 게이트 제어신호들(GSP, GSC, GOE)에 응답하여 게이트라인들(GL)에 순차적으로 게이트 하이전압(VGH)을 공급한다. 이에 따라, 게이트 드라이버(34)는 게이트라인(GL)에 접속된 박막트랜지스터(TFT)를 게이트라인(GL) 단위로 구동한다.

구체적으로, 게이트 드라이버(34)는 게이트 스타트 펄스(GSP)를 게이트 쉬프트 펄스(GSC)에 따라 쉬프트시켜 쉬프트 펄스를 발생한다. 그리고, 게이트 드라이버(34)는 쉬프트 펄스에 응답하여 수평기간(H1, H2, ...)마다 해당 게이트라인(GL)에 게이트 하이전압(VGH)을 공급하게 된다. 이 경우, 게이트 드라이버(34)는 게이트 출력 이네이블 신호(GOE)에 응답하여 이네이블 기간에서만 게이트 하이전압(VGH)을 공급하게 된다. 그리고, 게이트 드라이버(34)는 게이트라인들(GL)에 게이트 하이전압(VGH)이 공급되지 않는 나머지 기간에서는 게이트 로우전압(VGL)을 공급하게 된다.

데이터 드라이버(32)는 타이밍 제어부(20)로부터의 데이터 제어신호들(SSP, SSC, SOE)에 응답하여 수평기간(H1, H2, ...)마다 1라인분씩의 화소 데이터신호를 데이터라인들(DL)에 공급한다. 특히, 데이터 드라이버(32)는 영상신호 처리부(10)으로부터의 RGB 데이터를 액정패널(30)에 공급한다.

구체적으로, 데이터 드라이버(32)는 소스 스타트 펄스(SSP)를 소스 쉬프트 클럭(SSC)에 따라 쉬프트시켜 샘플링신호를 발생한다. 이어서, 데이터 드라이버(32)는 샘플링신호에 응답하여 아날로그 RGB 데이터를 일정단위씩 순차적으로 입력하여 래치한다. 그리고, 데이터 드라이버(32)는 래치된 1라인분의 아날로그 데이터를 데이터라인들(DL)에 공급하게 된다.

영상신호 처리부(10)는 외부로부터 공급되는 영상신호(NTSC)를 액정패널(30)의 특성에 따라 구동에 알맞은 전압(R, G, B)으로 변환하여 데이터 드라이버(32)에 공급하고, 복합 동기신호(Csync)를 타이밍 제어부(20)에 공급한다. 이 때, 복합 동기신호(Csync)는 영상신호(NTSC)로부터 분리되어 발생된다.

위상고정루프 제어회로(PLL)(22)는 소정의 발진 주파수인 위상고정루프(PLL)를 발생하여 타이밍 제어부(20)에 공급한다.

타이밍 제어부(20)는 복합 동기신호(Csync)와 동일한 주기를 갖는 분주신호(DIV) 및 여러 클럭을 출력하는 도시하지 않은 분주기를 내장하고, 위상고정루프(PLL)를 이용하여 복합 동기신호(Csync)와 분주신호(DIV)를 서로 동기시키게 된다. 이 때, 분주신호(DIV)는 복합 동기신호(Csync)의 폭의 가운데에 동기된다. 타이밍 제어부(20)는 분주기의 여러 클럭을 이용하여 복합 동기신호(Csync)에 반전된 수평동기신호(Hsync)를 발생하게 된다. 또한, 타이밍 제어부(20)는 도 3에 도시된 바와 같이 액정패널(30)에 표시되는 영상신호(NTSC)의 수평방향 표시개시 시점(ST)을 결정하는 소스 스타트 펄스(SSP)를 발생하기 위한 소스 스타트 펄스 생성부(24)를 구비한다.

소스 스타트 펄스 생성부(24)는 영상신호 처리부(10)로부터 복합 동기신호(Csync)를 공급받으며 타이밍 제어부(20)의 내부에서 발생하는 분주신호(DIV) 및 수평동기신호(Hsync)를 공급받게 된다. 이에 따라, 소스 스타트 펄스 생성부(24)는 복합 동기신호(Csync) 및 분주신호(DIV)를 이용하여 소스 스타트 펄스(SSP)를 생성하거나, 복합 동기신호(Csync) 및 수평 동기신호(Hsync)를 이용하여 소스 스타트 펄스(SSP)를 생성하게 된다. 이러한, 소스 스타트 펄스 생성부(24)에서 생성된 소스 스타트 펄스(SSP)는 데이터 드라이버(32)에 공급된다.

이와 같은, 종래의 액정표시장치의 구동장치는 소스 스타트 펄스(SSP)를 이용하여 액정패널(30)의 1 수평라인에 영상신호(NTSC)의 영상구간 중 소스 스타트 펄스(SSP)의 개시시점(ST)에 대응되는 영상을 표시하게 된다. 예를 들어 도 4에 도시된 바와 같이 액정패널(30)의 1 수평라인에 1 내지 13을 표시하는 영상신호(A)를 상기 소스 스타트 펄스(SSP)를 이용하여 표시하면 빗금 친 영상신호(B), 즉 3 내지 12가 표시되게 된다.

발명이 이루고자 하는 기술적 과제

따라서, 본 발명의 목적은 액정패널에 표시되는 화면을 조정할 수 있도록 한 액정표시장치의 구동장치를 제공하는데 있다.

발명의 구성 및 작용

상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 액정표시장치의 구동장치는 복합 영상신호에서 텔레비전 영상신호를 분리함과 아울러 복합 동기신호를 분리하는 영상신호 처리부와, 상기 텔레비전 영상신호를 표시하는 액정패널과, 클럭신호와 상기 영상신호 처리부로부터의 상기 복합 동기신호를 이용하여 상기 액정패널에 표시되는 상기 텔레비전 영상신호의 표시개시시점을 결정하는 소스 스타트 펄스를 생성하는 타이밍 제어부와, 상기 타이밍 제어부로부터의 클럭신호를 지연시켜 상기 타이밍 제어부에 공급하는 지연회로를 구비한다.

상기 구동장치는 상기 타이밍 제어부로부터의 상기 소스 스타트 펄스를 포함하는 제어신호에 응답하여 상기 텔레비전 영상신호를 상기 액정패널의 데이터라인들에 공급하는 데이터 드라이버와, 상기 타이밍 제어부로부터의 제어신호에 응답하여 상기 액정패널의 게이트라인들을 구동시키기 위한 게이트 드라이버를 더 구비한다.

상기 구동장치에서 상기 클럭신호는 상기 복합 동기신호와 동일한 주기를 가지는 분주 클럭신호와, 상기 복합 동기신호와 동일한 주기를 갖으며 상기 복합 동기신호와 반전되는 수평 동기신호이다.

상기 구동장치에서 상기 분주 클럭신호의 라이징 에지를 상기 복합 동기신호의 폭 가운데에 동기시키기 위한 위상고정루프를 상기 타이밍 제어부에 공급하는 위상고정루프 제어회로를 더 구비한다.

상기 구동장치에서 상기 타이밍 제어부는 상기 복합 동기신호와 상기 지연회로로부터 공급되는 상기 클럭신호를 이용하여 상기 소스 스타트 펄스를 생성하는 소스 스타트 펄스 생성부를 구비한다.

상기 구동장치에서 상기 지연회로는 상기 분주 클럭신호를 출력하는 상기 타이밍 제어부의 출력단자에 접속된 가변저항과, 상기 가변저항과 기저전압원 사이에 접속된 커패시터를 구비하고, 상기 가변저항과 상기 커패시터 사이의 노드는 상기 소스 스타트 펄스 생성부의 클럭 입력단자에 접속된다.

상기 구동장치에서 상기 지연회로는 상기 수평 동기신호를 출력하는 상기 타이밍 제어부의 출력단자에 접속된 가변저항과, 상기 가변저항과 기저전압원 사이에 접속된 커패시터를 구비하고, 상기 가변저항과 상기 커패시터 사이의 노드는 상기 소스 스타트 펄스 생성부의 클럭 입력단자에 접속된다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 5 내지 도 10을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.

도 5 및 도 6을 참조하면, 본 발명의 실시 예에 따른 액정표시장치의 구동장치는 액정셀들이 매트릭스 형태로 배열된 액정패널(130)과, 액정패널(130)의 게이트라인들(GL)을 구동하기 위한 게이트 드라이버(134)와, 액정패널(130)의 데이터라인들(DL)을 구동하기 위한 데이터 드라이버(132)와, NTSC 텔레비전 신호를 입력받아 텔레비전 복합신호를 RGB 데이터신호(R, G, B)로 분리하여 데이터 드라이버(132)에 공급하고 복합 동기신호(Csync)를 출력하는 영상신호 처리부(110)와,

위상고정루프(PLL)를 출력하는 위상고정루프 제어회로(PLL)(122)와, 영상신호 처리부(110)로부터 복합 동기신호(Csync)를 입력받아 수평 동기신호(Hsync) 및 수직 동기신호(Vsync)를 분리하여 출력하고 수평 동기신호(Hsync) 및 수직 동기신호(Vsync)와 위상고정루프 제어회로(PLL)(122)에 따라 제어신호를 데이터 드라이버(132) 및 게이트 드라이버(134)에 공급하여 구동 타이밍을 제어하는 타이밍 제어부(120)와, 상기 타이밍 제어부(120)로부터 공급되는 클럭신호를 지연시켜 재공급하는 지연회로(140)를 구비한다.

액정패널(130)은 매트릭스 형태로 배열된 액정셀들과, 게이트라인들(GL)과 데이터라인들(DL)의 교차부마다 형성되어 액정셀들 각각과 접속된 박막트랜지스터(TFT)를 구비한다.

박막트랜지스터(TFT)는 게이트라인(GL)으로부터의 스캔신호, 즉 게이트 하이전압(VGH)이 공급되는 경우 턴-온되어 데이터라인(DL)으로부터의 화소신호를 액정셀에 공급한다. 그리고, 박막트랜지스터(TFT)는 게이트라인(GL)으로부터 게이트 로우전압(VGL)이 공급되는 경우 턴-오프되어 액정셀에 충전된 화소신호가 유지되게 한다.

액정셀은 등가적으로 액정용량 커패시터(LC)로 표현되며, 액정을 사이에 두고 대면하는 공통전극과 박막트랜지스터(TFT)에 접속된 화소전극을 포함한다. 그리고, 액정셀은 충전된 화소신호가 다음 화소신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 커패시터(Cst)를 더 구비한다. 이 스토리지 커패시터(Cst)는 이전단 게이트라인과 화소전극 사이에 형성된다. 이러한 액정셀은 박막트랜지스터(TFT)를 통해 충전되는 화소신호에 따라 유전이방성을 가지는 액정의 배열상태가 가변하여 광투과율을 조절함으로써 계조를 구현하게 된다.

게이트 드라이버(134)는 타이밍 제어부(120)로부터의 게이트 제어신호들(GSP, GSC, GOE)에 응답하여 게이트라인들(GL)에 순차적으로 게이트 하이전압(VGH)을 공급한다. 이에 따라, 게이트 드라이버(134)는 게이트라인(GL)에 접속된 박막트랜지스터(TFT)가 게이트라인(GL) 단위로 구동되게 한다.

구체적으로, 게이트 드라이버(134)는 게이트 스타트 펄스(GSP)를 게이트 쉬프트 펄스(GSC)에 따라 쉬프트시켜 쉬프트 펄스를 발생한다. 그리고, 게이트 드라이버(134)는 쉬프트 펄스에 응답하여 수평기간(H1, H2, ...)마다 해당 게이트라인(GL)에 게이트 하이전압(VGH)을 공급하게 된다. 이 경우, 게이트 드라이버(134)는 게이트 출력 이네이블 신호(GOE)에 응답하여 이네이블 기간에서만 게이트 하이전압(VGH)을 공급하게 된다. 그리고, 게이트 드라이버(134)는 게이트라인들(GL)에 게이트 하이전압(VGH)이 공급되지 않는 나머지 기간에서는 게이트 로우전압(VGL)을 공급하게 된다.

데이터 드라이버(132)는 타이밍 제어부(120)로부터의 데이터 제어신호들(SSP, SSC, SOE)에 응답하여 수평기간(H1, H2, ...)마다 1라인분씩의 화소 데이터신호를 데이터라인들(DL)에 공급한다. 특히, 데이터 드라이버(132)는 영상신호 처리부(110)으로부터의 RGB 데이터를 액정패널(130)에 공급한다.

구체적으로, 데이터 드라이버(132)는 소스 스타트 펄스(SSP)를 소스 쉬프트 클럭(SSC)에 따라 쉬프트시켜 샘플링신호를 발생한다. 이어서, 데이터 드라이버(132)는 샘플링신호에 응답하여 아날로그 RGB 데이터를 일정단위씩 순차적으로 입력하여 래치한다. 그리고, 데이터 드라이버(132)는 래치된 1라인분의 아날로그 데이터를 데이터라인들(DL)에 공급하게 된다.

영상신호 처리부(110)는 외부로부터 공급되는 영상신호(NTSC)를 액정패널(130)의 특성에 따라 구동에 알맞은 전압(R, G, B)으로 변환하여 데이터 드라이버(132)에 공급하고, 복합 동기신호(Csync)를 타이밍 제어부(120)에 공급한다. 이 때, 복합 동기신호(Csync)는 영상신호(NTSC)로부터 분리되어 발생된다.

위상고정루프 제어회로(PLL)(122)는 소정의 발진 주파수인 위상고정루프(PLL)를 발생하여 타이밍 제어부(120)에 공급한다.

타이밍 제어부(120)는 복합 동기신호(Csync)와 동일한 주기를 갖는 분주신호(DIV) 및 여러 클럭을 출력하는 도시하지 않은 분주기를 내장하고, 위상고정루프(PLL)를 이용하여 복합 동기신호(Csync)와 분주신호(DIV)를 서로 동기시키게 된다. 이 때, 분주신호(DIV)는 복합 동기신호(Csync)의 폭의 가운데에 동기된다. 타이밍 제어부(120)는 분주기의 여러 클럭을 이용하여 복합 동기신호(Csync)에 반전된 수평동기신호(Hsync)를 발생하게 된다. 또한, 타이밍 제어부(20)는 도 7에 도시된 바와 같이 액정패널(130)에 표시되는 영상신호(NTSC)의 수평방향 표시개시 시점(F1, F2, F3)을 결정하는 소스 스타트 펄스(SSP)를 발생하기 위한 소스 스타트 펄스 생성부(124)를 구비한다.

소스 스타트 펄스 생성부(124)는 영상신호 처리부(110)로부터 복합 동기신호(Csync)를 공급받으며 지연회로(140)로부터의 클럭신호를 공급받는다. 이 때, 지연회로(140)는 타이밍 제어부(120)의 내부에서 발생하는 수평동기신호(Hsync)를

RC 시정수에 의해 지연시켜 소스 스타트 펄스 생성부(124)로 공급한다. 이를 위해, 지연회로(140)는 타이밍 제어부(120)의 수평동기신호(Hsync) 출력라인에 접속된 가변저항(RB)과 가변저항(RB)과 기저전압원(GND) 사이에 접속된 커패시터(C)를 구비하며, 가변저항(RB)과 커패시터(C) 사이의 노드는 소스 스타트 펄스 생성부(124)의 클럭 입력단자에 접속된다. 이러한, 지연회로(140)는 가변저항(RB)의 저항값을 가변하여 수평동기신호(Hsync)를 지연시켜 지연된 클럭신호를 소스 스타트 펄스 생성부(124)에 공급한다. 이에 따라, 소스 스타트 펄스 생성부(124)는 복합 동기신호(Csync) 및 지연회로(140)로부터 공급되는 클럭신호를 이용하여 소스 스타트 펄스(SSP)를 생성하게 된다. 따라서, 타이밍 제어부(120)에서 데이터 드라이버(132)로 공급되는 소스 스타트 펄스(SSP)는 지연회로(140)의 RC 시정수에 따라 가변된다.

한편, 지연회로(140)는 도 8에 도시된 바와 같이 타이밍 제어부(120)의 분주신호(DIV) 출력라인에 접속된 가변저항(RB)과 가변저항(RB)과 기저전압원(GND) 사이에 접속된 커패시터(C)를 구비하며, 가변저항(RB)과 커패시터(C) 사이의 노드는 소스 스타트 펄스 생성부(124)의 클럭 입력단자에 접속된다. 이러한, 지연회로(140)는 가변저항(RB)의 저항값을 가변하여 분주신호(DIV)를 지연시켜 지연된 클럭신호를 소스 스타트 펄스 생성부(124)에 공급한다. 이에 따라, 소스 스타트 펄스 생성부(124)는 복합 동기신호(Csync) 및 지연회로(140)로부터 공급되는 클럭신호를 이용하여 소스 스타트 펄스(SSP)를 생성하게 된다. 따라서, 타이밍 제어부(120)에서 데이터 드라이버(132)로 공급되는 소스 스타트 펄스(SSP)는 지연회로(140)의 RC 시정수에 따라 가변된다.

이와 같은, 본 발명의 실시 예에 따른 액정표시장치의 구동장치는 소스 스타트 펄스(SSP)를 이용하여 액정패널(130)의 1 수평라인에 영상신호(NTSC)의 영상구간 중 소스 스타트 펄스(SSP)의 개시시점(F1, F2, F3)부터 영상을 표시하게 된다. 예를 들어 도 9에 도시된 바와 같이 소스 스타트 펄스(SSP)의 제3 개시시점(F3) 부터 액정패널(30)의 1 수평라인에 1 내지 13을 표시하는 영상신호(A)를 상기 소스 스타트 펄스(SSP)를 이용하여 표시하면 빗금 친 영상신호(B), 즉 4 내지 13이 표시되게 된다. 다시 말하여, 사용자가 지연회로(140)의 가변저항(RB)의 저항값을 가변하여 소스 스타트 펄스(SSP)의 개시시점(F1, F2, F3)을 가변시킴으로써 영상신호(NTSC)의 표시 개시시점을 변경할 수 있게 된다.

구체적으로, 텔레비전 영상신호(NTSC)가 도 9에 도시된 A 영상일 때 사용자는 가변저항(RB)을 가변시켜 빗금 친 숫자 4 내지 13을 표시하는 B 영상을 액정패널(130)에 표시할 수 있으며, 도 10에 도시된 바와 같이 숫자 1 내지 10을 표시하는 영상(B)을 액정패널(130)에 표시할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 액정표시장치의 구동장치는 액정패널(130)의 1 수평방향에서 도 4에 도시된 종래의 영상(B)으로는 볼 수 없었던 다른 영상(1, 2, 13)을 볼 수 있게 된다. 여기서, 도 10에 도시된 숫자 1 및 2 영상은 텔레비전 영상신호(NTSC)에 0 영상이 포함된 경우 이를 1 만큼 지연시킴으로써 액정패널(130) 상에 표시할 수 있게 된다.

이와 같이, 본 발명의 실시 예에 따른 액정표시장치의 구동장치는 액정패널(130)의 1 수평라인에 표시되는 영상신호의 표시개시점(F1, F2, F3)을 결정하는 소스 스타트 펄스(SSP)를 RC 시정수로 가변시킴으로써 사용자가 원하는 영상을 표시할 수 있게 된다.

발명의 효과

상술한 바와 같이, 본 발명의 실시 예에 따른 액정표시장치의 구동장치는 소스 스타트 펄스를 가변시키기 위하여 가변저항 및 커패시터를 가지는 지연회로를 구비한다. 이에 따라, 본 발명은 가변저항의 저항값을 가변하여 액정패널의 1 수평라인에 표시되는 영상신호의 표시개시점을 결정하는 소스 스타트 펄스를 가변시킴으로써 사용자가 원하는 영상을 표시할 수 있게 된다. 따라서, 본 발명은 액정패널에 표시되는 화상의 영역을 사용자에게 의해 외부에서 조정할 수 있게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

(57) 청구의 범위

청구항 1.

복합 영상신호에서 텔레비전 영상신호를 분리함과 아울러 복합 동기신호를 분리하는 영상신호 처리부와,

상기 텔레비전 영상신호를 표시하는 액정패널과,

클럭신호와 상기 영상신호 처리부로부터의 상기 복합 동기신호를 이용하여 상기 액정패널에 표시되는 상기 텔레비전 영상신호의 표시개시시점을 결정하는 소스 스타트 펄스를 생성하는 타이밍 제어부와,

상기 타이밍 제어부로부터의 클럭신호를 지연시켜 상기 타이밍 제어부에 공급하는 지연회로를 구비하는 것을 특징으로 하는 액정표시장치의 구동장치.

청구항 2.

제 1 항에 있어서,

상기 타이밍 제어부로부터의 상기 소스 스타트 펄스를 포함하는 제어신호에 응답하여 상기 텔레비전 영상신호를 상기 액정패널의 데이터라인들에 공급하는 데이터 드라이버와,

상기 타이밍 제어부로부터의 제어신호에 응답하여 상기 액정패널의 게이트라이들을 구동시키기 위한 게이트 드라이버를 더 구비하는 것을 특징으로 하는 액정표시장치의 구동장치.

청구항 3.

제 1 항에 있어서,

상기 클럭신호는,

상기 복합 동기신호와 동일한 주기를 가지는 분주 클럭신호와,

상기 복합 동기신호와 동일한 주기를 갖으며 상기 복합 동기신호와 반전되는 수평 동기신호인 것을 특징으로 하는 액정표시장치의 구동장치.

청구항 4.

제 3 항에 있어서,

상기 분주 클럭신호의 라이징 에지를 상기 복합 동기신호의 폭 가운데에 동기시키기 위한 위상고정루프를 상기 타이밍 제어부에 공급하는 위상고정루프 제어회로를 더 구비하는 것을 특징으로 하는 액정표시장치의 구동장치.

청구항 5.

제 3 항에 있어서,

상기 타이밍 제어부는,

상기 복합 동기신호와 상기 지연회로로부터 공급되는 상기 클럭신호를 이용하여 상기 소스 스타트 펄스를 생성하는 소스 스타트 펄스 생성부를 구비하는 것을 특징으로 하는 액정표시장치의 구동장치.

청구항 6.

제 5 항에 있어서,

상기 지연회로는,

상기 분주 클럭신호를 출력하는 상기 타이밍 제어부의 출력단자에 접속된 가변저항과,

상기 가변저항과 기저전압원 사이에 접속된 커패시터를 구비하고,

상기 가변저항과 상기 커패시터 사이의 노드는 상기 소스 스타트 펄스 생성부의 클럭 입력단자에 접속되는 것을 특징으로 하는 액정표시장치의 구동장치.

청구항 7.

제 5 항에 있어서,

상기 지연회로는,


상기 수평 동기신호를 출력하는 상기 타이밍 제어부의 출력단자에 접속된 가변저항과,

상기 가변저항과 기저전압원 사이에 접속된 커패시터를 구비하고,


상기 가변저항과 상기 커패시터 사이의 노드는 상기 소스 스타트 펄스 생성부의 클럭 입력단자에 접속되는 것을 특징으로 하는 액정표시장치의 구동장치.

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8



도면9



도면10



专利名称(译)	液晶显示装置的驱动装置		
公开(公告)号	KR100542768B1	公开(公告)日	2006-01-20
申请号	KR1020030040487	申请日	2003-06-21
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	BAEK JONGSANG 백종상 KWON SUNYOUNG 권순영		
发明人	백종상 권순영		
IPC分类号	G09G3/36 G02F1/133 G09G3/20 G09G5/18 H04N5/08 H04N5/66		
CPC分类号	G09G5/18 G09G2340/0478		
代理人(译)	KIM , YOUNG HO		
其他公开文献	KR1020040110929A		
外部链接	Espacenet		

摘要(译)

液晶显示装置的驱动装置技术领域本发明涉及能够从外部调整液晶面板上显示的屏幕区域的液晶显示装置的驱动装置。根据本发明实施例的用于驱动液晶显示器的装置包括视频信号处理器，用于将电视视频信号与复合视频信号分离并分离复合同步信号，定时控制部分，用于通过使用时钟信号和来自图像信号处理部分的合成同步信号产生用于确定在液晶面板上显示的电视图像信号的显示开始定时的源起始脉冲；并将延迟的时钟信号提供给定时控制部分。

