



(19)대한민국특허청(KR)  
(12) 공개특허공보(A)

(51) 。 Int. Cl. (11) 공개번호 10-2007-0069283  
G02F 1/133 (2006.01) (43) 공개일자 2007년07월03일

(21) 출원번호 10-2005-0131214  
(22) 출원일자 2005년12월28일  
심사청구일자 없음

(71) 출원인 엘지.필립스 엘시디 주식회사  
서울 영등포구 여의도동 20번지

(72) 발명자 최진철  
전북 순창군 순창읍 순화리 279-1(5/1)  
장철상  
경기 안양시 동안구 평안동 향촌현대4차아파트 207동 601호

(74) 대리인 허용복

전체 청구항 수 : 총 10 항

(54) 액정표시장치

(57) 요약

소비전력을 감소시킬 수 있는 액정표시장치가 개시된다.

본 발명에 따른 액정표시장치는 복수의 게이트라인과 복수의 데이터라인이 배열된 액정패널과, 상기 복수의 데이터라인으로 데이터 전압을 공급하는 데이터 드라이버와, 상기 데이터 드라이버의 출력 전류를 제어하기 위한 전류 제어신호를 생성하는 제어부 및 상기 복수의 게이트라인으로 스캔신호를 공급하는 게이트 드라이버를 포함한다.

대표도

도 3

특허청구의 범위

청구항 1.

복수의 게이트라인과 복수의 데이터라인이 배열된 액정패널;

상기 복수의 데이터라인으로 데이터 전압을 공급하는 데이터 드라이버;

상기 데이터 드라이버의 출력 전류를 제어하기 위한 전류 제어신호를 생성하는 제어부; 및

상기 복수의 게이트라인으로 스캔신호를 공급하는 게이트 드라이버를 포함하는 것을 특징으로 하는 액정표시장치.

## 청구항 2.

제 1항에 있어서,

상기 데이터 드라이버는,

상기 복수의 데이터라인과 대응되는 복수의 출력버퍼;

상기 복수의 출력버퍼를 구동하기 위한 구동전류를 공급하는 전류 공급원을 포함하고, 상기 전류 제어신호에 의해 상기 전류 공급원으로부터 출력되는 구동전류가 제어되는 것을 특징으로 하는 액정표시장치.

## 청구항 3.

제 2항에 있어서,

상기 전류 제어신호는 상기 전류 공급원으로 공급되는 것을 특징으로 하는 액정표시장치.

## 청구항 4.

제 3항에 있어서,

상기 전류 제어신호가 제 1 신호인 경우, 상기 전류 공급원은 온(on) 되고 상기 전류 제어신호가 제 2 신호인 경우, 상기 전류 공급원은 오프(off) 되는 것을 특징으로 하는 액정표시장치.

## 청구항 5.

제 3항에 있어서,

상기 전류 공급원이 온(on) 되는 경우, 상기 전류 공급원은 상기 복수의 출력버퍼로 구동 전류를 공급하고, 상기 전류 공급원이 오프(off) 되는 경우, 상기 전류 공급원은 상기 복수의 출력버퍼로 구동 전류를 공급하지 않는 것을 특징으로 하는 액정표시장치.

## 청구항 6.

제 5항에 있어서,

상기 복수의 출력버퍼로 구동전류가 공급되면 상기 복수의 출력버퍼는 상기 복수의 데이터라인과 전기적으로 연결되고, 상기 복수의 출력버퍼로 구동전류가 공급되지 않으면 상기 복수의 출력버퍼는 상기 복수의 데이터라인과 연결되지 않는 것을 특징으로 하는 액정표시장치.

## 청구항 7.

제 1항에 있어서,

상기 데이터 드라이버는,

상기 복수의 데이터라인과 대응되는 복수의 출력버퍼;

상기 복수의 출력버퍼를 구동하기 위한 구동전류를 공급하는 전류 공급원을 포함하고, 상기 전류 제어신호에 의해 상기 각 출력버퍼로부터 출력되는 구동전류가 제어되는 것을 특징으로 하는 액정표시장치.

### 청구항 8.

제 7항에 있어서,

상기 전류 제어신호는 상기 복수의 출력버퍼로 공급되는 것을 특징으로 하는 액정표시장치.

### 청구항 9.

제 8항에 있어서,

상기 전류 제어신호가 제 1 신호인 경우, 상기 복수의 출력버퍼는 온(on) 되고 상기 전류 제어신호가 제 2 신호인 경우, 상기 복수의 출력버퍼는 오프(off) 되는 것을 특징으로 하는 액정표시장치.

### 청구항 10.

제 9항에 있어서,

상기 복수의 출력버퍼가 온(on) 되는 경우, 상기 복수의 출력버퍼는 상기 복수의 데이터라인과 전기적으로 연결되고, 상기 복수의 출력버퍼가 오프(off) 되는 경우, 상기 복수의 출력버퍼는 상기 복수의 데이터라인과 연결되지 않는 것을 특징으로 하는 액정표시장치.

명세서

## 발명의 상세한 설명

### 발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 액정표시장치에 관한 것으로, 특히 소비전력을 감소시킬 수 있는 액정표시장치에 관한 것이다.

액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치는 스위칭 소자로서 박막트랜지스터(TFT)를 이용하여 동화상을 표시하고 있다. 이러한 액정표시장치는 CRT에 비하여 소형화가 가능하여 퍼스널 컴퓨터와 노트북 컴퓨터는 물론, 복사기 등의 사무자동화기기, 휴대전화기나 호출기 등의 휴대기기까지 광범위하게 이용되고 있다.

통상적으로 액정표시장치는 매트릭스 형태로 배열된 다수의 픽셀과 상기 픽셀들 각각에 공급될 데이터 신호를 절환하기 위한 다수의 박막트랜지스터들로 구성된 액정패널에 의해 백라이트에서 공급되는 광의 투과량이 조절되어 화면에 원하는 화상을 표시하게 된다.

상기 액정표시장치는 소정의 화상을 표시하는 액정패널과, 상기 액정패널을 구동하기 위한 구동부로 이루어져 있다.

도 1은 종래의 액정표시장치를 나타낸 도면이다.

도 1에 도시된 바와 같이, 종래의 액정표시장치는 복수의 게이트라인(GL0 ~ GLn)과 데이터라인(DL1 ~ DLm)이 배열되어 소정의 화상을 표시하는 액정패널(2)과, 상기 게이트라인(GL0 ~ GLn)을 구동하는 게이트 드라이버(4)와, 상기 데이터라인(DL1 ~ DLm)을 구동하는 데이터 드라이버(6)와, 상기 게이트 드라이버(4)와 데이터 드라이버(6)를 제어하는 타이밍 컨트롤러(8)를 포함한다.

상기 액정패널(2)에는 복수의 게이트라인(GL0 ~ GLn)과 데이터라인(DL1 ~ DLm)이 배열되고 그 교차부에는 스위칭 소자인 박막트랜지스터(TFT)가 형성된다. 상기 박막트랜지스터(TFT)는 도시되지 않은 화소전극과 연결되고 상기 화소전극은 상기 복수의 게이트라인(GL0 ~ GLn)과 오버랩되어 스토리지 캐패시터(Cst)를 형성한다.

상기 게이트 드라이버(4)는 상기 타이밍 컨트롤러(8)에서 생성된 제어신호에 따라 순차적으로 상기 게이트라인(GL0 ~ GLn)에 스캔신호 즉, 게이트 하이 전압(VGH)을 공급한다.

상기 데이터 드라이버(6)는 상기 타이밍 컨트롤러(8)에서 생성된 제어신호에 따라 상기 데이터라인(DL1 ~ DLm)으로 데이터 전압을 공급한다. 이때, 상기 데이터 드라이버(6)의 출력단은 상기 액정패널(2)에 구비된 복수의 데이터라인(DL1 ~ DLm)과 대응되는 출력버퍼부(미도시)를 구비하고 있다.

도 2a는 도 1에 도시된 데이터 드라이버의 출력단을 상세히 나타낸 도면이다.

도 1 및 도 2a에 도시된 바와 같이, 상기 데이터 드라이버(6) 내부에는 디지털 아날로그 컨버터(이하 'DAC'라 함)(10)가 구비되어 있다. 상기 DAC(10)의 출력단에는 상기 액정패널(2) 상에 배열된 데이터라인(DL1 ~ DLm)과 대응되는 복수의 출력 버퍼(12-1 ~ 12-m)가 구비되어 있다. 상기 데이터 드라이버(6)를 포함한 액정표시장치는 차지 웨어(Charge sharing)를 통한 프리 차징(Pre-Charging)을 수행한다. 상기 복수의 출력 버퍼(12-1 ~ 12-m)는 상기 복수의 데이터라인(DL1 ~ DLm)과 복수의 스위치(sw1, sw2)를 통해 연결된다.

상기 데이터라인(DL1 ~ DLm)으로 원하는 데이터 전압이 공급되기 전에 상기 원하는 데이터 전압 보다는 낮은 레벨의 전압을 미리 충전시켜 원하는 데이터 전압을 충전하는데에 걸리는 소비 전력을 감소시킬 수 있는 방법이 프리 차징(Pre-Charging)이다.

상기 데이터 드라이버(6)는 도 2b에 도시된 바와 같이, 3개의 동작구간을 가지고 구동하게 된다. 제 1 동작구간은 차지 웨어(Charge Share) 구간으로, 상기 차지 웨어구간동안 공통전압(Vcom)에 해당하는 전압이 상기 복수의 데이터라인(DL1 ~ DLm)으로 공급된다. 제 2 동작구간은 프리 차지(Pre-Charge) 구간으로, 상기 복수의 데이터라인(DL1 ~ DLm)으로 프리-차지 전압이 공급된다. 상기 제 1 및 제 2 동작구간 동안 상기 복수의 데이터라인(DL1 ~ DLm)에는 상기 공통전압(Vcom) 보다 큰 전압이 공급되어 있다.

제 3 구간은 데이터 출력(Data-Output) 구간으로, 상기 복수의 데이터라인(DL1 ~ DLm)으로 원하는 데이터 전압이 공급되어 액정패널(도 1의 2) 상에 상기 데이터 전압에 해당하는 화상이 표시되는 구간을 의미한다.

이와 같은 3개의 동작구간에서의 동작방법은 다음과 같다.

제 1 동작구간 동안 차지 웨어(Charge Share) 제어신호가 제 1 스위치(sw1)로 공급되는데, 상기 제 1 스위치(sw1)로 상기 차지 웨어(Charge Share) 제어신호의 하이(High) 신호가 공급되면 상기 제 1 스위치(sw1)는 온(on) 된다. 이때, 상기 제 1 스위치(sw1)는 상기 복수의 데이터라인(DL1 ~ DLm)과 교차되는 방향에 배열되어 상기 제 1 스위치(sw1)를 통해 상기 복수의 데이터라인(DL1 ~ DLm)이 서로 연결된다. 이때, 상기 복수의 데이터라인(DL1 ~ DLm)으로는 공통전압(Vcom)에 해당하는 전압이 공급된다.

연속하여, 제 2 동작구간에서 제 2 스위치(sw2)가 온되어 상기 복수의 데이터라인(DL1 ~ DLm)으로는 프리-차지(Pre-Charge) 전압이 공급된다. 이로 인해, 상기 복수의 데이터라인(DL1 ~ DLm)에는 공통전압(Vcom) 보다 레벨이 높은 전압이 공급되어 있다.

이때, 상기 제 1 및 제 2 동작구간 동안 상기 복수의 출력버퍼(12-1 ~ 12-m)는 상기 복수의 데이터라인(DL1 ~ DLm)과 연결되어 있지 않은 상태이다.

이러, 제 3 동작구간에서 상기 복수의 출력버퍼(12-1 ~ 12-m)와 데이터라인(DL1 ~ DLm)의 일직선 상에 배열되어 있는 제 3 스위치(sw3)가 온(on) 된다. 상기 제 3 스위치(sw3)는 출력 이네이블(Output Enable, 이하 'OE' 라 함) 신호에 의해 제어된다. 상기 제 3 동작구간에서 상기 출력 이네이블(OE) 신호의 하이(High) 신호가 상기 제 3 스위치(sw3)로 공급되어 상기 복수의 출력버퍼(12-1 ~ 12-m)와 상기 복수의 데이터라인(DL1 ~ DLm)이 전기적으로 연결된다.

이때, 상기 복수의 출력버퍼(12-1 ~ 12-m)는 상기 DAC(10)로부터 공급된 데이터 전압을 상기 제 3 스위치(sw3)를 통해 상기 복수의 데이터라인(DL1 ~ DLm)으로 공급한다. 이로인해, 상기 제 3 동작구간에서 상기 데이터 전압에 해당하는 화상이 상기 액정패널(2) 상에 표시된다.

상기 액정패널(2) 상에 실제로 화상이 표시되는 구간은 제 3 동작구간 동안이고, 상기 복수의 출력버퍼(12-1 ~ 12-m)와 데이터라인(DL1 ~ DLm)이 연결되는 구간 또한 제 3 동작구간이다.

한편, 상기 복수의 출력버퍼(12-1 ~ 12-m)는 제 1 내지 제 3 동작구간에 상관없이 도시되지 않은 전류 공급원으로부터 전류를 공급받아 구동하게 된다. 즉, 상기 복수의 출력버퍼(12-1 ~ 12-m)는 상기 DAC(10)로부터 변환된 데이터 전압을 비반전(+) 입력단자로 공급받아 구동을 하게 된다. 상기 복수의 출력버퍼(12-1 ~ 12-m)는 제 1 및 제 2 동작구간 동안 구동을 하게 되고 제 3 동작구간에서 상기 복수의 데이터라인(DL1 ~ DLm)과 연결되어 상기 DAC(10)로부터 공급된 데이터 전압을 상기 데이터라인(DL1 ~ DLm)으로 공급한다.

이와 같이, 실제로 액정패널(2) 상에 화상이 표시되지 않는 구간인 제 1 및 제 2 동작구간에서도 상기 복수의 출력버퍼(12-1 ~ 12-n)가 구동되기 때문에, 구동과는 상관없는 구간인 제 1 및 제 2 동작구간에서 상기 출력버퍼(12-1 ~ 12-m)의 구동에 따른 전류가 소모된다. 상기 출력버퍼(12-1 ~ 12-m)의 구동으로 인해 전류가 소모됨에 따라 소비 전력이 증가 되는 문제가 있다. 더군다나, 이러한 불필요한 전류로 인한 상기 출력버퍼(12-1 ~ 12-m)의 발열 현상을 인해 소자의 동작 특성을 악화시켜 오동작을 초래할 수도 있다.

### 발명이 이루고자 하는 기술적 과제

본 발명은 구동전류를 최소화 시켜 소비전력을 감소시킬 수 있는 액정표시장치를 제공함에 그 목적이 있다.

### 발명의 구성

상기 목적을 달성하기 위한 본 발명의 실시예에 따른 액정표시장치는 복수의 게이트라인과 복수의 데이터라인이 배열된 액정패널과, 상기 복수의 데이터라인으로 데이터 전압을 공급하는 데이터 드라이버와, 상기 데이터 드라이버의 출력 전류를 제어하기 위한 전류 제어신호를 생성하는 제어부 및 상기 복수의 게이트라인으로 스캔신호를 공급하는 게이트 드라이버를 포함한다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.

도 3은 본 발명에 따른 액정표시장치를 나타낸 도면이다.

도 3에 도시된 바와 같이, 본 발명에 따른 액정표시장치는 복수의 게이트라인(GL0 ~ GLn)과 데이터라인(DL1 ~ DLm)이 배열되어 소정의 화상을 표시하는 액정패널(102)과, 상기 복수의 게이트라인(GL0 ~ GLn)을 구동하는 게이트 드라이버(104)와, 상기 복수의 데이터라인(DL1 ~ DLm)을 구동하는 데이터드라이버(106)와, 상기 게이트 드라이버(104)와 데이터 드라이버(106)를 제어하는 타이밍 컨트롤러(108)를 포함한다.

상기 액정패널(102)에는 복수의 게이트라인(GL0 ~ GLn)과 데이터라인(DL1 ~ DLm)이 배열되고 그 교차부에는 박막트랜지스터(TFT)가 형성된다. 상기 박막트랜지스터(TFT)는 화소전극(미도시)과 연결되어 있으며 상기 화소전극은 상기 복수의 게이트라인(GL0 ~ GLn)과 오버랩되어 스토리지 캐패시터(Cst)를 형성한다.

상기 게이트 드라이버(104)는 상기 타이밍 컨트롤러(108)로부터 공급된 게이트 제어신호에 따라 상기 복수의 게이트라인(GL0 ~ GLn)으로 스캔신호 즉, 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)을 공급한다.

상기 데이터 드라이버(106)는 상기 타이밍 컨트롤러(108)로부터 공급된 데이터 제어신호에 따라 상기 복수의 데이터라인(DL1 ~ DLm)으로 아날로그 전압인 데이터 전압을 공급한다. 또한, 상기 데이터 드라이버(106)의 출력단(120, 이하 '출력단'이라 함)에는 상기 복수의 데이터라인(DL1 ~ DLm)과 대응되는 복수의 출력버퍼(미도시)가 구비된다.

상기 출력단(120)은 상기 타이밍 컨트롤러(108)로부터 공급된 전류 제어신호에 의해 제어된다. 일례로, 상기 전류 제어신호가 하이(High)일 경우, 상기 출력단(120)은 구동을 하지 않고 상기 전류 제어신호가 로우(Low)일 경우, 상기 출력단(120)은 구동을 하게 된다.

상기 타이밍 컨트롤러(108)는 도시되지 않은 시스템으로부터 공급된 수직/수평동기신호(Vsync/Hsync)와, 데이터 이네이블(DE) 신호 및 소정의 클럭신호를 이용하여 상기 게이트 제어신호와 데이터 제어신호 및 전류 제어신호를 생성한다.

도 4는 본 발명의 제 1 실시예에 따른 데이터 드라이버의 출력단을 상세히 나타낸 도면이다.

도 3 및 도 4에 도시된 바와 같이, 상기 데이터 드라이버(106) 내부에는 상기 타이밍 컨트롤러(108)로부터 공급된 디지털 데이터 신호를 아날로그 전압인 데이터 전압으로 변환시키는 디지털 아날로그 컨버터(110, 이하 'DAC'라 함)가 구비되어 있다. 상기 DAC(110)는 각각 상기 복수의 데이터라인(DL1 ~ DLm)과 대응되는 복수의 출력버퍼(112-1 ~ 112-m)와 연결되어 있다.

상기 복수의 출력버퍼(112-1 ~ 112-m)는 전류 공급원(114)으로부터 공급된 전류를 이용하여 구동된다. 상기 전류 공급원(114)으로 상기 타이밍 컨트롤러(108)로부터 생성된 전류 제어신호가 공급된다. 상기 전류 공급원(114)은 상기 전류 제어신호에 의해 구동의 유무가 결정된다.

상기 데이터 드라이버(106)는 위에서 언급한 바와 같이 3개의 동작구간으로 구분되어 구동된다. 제 1 동작구간은 차지 웨어(Charge Share) 구간이고, 제 2 동작구간은 프리 차지(Pre-Charge) 구간이고, 제 3 동작구간은 데이터 출력(Data-Output) 구간이다.

상기 제 1 및 제 2 동작구간 동안 상기 타이밍 컨트롤러(108)는 하이(High) 신호를 갖는 전류 제어신호를 생성하여 상기 전류 공급원(114)으로 공급한다. 상기 전류 공급원(114)은 상기 하이(High) 신호의 전류 제어신호에 따라 동작이 오프(off)되어 상기 복수의 출력버퍼(112-1 ~ 112-m)로 구동전류를 공급하지 않게 된다.

즉, 상기 전류 공급원(114)은 상기 제 1 및 제 2 동작구간 동안 상기 타이밍 컨트롤러(108)로부터 공급된 하이(High) 신호의 전류 제어신호에 따라 오프(off)되어 상기 복수의 출력버퍼(112-1 ~ 112-m)로 구동전류를 공급하지 않는다.

이로 인해, 상기 복수의 출력버퍼(112-1 ~ 112-m)는 상기 제 1 및 제 2 동작구간 동안 구동을 하지 않게 된다. 상기 제 1 및 제 2 동작구간 동안 상기 복수의 출력버퍼(112-1 ~ 112-m)는 상기 복수의 데이터라인(DL1 ~ DLm)과 연결되지 않는다.

상기 제 1 및 제 2 동작구간 동안 제 1 및 제 2 스위치(sw1, sw2)가 온(on)되어 상기 복수의 데이터라인(DL1 ~ DLm)으로는 공통전압(Vcom) 보다 높은 레벨의 전압이 공급된다. 상기 제 1 및 제 2 스위치(sw1, sw2)는 제 1 및 제 2 동작구간 동안 하이(High) 신호의 차지 웨어(Charge Share) 제어신호 및 프리 차지(Pre-Charge) 전압이 공급되어 온(on) 상태가 되고, 이로 인해 상기 복수의 데이터라인(DL1 ~ DLm)으로 공통전압(Vcom) 보다 높은 레벨의 전압이 공급된다.

연속하여, 상기 제 3 동작구간 동안 상기 타이밍 컨트롤러(108)는 로우(Low) 신호를 갖는 전류 제어신호를 생성하여 상기 전류 공급원(114)으로 공급한다. 상기 전류 공급원(114)은 상기 로우(Low) 신호의 전류 제어신호에 따라 동작이 온(on)되어 상기 복수의 출력버퍼(112-1 ~ 112-m)로 구동전류를 공급한다.

즉, 상기 전류 공급원(114)은 상기 제 3 동작구간 동안 상기 타이밍 컨트롤러(108)로부터 공급된 로우(Low) 신호의 전류 제어신호에 따라 온(on)되어 상기 복수의 출력버퍼(112-1 ~ 112-m)로 구동전류를 공급하게 된다. 이로 인해, 상기 복수의 출력버퍼(112-1 ~ 112-m)는 상기 제 3 동작구간 동안 구동하게 된다.

상기 제 3 동작구간에서 상기 복수의 출력버퍼(112-1 ~ 112-m)는 상기 DAC(110)로부터 데이터 전압을 공급받아서 상기 복수의 데이터라인(DL1 ~ DLm)으로 공급한다. 상기 제 3 동작구간 동안 상기 복수의 출력버퍼(112-1 ~ 112-m)는 제 3 스위치(sw3)를 통해 상기 복수의 데이터라인(DL1 ~ DLm)과 전기적으로 연결된다.

상기 제 3 스위치(sw3)는 상기 제 3 동작구간에서 하이(High) 신호를 갖는 출력 이네이블(Output Enable, 이하 'OE' 라 함) 신호가 공급되어 온(on) 상태가 되고, 이로 인해 상기 복수의 출력버퍼(112-1 ~ 112-m)와 상기 복수의 데이터라인(DL1 ~ DLm)이 연결된다. 상기 제 3 동작구간에서 상기 복수의 출력버퍼(112-1 ~ 112-m)와 상기 복수의 데이터라인(DL1 ~ DLm)이 연결되어 상기 복수의 데이터라인(DL1 ~ DLm)으로 데이터 전압이 공급되고 상기 액정패널(102) 상에 상기 데이터 전압에 해당하는 화상이 표시된다.

이와 같이, 상기 제 1 및 제 2 동작구간 동안 상기 타이밍 컨트롤러(108)로부터 하이(High) 신호의 전류 제어신호가 상기 전류 공급원(114)으로 공급되어 상기 전류 공급원(114)이 오프(off) 상태가 되고 상기 복수의 출력버퍼(112-1 ~ 112-m)로 구동전류가 공급되지 않는다. 이로 인해 상기 복수의 출력버퍼(112-1 ~ 112-m)는 상기 제 1 및 제 2 동작구간 동안 구동되지 않는다.

이어, 상기 제 3 동작구간 동안 상기 타이밍 컨트롤러(108)로부터 로우(Low) 신호의 전류 제어신호가 상기 전류 공급원(114)으로 공급되어 상기 전류 공급원(114)이 온(on) 상태가 되고 상기 복수의 출력버퍼(112-1 ~ 112-m)로 구동전류가 공급된다. 이로 인해 상기 복수의 출력버퍼(112-1 ~ 112-m)는 상기 제 3 동작구간 동안 구동되고 상기 복수의 데이터라인(DL1 ~ DLm)과 연결되어 상기 액정패널(102) 상에 화상이 표시된다.

상기 액정패널(102) 상에 화상이 표시되지 않는 제 1 및 제 2 동작구간에서 상기 복수의 출력버퍼(112-1 ~ 112-m)는 상기 전류 공급원(114)으로부터 구동전류를 공급받지 않기 때문에 구동되지 않는다. 상기 제 1 및 제 2 동작구간 동안 상기 복수의 출력버퍼(112-1 ~ 112-m)가 구동되지 않아 이에 따른 소비전력을 감소시킬 수 있게 된다. 또한, 상기 제 1 및 제 2 동작구간 동안 상기 복수의 출력버퍼(112-1 ~ 112-m)가 구동되지 않기 때문에 상기 복수의 출력버퍼(112-1 ~ 112-m) 내부에 위치하는 소자에서 열이 발생하지 않게 된다.

도 5는 본 발명의 제 2 실시예에 따른 데이터 드라이버의 출력단을 상세히 나타낸 도면이다.

도 3 및 도 5에 도시된 바와 같이, 상기 데이터 드라이버(206) 내부에는 상기 타이밍 컨트롤러(108)로부터 공급된 디지털 데이터 신호를 아날로그 전압인 데이터 전압으로 변환시키는 디지털 아날로그 컨버터(210, 이하 'DAC' 라 함)가 구비되어 있다. 상기 DAC(210)는 각각 상기 복수의 데이터라인(DL1 ~ DLm)과 대응되는 복수의 출력버퍼(212-1 ~ 212-m)와 연결되어 있다.

상기 복수의 출력버퍼(212-1 ~ 212-m)는 전류 공급원(214)으로부터 공급된 전류를 이용하여 구동된다. 상기 복수의 출력버퍼(212-1 ~ 212-m)에는 상기 타이밍 컨트롤러(108)로부터 생성된 전류 제어신호가 공급된다. 상기 전류 제어신호에 따라 상기 복수의 출력버퍼(212-1 ~ 212-m)의 구동유무가 결정된다.

상기 제 1 및 제 2 동작구간 동안 상기 타이밍 컨트롤러(108)는 로우(Low) 신호를 갖는 전류 제어신호를 생성하여 상기 복수의 출력버퍼(212-1 ~ 212-m)로 공급한다.

상기 복수의 출력버퍼(212-1 ~ 212-m)로 로우(Low) 신호를 갖는 전류 제어신호가 공급되면, 상기 복수의 출력버퍼(212-1 ~ 212-m)는 동작을 하지 않는다. 이때, 상기 복수의 출력버퍼(212-1 ~ 212-m)는 상기 전류 공급원(214)으로부터 구동전류를 공급받는다.

상기 전류 공급원(214)으로부터 구동전류를 공급받아도 상기 복수의 출력버퍼(212-1 ~ 212-m)는 상기 로우(Low) 신호의 전류 제어신호로 인해 구동되지 않는다. 상기 복수의 출력버퍼(212-1 ~ 212-m) 중 제 1 출력버퍼(212-1)는 도 6에 도시된 바와 같이, 하나의 opamp(216)와, 2개의 트랜지스터(TR1, TR2) 및 2개의 스위치(sw1, sw2)와 인버터(218)로 이루어져 있다.

상기 제 1 및 제 2 동작구간에서 상기 로우(Low) 신호의 전류 제어신호는 상기 제 1 스위치(sw1) 및 인버터(218)로 공급된다. 상기 로우(Low) 신호의 전류 제어신호는 상기 인버터(218)를 통해 하이(High) 신호로 변환되어 제 2 스위치(sw2)로 공급된다.

상기 제 1 스위치(sw1)는 상기 로우(Low) 신호의 전류 제어신호로 인해 오프(off) 되고, 상기 제 2 스위치(sw1)는 상기 하이(High) 신호의 전류 제어신호로 인해 온(on) 된다.

상기 제 2 스위치(sw2)가 온(on)됨에 따라 제 1 트랜지스터(TR1)의 게이트 단자에는 전원 전압(Vdd)이 공급된다. 동시에 상기 제 1 트랜지스터(TR1)의 소스 단자에도 상기 전원 전압(Vdd)이 공급된다.

이로 인해, 상기 제 1 트랜지스터(TR1)의 게이트 단자로 공급되는 전압(Vg)과 상기 소스 단자로 공급된 전압(Vs)이 전원 전압(Vdd)으로 동일해 진다. 상기 제 1 트랜지스터(TR1)의 소자 특성으로 인해 상기 제 1 트랜지스터(TR1)의 게이트 단자로 공급되는 전압(Vg)과 소스 단자로 공급되는 전압(Vs)이 동일하게 되면 상기 소스 및 드레인 단자로 전류가 공급되지 않는다.

결국, 상기 제 1 출력버퍼(212-1)는 상기 제 1 및 제 2 동작구간 동안 상기 전류 제어신호로 인해 구동하지 않는다.

연속하여 제 3 동작구간 동안 상기 타이밍 컨트롤러(108)에서 생성된 하이(High) 신호의 전류 제어신호는 상기 제 1 스위치(sw1) 및 상기 인버터(218)로 공급된다. 상기 인버터(218)로 공급된 하이(High) 신호의 전류 제어신호는 로우(Low) 신호로 변환되어 상기 제 2 스위치(sw2)로 공급된다. 상기 제 1 스위치(sw1)는 상기 하이(High) 전류 제어신호로 인해 온(on) 되고 상기 제 2 스위치(sw2)는 상기 로우(Low) 전류 제어신호로 인해 오프(off) 된다.

상기 제 1 스위치(sw1)가 온(on) 되면 상기 opamp(216)로 공급된 기준전압(Vref)이 상기 제 1 스위치(sw1)를 통해 상기 제 1 트랜지스터(TR1)의 게이트 단자로 공급된다. 상기 기준전압(Vref)은 상기 전원 전압(Vdd)과 상이한 전압이다.

상기 제 1 트랜지스터(TR1)의 게이트 단자로 기준전압(Vref)이 공급됨에 따라 상기 제 1 트랜지스터(TR1)의 소스 단자로부터 드레인 단자로 상기 전원 전압(Vdd)이 공급된다.

상기 제 1 트랜지스터(TR1)의 게이트 단자로 공급된 전압(Vg)은 기준전압(Vref)이고, 상기 소스 단자로 공급된 전압(Vs)은 전원 전압(Vdd) 이므로 상기 제 1 트랜지스터(TR1)의 소자 특성상 상기 소스 단자에서 드레인 단자로 전류가 흐르게 된다. 즉, 상기 제 1 트랜지스터(TR1)의 게이트 단자로 공급된 전압(Vg)과 상기 소스 단자로 공급된 전압(Vs)은 상이한 전압이므로 상기 제 1 트랜지스터(TR1)의 소스 단자에서 드레인 단자로 전류가 흐르게 된다. 상기 제 1 트랜지스터(TR1)의 소스 및 드레인 단자로 전류가 흐르게 됨에 따라 상기 제 1 출력버퍼(212-1)는 구동하게 된다.

결국, 제 3 동작구간에서 상기 제 1 출력버퍼(212-1)는 타이밍 컨트롤러(108)로부터 공급된 하이(High) 전류 제어신호에 따라 구동하게 된다.

도 7은 도 6의 출력버퍼의 다른 실시예를 나타낸 도면이다.

도 3 및 도 7에 도시된 바와 같이, 상기 제 1 출력버퍼(212)는 opamp(316)와, 제 1 및 제 2 트랜지스터(TR1, TR2)와, 제 1 및 제 2 스위치(sw1, sw2)와, 인버터(318)로 이루어져 있다.

제 1 및 제 2 동작구간 동안 상기 타이밍 컨트롤러(108)는 로우(Low) 신호의 전류 제어신호를 상기 제 1 스위치(sw1)와 인버터(318)로 공급한다. 상기 인버터(318)로 공급된 로우(Low) 전류 제어신호는 하이(High) 전류 제어신호로 변환되어 상기 제 2 스위치(sw2)로 공급된다.

이에 따라, 상기 제 1 스위치(sw1)는 상기 로우(Low) 전류 제어신호로 인해 오프(off) 되고, 상기 제 2 스위치(sw2)는 상기 하이(High) 전류 제어신호로 인해 온(on) 된다.

상기 제 2 스위치(sw2)가 온(on) 됨에 따라 상기 제 2 트랜지스터(TR2)의 게이트 단자에는 그라운드(GND) 전압이 공급된다. 이와 동시에, 상기 제 2 트랜지스터(TR2)의 소스 단자에도 그라운드(GND) 전압이 공급된다. 상기 제 2 트랜지스터(TR2)의 게이트 단자로 공급된 전압(Vg)과 상기 소스 단자로 공급된 전압(Vs)은 그라운드(GND) 전압으로 동일해진다.

상기 제 2 트랜지스터(TR2) 소자 특성상 상기 제 2 트랜지스터(TR2)의 게이트 단자로 공급된 전압(Vg)과 상기 소스 단자로 공급된 전압(Vs)이 동일해짐에 따라 상기 제 2 트랜지스터(TR2)의 소스 및 드레인 단자로 전류가 공급되지 않는다. 이로 인해, 상기 제 1 및 제 2 동작구간 동안 상기 제 1 출력버퍼(212-1)는 구동되지 않는다.

연속하여, 제 3 동작구간 동안 상기 타이밍 컨트롤러(108)는 하이(High) 신호의 전류 제어신호를 상기 제 1 스위치(sw1)와 인버터(318)로 공급한다. 상기 인버터(318)로 공급된 하이(High) 전류 제어신호는 로우(Low) 전류 제어신호로 변환되어 상기 제 2 스위치(sw2)로 공급된다.

이에 따라, 상기 제 1 스위치(sw1)는 상기 하이(High) 전류 제어신호로 인해 온(on) 되고, 상기 제 2 스위치(sw2)는 상기 로우(Low) 전류 제어신호로 인해 오프(off) 된다.

상기 제 1 스위치(sw1)가 온(on) 됨에 따라 상기 제 2 트랜지스터(TR2)의 게이트 단자에는 제 2 기준전압(Vss)이 공급된다. 이와 동시에, 상기 제 2 트랜지스터(TR2)의 소스 단자에는 그라운드(GND) 전압이 공급된다. 이때, 상기 제 2 기준전압(Vss)과 상기 그라운드(GND) 전압은 서로 상이하다.

상기 제 2 트랜지스터(TR2)의 게이트 단자로 공급된 전압(Vg)은 제 2 기준전압(Vss)이고, 상기 소스 단자로 공급된 전압(Vs)은 그라운드(GND) 전압이다. 결국, 상기 제 2 트랜지스터(TR2)의 게이트 단자로 공급된 전압(Vg)과 상기 소스 단자로 공급된 전압(Vs)은 서로 상이하므로 상기 제 2 트랜지스터(TR2)의 소스 및 드레인 단자로 전류가 흐르게 된다.

상기 제 2 트랜지스터(TR2)의 소스 및 드레인 단자로 전류가 흐르게 됨으로, 상기 제 1 출력버퍼(212-1)는 제 3 동작구간 동안 구동하게 된다.

이와 같이, 상기 제 1 및 제 2 동작구간 동안 상기 타이밍 컨트롤러(108)로부터 로우(Low)신호의 전류 제어신호가 상기 복수의 출력버퍼(212-1 ~ 212-m)로 공급되어 상기 복수의 출력버퍼(212-1 ~ 212-m)는 구동되지 않는다. 이어, 상기 제 3 동작구간 동안 상기 타이밍 컨트롤러(108)로부터 하이(High) 신호의 전류 제어신호가 상기 복수의 출력버퍼(212-1 ~ 212-m)로 공급되어 상기 복수의 출력버퍼(212-1 ~ 212-n)가 구동된다.

이로인해, 상기 복수의 출력버퍼(112-1 ~ 112-m)는 상기 제 3 동작구간 동안 구동되고 상기 복수의 데이터라인(DL1 ~ DLm)과 연결되어 상기 액정패널(102) 상에 화상이 표시된다.

상기 액정패널(102) 상에 화상이 표시되지 않는 제 1 및 제 2 동작구간에서 상기 복수의 출력버퍼(212-1 ~ 212-m)는 구동되지 않는다. 상기 제 1 및 제 2 동작구간 동안 상기 복수의 출력버퍼(212-1 ~ 212-m)가 구동되지 않아 이에 따른 소비전력을 감소시킬 수 있게 된다. 또한, 상기 제 1 및 제 2 동작구간 동안 상기 복수의 출력버퍼(212-1 ~ 212-m)가 구동되지 않기 때문에 상기 복수의 출력버퍼(212-1 ~ 212-m) 내부에 위치하는 소자에서 열이 발생하지 않게 된다.

위에서 언급한 바와 같이, 본 발명에 따른 액정표시장치는 전류 제어신호를 이용하여 차지 웨어(Charge Share) 구간과, 프리-차지(Pre-Charge) 구간동안 데이터 드라이버의 출력단을 구동하지 않고 데이터 출력(Data-Output) 구간 동안에만 구동시켜 전류 소모를 최소화 하여 소비전력을 감소시키고 상기 데이터 드라이버의 소자 발열을 최소화 할 수 있다.

### 발명의 효과

이상에서 살펴본 바와 같이, 본 발명에 따른 액정표시장치는 실제로 화상이 표시되는 구간동안 데이터 드라이버의 출력단을 구동하여 전류 소모를 최소화 하여 소비전력을 감소시키고 소자의 발열을 최소화 할 수 있다.

### 도면의 간단한 설명

도 1은 종래의 액정표시장치를 나타낸 도면.

도 2a는 도 1에 도시된 데이터 드라이버의 출력단을 상세히 나타낸 도면.

도 2b는 도 1의 데이터 드라이버의 출력전압을 나타낸 도면.

도 3은 본 발명에 따른 액정표시장치를 나타낸 도면.

도 4는 본 발명의 제 1 실시예에 따른 데이터 드라이버의 출력단을 상세히 나타낸 도면.

도 5는 본 발명의 제 2 실시예에 따른 데이터 드라이버의 출력단을 상세히 나타낸 도면.

도 6은 도 5의 데이터 드라이버의 출력버퍼를 나타낸 도면이다.

도 7은 도 6의 출력버퍼의 다른 실시예를 나타낸 도면이다.

<도면의 주요부분에 대한 간단한 설명>

102:액정패널 104:게이트 드라이버

106:데이터 드라이버 108:타이밍 컨트롤러

110, 210:DAC


112-1 ~ 112-m. 212-1 ~ 212-m:출력버퍼

114, 214:전류 공급원 120:데이터 드라이버의 출력단


216:opamp 218:인버터

도면


도면1




도면2a




도면2b




도면3




도면4




도면5



도면6



도면7



专利名称(译)	液晶显示器		
公开(公告)号	<a href="#">KR1020070069283A</a>	公开(公告)日	2007-07-03
申请号	KR1020050131214	申请日	2005-12-28
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	CHOI JIN CHUL 최진철 JANG CHUL SANG 장철상		
发明人	최진철 장철상		
IPC分类号	G02F1/133		
CPC分类号	G09G2330/021 G09G3/3688 G09G2310/0248		
其他公开文献	KR101182538B1		
外部链接	<a href="#">Espacenet</a>		

摘要(译)

用途：提供LCD (液晶显示器) 仅在显示图像的时段期间驱动数据驱动器的输出端子，从而最小化电流消耗和元件的加热。

