



(19)대한민국특허청(KR)
(12) 등록특허공보(B1)

(51) 。 Int. Cl.	(45) 공고일자	2007년02월01일
G02F 1/136 (2006.01)	(11) 등록번호	10-0675632
	(24) 등록일자	2007년01월23일

(21) 출원번호	10-2003-0062748	(65) 공개번호	10-2005-0025812
(22) 출원일자	2003년09월08일	(43) 공개일자	2005년03월14일
심사청구일자	2004년09월10일		

(73) 특허권자	엘지.필립스 엘시디 주식회사 서울 영등포구 여의도동 20번지
(72) 발명자	김진욱 서울특별시송파구잠실본동297-13301호
(74) 대리인	박장원

(56) 선행기술조사문헌	
JP06-283842 A *	JP06283842 A
JP10041611 A	JP10294548 A
JP2000294904 A	KR1019980069023 A
* 심사관에 의하여 인용된 문헌	

심사관 : 윤병수

전체 청구항 수 : 총 14 항

(54) 패턴형성방법 및 이를 이용한 액정표시장치의 제조방법

(57) 요약

본 발명의 패턴형성방법 및 이를 이용한 액정표시장치의 제조방법은 전이방식을 이용하여 패턴을 형성함으로써 마스크수를 줄이기 위한 것으로, 패턴대상층이 형성된 기판을 제공하는 단계; 패턴에 대응하는 음각이 형성된 몰드를 포함하며, 절연물질로 이루어진 마스터기판을 제공하는 단계; 상기 음각 내부에 감광성물질로 이루어진 유기물질을 채우는 단계; 상기 마스터기판과 기판을 접촉시키는 단계; 광을 조사하여 상기 유기물질을 경화시켜 유기물질 패턴을 형성하는 단계; 상기 마스터기판과 기판을 분리하여 상기 유기물질 패턴을 패턴대상층 표면에 전이시키는 단계; 및 상기 유기물질 패턴을 마스크로 상기 패턴대상층을 선택적으로 식각하는 단계를 포함한다.

대표도

도 4c

특허청구의 범위

청구항 1.

패턴대상층이 형성된 기판을 제공하는 단계;

패턴에 대응하는 음각이 형성된 몰드를 포함하며, 절연물질로 이루어진 마스터기판을 제공하는 단계;

상기 음각 내부에 감광성물질로 이루어진 유기물질을 채우는 단계;

상기 마스터기판과 기판을 접촉시키는 단계;

광을 조사하여 상기 유기물질을 경화시켜 유기물질 패턴을 형성하는 단계;

상기 마스터기판과 기판을 분리하여 상기 유기물질 패턴을 패턴대상층 표면에 전이시키는 단계; 및

상기 유기물질 패턴을 마스크로 상기 패턴대상층을 선택적으로 식각하는 단계를 포함하는 패턴형성방법.

청구항 2.

제 1 항에 있어서, 상기 마스터기판은 유리와 같은 투명한 절연물질로 이루어진 것을 특징으로 하는 패턴형성방법.

청구항 3.

제 1 항에 있어서, 상기 몰드는 PDMS(polydimethylsiloxane)와 같은 투명한 탄성 수지로 이루어지는 것을 특징으로 하는 패턴형성방법.

청구항 4.

제 1 항에 있어서, 상기 유기물질은 포토레지스트와 같은 감광성물질로 이루어진 것을 특징으로 하는 패턴형성방법.

청구항 5.

제 1 항에 있어서, 상기 패턴대상층은 절연층, 반도체층 또는 금속층인 것을 특징으로 하는 패턴형성방법.

청구항 6.

제 1 항에 있어서, 상기 음각은 원하는 패턴에 대응하는 오목한 홈 형태인 것을 특징으로 하는 패턴형성방법.

청구항 7.

제 1 항에 있어서, 상기 유기물질은 스핀 코팅, 잉크젯 프린팅 또는 나이프 제팅 방식에 의하여 채우는 것을 특징으로 하는 패턴형성방법.

청구항 8.

제 1 항에 있어서, 상기 마스터 기판의 제 1 면에 형성된 음각 내부에 유기물질을 채우는 것을 특징으로 하는 패턴형성방법.

청구항 9.

제 8 항에 있어서, 상기 제 1 면에 대응하는 상기 마스터 기판의 제 2 면을 통해 광을 조사하는 것을 특징으로 하는 패턴형성방법.

청구항 10.

제 1 기판을 제공하는 단계;

상기 제 1 기판 위에 메탈층을 형성하는 단계;

상기 메탈층 위에 제 1 유기물질 패턴을 전이시키는 단계;

상기 제 1 유기물질 패턴을 마스크로 상기 메탈층을 선택적으로 식각하여 게이트전극을 형성하는 단계;

상기 제 1 기판 위에 제 1 절연막과 비정질 실리콘 박막 및 n^+ 비정질 실리콘 박막을 형성하는 단계;

상기 n^+ 비정질 실리콘 박막과 비정질 실리콘 박막을 선택적으로 패터닝하여 액티브패턴을 형성하는 단계;

상기 액티브패턴 상부에 소오스전극과 드레인전극을 형성하는 단계;

상기 제 1 기판 전면에 상기 드레인전극의 일부를 노출시키는 콘택홀이 형성된 제 2 절연막을 형성하는 단계; 및

상기 콘택홀을 통해 드레인전극과 연결하는 화소전극을 형성하는 단계를 포함하는 액정표시장치의 제조방법.

청구항 11.

제 10 항에 있어서, 상기 액티브패턴을 형성하는 단계는 제 1 기판 위에 제 2 유기물질 패턴을 전이시키는 단계 및 상기 제 2 유기물질 패턴을 마스크로 상기 n^+ 비정질 실리콘 박막과 비정질 실리콘 박막을 선택적으로 식각하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.

청구항 12.

제 1 기판을 제공하는 단계;

상기 제 1 기판 위에 게이트전극을 형성하는 단계;

상기 제 1 기판 위에 제 1 절연막과 비정질 실리콘 박막 및 n^+ 비정질 실리콘 박막을 형성하는 단계;

상기 기판 위에 유기물질 패턴을 전이시키는 단계;

상기 유기물질 패턴을 마스크로 상기 n^+ 비정질 실리콘 박막과 비정질 실리콘 박막을 선택적으로 식각하여 액티브패턴을 형성하는 단계;

상기 액티브패턴 상부에 소오스전극과 드레인전극을 형성하는 단계;

상기 제 1 기관 전면에 상기 드레인전극의 일부를 노출시키는 콘택홀이 형성된 제 2 절연막을 형성하는 단계; 및
상기 콘택홀을 통해 드레인전극과 연결하는 화소전극을 형성하는 단계를 포함하는 액정표시장치의 제조방법.

청구항 13.

제 10 항 또는 제 12 항에 있어서, 상기 제 1 기관과 컬러필터 기관인 제 2 기관을 합착하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.

청구항 14.

제 12 항에 있어서, 상기 유기물질 패턴은 제 1 기관의 게이트전극 상부영역의 단차부분을 모두 포함하는 폭을 가지는 것을 특징으로 하는 액정표시장치의 제조방법.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 패턴형성방법에 관한 것으로, 특히 비-포토리소그래피(non photolithography)방식인 전이(microtransfer)방식을 이용하여 패턴형성공정을 개선한 액정표시장치의 패턴형성방법 및 이를 이용한 액정표시장치의 제조방법에 관한 것이다.

최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.

일반적인 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 크게 컬러필터(color filter) 기관과 어레이(array) 기관 및 상기 컬러필터 기관과 어레이 기관 사이에 형성된 액정층(liquid crystal material layer)으로 구성된다.

도 1은 전술한 일반적인 액정표시장치를 구성하는 어레이 기관의 일부를 나타내는 평면도로써, 실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 N×M개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 단지 한 화소만을 나타내었다.

도면에 도시된 바와 같이, 상기 어레이 기관(10)은 화소영역 위에 형성된 화소전극(18), 상기 기관(10) 위에 종횡으로 배열된 게이트라인(16)과 데이터라인(17), 그리고 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭 소자인 박막 트랜지스터(Thin Film Transistor; TFT)(20)로 구성된다.

상기 박막 트랜지스터(20)는 게이트라인(16)에 연결된 게이트전극(21), 데이터라인(17)에 연결된 소오스전극(22) 및 화소전극(18)에 연결된 드레인전극(23)으로 구성된다. 상기 박막 트랜지스터(20)는 게이트전극(21)과 소오스/드레인전극(22, 23)의 절연을 위한 제 1 절연막(미도시), 게이트전극(21)에 공급되는 게이트 전압에 의해 소오스전극(22)과 드레인전극(23) 간에 전도채널(conductive channel)을 형성하는 액티브패턴(24)을 포함한다. 또한, 상기 드레인전극(23) 위에는 콘택홀(26)이 형성된 제 2 절연막(미도시)이 있어, 상기 콘택홀(26)을 통해 상기 드레인전극(23)과 화소전극(18)이 전기적으로 접속되게 한다.

이때, 상기 화소영역은 게이트라인(16)과 데이터라인(17)이 교차하여 정의되는 영역으로 화상표시 영역을 의미한다. 상기 화소영역 위에 형성된 화소전극(18)은 인듐-틴-옥사이드(Indium Tin Oxide: ITO)와 같이 빛의 투과율이 뛰어난 투명 전도성 물질을 사용한다.

이와 같이 구성된 어레이 기판은 컬러필터 기판과 실런트(sealant)에 의해 합착되어 액정표시패널을 구성하며, 두 기판의 합착은 상기 어레이 기판 또는 컬러필터 기판에 형성된 합착키를 통해 이루어진다.

액정표시장치의 제조에는 기본적으로 박막 트랜지스터를 포함하는 어레이 기판의 제작에 다수의 마스크 공정(즉, 포토리소그래피(photolithography) 공정)를 필요로 하므로 생산성 면에서 상기 마스크 공정의 수를 줄이는 방법이 요구되고 있다.

이하, 도 2a 내지 도 2g를 참조하여 일반적인 액정표시장치의 제조공정을 자세히 설명한다.

도 2a 내지 도 2g는 도 1에 도시된 액정표시장치의 제조공정을 순차적으로 나타내는 단면도로서, 박막 트랜지스터를 포함하여 어레이 기판의 제조공정을 나타내고 있다.

먼저, 도 2a에 도시된 바와 같이, 유리와 같은 투명한 절연 물질로 이루어진 기판(10) 위에 게이트전극(21)을 형성한다. 상기 게이트전극(21)은 기판(10) 전면에 게이트메탈을 증착한 후 포토리소그래피공정(제 1 마스크공정)을 이용하여 형성하게 된다.

다음으로, 도 2b에 도시된 바와 같이, 상기 게이트전극(21)이 형성된 기판 전면에 차례대로 게이트절연막인 제 1 절연막(15a)과 비정질 실리콘 박막(24a) 및 n+ 비정질 실리콘 박막(25)을 증착한다. 상기 비정질 실리콘 박막(24a)은 패턴 되어 박막 트랜지스터의 액티브층으로 사용되며, n+ 비정질 실리콘 박막(25)은 소오스/드레인전극과 상기 액티브층의 소오스/드레인영역간의 오믹-콘택(ohmic contact)을 위해 형성한다.

다음으로, 도 2c에 도시된 바와 같이, 포토리소그래피공정(제 2 마스크공정)을 이용하여 상기 제 1 절연막(15a)과 비정질 실리콘 박막(24a) 및 n+ 비정질 실리콘 박막(25)을 패터닝함으로써 게이트절연막(15) 패턴과 액티브 패턴(24)을 형성한다.

이후, 도 2d에 도시된 바와 같이, 상기 기판(10) 전면에 소오스/드레인전극용 전도성 메탈(30)을 증착한다.

다음으로, 도 2e에 도시된 바와 같이, 포토리소그래피공정(제 3 마스크공정)을 이용하여 상기 전도성 메탈(30)을 패터닝함으로써 소오스전극(22)과 드레인전극(23)을 형성한다. 이때, 상기 소오스/드레인전극(22, 23) 패턴 이외 부분의 전도성 메탈(30)과 n+ 비정질 실리콘 박막(25)은 완전히 제거된다.

다음으로, 도 2f에 도시된 바와 같이, 상기 기판(10) 전면에 제 2 절연막(15b)을 증착한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 드레인전극(23)의 일부를 노출시키는 콘택홀(26)을 형성한다.

마지막으로, 도 2g에 도시된 바와 같이, 상기 제 2 절연막(15b)이 형성된 기판(10) 전면에 인듐-틴-옥사이드와 같은 투명 전도성 물질을 증착한 후, 포토리소그래피공정(제 5 마스크공정)을 이용하여 상기 콘택홀(26)을 통해 드레인전극(23)과 연결되는 화소전극(18)을 형성한다.

이와 같이 액정표시장치를 제조하기 위해서는 여러 번의 박막 증착(deposition) 공정과 포토리소그래피공정 등을 거쳐야 한다. 특히, 상기에 설명한 바와 같이 박막 트랜지스터를 포함하여 어레이 기판의 제조에는 게이트전극, 액티브 패턴, 소오스/드레인전극, 콘택홀 및 화소전극 등의 형성에 적어도 5번의 포토리소그래피공정을 필요로 한다.

상기 포토리소그래피기술은 마스크에 그려진 패턴(pattern)을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로 감광액 도포, 정렬 및 노광, 현상 공정 등 복잡한 다수의 공정으로 이루어져 있다.

특히, 노광 공정은 마스크를 제 위치에 배치하고 상기 마스크와 기판의 얼라인(align) 키를 맞춰 정렬한 후 광원을 조사하는 순서로 공정을 진행하게 되는데, 이때 노광 장비의 한계로 인하여 정확한 얼라인이 이루어지기 힘들다. 따라서, 고도의 정밀성이 요구되는 미세-패턴을 형성하는데 한계가 있으며, 다수회의 포토리소그래피공정을 반복해야만 하기 때문에 생산성이 저하된다는 문제점이 있었다.

또한, 패턴을 형성하기 위하여 설계된 마스크는 매우 고가이어서, 공정에 적용되는 마스크수가 증가하면 액정표시장치의 제조비용이 이에 비례하여 상승하는 문제점이 있었다.

발명이 이루고자 하는 기술적 과제

본 발명은 상기한 문제를 해결하기 위한 것으로, 비-포토리소그래피 방식인 전이방식에 의해 한번의 공정으로 패턴을 형성할 수 있는 패턴형성방법을 제공하는 것을 목적으로 한다.

특히, 본 발명의 목적은 상기 전이방식에 의해 박막 트랜지스터에서의 게이트전극과 액티브패턴을 형성하는 패턴형성방법 및 이를 적용한 액정표시장치의 제조방법을 제공하는 것이다.

본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.

발명의 구성

상기한 목적을 달성하기 위하여, 본 발명의 패턴형성방법은 패턴대상층이 형성된 기판을 제공하는 단계; 패턴에 대응하는 음각이 형성된 몰드를 포함하며, 절연물질로 이루어진 마스터기판을 제공하는 단계; 상기 음각 내부에 감광성물질로 이루어진 유기물질을 채우는 단계; 상기 마스터기판과 기판을 접촉시키는 단계; 광을 조사하여 상기 유기물질을 경화시켜 유기물질 패턴을 형성하는 단계; 상기 마스터기판과 기판을 분리하여 상기 유기물질 패턴을 패턴대상층 표면에 전이시키는 단계; 및 상기 유기물질 패턴을 마스크로 상기 패턴대상층을 선택적으로 식각하는 단계를 포함한다.

상기 마스터기판은 음각이 형성된 몰드를 포함하여 구성될 수 있으며, 상기 몰드는 PDMS(polydimethylsiloxane)와 같은 투명한 탄성 수지로 이루어질 수 있다.

또한, 상기 유기물질은 포토레지스트와 같은 감광성물질로 이루어질 수 있으며, 상기 패턴대상층은 절연층, 반도체층 또는 금속층일 수 있다.

이때, 상기 감광액의 주입은 스핀 코팅 방식, 잉크젯 프린팅 방식 또는 나이프 제팅 방식에 의할 수 있다.

또한, 본 발명의 액정표시장치의 제조방법은 제 1 기판을 제공하는 단계, 상기 제 1 기판 위에 메탈층을 형성하는 단계, 상기 메탈층 위에 제 1 유기물질 패턴을 전이시키는 단계, 상기 제 1 유기물질 패턴을 마스크로 상기 메탈층을 선택적으로 식각하여 게이트전극을 형성하는 단계, 상기 제 1 기판 위에 제 1 절연막과 비정질 실리콘 박막 및 n^+ 비정질 실리콘 박막을 형성하는 단계, 상기 n^+ 비정질 실리콘 박막과 비정질 실리콘 박막을 선택적으로 패터닝하여 액티브패턴을 형성하는 단계, 상기 액티브패턴 상부에 소오스전극과 드레인전극을 형성하는 단계, 상기 제 1 기판 전면에 상기 드레인전극의 일부를 노출시키는 콘택홀이 형성된 제 2 절연막을 형성하는 단계 및 상기 콘택홀을 통해 드레인전극과 연결하는 화소전극을 형성하는 단계를 포함한다.

상기 액티브패턴을 형성하는 단계는 제 1 기판 위에 제 2 유기물질 패턴을 전이시키는 단계 및 상기 제 2 유기물질 패턴을 마스크로 상기 n^+ 비정질 실리콘 박막과 비정질 실리콘 박막을 선택적으로 식각하는 단계로 이루어질 수 있다.

또한, 본 발명의 다른 액정표시장치의 제조방법은 제 1 기판을 제공하는 단계, 상기 제 1 기판 위에 게이트전극을 형성하는 단계, 상기 제 1 기판 위에 제 1 절연막과 비정질 실리콘 박막 및 n^+ 비정질 실리콘 박막을 형성하는 단계, 상기 기판 위에 유기물질 패턴을 전이시키는 단계, 상기 유기물질 패턴을 마스크로 상기 n^+ 비정질 실리콘 박막과 비정질 실리콘 박막을 선택적으로 식각하여 액티브패턴을 형성하는 단계, 상기 액티브패턴 상부에 소오스전극과 드레인전극을 형성하는 단계, 상기 제 1 기판 전면에 상기 드레인전극의 일부를 노출시키는 콘택홀이 형성된 제 2 절연막을 형성하는 단계 및 상기 콘택홀을 통해 드레인전극과 연결하는 화소전극을 형성하는 단계를 포함한다.

이때, 상기 유기물질 패턴은 제 1 기판의 게이트전극 상부영역의 단차부분을 모두 포함하는 폭을 가지도록 구성할 수도 있다.

이하, 본 발명에 대해서 상세히 설명한다.

일반적으로 액정표시장치에서 패턴은 포토리소그래피기술을 이용하여 형성하게 된다. 그러나, 상기 포토리소그래피방식은 기관 사이즈가 대형화되고 패턴 사이즈가 작아짐에 따라 고가의 장비 및 정밀성을 필요로 하는 등 적용에 문제점이 있었다.

이에 따라, 상기의 포토리소그래피기술을 대체하는 다양한 비-포토리소그래피(non photolithography)기술이 제안되고 있으며, 예를 들면 마이크로콘택 프린팅(microcontact printing; μ CP) 기술, 레플리카 몰딩(replica molding; REM), 마이크로트랜스퍼 몰딩(microtransfer molding; μ TM), MIMIC(micromolding in capillaries) 또는 SAMIM(solvent-assisted micromolding) 등의 기술이 있다.

이들 기술은 프린팅용 탄성 고무 스탬프(stamp) 또는 몰드 등을 사용하여 원하는 패턴을 기관으로 전사시키는 방식으로 30nm~1 μ m의 고해상도를 가진다. 상기 스탬프 또는 몰드는 천연고무나 합성고무 등의 탄성 중합체인 엘라스토머(elastomer)로 구성된다. 특히, 이들 기술은 종래의 포토리소그래피방식에 비해 저비용으로 대면적의 패턴을 손쉽게 형성할 수 있는 장점을 가지고 있다.

따라서, 본 발명에서는 상기에 설명된 비-포토리소그래피기술인 전이방식을 이용한 패턴형성방법 및 이를 이용한 액정표시장치의 제조방법을 제공한다.

상기 전이방식은 몰드에 형성된 패턴에 유기물질을 주입한 후 상기 유기물질 패턴을 소정의 패턴대상층이 형성된 기관에 전이시킴으로써 원하는 패턴을 형성할 수 있게 한다. 이때, 상기 유기물질 패턴의 기관으로의 전이는 유기물질이 주입되어 있는 상기 몰드와 기관을 접촉시킨 후 자외선(Ultra Violet; UV)과 같은 광을 조사하여 상기 유기물질을 경화시켜 기관 위에 흡착되도록 한다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 패턴형성방법 및 이를 이용한 액정표시장치의 제조방법의 바람직한 실시예에 대하여 상세히 설명한다.

도 3a 내지 도 3m은 본 발명의 제 1 실시예에 따른 액정표시장치의 제조공정을 순차적으로 나타내는 단면도로써, 전이방식에 의한 박막 트랜지스터를 포함하는 어레이 기관의 제조공정을 나타내고 있다.

도 3a에 도시된 바와 같이, 상부에 제 1 몰드(150)가 형성되어 있는 마스터기관(100)을 준비한다. 이때, 상기 제 1 몰드(150) 표면에는 게이트전극 패턴에 대응하는 오목한 홈 형태의 음각(170)이 형성되어 있으며, 상기 마스터기관(100)은 유리나 같은 투명한 절연 물질로 이루어질 수 있다.

또한, 상기 제 1 몰드(170)는 PDMS(polydimethylsiloxane), 폴리우레탄(polyurethane) 또는 폴리아미드(polyimide)와 같은 탄성 수지로 형성할 수 있다. 특히, 상기 PDMS는 천연고무나 합성고무 등의 탄성 중합체인 엘라스토머(elastomer)로 투명하며, 상기 PDMS 표면은 작은 계면 자유 에너지(interfacial free energy)를 가지고 화학적으로 활성이 없는 특성을 가지고 있다. 또한, 탄성을 오랜 시간 유지할 수 있어 고품질의 패턴을 형성하는데 적합하다.

이때, 상기 마스터기관(100)은 제 1 몰드(150)가 휘어지는 것을 방지하기 위해 상기 제 1 몰드(150) 하부에 형성한 것으로, 상기 제 1 몰드(170)를 제작할 때 함께 제작할 수 있으며 상기 제 1 몰드(150)와 별도의 공정으로 제작한 후 부착할 수도 있다.

이후, 도 3b에 도시된 바와 같이, 상기 제 1 몰드(150)의 음각(170) 내부에 포토레지스트와 같은 감광액(140)을 채워 넣는다. 이때, 상기 감광액(140)을 음각(170) 내부에 주입하는 방법으로는 스핀 코팅(spin coating), 잉크젯 프린팅(ink-jet printing) 또는 나이프 제팅(knife jetting) 등의 방식이 있다.

다음으로, 도 3c에 도시된 바와 같이, 패턴을 형성하기 위한 패턴대상층(121a)이 형성된 기관(110)을 상기 제 1 몰드(150)와 상기 패턴대상층(121a)의 표면이 접촉되도록 위치시킨다. 이때, 예를 들면 상기 기관(110) 위에는 게이트전극 패턴을 형성하기 위한 게이트메탈(121a)이 기관(110) 전면에 형성될 수 있다.

이후, 도 3d에 도시된 바와 같이, 자외선과 같은 광을 조사하여 상기 감광액(140)을 경화시킨다. 이때, 상기 마스터기관(100) 상부와 접촉되어 있는 어레이 기관(110)에는 불투명한 게이트메탈층(121a)이 형성되어 있어 상기 마스터기관(100)의 하부에서 광을 조사하여야 한다.

상기 조사되는 광은 상기 감광액(140)인 감광성 수지를 경화시킬 수 있는 정도의 광원이면 되며 스캔 방식에서의 조사도 가능하다.

다음으로, 도 3e에 도시된 바와 같이, 상기 마스터기판(100)을 어레이 기판(110)으로부터 분리하게 되면, 메탈과의 우수한 흡착성을 가진 상기 감광막 패턴(140a)은 어레이 기판(110)의 게이트메탈층(121a) 표면에 흡착되어 전이되게 된다.

이후, 도 3f에 도시된 바와 같이, 상기 전이된 감광막 패턴(140a)을 마스크로 사용하여 상기 게이트메탈층(130)을 선택적으로 식각함으로써 게이트전극(121) 패턴을 형성한다.

다음으로, 도 3g에 도시된 바와 같이, 상기 게이트전극(121)이 형성된 기판(110) 전면에 차례대로 게이트절연막인 제 1 절연막(115a)과 비정질 실리콘 박막(124a) 및 n^+ 비정질 실리콘 박막(125)을 증착한다. 상기 비정질 실리콘 박막(124a)은 패턴 되어 박막 트랜지스터의 액티브층으로 사용되며, n^+ 비정질 실리콘 박막(125)은 소오스/드레인전극과 상기 액티브층의 소오스/드레인영역간의 오믹-콘택을 위해 형성한다.

다음으로, 도 3h에 도시된 바와 같이, 액티브패턴을 형성하기 위해 전술한 전이방식과 동일한 방식으로 상기 기판(110)과 제 2 몰드(150a)가 형성된 마스터기판(100)을 접촉시킨 후 상기 마스터기판(100) 하부에서 광을 조사한다. 상기 제 2 몰드(150a)는 액티브패턴에 대응하는 오목한 홈을 가지며 상기 홈 내부에는 감광액(140)이 주입되어 있다.

이때, 조사된 광에 의해 제 2 몰드(150a)에 채워진 감광액(140)은 경화되어 상기 기판(110)의 n^+ 비정질 실리콘 박막(125) 표면으로 전이된다.

다음으로, 도 3i에 도시된 바와 같이, 상기 전이된 감광막패턴을 마스크로 사용하여 n^+ 비정질 실리콘 박막(125)과 비정질 실리콘 박막(124a)을 선택적으로 식각함으로써 액티브패턴(124)을 형성한다.

이후, 도 3j 및 도 3k에 도시된 바와 같이, 상기 기판(110) 전면에 소오스/드레인전극용 전도성 메탈(130)을 증착한 후 포토리소그래피공정(제 1 마스크공정)을 이용하여 상기 전도성 메탈(130)을 패터닝함으로써 소오스전극(122)과 드레인전극(123)을 형성한다.

상기 소오스/드레인전극(122, 123) 패턴 이외 부분의 전도성 메탈(130)과 n^+ 비정질 실리콘 박막(125)은 완전히 제거되며, 이때 상기 제 1 절연막(115a)도 패터닝되어 게이트절연막(115) 패턴을 형성한다.

다음으로, 도 3l에 도시된 바와 같이, 상기 기판(110) 전면에 제 2 절연막(115b)을 증착한 후, 포토리소그래피공정(제 2 마스크공정)을 통해 상기 드레인전극(123)의 일부를 노출시키는 콘택홀(126)을 형성한다.

그리고, 도 3m에 도시된 바와 같이, 상기 제 2 절연막(115b)이 형성된 기판(110) 전면에 인듐-틴-옥사이드와 같은 투명 전도성 물질을 증착한 후, 포토리소그래피공정(제 3 마스크공정)을 이용하여 상기 콘택홀(126)을 통해 드레인전극(123)과 연결되는 화소전극(118)을 형성한다.

상기한 바와 같이, 본 실시예의 전이방식에 의한 패턴형성방법은 패턴형성을 원하는 박막 표면에 상기 패턴과 대응하는 음각을 가진 몰드 표면을 접촉시켜 상기 음각 내부에 주입된 감광액을 상기 박막 표면으로 전이시킨 후, 일반적인 에칭공정에 의해 상기 박막을 선택적으로 식각함으로써 원하는 패턴을 형성할 수 있게 된다. 즉, 종래의 포토리소그래피방식에 비해 마스크의 사용에 따른 정렬과 노광 및 현상공정이 필요 없게 되며, 그 결과 액정표시장치의 제조공정 및 비용이 감소되는 효과를 얻게 된다.

또한, 본 실시예에 의한 패턴형성방법은 몰드가 형성된 마스터기판을 원하는 표시장치의 크기에 따라 제작할 수 있으며 1회의 전이에 의해 기판에 원하는 패턴을 형성할 수 있으므로, 대면적의 액정표시장치에서도 간단하게 패턴을 형성할 수 있게 된다.

또한, 본 실시예에서는 게이트전극과 액티브패턴을 형성할 때 상기 전이방식에 의한 패턴형성방법을 사용하였으나, 박막 트랜지스터에서 다른 패턴 또는 컬러필터 기판에서의 컬러필터 패턴 등을 형성할 때에도 사용할 수 있다.

상기 본 실시예에서는 액티브패턴을 형성하기 위한 몰드의 음각 형태를 게이트전극의 폭과 비슷한 폭의 오목한 홈 형태로 형성하였다. 그 이유는 게이트전극이 형성되어 있는 부분의 상부영역이 다른 영역보다 높이가 높은 단차가 형성되어 있기 때문이다.

그러나, 상기 몰드의 홈에 주입되는 감광액은 광 조사에 의해 경화되기 전까지는 어느 정도의 유동성을 가진 젤(jell) 상태이므로 상기 감광액 속으로 단차가 형성되어 있는 부분이 완전히 잠기도록 충분한 폭을 가진 음각, 즉 액티브 패턴을 형성할 수 있으며, 이를 다음의 실시예를 통해 상세히 설명한다.

도 4a 내지 도 4c는 본 발명의 제 2 실시예에 따른 액티브패턴 형성공정을 순차적으로 나타내는 단면도이다.

상기 제 1 실시예와 동일한 방법으로 기판(210) 위에 게이트전극(221)을 형성한 후, 도 4a에 도시된 바와 같이, 상기 기판(210) 전면에서 차례대로 제 1 절연막(215a)과 비정질 실리콘 박막(224a) 및 n+ 비정질 실리콘 박막(225)을 증착한다.

다음으로, 도 4b에 도시된 바와 같이, 액티브 패턴을 형성하기 위해 상기 기판(210)과 마스터기판(200)을 접촉시킨 후 상기 마스터기판(200) 하부에서 광을 조사한다. 이때, 상기 마스터기판(200) 위에는 몰드(250)가 형성되어 있으며, 상기 몰드(250)는 액티브패턴에 대응하는 오목한 홈 형태의 음각을 가지고 상기 홈 내부에는 감광액(240)이 충전되어 있다.

이때, 본 실시예에 의한 몰드(250)에 형성된 홈은 상기 제 1 실시예에 의한 액티브패턴보다 충분히 넓은 폭을 가진 액티브 패턴을 형성하기 위하여 상기 기판(210)의 게이트전극(221) 상부영역의 단차가 형성되어 있는 부분(270)을 모두 포함하는 폭을 갖게 형성한다.

이후, 조사된 광에 의해 상기 몰드(250)에 채워진 감광액(240)은 경화되어 상기 기판(210)의 n+ 비정질 실리콘 박막(225) 표면으로 전이된다.

다음으로, 도 4c에 도시된 바와 같이, 상기 전이된 감광막패턴을 마스크로 사용하여 n+ 비정질 실리콘 박막(225)과 비정질 실리콘 박막(224a) 및 제 1 절연막(215a)을 선택적으로 식각함으로써 액티브패턴(224)과 게이트절연막(215) 패턴을 형성한다.

이후, 상기 제 1 실시예의 도 3j 내지 도 3m에 설명되어 있는 공정과 동일한 공정을 진행하여 어레이 기판의 제조공정을 완료한다.

상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.

발명의 효과

상술한 바와 같이, 본 발명의 패턴형성방법은 액정표시장치의 패턴, 특히 박막 트랜지스터의 패턴을 형성할 때 포토리소그래피공정 대신에 전이방식을 이용함으로써 원하는 패턴을 간편하고 정확하게 형성할 수 있는 효과를 제공한다.

특히, 상기 전이방식에 의한 패턴형성방법은 박막 트랜지스터를 제조하는데 적은 수의 마스크를 사용하게 함으로써 액정표시장치의 제조공정 및 비용을 감소시키게 한다.

도면의 간단한 설명

도 1은 일반적인 액정표시장치의 어레이 기판 일부를 나타내는 평면도.

도 2a 내지 도 2g는 도 1에 도시된 액정표시장치의 제조공정을 순차적으로 나타내는 단면도.

도 3a 내지 도 3m은 본 발명의 제 1 실시예에 따른 전이방식에 의한 액정표시장치의 제조공정을 순차적으로 나타내는 단면도.

도 4a 내지 도 4c는 본 발명의 제 2 실시예에 따른 액티브패턴 형성공정을 순차적으로 나타내는 단면도.

**** 도면의 주요부분에 대한 부호의 설명 ****

10,110,210 : 어레이 기판 21,121,221 : 게이트전극


24,124,224 : 액티브 패턴 40,140,240 : 감광액

100,200 : 마스터기판 150,150a,250 : 몰드


170 : 음각

도면


도면1




도면2a




도면2b




도면2c




도면2d




도면2e




도면2f




도면2g




도면3a




도면3b




도면3c




도면3d




도면3e




도면3f




도면3g




도면3h




도면3i




도면3j




도면3k




도면3l




도면3m




도면4a



도면4b



도면4c



专利名称(译)	图案形成方法和使用该方法的液晶显示装置的制造方法		
公开(公告)号	KR100675632B1	公开(公告)日	2007-02-01
申请号	KR1020030062748	申请日	2003-09-08
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	KIM JINOOK		
发明人	KIM,JINOOK		
IPC分类号	G02F1/136 G02F1/133 G02F1/1362 G02F1/1368 G03F7/00 H01L21/00 H01L29/786		
CPC分类号	G02F2001/136231 G03F7/0007 G02F1/1368 G02F2001/136295		
代理人(译)	PARK , JANG WON		
其他公开文献	KR1020050025812A		
外部链接	Espacenet		

摘要(译)

目的：提供一种图案成型方法和使用该方法制造LCD（液晶显示器）的方法，以通过使用微转移成型工艺而不是光刻工艺以方便和准确的方式形成所需图案。

