



(19)대한민국특허청(KR)  
(12) 공개특허공보(A)

(51) Int. Cl. (11) 공개번호 10-2007-0003196  
G02F 1/133 (2006.01) (43) 공개일자 2007년01월05일

(21) 출원번호 10-2005-0058954  
(22) 출원일자 2005년06월30일  
심사청구일자 없음

(71) 출원인 엘지.필립스 엘시디 주식회사  
서울 영등포구 여의도동 20번지  
(72) 발명자 추교섭  
경기 수원시 장안구 정자동 한라비발디아파트 631동 1905호  
(74) 대리인 박장원

전체 청구항 수 : 총 4 항

(54) 액정표시장치 구동방법

(57) 요약

본 발명은 액정표시장치 구동방법에 관한 것으로, 본 발명에 따른 액정표시장치 구동방법은, 쉬프트 레지스터부와 화소영역이 마련된 하부기판과, 블랙매트릭스와 컬러필터층 및 공통전극이 형성된 상부기판 및 이들 하부기판과 상부기판사이에 마련된 액정층으로 구성된 액정표시패널을 제공하는 단계; 상기 공통전극에 교류구형파를 인가하여 게이트 하이전압과 로전압이 교대로 걸리도록 하는 단계;를 포함하여 구성되는 것을 특징으로 한다.

대표도

도 7

특허청구의 범위

청구항 1.

쉬프트 레지스터부와 화소영역이 마련된 하부기판과, 블랙매트릭스와 컬러필터층 및 공통전극이 형성된 상부기판 및 이들 하부기판과 상부기판사이에 마련된 액정층으로 구성된 액정표시패널을 제공하는 단계;

상기 공통전극에 교류구형파를 인가하여 게이트 하이전압과 로전압이 교대로 걸리도록 하는 단계;를 포함하여 구성되는 것을 특징으로 하는 액정표시장치 구동방법.

청구항 2.

제 1 항에 있어서, 상기 공통전극은 화소영역상부의 홀수라인 상부 컬러필터전극과 쉬프트 레지스터부상부의 짝수라인 상부 컬러필터전극으로 구성되어 있는 것을 특징으로하는 액정표시장치 구동방법.

### 청구항 3.

제2항에 있어서, 상기 홀수라인 상부 컬러필터전극과 짝수라인 상부 컬러필터전극은 전기적으로 분리되어 있는 것을 특징으로하는 액정표시장치 구동방법.

### 청구항 4.

제2항에 있어서, 상기 화소영역상부의 컬러필터 전극상에 Vcom 전압을 인가하고, 상기 쉬프트 레지스터부상부의 컬러필터전극에는 교류구형파 전압을 인가하는 것을 특징으로하는 액정표시장치 구동방법.

## 명세서

### 발명의 상세한 설명

#### 발명의 목적

##### 발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 액정표시장치의 구동방법에 관한 것으로, 보다 상세하게는 상관의 공통전극에 교류구형파를 인가하여 게이트 하이전압(high voltage)과 게이트 로전압(low voltage)이 교대로 걸리도록 하여 캐패시터를 감소시켜 게이트 파형의 왜곡을 감소시킬 수 있는 액정표시장치의 구동방법에 관한 것이다.

일반적으로, 액정표시소자(Liquid Crystal Display; LCD)는 크게 상부기판, 하부기판 그리고 상부기판과 하부기판 사이에 봉입된 액정으로 구성된다.

이러한 액정표시소자들로 구성되는 종래기술에 따른 액정표시장치의 구동방법에 대해 도 1 내지 도 3을 참조하여 설명하면 다음과 같다.

도 1은 종래기술에 따른 액정표시장치의 개략적인 평면도이다.

도 2는 종래기술에 따른 액정표시장치에 있어서 온도에 따른 저항의 변화를 설명하기 위한 단면도로서, 도 2a는 상온일때의 저항 변화를 설명한 개략도이고, 도 2b는 저온일때의 저항 변화를 설명하기 위한 개략도이다.

도 3은 종래기술에 따른 액정표시장치의 구동방법에 있어서, 저온과 상온에서의 게이트구동부의 출력파형도이다.

도 1을 참조하면, 종래기술에 따른 액정표시장치를 구성하는 하부기판(10)은 표시영역(15)과 게이트구동영역(25) 및 데이터구동영역(30) 그리고 실링부(50)로 정의되는데, 상기 표시영역(15)은 영상을 표시하고, 상기 게이트구동영역(25)은 상기 표시영역(15)을 구동하되, 바람직하게는 게이트라인(GL)의 일단에 연결되어 게이트라인(GL)으로 구동신호를 순차적으로 인가하며, 상기 데이터구동영역(30)은 소오스 구동회로(미도시)를 제어하는 부분이다.

그리고, 상기 실링부(50)는 상기 표시영역(15)과 게이트구동영역(25)을 분할함과 동시에 상기 표시영역(15)과 데이터구동영역(30)으로 나눈다.

또한, 상기 데이터구동영역(30)에 대응하여 상기 하부기판(10)에는 게이트구동회로(20)가 구비되어 있다.

그리고, 상기 게이트구동회로(20)는 연결배선(미도시)을 통해 상기 표시영역

(15)에 배치되는 상기 게이트라인(GL)의 일단에 연결된다.

따라서, 상기 게이트구동회로(20)는 상기 게이트라인(GL)으로 게이트구동신호를 제공한다. 상기 게이트구동회로(20)는 상기 표시영역(15)에 구비되는 박막트랜지스터(11) 형성공정과 동일한 공정을 통해 하부기판(10)상에 형성된다.

한편, 도면에는 도시하지 않았지만, 상기 데이터구동영역(30)에는 데이터구동회로(미도시)가 구비되고, 상기 데이터라인(DL)의 일단에 연결되어 상기 데이터라인(DL)으로 영상신호를 제공한다.

한편, 도 1 내지 도 2를 참조하면, 종래기술에 따른 액정표시장치는, 하부기판(60), 상부기판(70) 및 상기 상부기판(70)과 하부기판(60)사이에서 개재된 액정층 (80)으로 이루어진다.

여기서, 상기 액정표시장치는 외부로부터의 신호에 의하여 상기 상부기판

(70) 및 상기 하부기판(60)사이에서 형성된 전계에 의하여 상기 액정층(미도시)의 배열각을 변화시키면서 영상을 표시한다.

또한, 상기 하부기판(60)은, 도 1에 도시된 바와같이, 표시영역(30)과 상기 표시영역(30)에 인접된 주변영역(미도시)으로 이루어진다. 여기서, 상기 표시영역 (30)에는 다수의 화소가 매트릭스 형태로 구비된다.

그리고, 상기 다수의 화소 각각은 게이트라인, 데이터라인, 상기 게이트라인 및 데이터라인에 연결된 박막트랜지스터(11) 및 상기 박막트랜지스터(11)에 결합된 화소전극(15)으로 이루어진다.

또한, 상기 주변영역(25)에는 상기 게이트라인에 구동전압을 인가하기 위한 게이트구동회로(20)가 상기 박막트랜지스터 (11) 제조공정에 의해 형성된다.

이와 같이, 상기 게이트구동회로(20)를 상기 하부기판(60)상에 집적시킴으로써 상기 액정표시장치의 조립 공정수, 부피 및 사이즈를 절감할 수 있다.

한편, 도면에는 도시하지 않았지만, 상기 상부기판(70)에는 상기 게이트구동회로(20)와도 상기 액정층(80)을 사이에 두고 블랙매트릭스(미도시)가 일정간격을 두고 형성되어 있고, 상기 블랙매트릭스(미도시)사이에는 적색, 녹색, 청색의 컬러필터(미도시)가 형성되어 있다.

또한, 상기 컬러필터(미도시)를 포함한 기판전면에 오버코팅층(미도시)을 증착하여 평탄화시킨후 상기 오버코팅층(미도시)상에 상기 화소전극(63)과 마주 보는 공통전극(미도시)을 형성하고, 상기 표시영역(30)에 대응하여 상기 공통전극(미도시)상에는 상기 액정표시장치의 셀갭을 유지시키기 위한 셀갭유지부재(미도시)가 마련되어 있다.

이렇게 상기 공통전극(미도시)은 상기 게이트구동회로(20)와도 상기 액정층 (80)을 사이에 두고 마주 보기 때문에, 상기 게이트구동회로(20)와 상기 공통전극

(미도시)과의 사이에는 상온 또는 저온에 따라 기생 커패시턴스(C1) 또는 (C2)가 생성된다.

그런데, 도 2a를 참조하면, 주변온도가 정상온도로 유지되는 경우에는, 도 3의 "A"에서와 같이, 유전율이 변화가 없게 되어 게이트 출력파형이 정상적으로 나타나게 된다.

그러나, 도 2b를 참조하면, 주변온도가 저온으로 유지되는 경우에는, 도 3의 "B"에서와 같이, 유전율이 온도에 반비례하여 증가하게 되므로 기생커패시턴스(C2)도 함께 증가하게 된다.

따라서, 저온하에서는 기생커패시턴스(C2)가 증가하게 되므로 인해 게이트 지연(gate delay)이 커지게 되므로써 화질불량을 유발하게 된다.

도 4는 종래기술에 따른 액정표시장치 구동방법을 설명하기 위한 액정표시장치의 개략적인 단면도로서, 공통전압이 인가될 경우에 쉬프트 레지스터와의 사이에 기생 캐패시터가 형성되는 것을 설명하기 위한 단면도이다.

도 5는 종래기술에 따른 액정표시장치 구동방법에 있어서, 쉬프트 레지스터의 출력파형도이다.

도 4를 참조하면, 박막트랜지스터부(65)에 인가되는 게이트전압과 공통전극(73)에 인가되는 공통전압(Vcom)때문에 캐패시터가 형성되고, 저온에서는 액정유전율이 증가해서 캐패시터가 커지므로 인해, 게이트파형이 왜곡되어 구동불량을 유발하게 된다.

또한, 도 5를 참조하면, 박막트랜지스터부(65) 상부에 위치하는 액정(80)에 걸리는 전압은 차징(charging)시에는 Vgh(약 30V)와 Vcom(약 10V)의 차이인 20 V이고, 홀딩(holding)시에는 Vgl(약 -10V)와 Vcom(약 10V)의 차이로 이 역시 20 V 정도이다. 즉, 이들 사이에 있는 액정(80)에는 약 20 V 전압이 항상 걸리게 된다.

이상에서와 같이, 종래기술에 따른 액정표시장치의 구동방법에 의하면, 게이트 파형 왜곡을 막기 위해서 회로상부의 액정을 차단해 주는 방법들이 제안되었는데, 그 방법들은 회로상부에 실을 덮어 액정층이 놓이지 않게 하거나, 회로상부에 컬럼 스페이서를 놓이게 하여 액정층 영향을 최소로 하거나, 또는 회로부에 히팅부를 구비하여 온도 저하를 억제하도록 하므로써 액정 유전율 증가를 억제하는 방법들이 제안되었었다.

하지만, 실(seal)을 덮을 경우, 실스페이스나 소프트 볼 스페이스에 의해 회로부 손상을 유발할 수 있고, 컬럼 스페이스로 차폐할 경우 컬럼 스페이스가 러빙공정중에 이물질이 쌓이게 하여 화질불량을 일으킬 수 있다.

또한, 히터를 사용하는 것도 직류전압이 계속 가해짐에 따라 패널 신뢰성 측면에서 불라하다는 단점이 있다.

### 발명이 이루고자 하는 기술적 과제

이에 본 발명은 상기 종래기술에 따른 제반 문제점을 해결하기 위하여 안출한 것으로서, 액정을 사이에 두고 전압이 걸리지 않도록 하여 캐패시터 발생을 억제시킬 수 있는 액정표시장치의 구동방법을 제공함에 그 목적이 있다.

### 발명의 구성

상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치 구동방법은, 쉬프트 레지스터부와 화소영역이 마련된 하부기판과, 블랙매트릭스와 컬러필터층 및 공통전극이 형성된 상부기판 및 이들 하부기판과 상부기판사이에 마련된 액정층으로 구성된 액정표시패널을 제공하는 단계; 상기 공통전극에 교류구형파를 인가하여 게이트 하이전압과 로전압이 교대로 걸리도록 하는 단계;를 포함하여 구성되는 것을 특징으로 한다.

이하, 본 발명에 따른 액정표시장치 구동방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.

도 6은 본 발명에 따른 액정표시장치 구동방법에 있어서, 공통전극에 교류구형파를 인가한 상태에서의 기생 캐패시턴스 발생에 대해 설명하기 위한 개략적인 단면도이다.

도 7은 본 발명에 따른 액정표시장치 구동방법에 있어서, 교류구형파를 적용한 쉬프트 레지스터의 출력파형도이다.

도 8은 본 발명에 따른 액정표시장치 구동방법에 있어서, 쉬프트레지스트와 컬러필터전극을 개략적으로 나타낸 평면도이다.

본 발명에 따른 액정표시장치는, 하부기판(160), 상부기판(170) 및 상기 상부기판(170)과 하부기판(160)사이에 개재된 액정층(180)으로 이루어진다.

여기서, 상기 액정표시장치는 외부로부터의 신호에 의하여 상기 상부기판

(170) 및 상기 하부기판(160)사이에 형성된 전계에 의하여 상기 액정층(180)의 배열각을 변화시키면서 영상을 표시한다.

또한, 상기 하부기판(160)은, 도면에는 도시하지 않았지만, 표시영역(미도시)과 상기 표시영역(미도시)에 인접된 주변영역(미도시)으로 이루어진다. 여기서, 상기 표시영역(미도시)에는 다수의 화소가 매트릭스 형태로 구비된다.

그리고, 상기 다수의 화소 각각은 게이트라인, 데이터라인, 상기 게이트라인 및 데이터라인에 연결된 박막트랜지스터(165) 및 상기 박막트랜지스터(165)에 결합된 화소전극(163)으로 이루어진다.

또한, 상기 주변영역(미도시)에는 상기 게이트라인에 구동전압을 인가하기 위한 게이트구동회로(미도시)가 상기 박막트랜지스터(165) 제조공정에 의해 형성된다.

한편, 도면에는 도시하지 않았지만, 상기 상부기관(170)에는 상기 게이트구동회로(미도시)와도 상기 액정층(180)을 사이에 두고 블랙매트릭스(미도시)가 일정간격을 두고 형성되어 있고, 상기 블랙매트릭스(미도시)사이에는 적색, 녹색, 청색의 컬러필터(미도시)가 형성되어 있다.

또한, 상기 컬러필터(미도시)를 포함한 기관전면에 오버코팅층(미도시)을 증착하여 평탄화시킨후 상기 오버코팅층(미도시)상에 상기 화소전극(163)과 마주 보는 공통전극(173)을 형성하고, 상기 표시영역(미도시)에 대응하여 상기 공통전극(173)상에는 상기 액정표시장치의 셀갭을 유지시키기 위한 셀갭유지부재(미도시)가 마련되어 있다.

이렇게 상기 공통전극(173)은 상기 게이트구동회로(미도시)와도 상기 액정층(180)을 사이에 두고 마주 보기 때문에, 상기 게이트구동회로(미도시)와 상기 공통전극(173)과의 사이에는 상온 또는 저온에 따라 기생 커패시턴스(C1) 또는 (C2)가 생성된다.

반면, 도 6을 참조하면, 상판의 공통전극(173)에 교류 구형파를 인가하여 게이트 하이전압(Vgh)과 게이트로전압(Vgl)이 교대로 걸리도록 하면 액정에 걸리는 유효 전위차가 감소하게 되어 캐패시터가 감소되어 구동불량이 억제된다.

한편, 도 7을 참조하면, 쉬프트레지스터회로상부의 컬러필터기관(170)상에 위와 같이 2상의 교류 구형파를 인가해 주면, 차징(charging)시에는 액정 Vgh와 구형파가 등전위이므로 캐패시터 성분이 없고, 홀딩시에는 유효전압 $[(30-(-10))/2 = 20 V]$ 가 걸린다.

위에서와 같이, 아주 짧은 차징(charging) 기간에만 게이트 왜곡이 감소하는 것처럼 보이지만, 실제 쉬프트레지스터부의 예를 들어보면, 쉬프트 레지스터회로를 구성하는 박막트랜지스터의 게이트부에는 계속적으로 클럭신호가 들어 오고 있으므로, 실제로는 약 1/2시간동안은 캐패시터 성분이 없고, 1/2시간만캐패시터 성분이 있게 되므로 모든 시간동안 캐패시터 성분이 있는 기존 방식보다 캐패시터 로드

(capacitive load)가 1/2로 줄어든다.

한편, 위에서 표시한 게이트에는 주기적으로 클럭(clock) 신호가 인가되므로 이 박막트랜지스터상에 액정 캐패시터가 형성되는데, 본 발명에서는 주기적으로 생겼다가 없어졌다가를 반복하게 되어, 유효 캐패시터가 감소하게 된다.

도 8을 참조하면, 활성영역 즉, 화소영역(163)상부의 컬러필터층의 홀수라인 컬러필터전극(190)과 쉬프트 레지스터부(165)상부의 컬러필터층 짝수라인 컬러필터전극(195)은 서로 전기적으로 분리되어 있고, 화소영역(163)상부의 컬러필터층 컬러필터전극(190)에는 일반적인 공통전압(Vcom)을 가해 준다.

### 발명의 효과

상기에서 설명한 바와같이, 본 발명에 따른 액정표시장치 구동방법에 의하면, 공통전극을 교류구동하여 부하를 작게 하므로써 상판 공통전극에 교류 구형파를 인가하여 게이트 하이전압(high voltage)과 게이트 로전압(low voltage)이 교대로 걸리도록 하면 액정에 걸리는 유효 전위차가 감소하여 캐패시터가 감소되어 게이트 파형의 왜곡을 감소시킬 수 있다.

또한, 쉬프트 레지스터회로부의 캐패시터 로드의 온도 의존성(특히, 저온에서의 로드 증가)를 억제하기 위해, 기존 방식처럼 실이나 컬럼 스페이서를 사용하여 물리적으로 액정을 차폐하는 대신에 전기적으로 액정을 사이에 두고 전위차가 발생하지 않도록 하므로써 캐패시터 로드를 줄일 수 있다.

따라서, 저온특성의 안정성이 확보되고, 실이나 컬럼스페이서로 절연하는 것보다 신뢰성이 향상된다.

한편, 상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

## 도면의 간단한 설명

도 1은 종래기술에 따른 액정표시장치의 개략적인 평면도.

도 2는 종래기술에 따른 액정표시장치에 있어서 온도에 따른 저항의 변화를 설명하기 위한 단면도로서, 도 2a는 상온일때의 저항 변화를 설명한 개략도이고, 도 2b는 저온일때의 저항 변화를 설명하기 위한 개략도.

도 3은 종래기술에 따른 액정표시장치의 구동방법에 있어서, 저온과 상온에서의 게이트구동부의 출력파형도.

도 4는 종래기술에 따른 액정표시장치 구동방법을 설명하기 위한 액정표시장치의 개략적인 단면도로서, 공통전압이 인가될 경우에 쉬프트 레지스터와의 사이에 기생 캐패시터가 형성되는 것을 설명하기 위한 단면도.

도 5는 종래기술에 따른 액정표시장치 구동방법에 있어서, 쉬프트 레지스터의 출력파형도.

도 6은 본 발명에 따른 액정표시장치 구동방법에 있어서, 공통전극에 교류구형파를 인가한 상태에서의 기생 캐패시턴스 발생에 대해 설명하기 위한 개략적인 단면도.

도 7은 본 발명에 따른 액정표시장치 구동방법에 있어서, 교류구형파를 적용한 쉬프트 레지스터의 출력파형도.

도 8은 본 발명에 따른 액정표시장치 구동방법에 있어서, 쉬프트레지스터와 컬러필터전극를 개략적으로 나타낸 평면도,

- 도면의 주요부분에 대한 부호의 설명 -

160 : 하부기판 163 : 화소영역

165 : 쉬프트 레지스터 167 : 실(seal)


170 : 상부기판 173 : 공통전극

180 : 액정층 190 : 홀수라인 컬러필터전극


195 : 짝수라인컬러필터전극

도면


도면1




도면2a




도면2b




도면3




도면4




도면5




도면6



도면7



도면8



专利名称(译)	液晶显示装置的驱动方法		
公开(公告)号	<a href="#">KR1020070003196A</a>	公开(公告)日	2007-01-05
申请号	KR1020050058954	申请日	2005-06-30
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	CHOO KYO SEOP		
发明人	CHOO,KYO SEOP		
IPC分类号	G02F1/133		
CPC分类号	G09G3/3655 G02F1/133514 G02F1/136213 G09G2300/0871		
代理人(译)	PARK , JANG WON		
外部链接	<a href="#">Espacenet</a>		

摘要(译)

本发明涉及液晶显示装置的驱动方法。并且，根据本发明的液晶显示装置的驱动方法包括以下步骤：提供的栅极高电压和交流电方波的炉电压在公共电极中依次悬挂。移位寄存器，像素区域，交流方波，高压，炉电压。

