

(19)대한민국특허청(KR)
(12) 공개특허공보(A)

(51) 。 Int. Cl.
G02F 1/1345 (2006.01)

(11) 공개번호 10-2006-0112908
(43) 공개일자 2006년11월02일

(21) 출원번호 10-2005-0035629

(22) 출원일자 2005년04월28일

(71) 출원인 엘지.필립스 엘시디 주식회사
서울 영등포구 여의도동 20번지

(72) 발명자 김영옥
서울 강남구 일원동 수서1단지아파트 112동 803호

(74) 대리인 김용인
심창섭

심사청구 : 없음

(54) C O G 방식 액정표시소자

요약

본 발명은 전류가 증가하는 구간에서만 일시적으로 디지털 전원배선과 아날로그 전원배선을 쇼트시킴으로써 패널에 형성되어 있는 아날로그 전원의 저항과 디지털 전원의 저항이 병렬구조를 이루도록 하여 데이터 드라이브 IC칩에서 전원전압 출력시 생기는 아날로그 전원전압의 드롭현상을 줄이고자 하는 COG 방식 액정표시소자에 관한 것으로, 게이트 배선 및 데이터 배선에 의해 정의하는 화소영역에 박막트랜지스터 및 화소전극이 구비되는 화상표시영역과, 상기 화상표시영역의 외곽에서 COG(Chip On Glass) 방식으로 형성되는 복수개의 드라이브 IC칩과, 외부 구동회로로부터 입력된 각종 신호를 상기 드라이버 IC칩에 분배하기 위해 복수개의 드라이브 IC칩들을 캐스케이드 접속시키고, 아날로그 전원배선 및 디지털 전원배선을 포함하는 LOG(Line On Glass) 라인과, 상기 아날로그 전원배선과 디지털 전원배선을 일시적으로 쇼트시키기 위해 상기 두 전원배선 사이에 각각 구비되는 제 1, 제 2 스위치를 포함하여 구성되는 것을 특징으로 한다.

대표도

도 4

색인어

전원전압 드롭, COG

명세서

도면의 간단한 설명

도 1은 종래 기술에 의한 COG 방식 액정표시소자의 평면도.

도 2는 종래 기술에 의한 데이터 드라이브 IC칩의 배치도.

도 3 및 도 4는 본 발명을 설명하기 위한 전원배선의 구성도.

*도면의 주요 부분에 대한 부호설명

1 : 아날로그 전원배선 2 : 디지털 전원배선

A : ACF 형성영역 Va : 아날로그 전원전압

Vd : 디지털 전원전압 Ra : 아날로그 전원배선의 저항

Rd : 디지털 전원배선의 저항 Ia : 아날로그 전류

Id : 디지털 전류 SW1, SW2 : 스위치

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 COG 방식 액정표시소자에 관한 것이다.

액정표시소자는 콘트라스트(contrast) 비가 크고, 계조 표시나 동화상 표시에 적합하며 전력소비가 적다는 특징 때문에 평판 디스플레이 중에서도 그 비중이 증대되고 있다.

이러한 액정표시소자는 색상 구현을 위한 컬러필터층이 구비된 컬러필터 어레이 기판과, 상기 컬러필터 어레이 기판에 대향합착된 TFT 어레이 기판과, 상기 두 기판 사이에 봉입된 액정층과, 상기 TFT 어레이 기판을 구동하기 위한 구동회로부로 구성되어 각종 외부신호에 의해 화상을 표시한다.

여기서, 상기 TFT 어레이 기판에는 서로 수직 교차하여 정의된 각 화소에 각종 신호를 전달하는 게이트 배선 및 데이터 배선과, 신호를 화소전극에 선택적으로 인가하기 위한 박막트랜지스터(TFT: Thin Film Transistor)와, 단위 화소영역이 다음에 어드레싱(addressing)될 때까지 충전 상태를 유지하게 하는 스토리지 커패시터(storage capacitor)가 형성되어 있다.

그리고, 상기 구동회로부에는 상기 게이트 배선들을 구동하기 위한 게이트 드라이브와, 상기 데이터 배선들을 구동하기 위한 데이터 드라이브와, 상기 게이트 드라이브 및 데이터 드라이브를 제어하기 위한 타이밍 제어부와, 액정표시소자에서 사용되는 여러 가지의 구동전압들을 공급하는 전원공급부가 구비되어 있다.

상기 타이밍 제어부는 게이트 드라이브 및 데이터 드라이브의 구동 타이밍을 제어함과 아울러 데이터 드라이브에 화소데이터 신호를 공급하는 역할을 하고, 상기 전원공급부는 입력 전원을 이용하여 액정표시소자에서 필요로 하는 공통전압(Vcom), 게이트 하이전압(Vgh), 게이트 로우전압(Vgl) 등과 같은 구동전압들을 생성하는 역할을 한다.

상기 게이트 드라이브는 스캐닝 신호를 게이트 배선들에 순차적으로 공급하여 각 화소를 1라인분씩 순차적으로 구동하고, 상기 데이터 드라이브는 게이트 배선들 중 어느 하나에 스캐닝 신호가 공급될 때마다 데이터 배선들 각각에 화소전압 신호를 공급한다.

이에 따라, 액정표시소자는 액정셀별로 화소전압신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.

이 때, 상기 데이터 드라이브와 게이트 드라이브는 다수개의 드라이브 IC칩(Integrated Circuit Chip)들로 집적화된다.

상기와 같이, 집적화된 데이터 드라이브 IC칩과 게이트 드라이브 IC칩 각각은 액정표시소자에 실장(packaging)시키는 방법에 따라 TCP(Tape Carrier Package) 상에 실장하여 액정패널에 접속되는 TAB(Tape Automated Bonding) 방식과 TFT 어레이 기판 상에 드라이브 IC칩을 직접 실장하는 COG(Chip On Glass) 방식이 있다.

최근에는 PCB의 크기를 최소화함으로써 액정표시장치를 더욱 박형화하고자, 드라이브 IC칩들에 접속되는 신호라인들을 LOG(Line On Glass) 방식으로 글래스 기판 상에 형성하고 있는 추세이다.

이하에서는, 첨부된 도면을 참고로 하여 액정표시소자의 TFT 어레이 기판 구조를 구체적으로 살펴보기로 한다.

도 1은 종래 기술에 의한 COG 방식 액정표시소자의 평면도이고, 도 2는 종래 기술에 의한 데이터 드라이브 IC칩의 배치도이다.

박막트랜지스터가 형성되는 TFT 어레이 기판(150)은, 도 1에 도시된 바와 같이, 화상표시영역(152)과 비표시영역(154)으로 구분되는데, 상기 화상표시영역(152)에는 영상신호를 전달하는 데이터 배선(162)과, 상기 데이터 배선(162)에 수직 교차되어 각 화소를 정의하고 스캐닝 신호를 전달하는 게이트 배선(161)과, 상기 게이트 배선(161) 및 데이터 배선(162)의 교차 지점에 형성되어 게이트 전극, 게이트 절연막, 반도체층, 소스/드레인 전극으로 적층되는 박막트랜지스터(TFT)와, 보호막을 그 사이에 두고 상기 박막트랜지스터와 연결되는 화소전극(110)이 구비된다.

그리고, 상기 비표시영역(154)에는 게이트 배선(161) 및 데이터 배선(162)이 각각 연장형성되어 그 끝이 TFT 어레이 기판(150)에 부착된 게이트 드라이브 IC칩(170) 및 데이터 드라이브 IC칩(180)에 각각 연결된다.

이 때, 각 게이트 드라이브 IC칩(170)은 기판 상에 실장되어진 LOG라인(182)에 의해 서로 연결되고, 각 데이터 드라이브 IC(180)도 LOG라인(182)에 의해 서로 연결되며, 상기 LOG라인(182)은 각종 신호를 공급하는 PCB(190)에 접속된다.

즉, 상기 LOG라인(182)을 통해 PCB(190)의 각종 신호가 모든 게이트 드라이브 IC칩(170) 및 데이터 드라이브 IC칩(180)에 전달된다.

여기서, 상기 드라이브 IC칩은 배선을 최대한 줄이기 위해서, LOG 라인을 통해 기판 상에 캐스케이드(cascade) 접속되고, 전원라인(power), 비디오 인터페이스 신호, 샘플링 개시 신호(SSP; Sampling Start Pulse)가 입력된다.

그러나, 드라이브 IC칩이 캐스케이드 접속되는 경우, 데이터 드라이브 IC칩으로부터 출력되는 전원전압이 드롭되는 문제점이 발생하였다.

즉, 도 2에 도시된 바와 같이, PCB(190)로부터 일정한 전원전압(Vin)이 인가되더라도 PCB로부터 멀어지는 데이터 드라이브 IC칩일수록 PCB에서의 저항과 LOG 라인(182)의 저항에 의해 전원전압이 드롭되게 된다.

일예로 Vin이 5.0V인 경우, 제 1 데이터 드라이브 IC칩(D-IC(1))에 입력되는 전압 V1은 4.96V가 되고, 제 2 데이터 드라이브 IC칩(D-IC(2))에 입력되는 전압 V2는 4.50V가 되고, 제 3 데이터 드라이브 IC칩(D-IC(3))에 입력되는 전압 V3은 4.00V가 된다.

이와같이, LPG라인의 저항에 의해 각각의 데이터 드라이브 IC칩에 입력되는 전원이 달라지므로 전류가 최고조로 공급되는 블랙 화상(노멀리 화이트인 경우)에서 데이터 드라이브 IC칩들 간에 출력 전압이 달라지는 현상이 발생하게 된다. 이처럼 데이터 드라이브 IC칩에서의 출력 전압이 달라지면 각 데이터 배선에 인가되는 픽셀전압도 달라져 액정이 원하는 방향으로 완전히 회전하지 못하므로 원하는 명도를 획득하기 어렵다.

발명이 이루고자 하는 기술적 과제

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 각각 데이터 드라이브 IC칩으로부터 출력되는 전압의 차이가 사람의 눈에 인지되지 않는 범위 내에 속할 수 있도록 전원전압 드롭 폭을 최소화하여 화상품질을 향상시키고자 하는 COG 방식 액정표시소자를 제공하는데 그 목적이 있다.

발명의 구성 및 작용

상기와 같은 목적을 달성하기 위한 본 발명에 의한 COG 방식 액정표시소자는 게이트 배선 및 데이터 배선에 의해 정의하는 화소영역에 박막트랜지스터 및 화소전극이 구비되는 화상표시영역과, 상기 화상표시영역의 외곽에서 COG(Chip On Glass) 방식으로 형성되는 복수개의 드라이브 IC칩과, 외부 구동회로로부터 입력된 각종 신호를 상기 드라이버 IC칩에 분배하기 위해 복수개의 드라이브 IC칩들을 캐스캐이드 접속시키고, 아날로그 전원배선 및 디지털 전원배선을 포함하는 LOG(Line On Glass) 라인과, 상기 아날로그 전원배선과 디지털 전원배선을 일시적으로 쇼트시키기 위해 상기 두 전원배선 사이에 각각 구비되는 제 1, 제 2 스위치를 포함하여 구성되는 것을 특징으로 한다.

즉, 전류가 증가하는 구간에서만 일시적으로 디지털 전원배선과 아날로그 전원배선을 쇼트시킴으로써 패널에 형성되어 있는 아날로그 전원의 저항과 디지털 전원의 저항이 병렬구조를 이루도록 하여 데이터 드라이브 IC칩에서 전원전압 출력시 생기는 아날로그 전원전압의 드롭현상을 줄이고자 하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조로 하여 본 발명에 의한 COG 방식 액정표시소자에 대해 상세히 설명하면 다음과 같다.

도 3 및 도 4는 본 발명을 설명하기 위한 전원배선의 구성도이다.

본 발명에 의한 액정표시소자는 액티브 영역과 패드부 영역으로 구분되어 상기 패드부 영역에 드라이브 IC칩들이 직접 실장되는 COG 방식 액정표시소자에 있어서, 상기 액티브 영역에는 수직교차하는 게이트 배선(도시하지 않음) 및 데이터 배선(도시하지 않음)과, 상기 두 배선의 교차 지점에 형성되어 게이트 전극, 게이트 절연막, 반도체층 및 소스/드레인 전극으로 적층되는 박막트랜지스터(TFT)와, 상기 박막트랜지스터와 전기적으로 연결되어 비디오 신호를 인가받는 화소전극이 형성되어 있다.

그리고, 상기 패드부 영역에는 게이트 배선에 주사신호를 인가하기 위해 게이트 배선의 끝단에 실장되는 게이트 드라이브 IC칩과, 데이터 배선에 비디오신호를 인가하기 위해 데이터 배선 끝단에 실장되는 데이터 드라이브 IC칩이 형성되어 있다. 이때, 복수개의 데이터 드라이브 IC칩들은 LOG라인에 의해 캐스캐이드 접속되어 있다.

상기 복수개의 데이터 드라이브 IC칩들을 연결하는 LOG라인은 비디오 신호, 전원신호(VCC), 그라운드 전압신호(GND)와 같은 전원공급부로부터 공급되는 데이터 전원신호들과 소스 이네이블 신호(SOE), 소스 쉬프트 클럭신호(SSC), 소스 스타트 펄스(SSP)와 같이 타이밍 제어부로부터 공급되는 게이트 제어신호들을 공급하는 복수개의 신호라인으로 구성된다. 여기서, 전원신호를 인가하기 위한 전원배선은 아날로그 전원배선과 디지털 전원배선으로 구성된다.

이때, 상기 아날로그 전원배선에 높은 전류가 흐르는 경우, 캐스캐이드 접속된 데이터 드라이브 IC칩에서 출력되는 전원전압이 드롭되지 않도록, 도 3에 도시된 바와 같이, 아날로그 전원배선(1)과 디지털 전원배선(2) 사이에 제 1, 제 2 스위치(SW1, SW2)를 구성한다. 도 3에서의 A영역은 데이터 드라이브 IC칩이 실장되는 ACF수지 형성영역이다.

상기 제 1, 제 2 스위치(SW1, SW2)는 각각의 데이터 드라이브 IC칩 내에 구성되며, 제 1 스위치(SW1)는 각 데이터 드라이브 IC칩 일 끝단에 구비되고 상기 제 2 스위치(SW2)는 다른 끝단에 구비된다.

그리고, 아날로그 전원배선(1)에 높은 전류가 흐르는 경우, 도 4에 도시된 바와 같이, 제 1, 제 2 스위치(SW1, SW2)를 닫아 아날로그 전원배선(1)과 디지털 전원배선(2)을 서로 연결하여 병렬형태의 저항 구조로 만든다. 따라서, 아날로그 전원배선으로 흐르는 전류(I_a)가 디지털 전원배선으로 얼마간 분할되어 아날로그 전원배선에 흐르는 전류의 양을 줄일 수 있고 결국, 높은 전류량에 의한 전압드롭을 최소화할 수 있다.

일례로, 아날로그 전원배선 저항(R_a)은 10Ω 이고, 디지털 전원배선 저항(R_d)은 50Ω 인 경우, 제 1, 제 2 스위치를 닫았을 때의 병렬저항은 8.3Ω 이 된다. 즉, 제 1, 제 2 스위치를 열었을 때의 아날로그 전원배선 저항은 10Ω 이나, 제 1, 제 2 스위치를 닫았을 때의 아날로그 전원배선 저항은 8.3Ω 으로 그 저항이 줄어들게 되므로 아날로그 전원배선에 흐르는 전압드롭이 최소화된다.

이와같은 방법은, 패널 공간의 제약으로 아날로그 전원배선을 두껍게 형성하여 저항을 축소시키기가 어려운 경우에 특히 유용하다.

이때, 상기 아날로그 전원배선에 흐르는 전압과 디지털 전원배선에 흐르는 전압은 동일하게 한다. 전압이 다른 경우에는 아날로그 전원배선을 통해 흐르던 전류가 드라이브 IC칩으로 흘러들어가지 않고 제 1 스위치를 통해 디지털 전원배선으로 흘러들어갈 수 있기 때문이다.

그리고, 상기 제 1, 제 2 스위치는 상기 아날로그 전원배선에 흐르는 전류가 증가하는 구간에서만 일시적으로 닫히도록 설정하고, 그와 동시에 SOE(Source output enable) 신호가 인가되는 시점과 SSP(sampling start pulse)신호가 인가되는 시점사이에 제 1, 제 2 스위치가 닫히도록 설정한다.

구체적으로, 아날로그 전원배선에 흐르는 전류가 증가하는 구간에서 드라이브 IC칩으로부터 출력이 나가는 타이밍과 샘플링이 시작되는 타이밍 사이에 제 1, 제 2 스위치를 닫아주는데, 드라이브 IC칩으로부터 출력이 나가는 타이밍은 SOE 펄스가 상승(rising)할 때일수도 있고 하강(falling)할 때일수도 있다. SOE펄스가 인가되는 시점과 SSP가 인가되는 시점 사이에 스위치를 닫아준다.

즉, 디지털 회로가 동작하는 샘플링 이전에 아날로그 전원과 디지털 전원을 쇼트시켜 아날로그 전원배선에 많이 흐르는 전류를 디지털 전원배선 측으로 분할시켜 흘려보내고 아날로그 전원배선에 흐르는 전압 드롭을 최소화하는 것이다. 따라서, 데이터 드라이브 IC칩이 캐스케이드 접속되는 경우, 데이터 드라이브 IC칩으로부터 출력되는 전원전압이 드롭되는 것을 방지할 수 있다.

한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

그리고, 상기에서는 데이터 드라이브 IC칩에 한정하여 설명하였으나, 경우에 따라서는 캐스케이드 접속된 게이트 드라이브 IC칩에도 적용할 수도 있을 것이다.

발명의 효과

상기와 같은 본 발명의 COG 방식 액정표시소자는 다음과 같은 효과가 있다.

즉, 전류가 증가하는 구간에서만 일시적으로 디지털 전원배선과 아날로그 전원배선을 쇼트시킴으로써 패널에 형성되어 있는 아날로그 전원의 저항과 디지털 전원의 저항이 병렬구조를 이루도록 하여 아날로그 전원전압의 드롭현상을 줄일 수 있게 된다.

이와같이, 데이터 드라이브 IC칩에서 출력되는 전원전압이 드롭되지 않고 각 화소영역에 인가되어 미세한 휘도차가 발생하지 않으므로 전류 유입이 가장 많은 패턴(노말리 화이트인 경우 블랙 색상)에서의 화면 열화를 줄일 수 있다.

(57) 청구의 범위

청구항 1.

게이트 배선 및 데이터 배선에 의해 정의하는 화소영역에 박막트랜지스터 및 화소전극이 구비되는 화상표시영역과,

상기 화상표시영역의 외곽에서 COG(Chip On Glass) 방식으로 형성되는 복수개의 드라이브 IC칩과,

외부 구동회로로부터 입력된 각종 신호를 상기 드라이버 IC칩에 분배하기 위해 복수개의 드라이브 IC칩들을 캐스케이드 접속시키고, 아날로그 전원배선 및 디지털 전원배선을 포함하는 LOG(Line On Glass) 라인과,

상기 아날로그 전원배선과 디지털 전원배선을 일시적으로 쇼트시키기 위해 상기 두 전원배선 사이에 각각 구성되는 제 1, 제 2 스위치를 포함하여 구성되는 것을 특징으로 하는 COG 방식 액정표시소자.

청구항 2.

제 1 항에 있어서,

상기 드라이브 IC칩은 데이터 드라이브 IC칩인 것을 특징으로 하는 COG 방식 액정표시소자.

청구항 3.

제 1 항에 있어서,

상기 제 1 ,제 2 스위치는 각각의 드라이브 IC칩 내에 구성되는 것을 특징으로 하는 COG 방식 액정표시소자.

청구항 4.

제 3 항에 있어서,

상기 제 1 스위치는 각 드라이브 IC칩 일 끝단에 구비되고, 상기 제 2 스위치는 다른 끝단에 구비되는 것을 특징으로 하는 COG 방식 액정표시소자.

청구항 5.

제 1 항에 있어서,

상기 제 1 ,제 2 스위치는 상기 아날로그 전원배선에 흐르는 전류가 증가하는 구간에서만 일시적으로 닫히는 것을 특징으로 하는 COG 방식 액정표시소자.

청구항 6.

제 5 항에 있어서,

상기 제 1 ,제 2 스위치는 SOE(Source output enable) 신호가 인가되는 시점과 SSP(sampling start pulse)신호가 인가되는 시점사이에 닫히는 것을 특징으로 하는 COG 방식 액정표시소자.

청구항 7.

제 1 항에 있어서,

상기 아날로그 전원배선과 디지털 전원배선에 흐르는 전압은 동일한 것을 특징으로 하는 COG 방식 액정표시소자.


청구항 8.

제 1 항에 있어서,


상기 아날로그 전원배선의 저항보다 디지털 전원배선의 저항이 더 큰 것을 특징으로 하는 COG 방식 액정표시소자.

도면


도면1




도면2



도면3



도면4



专利名称(译)	COG型液晶显示装置		
公开(公告)号	KR1020060112908A	公开(公告)日	2006-11-02
申请号	KR1020050035629	申请日	2005-04-28
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	KIM YOUNG OK		
发明人	KIM,YOUNG OK		
IPC分类号	G02F1/1345		
CPC分类号	G02F1/1345 G02F1/13452		
代理人(译)	金勇 新昌		
外部链接	Espacenet		

摘要(译)

本发明涉及COG模式液晶显示装置对形成在该部分上的模拟电源的电阻，其中电流临时增加，数字电压线和面板模拟电源线短路和数字电压的电阻由电源电压输出组成并联构造并减少数据驱动集成电路芯片中产生的模拟电源电压的下降现象。并且像素区域中的薄膜晶体管被定义并且显示面板区域配备有像素电极，多个驱动集成电路芯片形成在显示面板区域的外部进入COG（玻璃上芯片）模式，LOG（线路输出）玻璃）线包括它在级联中连接的模拟电源线和数字电压线，多个驱动集成电路芯片从外部驱动电路输入的各种信号分布在驱动器IC芯片中，并且各自配备有第一和第二开关在模拟电源线和两条电源线中，数字电压线路暂时短路，包括栅极布线和数据线。电源电压下降，和COG。

