

특허청구의 범위

청구항 1

기준 소스 출력 이네이블 신호를 공급하는 타이밍 컨트롤러와;

상기 기준 소스 출력 이네이블 신호를 지연시켜서 지연 시간이 서로 다른 다수의 소스 출력 이네이블 신호를 공급하는 지연 회로와;

액정 패널의 데이터 라인들을 다수의 데이터 블록으로 분할 구동하는 다수의 데이터 IC를 포함하고, 상기 다수의 소스 출력 이네이블 신호 각각에 응답하여 상기 다수의 데이터 IC의 데이터 출력 타이밍을 분산시키는 데이터 드라이버를 구비하며,

상기 다수의 데이터 IC들은 제1 및 제2 데이터 드라이버로 분할되고,

상기 지연 회로는 제1 신호 라인을 통해 공급된 상기 기준 소스 출력 이네이블 신호를 지연시켜서 상기 제1 데이터 드라이버로 공급하는 제1 그룹의 RC 지연기들을 포함하는 제1 지연회로와, 제2 신호 라인을 통해 공급된 기준 소스 출력 이네이블 신호를 지연시켜서 상기 제2 데이터 드라이버로 공급하는 제2 그룹의 RC 지연기들을 포함하는 제2 지연회로로 분할되며,

상기 제1 그룹의 RC 지연기들 각각의 시정수는 상기 제2 그룹의 RC 지연기들 각각의 시정수와 대칭적으로 같게 설정되거나, 비대칭적으로 다르게 설정된 것을 특징으로 하는 액정 표시 장치의 데이터 구동 장치.

청구항 2

청구항 1에 있어서,

상기 지연 회로는 상기 기준 소스 출력 이네이블 신호의 공급 라인에 직렬 접속된 다수의 RC 지연기를 구비하는 것을 특징으로 하는 액정 표시 장치의 데이터 구동 장치.

청구항 3

청구항 2에 있어서,

상기 다수의 RC 지연기 각각의 시정수가 동일하게 설정된 것을 특징으로 하는 액정 표시 장치의 데이터 구동 장치.

청구항 4

청구항 2에 있어서,

상기 다수의 소스 출력 이네이블 신호 각각의 라이징 및 폴링 타임의 지연 시간은 상기 기준 소스 출력 이네이블 신호가 경유하는 RC 지연기의 수에 비례하여 증가하고, 상기 경유하는 RC 지연기들의 시정수 합에 의해 결정되는 것을 특징으로 하는 액정 표시 장치의 데이터 구동 장치.

청구항 5

청구항 2에 있어서,

상기 다수의 데이터 IC에는 상기 타이밍 컨트롤러로부터 멀어질 수록 지연 시간이 증가되는 순서로 상기 다수의 출력 이네이블 신호가 각각 공급되는 것을 특징으로 액정 표시 장치의 데이터 구동 장치.

청구항 6

청구항 1에 있어서,

상기 지연 회로는 상기 기준 소스 출력 이네이블 신호의 공급 라인에 병렬 접속되고, 서로 다른 시정수를 갖는 다수의 RC 지연기를 구비하는 것을 특징으로 하는 액정 표시 장치의 데이터 구동 장치.

청구항 7

청구항 2 및 6 중 어느 한 항에 있어서,

상기 다수의 RC 지연기 각각의 R 성분 및 C 성분 중 적어도 하나가 다른 RC 지연기와 다르게 설정되어서, 상기 다수의 RC 지연기 각각의 시정수가 서로 다르게 설정된 것을 특징으로 하는 액정 표시 장치의 데이터 구동 장치.

청구항 8

청구항 6에 있어서,

상기 다수의 데이터 IC에는 지연 시간이 순차적으로 증가하거나 감소하는 순서로 상기 다수의 소스 출력 이네이블 신호가 각각 공급되는 것을 특징으로 하는 액정 표시 장치의 데이터 구동 장치.

청구항 9

청구항 1에 있어서,

상기 지연 회로는 상기 타이밍 컨트롤러와 상기 데이터 드라이버 사이에 접속된 인쇄 회로 기판 상에 실장되거나, 상기 다수의 데이터 IC 각각에 내장되는 것을 특징으로 하는 액정 표시 장치의 데이터 구동 장치.

청구항 10

청구항 2 및 6 중 어느 한 청구항에 있어서,

상기 다수의 RC 지연기 각각의 R 성분 및 C 성분 중 어느 한 성분은 상기 타이밍 컨트롤러와 상기 데이터 드라이버 사이에 접속된 인쇄 회로 기판 상에 실장되고, 나머지 성분은 상기 다수의 데이터 IC 각각에 내장되는 것을 특징으로 하는 액정 표시 장치의 데이터 구동 장치.

청구항 11

청구항 2에 있어서,

상기 다수의 RC 지연기의 R 성분 및 C 성분 중 적어도 한 성분은 상기 액정 패널에 내장된 것을 특징으로 하는 액정 표시 장치의 데이터 구동 장치.

청구항 12

청구항 11에 있어서,

상기 RC 지연기의 R 성분은 상기 액정 패널에서 상기 데이터 IC들 사이에 형성된 소스 출력 이네이블 신호 라인의 라인 저항을 포함하는 것을 특징으로 하는 액정 표시 장치의 데이터 구동 장치.

청구항 13

청구항 12에 있어서,

상기 RC 지연기의 C 성분은 상기 액정 패널에서 다른 신호 라인이 상기 소스 출력 이네이블 신호 라인과 절연막을 사이에 두고 중첩되어 형성된 커패시터를 포함하는 것을 특징으로 하는 액정 표시 장치의 데이터 구동 장치.

청구항 14

청구항 12에 있어서,

상기 RC 지연기의 C 성분은 상기 데이터 IC들 각각에 내장된 것을 특징으로 하는 액정 표시 장치의 데이터 구동 장치.

청구항 15

삭제

청구항 16

청구항 1에 있어서,

상기 제1 그룹의 RC 지연기들은 상기 제1 신호 라인과 직렬 접속되며, 상기 제2 그룹의 RC 지연기들은 상기 제2

신호 라인과 직렬 접속된 것을 특징으로 하는 액정 표시 장치의 데이터 구동 장치.

청구항 17

청구항 1에 있어서,

상기 제1 그룹의 RC 지연기들은 상기 제1 신호 라인과 병렬 접속되며, 상기 제2 그룹의 RC 지연기들은 상기 제2 신호 라인과 병렬 접속된 것을 특징으로 하는 액정 표시 장치의 데이터 구동 장치.

청구항 18

삭제

청구항 19

기준 소스 출력 이네이블 신호를 생성하여 제1 및 제2 신호 라인으로 공급하는 타이밍 컨트롤러와;

액정 패널의 데이터 라인들 중 제1 부분의 데이터 라인들을 분할 구동하는 다수의 데이터 IC들을 포함하는 제1 데이터 드라이버와;

상기 데이터 라인들 중 제2 부분의 데이터 라인들을 분할 구동하는 다수의 데이터 IC들을 포함하는 제2 데이터 드라이버와;

상기 타이밍 컨트롤러와 상기 제1 데이터 드라이버 사이에 접속된 제1 인쇄 회로 기판과;

상기 타이밍 컨트롤러와 상기 제2 데이터 드라이버 사이에 접속된 제2 인쇄 회로 기판과;

상기 제1 인쇄 회로 기판 상에 실장되고, 상기 제1 신호 라인으로부터의 상기 기준 소스 출력 이네이블 신호를 지연시켜서 상기 제1 데이터 드라이버의 데이터 출력 타이밍을 분산시키는 제1 지연 회로와;

상기 제2 인쇄 회로 기판 상에 실장되고, 상기 제2 신호 라인으로부터의 상기 기준 소스 출력 이네이블 신호를 지연시켜서 상기 제2 데이터 드라이버의 데이터 출력 타이밍을 분산시키는 제2 지연 회로를 구비하며,

상기 제1 데이터 드라이버의 데이터 IC들 각각의 데이터 출력 타이밍은 균일한 시간차를 갖고 분산되고, 상기 제2 데이터 드라이버의 데이터 IC들 각각의 데이터 출력 타이밍도 균일한 시간차를 갖고 분산되며,

상기 제1 데이터 드라이버에서 분산된 데이터 출력 타이밍들 간의 시간차는, 상기 제2 데이터 드라이버 데이터에서 분산된 데이터 출력 타이밍들 간의 시간차와 대칭되거나 비대칭되는 것을 특징으로 하는 액정 표시 장치의 데이터 구동 장치.

청구항 20

청구항 19에 있어서,

상기 제1 지연 회로는 상기 제1 신호 라인과 직렬 접속된 다수의 RC 지연기들을 포함하고,

상기 제2 지연 회로는 상기 제2 신호 라인과 직렬 접속된 다수의 RC 지연기들을 포함하며,

상기 다수의 RC 지연기들 각각의 시정수는 동일하게 설정된 것을 특징으로 하는 액정 표시 장치의 데이터 구동 장치.

청구항 21

청구항 19에 있어서,

상기 제1 지연 회로는 상기 제1 신호 라인과 병렬 접속되고 서로 다른 시정수를 갖는 다수의 RC 지연기들을 포함하고,

상기 제2 지연 회로는 상기 제2 신호 라인과 병렬 접속되고 서로 다른 시정수를 갖는 다수의 RC 지연기들을 포함하는 것을 특징으로 하는 액정 표시 장치의 데이터 구동 장치.

청구항 22

삭제

청구항 23

삭제

청구항 24

기준 소스 출력 이네이블 신호를 생성하는 단계와;

다수의 데이터 IC 각각에서 RC 지연기를 이용하여 상기 기준 소스 출력 이네이블 신호를 지연시켜서 라이징 및 폴링 타임의 지연 시간이 서로 다른 다수의 소스 출력 이네이블 신호를 생성하는 단계와;

상기 다수의 데이터 IC에서 상기 다수의 소스 출력 이네이블 신호에 응답하여 다수의 데이터 라인으로 출력되는 데이터의 출력 타이밍을 분산시키는 단계를 포함하고,

상기 다수의 데이터 IC는 제 1 및 제 2 그룹으로 분할되고, 상기 제 1 그룹의 RC 지연기들 각각의 시정수는 상기 제 2 그룹의 RC 지연기들 각각의 시정수와 대칭적으로 같게 설정되거나, 비대칭적으로 다르게 설정되는 것을 특징으로 하는 액정 표시 장치의 데이터 구동 방법.

명세서

발명의 상세한 설명

기술분야

<1> 본 발명은 액정 표시 장치에 관한 것으로, 특히 데이터 드라이버의 출력 피크 전류를 감소시킴으로써 전자기적 간섭 노이즈를 최소화할 수 있는 액정 표시 장치의 데이터 구동 장치 및 방법에 관한 것이다.

배경기술

<2> 액정 표시 장치는 액정의 전기적 및 광학적 특성을 이용하여 영상을 표시한다. 액정은 굴절율, 유전율 등이 분자 장축 방향과 단축 방향에 따라 서로 다른 이방성 성질을 갖고 분자 배열과 광학적 성질을 쉽게 조절할 수 있다. 이를 이용한 액정 표시 장치는 전계의 크기에 따라 액정 분자들의 배열 방향을 가변시켜 광 투과율을 조절함으로써 영상을 표시한다.

<3> 액정 표시 장치는 다수의 화소들이 매트릭스 형태로 배열된 액정 패널과, 액정 패널의 게이트 라인을 구동하는 게이트 드라이버와, 액정 패널의 데이터 라인을 구동하는 데이터 드라이버 등을 포함한다.

<4> 액정 패널의 각 화소는 데이터 신호에 따라 광투과율을 조절하는 적, 녹, 청 서브화소의 조합으로 원하는 색을 구현한다. 각 서브화소는 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터, 박막 트랜지스터와 접속된 액정 커패시터를 구비한다. 액정 커패시터는 박막 트랜지스터를 통해 화소 전극에 공급된 데이터 신호와, 공통 전극에 공급된 공통 전압과의 차전압을 충전하고 충전된 전압에 따라 액정을 구동하여 광투과율을 조절한다.

<5> 게이트 드라이버는 액정 패널의 게이트 라인들을 순차적으로 구동한다.

<6> 데이터 드라이버는 게이트 라인들 각각이 구동될 때마다 디지털 데이터 신호를 아날로그 데이터 신호로 변환하여 액정 패널의 데이터 라인들로 공급한다. 이때, 데이터 드라이버는 도 1에 도시된 바와 같이 소스 출력 이네이블(Source Output Enable; 이하 SOE) 신호에 응답하여 한 수평 라인에 해당하는 데이터 신호들(Vout)을 동시 출력한다. 데이터 신호들(Vout)의 동시 출력으로 인하여, 데이터 드라이버의 출력 타이밍에서 출력 전류(Iout)가 급격히 상승하는 피크 전류가 발생한다.

<7> 데이터 드라이버의 높은 피크 전류로 인하여 종래의 액정 표시 장치에서는 전자기적 간섭(Electromagnetic Interference; 이하 EMI) 노이즈가 발생하는 문제점이 있다. 액정 표시 장치가 대형화되면서 데이터 드라이버의 출력 채널 및 로드가 증가하고, 이에 따라 데이터 드라이버의 피크 전류가 더욱 증가하여 도 2에 도시된 바와 같이 브로드 밴드(Broad Band; BB) 형태의 EMI가 더욱 증가되는 문제점이 있다. 또한, 데이터 드라이버의 높은 피크 전류는 소비 전력을 증가시키고, 액정 패널에도 영향을 주어 게이트 라인 및 게이트 드라이버를 오동작시키는 원인이 되기도 한다.

발명의 내용

해결 하고자하는 과제

<8> 따라서, 본 발명의 해결하고자 하는 과제는 데이터 드라이버의 피크 전류를 분산시켜서 EMI 노이즈 및 소비 전력을 감소시키고, 액정 표시 장치를 안정적으로 구동할 수 있는 액정 표시 장치의 데이터 구동 장치 및 방법을 제공하는 것이다.

과제 해결수단

<9> 이를 위하여, 본 발명에 따른 액정 표시 장치의 데이터 구동 장치는 기준 소스 출력 이네이블 신호를 공급하는 타이밍 컨트롤러와; 상기 기준 소스 출력 이네이블 신호를 지연시켜서 지연 시간이 서로 다른 다수의 소스 출력 이네이블 신호를 공급하는 지연 회로와; 액정 패널의 데이터 라인들을 다수의 데이터 블록으로 분할 구동하는 다수의 데이터 IC를 포함하고, 상기 다수의 서브 출력 이네이블 신호 각각에 응답하여 상기 다수의 데이터 IC의 데이터 출력 타이밍을 분산시키는 데이터 드라이버를 구비한다.

<10> 상기 지연 회로는 상기 기준 소스 출력 이네이블 신호의 공급 라인에 직렬 접속된 다수의 RC 지연기를 구비한다. 상기 다수의 RC 지연기 각각의 시정수가 동일하게 설정된다. 상기 다수의 소스 출력 이네이블 신호 각각의 라이징 및 폴링 타임의 지연 시간은 상기 기준 소스 출력 이네이블 신호가 경유하는 RC 지연기의 수에 비례하여 증가하고, 상기 경유하는 RC 지연기들의 시정수 합에 의해 결정된다. 상기 다수의 데이터 IC에는 상기 타이밍 컨트롤러로부터 멀어질 수록 지연 시간이 증가되는 순서로 상기 다수의 출력 이네이블 신호가 각각 공급된다.

<11> 이와 달리, 상기 지연 회로는 상기 기준 소스 출력 이네이블 신호의 공급 라인에 병렬 접속되고, 서로 다른 시정수를 갖는 다수의 RC 지연기를 구비한다.

<12> 상기 다수의 RC 지연기 각각의 R 성분 및 C 성분 중 적어도 하나가 다른 RC 지연기와 다르게 설정되어서, 상기 다수의 RC 지연기 각각의 시정수가 서로 다르게 설정된다. 상기 다수의 데이터 IC에는 지연 시간이 순차적으로 증가하거나 감소하는 순서로 상기 다수의 소스 출력 이네이블 신호가 각각 공급된다.

<13> 상기 지연 회로는 상기 타이밍 컨트롤러와 상기 데이터 드라이버 사이에 접속된 인쇄 회로 기판 상에 실장되거나, 상기 다수의 데이터 IC 각각에 내장된다. 상기 다수의 RC 지연기 각각의 R 성분 및 C 성분 중 어느 한 성분은 상기 타이밍 컨트롤러와 상기 데이터 드라이버 사이에 접속된 인쇄 회로 기판 상에 실장되고, 나머지 성분은 상기 다수의 데이터 IC 각각에 내장된다.

<14> 상기 다수의 RC 지연기의 R성분 및 C 성분 중 적어도 한 성분은 상기 액정 패널에 내장된다. 상기 RC 지연기의 R 성분은 상기 액정 패널에서 상기 데이터 IC들 사이에 형성된 소스 출력 이네이블 신호 라인의 라인 저항을 포함한다. 상기 RC 지연기의 C 성분은 상기 액정 패널에서 다른 신호 라인이 상기 소스 출력 이네이블 신호 라인 과 절연막을 사이에 두고 중첩되어 형성된 커패시터를 포함한다. 상기 RC 지연기의 C 성분은 상기 데이터 IC들 각각에 내장된다.

<15> 상기 다수의 데이터 IC들은 제1 및 제2 데이터 드라이버로 분할되고, 상기 지연 회로는 제1 및 제2 지연 회로로 분할되며, 상기 제1 지연 회로는 제1 신호 라인을 통해 공급된 상기 기준 소스 출력 이네이블 신호를 지연시켜서 서로 다른 지연 시간을 갖는 제1 그룹의 소스 출력 이네이블 신호들을 상기 제1 데이터 드라이버로 공급하고, 상기 제2 지연 회로는 제2 신호 라인을 통해 공급된 상기 기준 소스 출력 이네이블 신호를 지연시켜서 서로 다른 지연 시간을 갖는 제2 그룹의 소스 출력 이네이블 신호들을 상기 제2 데이터 드라이버 공급한다.

<16> 상기 제1 지연 회로는 상기 제1 신호 라인과 직렬 접속된 제1 그룹의 RC 지연기들을, 상기 제2 지연 회로는 상기 제2 신호 라인과 직렬 접속된 제2 그룹의 RC 지연기들을 구비한다.

<17> 상기 제1 지연 회로는 상기 제1 신호 라인과 병렬 접속된 제1 그룹의 RC 지연기들을, 상기 제2 지연 회로는 상기 제2 신호 라인과 병렬 접속된 제2 그룹의 RC 지연기들을 구비한다.

<18> 상기 제1 그룹의 RC 지연기들 각각의 시정수는 상기 제2 그룹의 RC 지연기들 각각의 시정수와 대칭적으로 같게 설정되거나, 비대칭적으로 다르게 설정된다.

<19> 본 발명의 다른 특징에 따른 액정 표시 장치의 데이터 구동 장치는 기준 소스 출력 이네이블 신호를 생성하여 제1 및 제2 신호 라인으로 공급하는 타이밍 컨트롤러와; 액정 패널의 데이터 라인들 중 제1 부분의 데이터 라인들을 분할 구동하는 다수의 데이터 IC들을 포함하는 제1 데이터 드라이버와; 상기 데이터 라인들 중 제2 부분의

데이터 라인들을 분할 구동하는 다수의 데이터 IC들을 포함하는 제2 데이터 드라이버와; 상기 타이밍 컨트롤러와 상기 제1 데이터 드라이버 사이에 접속된 제1 인쇄 회로 기판과; 상기 타이밍 컨트롤러와 상기 제2 데이터 드라이버 사이에 접속된 제2 인쇄 회로 기판과; 상기 제1 인쇄 회로 기판 상에 실장되고, 상기 제1 신호 라인으로부터의 상기 기준 소스 출력 이네이블 신호를 지연시켜서 상기 제1 데이터 드라이버의 데이터 출력 타이밍을 분산시키는 제1 지연 회로와; 상기 제2 인쇄 회로 기판 상에 실장되고, 상기 제2 신호 라인으로부터의 상기 기준 소스 출력 이네이블 신호를 지연시켜서 상기 제2 데이터 드라이버의 데이터 출력 타이밍을 분산시키는 제2 지연 회로를 구비한다.

- <20> 상기 제1 지연 회로는 상기 제1 신호 라인과 직렬 접속된 다수의 RC 지연기들을 포함하고, 상기 제2 지연 회로는 상기 제2 신호 라인과 직렬 접속된 다수의 RC 지연기들을 포함하며, 상기 다수의 RC 지연기들 각각의 시정수는 동일하게 설정된다.
- <21> 상기 제1 지연 회로는 상기 제1 신호 라인과 병렬 접속되고 서로 다른 시정수를 갖는 다수의 RC 지연기들을 포함하고, 상기 제2 지연 회로는 상기 제2 신호 라인과 병렬 접속되고 서로 다른 시정수를 갖는 다수의 RC 지연기들을 포함한다.
- <22> 상기 제1 데이터 드라이버의 데이터 IC들 각각의 데이터 출력 타이밍은 균일한 시간차를 갖고 분산되고, 상기 제2 데이터 드라이버의 데이터 IC들 각각의 데이터 출력 타이밍도 균일한 시간차를 갖고 분산된다. 상기 제1 데이터 드라이버에서 분산된 데이터 출력 타이밍들 간의 시간차는, 상기 제2 데이터 드라이버 데이터에서 분산된 데이터 출력 타이밍들 간의 시간차와 대칭되거나 비대칭된다.
- <23> 본 발명의 다른 특징에 따른 액정 표시 장치의 데이터 구동 방법은 기준 소스 출력 이네이블 신호를 생성하는 단계와; 상기 기준 소스 출력 이네이블 신호를 지연시켜서 라이징 및 폴링 타임의 지연 시간이 서로 다른 다수의 소스 출력 이네이블 신호를 생성하는 단계와; 상기 다수의 소스 출력 이네이블 신호에 응답하여 다수의 데이터 라인으로 출력되는 데이터의 출력 타이밍을 분산시키는 단계를 포함한다.

효 과

- <24> 본 발명에 따른 액정 표시 장치의 데이터 구동 장치 및 방법은 직렬 또는 병렬 지연 회로를 이용한 SOE 신호의 지연으로 데이터 신호의 출력 타이밍을 분산시킴으로써 데이터 드라이버의 피크 전류가 분산되면서 감소되게 한다. 이에 따라, 데이터 드라이버의 피크 전류로 인한 EMI와 소비 전력을 감소시킬 수 있고, 게이트 라인 및 게이트 드라이버의 오동작을 방지할 수 있다.

발명의 실시를 위한 구체적인 내용

- <25> 상기 특징 외에 본 발명의 다른 특징 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
- <26> 도 3은 본 발명의 제1 실시예에 따른 액정 표시 장치의 데이터 구동 장치를 개략적으로 도시한 블록도이고, 도 4는 도 3에 도시된 데이터 구동 장치의 구동 파형도이다.
- <27> 도 3에 도시된 액정 표시 장치의 데이터 구동 장치는 SOE 신호를 포함한 제어 신호들과 영상 데이터를 공급하는 타이밍 컨트롤러(2)와, 타이밍 컨트롤러(2)의 제어에 액정 패널의 데이터 라인들(DL)을 구동하는 다수의 데이터 집적 회로(Integrated Circuit; 이하 IC)(D-IC1~D-ICn)를 포함하는 데이터 드라이버(4)와, 타이밍 컨트롤러(2)로부터의 SOE 신호를 서로 다른 지연 시간으로 지연시켜서 다수의 데이터 IC(D-IC1~D-ICn) 각각에 공급하는 지연 회로(6)를 구비한다. 도 4는 도 3에 도시된 데이터 드라이버(4)의 출력 전압(Vout) 및 출력 전류(Iout), 타이밍 컨트롤러(2)에서 출력된 SOE 신호, 다수의 데이터 IC(D-IC1~D-ICn) 각각에 서로 다른 지연 시간으로 공급되는 SOE1 내지 SOEn을 나타낸다.
- <28> 타이밍 컨트롤러(2)는 외부로부터의 영상 데이터를 정렬하여 데이터 드라이버(4)로 공급한다. 또한, 타이밍 컨트롤러(2)는 외부로부터의 동기 신호, 예를 들면 데이터의 유효 구간을 알리는 데이터 이네이블 신호, 데이터의 전송 주파수를 결정하는 도트 클럭을 이용하여 데이터 드라이버(4)를 제어하는 다수의 데이터 제어 신호를 생성하여 공급하고, 이때 외부로부터의 수평 동기 신호와 수직 동기 신호를 더 이용하기도 한다. 다수의 데이터 제어 신호는 데이터 드라이버(4)의 데이터 출력기간을 제어하는 SOE 신호, 데이터 샘플링의 시작을 지시하는 소스 스타트 펄스, 데이터의 샘플링 타이밍을 제어하는 소스 쉬프트 클럭, 데이터의 전압 극성을 제어하는 극성 제어 신호 등을 포함한다.

- <29> 데이터 드라이버(4)의 다수의 데이터 IC(D-IC1~D-ICn)는 한 수평기간에서 타이밍 컨트롤러(2)로부터의 소스 스타트 펄스를 소스 스위프트 클럭에 따라 스위프트시키면서 순차적인 샘플링 신호를 생성하고, 생성된 샘플링 신호에 응답하여 타이밍 컨트롤러(2)로부터의 데이터를 순차적으로 래치한다. 다수의 데이터 IC(D-IC1~D-ICn)는 한 수평기간에서 순차적으로 래치된 한 수평 라인분의 데이터를 다음 수평기간의 SOE 신호의 라이징 타임에서 병렬 래치하여 아날로그 데이터 신호로 변환하고, SOE 신호의 폴링 타임에서 아날로그 데이터 신호를 액정 패널의 데이터 라인들(DL)로 출력한다. 이때, 본 발명은 데이터 드라이버(4)의 데이터 출력으로 인한 출력 전류의 피크치를 감소시키기 위하여, 데이터 라인들(DL)을 다수의 데이터 블록으로 분할하고, 다수의 데이터 블록별로 데이터의 출력 타이밍이 서로 시간차를 갖게 함으로써 데이터 출력을 분산시키고 출력 전류의 피크치를 분산시킨다.
- <30> 예를 들면, 본 발명은 데이터 라인들(DL)을 분할 구동하는 다수의 데이터 IC(D-IC1~D-ICn) 각각에 공급되는 SOE1 내지 SOEn 신호의 폴링 타임(라이징 타임), 즉 지연시간을 도 4에 도시된 바와 같이 서로 다르게 설정한다. 이에 따라, 다수의 데이터 IC(D-IC1~D-ICn)에서 출력되는 데이터 전압(Vout_1~Vout_n)의 출력 타이밍이 분산되므로 데이터 드라이버(4)의 피크 전류가 분산되면서 감소한다.
- <31> 이를 위하여, 본 발명의 지연 회로(6)는 타이밍 컨트롤러(2)로부터의 SOE 신호를 공급하는 SOE 신호 라인과 직렬 접속되어 상기 SOE 신호를 지연 시간이 서로 다른 다수의 SOE1 내지 SOEn으로 분리하여 공급하는 다수의 지연기(D11~D1n)를 구비한다. 예를 들면, 다수의 지연기(D11~D1n) 각각은 RC 회로를 이용한다. 직렬 접속된 다수의 지연기(D11~D1n)의 시정수(R11C11~R1nC1n) 각각은 동일하게 설정되거나, 서로 다르게 설정된다. 다수의 지연기(D11~D1n)의 시정수(R11C11~R1nC1n)가 서로 다르게 설정되는 경우 다수의 지연기(D11~D1n)의 R 및 C 성분이 서로 다르게 설정되고, R 및 C 중 어느 하나의 성분은 동일하고 나머지 하나의 성분이 서로 다르게 설정될 수 있다. 다수의 지연기(D11~D1n)가 직렬 접속되어 있으므로, 다수의 데이터 IC(D-IC1~D-ICn)에 각각 공급되는 SOE1 내지 SOEn 신호의 지연 시간은 SOE 신호가 경유하는 지연기(D)의 수에 비례하여 증가된다. 다시 말하여, SOE1 내지 SOEn 신호의 지연 시간은 SOE 신호가 경유하는 지연기들의 시정수 합에 의해 결정된다.
- <32> 구체적으로, 타이밍 컨트롤러(2)로부터의 SOE 신호의 전송 거리가 가장 작은 제1 지연기(D11)에 의해 제1 데이터 IC(D-IC1)로 공급되는 SOE1 신호의 지연 시간은 제1 지연기(D1)의 제1 시정수(R11C11)로 결정되므로 도 4와 같이 가장 작다. 그 다음, 제1 및 제2 지연기(D11, D12)를 경유하여 제2 데이터 IC(D-IC2)로 공급되는 SOE2 신호의 지연 시간은 제1 및 제2 지연기(D11, D12)의 제1 및 제2 시정수 합인 R11C11+R12C12로 결정되므로 도 4와 같이 SOE1의 지연 시간 보다 크다. 그리고, 타이밍 컨트롤러(2)로부터 SOE 신호의 전송거리가 가장 먼 제n 지연기(D1n)에서 제n 데이터 IC(D-ICn)로 공급되는 SOEn의 지연 시간은 제1 내지 제n 지연기(D11~D1n)의 제1 내지 제n 시정수 합인 R11C11+R12C12+...+R1nC1n으로 결정되므로 도 4와 같이 가장 크다.
- <33> 이 결과, 지연 시간이 서로 다른 SOE1 내지 SOEn 각각의 폴링 타임에 응답하여 데이터 IC(D-IC1~D-ICn)의 데이터 전압(Vout_1~Vout_n)의 출력 타이밍이 도 4와 같이 서로 달라지면서 분산되고, 이 결과 출력 전류(Iout)의 피크치가 분산되면서 감소된다. 따라서, 본 발명은 출력 전류(Iout)의 피크치로 인한 EMI 노이즈와 소비전력을 감소시키고 액정패널의 오동작을 방지할 수 있다.
- <34> SOE1 내지 SOEn 신호의 지연 시간(시정수)은, 다수의 데이터 IC(D-IC1~D-ICn)에서 출력되는 데이터 전압(Vout_1~Vout_n)의 출력 타이밍 차이로 인한 데이터 충전량 편차가 나타나지 않도록, 데이터 라인들(DL)의 데이터 충전 시간을 충분히 확보할 수 있는 범위, 예를 들면 0 보다 크고 500ns 보다 작은 범위내에서 결정되는 것이 바람직하다. 또한, SOE1 내지 SOEn 신호의 지연 시간 간격은 균일한 것이 바람직하지만, 그 지연 시간 간격이 서로 다를 수 있다.
- <35> 지연 회로(6)는 타이밍 컨트롤러(2)와 데이터 드라이버(4)를 중계하는 인쇄 회로 기판(Printed Circuit Board; 이하 PCB)(미도시)에 실장되거나, 다수의 데이터 IC(D-IC1~D-ICn) 또는 다수의 데이터 IC(D-IC1~D-ICn)가 각각 실장되는 회로 필름(미도시) 각각에 내장될 수 있다. 또한, 지연 회로(6)의 저항(R11~R1n)과 커패시터(C11~C1n)가 분리되어서 저항(R11~R1n)은 PCB에 실장되고, 커패시터(C11~C1n)는 다수의 데이터 IC(D-IC1~D-ICn) 각각에 내장될 수 있다.
- <36> 도 5는 본 발명의 제2 실시 예에 따른 액정 표시 장치의 데이터 구동 장치를 개략적으로 도시한 블록도이다. 도 5에 도시된 데이터 구동 장치는 도 3에 도시된 데이터 구동 장치와 대비하여 지연 회로(8)가 SOE 신호 라인에 병렬 접속된 다수의 지연기(D21~D2n)로 구성된 것을 제외하고는 동일한 구성요소들을 구비하므로 중복된 구성요소들에 대한 설명은 생략하기로 한다.

- <37> 도 5에 도시된 지연 회로(8)는 메인 SOE 신호라인에 병렬 접속된 다수의 지연기(D21~D2n)를 구비하고, 다수의 지연기(D21~D2n)의 시정수(R21C21~R2nC2n) 각각은 서로 다르게 설정된다. 서로 다른 시정수(R21C21~R2nC2n)를 위하여 다수의 지연기(D21~D2n)의 R 및 C 성분이 서로 다르게 설정되고, R 및 C 중 어느 하나의 성분은 동일하고 나머지 하나의 성분이 서로 다르게 설정될 수 있다. 또한, 다수의 지연기(D21~D2n)의 시정수(R21C21~R2nC2n) 각각은, 인접한 지연기의 시정수와 차이가 서로 동일한 것이 바람직하지만, 그 시정수 차이가 서로 다를 수 있다. 다수의 지연기(D21~D2n)의 시정수(R21C21~R2nC2n) 크기 순서는 랜덤할 수 있지만, 인접한 데이터 IC와의 데이터 출력 타이밍 편차를 최소화하기 위하여 순차적으로 증가되거나 감소하는 것이 바람직하다.
- <38> 예를 들면, 제1 지연기(D21)는 도 4와 같이 제1 시정수(R21C21) 만큼 라이징 타임 및 폴링 타임이 지연된 SOE1 신호를 제1 데이터 IC(D-IC1)로 공급하고, 제2 지연기(D22)는 제1 시정수(R21C21) 보다 큰 제2 시정수(R22C22) 만큼 지연된 SOE2 신호를 제2 데이터 IC(D-IC2)로 공급한다. 그리고, 제n 지연기(D2n)는 가장 큰 제n 시정수(R2nC2n) 만큼 지연된 SOEn 신호를 제n 데이터 IC(D-ICn)로 공급한다.
- <39> 이 결과, 지연 시간이 서로 다른 SOE1 내지 SOEn 각각의 폴링 타임에 응답하여 데이터 IC(D-IC1~D-ICn)의 데이터 전압(Vout_1~Vout_n)의 출력 타이밍이 도 4와 같이 서로 달라지면서 분산되고, 이 결과 출력 전류(Iout)의 피크치가 분산되면서 감소된다. 따라서, 본 발명은 출력 전류(Iout)의 피크치로 인한 EMI 노이즈와 소비전력을 감소시키고 액정패널의 오동작을 방지할 수 있다.
- <40> 지연 회로(8)는 타이밍 컨트롤러(2)와 데이터 드라이버(4)를 중계하는 PCB에 실장되거나, 다수의 데이터 IC(D-IC1~D-ICn) 또는 회로 필름(미도시) 각각에 내장될 수 있다. 또한, 지연 회로(8)의 저항(R21~R2n)과 커패시터(C21~C2n)가 분리되어서 저항(R21~R2n)은 PCB에 실장되고, 커패시터(C21~C2n)는 다수의 데이터 IC(D-IC1~D-ICn) 각각에 내장될 수 있다.
- <41> 도 6은 본 발명의 제3 실시 예에 따른 액정 표시 장치의 데이터 구동 장치를 개략적으로 도시한 블록도이다.
- <42> 도 6에 도시된 데이터 구동 장치는 SOE 신호를 공급하는 타이밍 컨트롤러(10)와, 타이밍 컨트롤러(10)와 제1 PCB(22)를 경유하여 접속된 다수의 데이터 IC(D-IC1~D-IC4)를 포함하는 제1 데이터 드라이버(32)와, 타이밍 컨트롤러(10)와 제2 PCB(24)를 경유하여 접속된 다수의 데이터 IC(D-IC5~D-IC8)을 포함하는 제2 데이터 드라이버(34)와, 제1 PCB(22)에 형성되어 타이밍 컨트롤러(10)로부터 출력된 SOE 신호를 지연 시간이 서로 다른 다수의 SOE1 내지 SOE4 신호로 분리하여 다수의 데이터 IC(D-IC1~D-IC4)로 각각 공급하는 제1 지연 회로(42)와, 제2 PCB(24)에 형성되어 타이밍 컨트롤러(10)로부터 출력된 SOE 신호를 지연 시간이 서로 다른 다수의 SOE5 내지 SOE8 신호로 분리하여 다수의 데이터 IC(D-IC5~D-IC8)로 각각 공급하는 제2 지연 회로(44)를 구비한다. 도 6에서는 타이밍 컨트롤러(10)와 제1 및 제2 데이터 드라이버(32, 34) 사이에 접속된 SOE 신호 라인(11, 13)만 도시하고 다른 신호 라인들은 생략한다.
- <43> 타이밍 컨트롤러(10)는 외부로부터 입력된 데이터를 정렬하고 제1 데이터 드라이버(32)로 공급될 제1 데이터와, 제2 데이터 드라이버(34)로 공급될 제2 데이터로 분리하여 출력한다. 또한, 타이밍 컨트롤러(10)는 SOE 신호를 포함한 제1 및 제2 데이터 제어 신호를 제1 및 제2 데이터 드라이버(32, 34)로 분리하여 공급한다. 제1 데이터 제어 신호는 제2 데이터 제어 신호와 동일하다.
- <44> 제1 PCB(42)는 타이밍 컨트롤러(10)로부터 출력된 제1 데이터와 제1 데이터 제어 신호를 제1 데이터 드라이버(32)로 공급하고, 제2 PCB(44)는 타이밍 컨트롤러(10)로부터 출력된 제2 데이터와 제2 데이터 제어 신호를 제2 데이터 드라이버(34)로 공급한다.
- <45> 제1 지연 회로(42)는 제1 PCB(22) 상에 실장되어 제1 SOE 신호 라인(11)과 직렬 접속된 다수의 지연기(D11~D14)를 구비하고, 제2 지연 회로(44)는 제2 PCB(24) 상에 실장되어 제2 SOE 신호 라인(13)과 직렬 접속된 RC회로를 이용한 다수의 지연기(D15~D18)를 구비한다.
- <46> 이와 달리, 제1 지연 회로(42)의 지연기들(D11~D14) 각각은 다수의 데이터 IC(D-IC4~D-IC1) 각각에 내장되거나, 저항(R11~R14)과 커패시터(C11~C14)가 분리되어서 저항(R11~R14)은 제1 PCB(22)에 실장되고, 커패시터(C11~C14)는 다수의 데이터 IC(D-IC4~D-IC1) 각각에 내장될 수 있다. 제2 지연 회로(44)의 지연기들(D15~D18) 각각도 다수의 데이터 IC(D-IC5~D-IC8) 각각에 내장되거나, 저항(R15~R18)과 커패시터(C15~C18)가 분리되어서 저항(R15~R18)은 제2 PCB(24)에 실장되고, 커패시터(C15~C18)는 다수의 데이터 IC(D-IC5~D-IC8) 각각에 내장될 수 있다.

- <47> 제1 지연 회로(42)의 지연기(D11~D14) 각각의 시정수(R11C11~R14C14)는 동일하게 설정되거나, 서로 다르게 설정된다. 제2 지연 회로(44)의 지연기(D15~D18) 각각의 시정수(R15C15~R18C18)도 동일하게 설정되거나, 서로 다르게 설정된다. 제1 지연 회로(42)의 지연기(D11~D14) 각각의 시정수(R11C11~R14C14)는, 제2 지연 회로(44)의 지연기(D15~D18) 각각의 시정수(R15C15~R18C18)와 서로 대칭되게 설정되거나, 비대칭되게 설정될 수 있다.
- <48> 제1 지연 회로(42)에 의해 타이밍 컨트롤러(10)로부터의 SOE 신호의 전송거리가 멀어질 수록, 즉 경유하는 지연기(D)의 수가 증가할 수록 SOE 신호의 지연시간이 증가한다. 구체적으로, 제1 데이터 드라이버(32)에서 타이밍 컨트롤러(10)와 가장 가까운 제4 데이터 IC(D-IC4)에는 제1 지연 회로(42)의 제1 지연기(D11)의 시정수(R1C1)만큼 지연된 SOE1 신호가 공급되고, 제3 데이터 IC(D-IC3)에는 제1 및 제2 지연기(D11, D12)의 시정수 합(R11C11+R12C12) 만큼 지연된 SOE2 신호가 공급된다. 그리고, 타이밍 컨트롤러(10)와 가장 먼 제1 데이터 IC(D-IC1)에는 제1 내지 제4 지연기(D11~D14)의 시정수 합(R11C11+R12C12+...+R14C14) 만큼 지연된 SOE4 신호가 공급된다. 제2 데이터 드라이버(34)의 제5 내지 제8 데이터 IC(D-IC5~D-IC8) 각각에도 제2 지연 회로(44)에 의해 전술한 바와 같이 타이밍 컨트롤러(10)로부터의 SOE 신호가 경유하는 지연기(D)의 수와 비례하여 지연 시간이 증가된 SOE5 내지 SOE8 신호가 각각 공급된다. 제1 지연 회로(42)에서 출력되는 SOE1 내지 SOE4 신호들은, 제2 지연 회로(44)에서 출력되는 SOE5 내지 SOE8 신호들과 지연 시간은 서로 대칭되거나, 비대칭될 수 있다.
- <49> 이에 따라, 제1 데이터 드라이버(32)의 데이터 IC들(D-IC1~D-IC4)은 SOE4 내지 SOE1 신호 각각의 폴링 타임에 응답하여 서로 다른 출력 타이밍에서 데이터를 출력한다. 그리고, 제2 데이터 드라이버(34)의 데이터 IC들(D-IC5~D-IC8)도 SOE5 내지 SOE8 신호 각각의 폴링 타임에 응답하여 서로 다른 출력 타이밍에서 데이터를 출력한다. 제1 데이터 드라이버(32)의 데이터 IC들(D-IC1~D-IC4)의 데이터 출력 타이밍은, 제2 데이터 드라이버(34)의 데이터 IC들(D-IC5~D-IC7)의 출력 타이밍과 서로 대칭되거나, 비대칭되면서 서로 교번적인 순서를 갖거나, 순차적인 순서를 갖을 수 있다. 이 결과, 제1 및 제2 데이터 드라이버(32, 34) 각각에서 데이터 출력 타이밍이 분산되므로 출력 전류의 피크치가 분산되면서 감소된다. 따라서, 본 발명은 출력 전류(Iout)의 피크치로 인한 EMI 노이즈와 소비전력을 감소시키고 액정패널의 오동작을 방지할 수 있다.
- <50> 도 7은 도 6에 도시된 직렬 지연 회로를 이용한 본 발명의 액정 표시 장치에서 측정된 EMI 노이즈 파형도이다.
- <51> 종래에는 데이터 드라이버의 동시 출력으로 도 2와 같이 30MHz~100MHz 범위에서 EMI 규격의 기준치인 30dB 이상에서 브로드 밴드 형태의 EMI 노이즈가 검출되었지만, 본 발명은 데이터 출력 타이밍의 분산으로 도 7과 같이 30MHz~100MHz 범위에서 브로드 밴드 형태의 EMI 노이즈가 30dB 아래로 감소되었음을 알 수 있다.
- <52> 도 8은 본 발명의 제4 실시 예에 따른 액정 표시 장치의 데이터 구동 장치를 개략적으로 도시한 블록도이다. 도 8에 도시된 데이터 구동 장치는 도 6에 도시된 데이터 구동 장치와 대비하여 제1 지연 회로(52)는 제1 SOE 신호 라인(11)에 병렬 접속된 다수의 지연기(D21~D28)를 구비하고, 제2 지연 회로(54)는 제2 SOE 신호 라인(13)에 병렬 접속된 다수의 지연기(D25~D28)를 구비한 것을 제외하고는 동일한 구성요소들을 구비하므로 중복된 구성요소들에 대한 설명은 생략하기로 한다.
- <53> 도 8에 도시된 제1 지연 회로(52)에서 제1 SOE 신호라인(11)에 병렬 접속된 다수의 지연기(D21~D24)의 시정수(R21C21~R24C24) 각각은 서로 다르게 설정되고 균등한 시정수 차이를 갖는 것이 바람직하다. 제2 지연 회로(54)에서 제2 SOE 신호라인(13)에 병렬 접속된 다수의 지연기(D25~D28)의 시정수(R25C25~R28C28) 각각은 서로 다르게 설정되고 균등한 시정수 차이를 갖는 것이 바람직하다. 다수의 지연기(D21~D28)의 시정수(R21C21~R28C28) 크기 순서는 랜덤할 수 있지만, 인접한 데이터 IC와의 데이터 출력 타이밍 편차를 최소화하기 위하여 순차적으로 증가되거나 감소하는 것이 바람직하다. 또한, 제1 지연 회로(52)의 지연기들(D21~D24)의 시정수(R21C21~R24C24)가, 제2 지연 회로(54)의 지연기들(D25~D28)의 시정수(R25C25~R28C28)와 서로 대칭되거나, 비대칭되게 설정될 수 있다.
- <54> 제1 지연 회로(52)의 지연기들(D21~D24)는 서로 다른 자신의 시정수(RC) 만큼 라이징 타임 및 폴링 타임이 지연된 SOE1 내지 SOE4 신호를 제1 데이터 드라이버(32)의 제1 내지 제4 데이터 IC(D-IC1~D-IC4)로 각각 공급한다. 제2 지연 회로(54)의 지연기들(D25~D28)는 서로 다른 자신의 시정수(RC) 만큼 라이징 타임 및 폴링 타임이 지연된 SOE5 내지 SOE8 신호를 제2 데이터 드라이버(34)의 제5 내지 제8 데이터 IC(D-IC5~D-IC8)로 각각 공급한다.
- <55> 이 결과, 지연 시간이 서로 다른 SOE1 내지 SOE8 각각의 폴링 타임에 응답하여 데이터 IC(D-IC1~D-IC8)의 데이터 출력 타이밍이 분산된다. 제1 데이터 드라이버(32)의 데이터 IC들(D-IC1~D-IC4)의 데이터 출력 타이밍은, 제2 데이터 드라이버(34)의 데이터 IC들(D-IC5~D-IC7)의 출력 타이밍과 서로 대칭되거나, 비대칭되면서 서로 교번적인 순서를 갖거나, 순차적인 순서를 갖을 수 있다. 따라서, 제1 및 제2 데이터 드라이버(32, 34)의 출력


전류의 피크치가 분산되어 감소되므로, EMI 노이즈와 소비전력을 감소시키고 액정패널의 오동작을 방지할 수 있다.

- <56> 도 9는 본 발명의 제5 실시 예에 따른 액정 표시 장치의 데이터 구동 장치를 개략적으로 도시한 블록도이다.
- <57> 도 9에 도시된 데이터 구동 장치는 제1 데이터 드라이버(32)의 데이터 IC들(D-IC1~D-IC4)이 각각 실장되고 제1 PCB(64)와 액정 패널(80) 사이에 접속된 다수의 회로 필름(F1~F4)과, 제2 데이터 드라이버(34)의 데이터 IC들(D-IC5~D-IC8)이 각각 실장되고 제2 PCB(64)와 액정 패널(80) 사이에 접속된 다수의 회로 필름(F5~F8)과, SOE 신호를 지연시키기 위하여 액정 패널(80)에 내장된 제1 및 제2 지연 회로(72, 74)를 구비한다. 회로 필름(F1~F8)으로는 테이프 캐리어 패키지(Tape Carrier Package; TCP) 또는 칩 온 필름(Chip On Film) 등이 이용된다.
- <58> 제1 지연 회로(72)는 제1 SOE 신호 라인(11)과 직렬 접속되고 액정 패널(80)의 하부 기판에 내장된 다수의 지연기(D1~D3)를 구비한다. 이를 위하여, 제1 SOE 신호 라인(11)이 데이터 IC들(D-IC4~D-IC1) 사이에서 액정 패널(80)의 하부기판을 경유하여 형성된다. 지연기(D1~D3)들 각각의 저항은 제1 SOE 신호 라인(11)과 직렬 접속되고 액정 패널(80)의 하부 기판 상에 형성된 라인, 즉 라인 온 글래스(Line On Glass; 이하 LOG)(L1~L3)의 라인 저항(R1~R3)에 의해 결정된다. 커패시터(C1~C3) 각각은 상기 LOG(L1~L3) 각각이 다른 LOG와 절연막을 사이에 두고 중첩되어 형성되거나, 데이터 IC들(D-IC3~D-IC1) 각각에 내장되어 형성될 수 있다. 라인 저항(R1~R3)은 서로 동일하고, 커패시터(C1~C3)도 서로 동일하게 설정되어서, 지연기(D1~D3) 각각의 시정수도 동일하게 설정될 수 있다.
- <59> 제2 지연 회로(74)도 상기 제1 지연 회로(72)와 동일하게 형성되어 제2 SOE 신호 라인(13)과 직렬 접속된, 즉 제2 데이터 드라이버(34)의 데이터 IC들(D-IC5~D-IC8) 사이에 형성된 다수의 지연기(D1~D3)를 구비한다.
- <60> 제1 및 제2 지연 회로(72, 74)는 제1 및 제2 SOE 신호 라인(11, 13) 각각에 직렬 접속된 구조이므로, 도 6과 같이 SOE 신호가 경유하는 지연기(D)의 수에 비례하여 SOE 신호의 지연시간이 증가한다.
- <61> 예를 들면, 제1 데이터 드라이버(32)에서 SOE 신호의 입력단과 가장 가까운 제4 데이터 IC(D-IC4)에는 SOE 신호가 지연 회로(72) 경유없이 공급되고, 제3 데이터 IC(D-IC3)에는 이전단의 제4 데이터 IC(D-IC3)와 액정 패널(80)의 제1 지연기(D1)를 경유하여서 제1 지연기(D1)의 시정수(R1C1) 만큼 지연된 SOE 신호가 공급된다. 제2 데이터 IC(D-IC2)에는 이전단의 제4 및 제3 데이터 IC(D-IC4, D-IC3)와, 액정 패널(80)의 제1 및 제2 지연기(D1, D2)를 경유하여서 제1 및 제2 지연기(D1, D2)의 시정수 합(R1C1+R2C2) 만큼 지연된 SOE 신호가 공급된다. 제1 데이터 IC(D-IC1)에는 이전단의 제4 내지 제2 데이터 IC(D-IC4~D-IC2)와, 액정 패널(80)의 제1 내지 제3 지연기(D1~D3)를 경유하여서 제1 내지 제3 지연기(D1~D3)의 시정수 합(R1C1+R2C2+R3C3) 만큼 지연된 SOE 신호가 공급된다.
- <62> 제2 데이터 드라이버(34)의 데이터 IC들(D-IC5~D-IC8)에는 상기 제1 지연 회로(72)와 대칭 관계를 갖는 제2 지연 회로(74)에 의해 서로 다른 지연시간을 갖는 SOE 신호가 각각 공급된다..
- <63> 이에 따라, 제1 데이터 드라이버(32)의 데이터 IC들(D-IC1~D-IC4)은 서로 다른 SOE 지연 시간에 응답하여 서로 다른 출력 타이밍에서 데이터를 출력한다. 그리고, 제2 데이터 드라이버(34)의 데이터 IC들(D-IC5~D-IC8)도 서로 다른 SOE 지연 시간에 응답하여 서로 다른 출력 타이밍에서 데이터를 출력한다. 이 결과, 제1 및 제2 데이터 드라이버(32, 34) 각각에서 데이터 출력 타이밍이 분산되므로 출력 전류의 피크치가 분산되면서 감소된다. 따라서, 본 발명은 출력 전류(Iout)의 피크치로 인한 EMI 노이즈와 소비전력을 감소시키고 액정패널의 오동작을 방지할 수 있다.
- <64> 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.


도면의 간단한 설명

- <65> 도 1의 종래 액정 표시 장치의 데이터 구동 파형도이다.
- <66> 도 2는 종래 액정 표시 장치에서 측정된 EMI 노이즈 파형도이다.
- <67> 도 3은 본 발명의 제1 실시 예에 따른 액정 표시 장치의 데이터 구동 장치를 개략적으로 도시한 블록도이다.


도면2




도면3




도면4




도면5




도면6




도면7



도면8



도면9



专利名称(译)	用于驱动液晶显示装置的装置和方法		
公开(公告)号	KR100884998B1	公开(公告)日	2009-02-20
申请号	KR1020070086988	申请日	2007-08-29
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	HA SUNG CHUL 하성철 CHO CHANG HUN 조창훈 HONG JIN CHEOL 홍진철		
发明人	하성철 조창훈 홍진철		
IPC分类号	G09G3/36 G09G3/20 G02F1/133		
CPC分类号	G09G2330/06 G09G3/3611 G09G2300/0426 G09G2370/08		
代理人(译)	Gimyongin Bakyounbok		
外部链接	Espacenet		

摘要(译)

提供一种液晶显示器的数据驱动装置及其数据驱动方法，通过分散数据驱动器的峰值电流来降低EMI噪声和功耗，从而稳定地驱动液晶显示器。定时控制器(2)输出参考源输出使能信号。延迟电路(6)延迟参考源输出使能信号的定时，并输出每个具有不同延迟时间的多个源输出使能信号。多个数据集成电路通过分割方法以多个数据块为单位驱动液晶面板的数据线。数据驱动器(4)响应于多个源输出使能信号中的每一个，分散多个数据集成电路的数据输出定时。

