

(19)대한민국특허청(KR)

(12) 등록특허공보(B1)

| | | |
|--|-------------------------------------|--|
| (51) 。 Int. Cl. ⁷ G02F 1/133 | (45) 공고일자 (11) 등록번호 (24) 등록일자 | 2005년09월02일 10-0511809 2005년08월25일 |
|--|-------------------------------------|--|

| | | | |
|-----------|-----------------|-----------|-----------------|
| (21) 출원번호 | 10-2002-0047715 | (65) 공개번호 | 10-2003-0023477 |
| (22) 출원일자 | 2002년08월13일 | (43) 공개일자 | 2003년03월19일 |

(30) 우선권주장 JP-P-2001-00277799 2001년09월13일 일본(JP)

(73) 특허권자 가부시킴가이샤 히타치세이사쿠쇼
일본국 도쿄도 치요다구 마루노우치 1초메 6반 6고

(72) 발명자 후쿠모토도우코
일본지바켄모바라시하야노3550

이마쥬우요시히로
일본지바켄모바라시가야바1336-11

다케다노부히로
일본지바켄모바라시다까시611

(74) 대리인 장수길
구영창

심사관 : 임현석

(54) 액정표시장치 및 그 구동방법

요약

계조 전압의 극성을 $N(N \geq 2)$ 라인마다 반전시켜 구동하는 경우에, 표시 화면에 횡선이 생기는 것을 방지하여 표시 화면의 표시 품질을 향상시키는 것이 가능한 액정 표시 장치의 구동 방법을 제공한다. 복수의 화소와, 상기 복수의 화소의 각각에 $M(M \geq 2)$ 개의 계조 전압 중의 하나를 출력하는 구동 회로를 갖는 액정 표시 장치의 구동 방법에 있어서, 상기 구동 회로로부터 상기 각 화소에 출력하는 계조 전압의 극성을 $N(N \geq 2)$ 라인마다 반전시킴과 함께, 상기 구동 회로로부터 상기 각 화소에 출력하는 $m(1 \leq m \leq M)$ 번째의 계조 전압의 전압치를, 극성 반전 직후의 1번째의 라인 상의 화소에 출력할 때와, 극성 반전 직후의 1번째의 라인에 후속하는 극성이 반전되지 않는 라인 상의 화소에 출력할 때에 서로 다르게 한다.

대표도

도 8

색인어

화소, 계조 전압, 구동 회로, 전압치, 극성, 반전, 횡선

명세서

도면의 간단한 설명

- 도 1은 본 발명이 적용되는 TFT 방식의 액정 표시 모듈의 개략 구성을 도시하는 블록도.
- 도 2는 도 1에 도시한 액정 표시 패널의 일례의 등가 회로를 도시하는 도면.
- 도 3은 도 1에 도시한 액정 표시 패널의 다른 예의 등가 회로를 도시하는 도면.
- 도 4는 도 1에 도시한 드레인 드라이버의 일례의 개략 구성을 도시하는 블록도.
- 도 5는 도 1에 도시한 게조 기준 전압 생성 회로의 개략 구성을 나타내는 회로도.
- 도 6은 액정 표시 모듈의 구동 방법으로서 2 라인 반전법을 사용한 경우에, 드레인 드라이버로부터 드레인 신호선(D)에 출력되는 게조 전압의 극성을 설명하기 위한 도면.
- 도 7은 액정 표시 모듈의 구동 방법으로서 2 라인 반전법을 사용한 경우에, 표시 화면 중에 횡선이 발생하는 이유를 설명하기 위한 도면.
- 도 8은 본 발명의 실시 형태 1의 구동 방법의 개요를 설명하기 위한 도면.
- 도 9는 본 발명의 실시 형태 1의 액정 표시 모듈의 게조 기준 전압 생성 회로의 개략 구성을 도시하는 회로도.
- 도 10은 도 9에 도시한 제1 보정 회로 내지 제5 보정 회로의 일례의 회로 구성을 도시하는 회로도.
- 도 11은 도 10에 도시한 보정 회로의 출력 전압의 전압 레벨을 도시하는 도면.
- 도 12의 (a)~도 12의 (e)는 각각 도 10에 도시한 보정 전압 생성부에서 생성되는 보정 전압(ΔV_m)의 전압 파형의 일례를 도시하는 파형도.
- 도 13은 도 12의 (b) 및 (c)에 도시한 보정 전압(ΔV_m)이 스위치 회로를 통해 반전 증폭 회로에 입력되는 입력 파형을 도시하는 파형도.
- 도 14는 본 발명의 실시 형태에 있어서, 정극성의 각 게조 전압에 부여하는 보정 전압(ΔV_m)의 일례를 도시하는 그래프.
- 도 15는 본 발명의 실시 형태 2의 액정 표시 모듈의 게조 기준 전압 생성 회로의 개략 구성을 도시하는 회로도.
- 도 16은 본 발명의 실시 형태 3의 액정 표시 모듈의 게조 기준 전압 생성 회로의 개략 구성을 도시하는 회로도.
- 도 17은 본 발명의 각 실시 형태의 액정 표시 모듈에서의 교류화 신호(M)와 라인 판별 신호(LB)를 생성하기 위한 회로 구성을 도시하는 회로도.
- 도 18은 도 17에 도시한 회로에서의 8(n=3) 라인 반전법의 경우의 타이밍차트를 도시하는 도면.
- 도 19는 본 발명의 실시 형태 1의 액정 표시 모듈에 있어서, 드레인 드라이버로부터 n 라인 상의 화소에 출력하는 게조 전압을 보정하는 경우를 설명하기 위한 도면.
- 도 20은 본 발명의 실시 형태 1의 액정 표시 모듈에 있어서, 드레인 드라이버로부터 (n+1) 라인 상의 화소에 출력하는 게조 전압을 보정하는 경우를 설명하기 위한 도면.
- 도 21은 본 발명의 실시 형태 1의 액정 표시 모듈에 있어서, 드레인 드라이버로부터 n 라인과 (n+1) 라인 상의 화소에 출력하는 게조 전압을 보정하는 경우를 설명하기 위한 도면.

도 22는 드레인 드라이버가 긴 변측의 양변에 실장되는 액정 표시 패널을 도시하는 도면.

도 23의 (a) 및 (b)는 각각 도 22에 도시한 액정 표시 패널의 경우에서의 보정 전압(ΔV_m)의 전압 파형을 도시하는 도면.

도 24는 본 발명의 실시 형태 4의 구동 방법의 개요를 설명하기 위한 도면.

도 25는 본 발명의 실시 형태 4의 액정 표시 모듈에 있어서, 극성 반전 직후의 n 라인의 1 수평 주사 기간을 길게 하는 방법의 일례를 설명하기 위한 도면.

도 26은 본 발명의 실시 형태 4의 액정 표시 모듈에 있어서, 극성 반전 직후의 n 라인의 1 수평 주사 기간을 길게 하는 방법의 다른 예를 설명하기 위한 도면.

도 27은 본 발명의 실시 형태 4의 액정 표시 모듈에 있어서, 극성 반전 직후의 n 라인의 1 수평 주사 기간을 길게 하는 방법의 다른 예를 설명하기 위한 도면.

도 28의 (a)~도 28의 (c)는 본 발명의 실시 형태 4의 액정 표시 모듈에 있어서, 극성 반전 직후의 n 라인의 1 수평 주사 기간을 길게 하는 방법과, 드레인 드라이버로부터 출력하는 게조 전압을 보정하는 방법을 조합한 경우를 설명하기 위한 도면.

도 29는 본 발명의 실시 형태 4의 액정 표시 모듈에 있어서, 클럭(CL1)의 생성 타이밍을 조정하는 회로부의 회로 구성을 도시하는 회로도.

도 30은 액정 표시 모듈의 구동 방법으로서 도트 반전법을 사용한 경우에, 드레인 드라이버로부터 드레인 신호선(D)에 출력되는 액정 구동 전압의 극성을 설명하기 위한 도면.

도 31은 구동 방법으로서 N 라인(예를 들면, 2 라인) 반전법을 채용한 경우에, 액정 표시 패널에 생기는 N 라인마다의 횡선을 도시하는 모식도.

<도면의 주요 부분에 대한 부호의 설명>

10 : 액정 표시 패널(TFT-LCD)

30~35 : 보정 회로

50, 51 : 보정 전압 생성부

52 : 스위치 회로

53, 54 : 반전 증폭 회로

61, 62, 71 : 카운터

63 : 배타적 논리합 회로

64 : NOR 회로

72 : 디코더 회로

73 : 멀티플렉서

100 : 인터페이스부

110 : 표시 제어 장치

120 : 전원 회로

121 : 전압 생성 회로

123 : 공통 전극 전압 생성 회로

124 : 게이트 전극 전압 생성 회로

125 : DC/DC 컨버터

130 : 드레인 드라이버

131, 132, 134, 135, 141, 142 : 신호선

133 : 표시 데이터의 버스 라인

140 : 게이트 드라이버

151a, 151b : 계조 전압 생성 회로

152 : 제어 회로

153 : 시프트 레지스터 회로

154 : 입력 레지스터 회로

155 : 스토리지 레지스터 회로

156 : 레벨 시프트 회로

157 : 출력 회로

158a, 158b : 전압 버스 라인

D : 드레인 신호선(영상 신호선 또는 수직 신호선)

C : 게이트 신호선(주사 신호선 또는 수평 신호선)

ITO1 : 화소 전극

ITO2 : 공통 전극

CN : 공통 신호선

TFT : 박막 트랜지스터

CLC : 액정 용량

CSTG : 유지 용량

CADD : 부가 용량

M1 : NMOS 트랜지스터

M2 : PMOS 트랜지스터

OP : 연산 증폭기

R : 저항 소자

C : 용량 소자

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 액정 표시 장치 및 그 구동 방법에 관한 것으로, 특히 N 라인 반전 구동 방법 등의, 화소에 인가하는 계조 전압을 복수 라인마다 극성 반전하는 구동 방법에 적용하기에 유효한 기술에 관한 것이다.

화소마다 능동 소자(예를 들면, 박막 트랜지스터)를 구비하고, 이 능동 소자를 스위칭 구동하는 액티브 매트릭스형 액정 표시 장치는, 노트북형 퍼스널 컴퓨터(이하, 단순히, 퍼스널 컴퓨터라 함) 등의 표시 장치로서 널리 사용되고 있다.

이 액티브 매트릭스형 액정 표시 장치 중 하나로서, TFT(Thin Film Transistor) 방식의 액정 표시 패널(TFT-LCD)과, 액정 표시 패널의 긴 변측에 배치되는 드레인 드라이버와, 액정 표시 패널의 짧은 변측에 배치되는 게이트 드라이버 및 인터페이스부를 구비하는 TFT 방식의 액정 표시 모듈이 알려져 있다.

일반적으로, 전술한 드레인 드라이버는 그 내부에 인터페이스부로부터 공급되는 복수개의 계조 기준 전압에 기초하여 액정 표시 패널의 화소에 인가하는 계조 전압을 생성하는 계조 전압 생성 회로를 갖는다.

일반적으로, 액정층은 장시간 동일한 전압(직류 전압)이 인가되어 있으면, 액정의 기울기가 고정화되고 그 결과로서 잔상 현상을 야기하여 액정층의 수명을 단축하게 된다.

이것을 방지하기 위해서, 액정 표시 모듈에 있어서는 액정층에 인가하는 전압을 어느 일정 시간마다 교류화, 즉 커먼 전극(또는 공통 전극)에 인가하는 공통 전압을 기준으로 하여, 화소 전극에 인가하는 계조 전압을 일정 시간마다 정전압측/부전압측으로 변화하도록 하고 있다.

이 액정층에 교류 전압을 인가하는 구동 방법으로서 공통 대칭법과 공통 반전법의 2가지의 방법이 알려져 있다.

공통 반전법이란, 공통 전극에 인가되는 공통 전압과 화소 전극에 인가하는 계조 전압을 교대로 플러스, 마이너스로 반전시키는 방법이다.

또한, 공통 대칭법이란 공통 전극에 인가되는 공통 전압을 일정한 것으로 하고, 화소 전극에 인가하는 계조 전압을 공통 전극에 인가되는 공통 전압을 기준으로 하여, 교대로 플러스, 마이너스로 반전시키는 방법이다.

도 30은 액정 표시 모듈의 구동 방법으로서, 도트 반전법을 사용한 경우에 있어서, 드레인 드라이버로부터 드레인 신호선에 출력되는 계조 전압(즉, 화소 전극에 인가되는 계조 전압)의 극성을 설명하기 위한 도면이다.

도트 반전에서는, 도 30에 도시한 바와 같이, 예를 들면 홀수 프레임의 홀수 라인에서는 드레인 드라이버로부터, 홀수번째의 드레인 신호선에 공통 전극에 인가되는 공통 전압(Vcom)에 대하여 부극성의 계조 전압(도 30에서는 ●로 표시)이 인가되고, 또한 짝수번째의 드레인 신호선에 공통 전극에 인가되는 공통 전압(Vcom)에 대하여 정극성의 계조 전압(도 30에서는 ○로 표시)이 인가된다.

또한, 홀수 프레임의 짝수 라인에서는 드레인 드라이버로부터, 홀수번째의 드레인 신호선에 정극성의 계조 전압이 인가되고, 또한 짝수번째의 드레인 신호선에 부극성의 계조 전압이 인가된다.

또한, 각 라인마다의 극성은 프레임마다 반전되고, 즉 도 30에 도시한 바와 같이 짝수 프레임의 홀수 라인에서는 드레인 드라이버로부터, 홀수번째의 드레인 신호선에 정극성의 게조 전압이 인가되고, 또한 짝수번째의 드레인 신호선에 부극성의 게조 전압이 인가된다.

또한, 짝수 프레임의 짝수 라인에서는 드레인 드라이버로부터, 홀수번째의 드레인 신호선에 부극성의 게조 전압이 인가되고, 또한 짝수번째의 드레인 신호선에 정극성의 게조 전압이 인가된다.

이 도트 반전법을 사용함으로써, 인접하는 드레인 신호선에 인가되는 전압이 역극성이 되기 때문에, 공통 전극이나 박막 트랜지스터(TFT)의 게이트 전극에 흐르는 전류가 이웃한 것끼리 서로 상쇄하여 소비 전력을 저감할 수 있다.

또한, 공통 전극에 흐르는 전류가 적어 전압 강하가 커지지 않기 때문에, 공통 전극의 전압 레벨이 안정되어 표시 품질의 저하를 최소한으로 억제할 수 있다.

발명이 이루고자 하는 기술적 과제

그러나, 구동 방법으로서 상술한 도트 반전법을 채용한 액정 표시 모듈을 탑재한 퍼스널 컴퓨터에서는, 교류화의 타이밍과 표시되는 화상 패턴(예를 들면, Windows(등록상표) 종료 화면 등) 사이에 소정의 관계가 있는 경우에, 액정 표시 패널의 표시 화면에 플리커(또는, 깜박임)가 생기어 표시 품질이 손상된다고 하는 결점이 있었다.

이 문제점은 구동 방법으로서 N 라인(예를 들면, 2 라인) 반전법을 채용하여, 드레인 드라이버로부터 드레인 신호선에 인가하는 게조 전압의 극성을 N 라인(예를 들면, 2 라인)마다 반전시킴으로써 해결할 수 있다.

그러나, 구동 방법으로서 N 라인(예를 들면, 2 라인) 반전법을 채용한 경우에는 도 31에 도시한 바와 같이, 예를 들면 동일한 게조이고 또한 동일한 색을 화면 전체에 표시했을 때 등에 N 라인마다 표시 화면 중에 횡선이 생기어, 액정 표시 패널의 표시 품질을 현저히 손상시킨다는 문제점이 있었다.

본 발명은 상기 종래 기술의 문제점을 해결하기 위해서 이루어진 것으로, 액정 표시 장치 및 그 구동 방법에 있어서, 게조 전압의 극성을 $N(N \geq 2)$ 라인마다 반전시키는 경우에, 표시 화면에 횡선이 생기는 것을 방지하여, 표시 화면의 표시 품질을 향상시키는 것이 가능해지는 기술을 제공하는 것에 그 목적이 있다.

본 발명의 상기 목적과 신규한 특징은 본 명세서의 기술 및 첨부 도면에 의해서 명확해질 것이다.

발명의 구성 및 작용

본원에 있어서 개시되는 발명 중 대표적인 것의 개요를 간단히 설명하면, 하기와 같다.

즉, 본 발명은 구동 회로로부터 각 화소에 출력하는 게조 전압의 극성을 $N(N \geq 2)$ 라인마다 반전시킴과 함께, 상기 구동 회로로부터 상기 각 화소에 출력하는 $m(1 \leq m \leq M)$ 번째의 게조 전압의 전압치를, 극성 반전 직후의 1번째의 라인 상의 화소에 출력할 때와, 극성 반전 직후의 1번째의 라인에 후속하는 극성이 반전되지 않은 라인 상의 화소에 출력할 때에 서로 다르게 한 것을 특징으로 한다.

예를 들면, 상기 구동 회로로부터 각 화소에 출력하는 m번째의 게조 전압과 공통 전압과의 차의 절대치가, 상기 구동 회로로부터 극성 반전 직후의 1번째의 라인 상의 화소에 게조 전압을 출력할 때의 쪽이 상기 구동 회로로부터 극성이 반전되지 않은 라인 상의 화소에 출력할 때보다도 크게 한다.

또한, 본 발명에서는, 상기 구동 회로로부터 극성 반전 직후의 1번째의 라인 상의 화소에 출력하는 게조 전압과, 상기 구동 회로로부터 극성이 반전되지 않은 라인 상의 화소에 출력하는 게조 전압과의 차의 절대치를, 각 게조마다 다르게 한다.

또한, 본 발명에서는, 게조 전압과 공통 전압과의 차의 절대치가 큰 게조일수록, 상기 구동 회로로부터 극성 반전 직후의 1번째의 라인 상의 화소에 출력하는 게조 전압과, 상기 구동 회로로부터 극성이 반전되지 않은 라인 상의 화소에 출력하는 게조 전압과의 차의 절대치를 크게 한다.

또한, 본 발명에서는, 주사되는 라인과 상기 구동 회로와의 사이의 거리가 커질수록, 상기 구동 회로로부터 극성 반전 직후의 1번째의 라인 상의 화소에 출력하는 m번째의 계조 전압과, 상기 구동 회로로부터 극성이 반전되지 않은 라인 상의 화소에 출력하는 m번째의 계조 전압과의 차의 절대치를 크게 한다.

또한, 본 발명에서는, 상기 구동 회로로부터 상기 각 화소에 출력하는 $m(1 \leq m \leq M)$ 번째의 계조 전압의 전압치를, 극성 반전 직후의 1번째의 라인 상의 화소에 출력할 때와, 극성 반전 직후의 1번째의 라인에 후속하는 극성이 반전되지 않은 라인 상의 화소에 출력할 때에 서로 다르게 하기 위해서, 전원 회로로부터 상기 구동 회로에 공급하는 $k(1 \leq k \leq K)$ 번째의 계조 기준 전압의 전압치를, 상기 구동 회로로부터 극성 반전 직후의 1번째의 라인 상의 화소에 계조 전압을 출력할 때와, 상기 구동 수단으로부터 극성 반전 직후의 1번째의 라인에 후속하는 극성이 반전되지 않은 라인 상의 화소에 계조 전압을 출력할 때에 다르게 한다.

또한, 본 발명에서는, 상기 라인의 수평 주사 기간이, 상기 구동 회로로부터 극성 반전 직후의 1번째의 라인 상의 화소에 계조 전압을 출력할 때와, 상기 구동 회로로부터 극성이 반전되지 않은 라인 상의 화소에 출력할 때에 서로 다르게 한다.

상기 수단에 따르면, 극성 반전 직후의 라인 상의 화소에 기입되는 전압과, 극성 반전 직후의 라인에 후속하는(또, 여기에서 말하는 「후속하는」은, 「그 다음의」 혹은 「그로부터 뒤의」라는 의미이다) 라인 상의 화소에 기입되는 전압을 동일하게 할 수 있기 때문에, 표시 화면에 횡선이 생기는 것을 방지하여, 표시 화면의 표시 품질을 향상시키는 것이 가능해진다.

이하, 본 발명의 실시 형태를 도면을 참조하여 설명한다.

또, 발명의 실시 형태를 설명하기 위한 모든 도면에 있어서, 동일 기능을 갖는 것은 동일 부호를 붙여서, 그 반복된 설명은 생략한다.

<실시 형태 1>

(본 발명이 적용되는 TFT 방식의 액정 표시 모듈의 기본 구성)

도 1은 본 발명이 적용되는 TFT 방식의 액정 표시 모듈의 개략 구성을 도시하는 블록도이다.

도 1에 도시한 액정 표시 모듈(LCM)은 액정 표시 패널(TFT-LCD)(10)의 긴 변측에 드레인 드라이버(130)가 배치되고, 또한 액정 표시 패널(10)의 짧은 변측에 게이트 드라이버(140)가 배치된다.

이들 드레인 드라이버(130) 및 게이트 드라이버(140)는 액정 표시 패널(10) 한쪽의 유리 기판(예를 들면, TFT 기판)의 주변부에 직접적으로 실장된다.

인터페이스부(100)는 인터페이스 기판에 실장되고, 이 인터페이스 기판은 액정 표시 패널(10)의 이면에 실장된다.

(도 1에 도시한 액정 표시 패널(10)의 구성)

도 2는 도 1에 도시한 액정 표시 패널(10)의 일례의 등가 회로를 도시하는 도면이고, 도 2에 도시한 바와 같이 액정 표시 패널(10)은 매트릭스 형상으로 형성되는 복수의 화소를 갖는다.

각 화소는 인접하는 2개의 신호선(드레인 신호선(D) 또는 게이트 신호선(G))과, 인접하는 2개의 신호선(게이트 신호선(G) 또는 드레인 신호선(D))과의 교차 영역 내에 배치된다.

각 화소는 박막 트랜지스터(TFT1, TFT2)를 구비하고, 각 화소의 박막 트랜지스터(TFT1, TFT2)의 소스 전극은 화소 전극(ITO1)에 접속된다.

또한, 화소 전극(ITO1)과 공통 전극(ITO2) 사이에 액정층이 형성되기 때문에, 화소 전극(ITO1)과 공통 전극(ITO2) 사이에는 액정 용량(C_{LC})이 등가적으로 접속된다.

또한, 박막 트랜지스터(TFT1, TFT2)의 소스 전극과 전단의 게이트 신호선(G) 사이에는, 부가 용량(C_{ADD})이 접속된다.

도 3은 도 1에 도시한 액정 표시 패널(10)의 다른 예의 등가 회로를 도시하는 도면이다.

도 2에 도시한 예에서는 전단의 게이트 신호선(G)과 소스 전극 사이에 부가 용량(C_{ADD})이 형성되어 있지만, 도 3에 도시한 예의 등가 회로에서는 공통 전압(V_{com})이 인가되는 공통 신호선(CN)과 소스 전극 사이에 유지 용량(C_{STG})이 형성되어 있는 점이 다르다. 본 발명은 어느 쪽이든 적용 가능하다.

또, 도 2 및 도 3은 종전계 방식의 액정 표시 패널의 등가 회로를 도시하고 있고, 도 2 및 도 3에 있어서, AR은 표시 영역이다. 또한, 도 2 및 도 3은 회로도이지만, 실제의 기하학적 배치에 대응하여 작성되어 있다.

도 2 및 도 3에 도시한 액정 표시 패널(10)에 있어서, 열 방향으로 배치된 각 화소의 박막 트랜지스터(TFT1, TFT2)의 드레인 전극은 각각 드레인 신호선(D)에 접속되고, 각 드레인 신호선(D)은 열 방향의 각 화소의 액정에 게조 전압을 인가하는 드레인 드라이버(130)에 접속된다.

또한, 행 방향으로 배치된 각 화소에서의 박막 트랜지스터(TFT1, TFT2)의 게이트 전극은 각각 게이트 신호선(G)에 접속되고, 각 게이트 신호선(G)은 1수평 주사 시간, 행 방향의 각 화소의 박막 트랜지스터(TFT1, TFT2)의 게이트 전극에 주사 구동 전압(플러스의 바이어스 전압 혹은 마이너스의 바이어스 전압)을 공급하는 게이트 드라이버(140)에 접속된다.

(도 1에 도시한 인터페이스부(100)의 구성과 동작 개요)

도 1에 도시한 인터페이스부(100)는 표시 제어 장치(110)와 전원 회로(120)로 구성된다.

표시 제어 장치(110)는 1개의 반도체 집적 회로(LSI)로 구성되고, 컴퓨터 본체측으로부터 송신되어 오는 클럭 신호(CLK), 디스플레이 타이밍 신호(DTMG), 수평 동기 신호(Hsync), 수직 동기 신호(Vsync)의 각 표시 제어 신호 및 표시용 데이터(RGB)를 기초로, 드레인 드라이버(130) 및 게이트 드라이버(140)를 제어·구동한다.

표시 제어 장치(110)는 디스플레이 타이밍 신호가 입력되면, 이것을 표시 개시 위치라고 판단하여, 스타트 펄스(표시 데이터 취득 개시 신호)를 신호선(135)을 통해 제1번째의 드레인 드라이버(130)에 출력하고, 또한 수취한 단순 1열의 표시 데이터를 표시 데이터의 버스 라인(133)을 통해 드레인 드라이버(130)에 출력한다.

그 때, 표시 제어 장치(110)는 각 드레인 드라이버(130)의 데이터 래치 회로에 표시 데이터를 래치하기 위한 표시 제어 신호인 표시 데이터 래치용 클럭(CL2)(이하, 단순히, 클럭(CL2)이라고 칭함)을 신호선(131)을 통해 출력한다.

본체 컴퓨터측으로부터의 표시 데이터는, 예를 들면 6 비트로, 1 화소 단위, 즉, 적(R), 녹(G), 청(B)의 각 데이터를 하나의 조로 하여 단위 시간마다 전송된다.

또한, 제1번째의 드레인 드라이버(130)에 입력된 스타트 펄스에 의해 제1번째의 드레인 드라이버(130)에서의 데이터 래치 회로의 래치 동작이 제어된다.

이 제1번째의 드레인 드라이버(130)에서의 데이터 래치 회로의 래치 동작이 종료되면, 제1번째의 드레인 드라이버(130)로부터 스타트 펄스가 제2번째의 드레인 드라이버(130)에 입력되어, 제2번째의 드레인 드라이버(130)에서의 데이터 래치 회로의 래치 동작이 제어된다.

이하, 마찬가지로 하여 각 드레인 드라이버(130)에서의 데이터 래치 회로의 래치 동작이 제어되어, 잘못된 표시 데이터가 데이터 래치 회로에 기입되는 것을 방지하고 있다.

표시 제어 장치(110)는 디스플레이 타이밍 신호의 입력이 종료되거나, 또는 디스플레이 타이밍 신호가 입력되고 나서 소정의 일정 시간이 경과되면, 1수평분의 표시 데이터가 종료된 것으로 하여, 각 드레인 드라이버(130)에서의 데이터 래치 회로에 저장하고 있던 표시 데이터를 액정 표시 패널(10)의 드레인 신호선(D)에 출력하기 위한 표시 제어 신호인 출력 타이밍 제어용 클럭(CL1)(이하, 단순히 클럭(CL1)으로 칭함)을 신호선(132)을 통해 각 드레인 드라이버(130)에 출력한다.

또한, 표시 제어 장치(110)는 수직 동기 신호 입력 후에 제1번째의 디스플레이 타이밍 신호가 입력되면, 이것을 제1번째의 표시 라인이라고 판단하여 신호선(142)을 통해 게이트 드라이버(140)에 프레임 개시 지시 신호(FLM)를 출력한다.

또한, 표시 제어 장치(110)는 수평 동기 신호에 기초하여, 1수평 주사 시간마다, 순차적으로 액정 표시 패널(10)의 각 게이트 신호선(G)에 플러스의 바이어스 전압을 인가하도록, 신호선(141)을 통해 게이트 드라이버(140)에 1수평 주사 시간 주기의 시프트 클럭인 클럭(CL3)을 출력한다.

이에 따라, 액정 표시 패널(10)의 각 게이트 신호선(G)에 접속된 복수의 박막 트랜지스터(TFT)가, 1수평 주사 시간 동안 도통 상태로 된다.

이상의 동작에 의해, 액정 표시 패널(10)에 화상이 표시된다.

(도 1에 도시한 전원 회로(120)의 구성)

도 1에 도시한 전원 회로(120)는 계조 기준 전압 생성 회로(121), 공통 전극(대향 전극) 전압 생성 회로(123), 게이트 전극 전압 생성 회로(124)로 구성된다.

계조 기준 전압 생성 회로(121)는 직렬 저항 분압 회로로 구성되며, 10치의 계조 기준 전압(V0~V9)을 출력한다.

이 계조 기준 전압(V0~V9)은 각 드레인 드라이버(130)에 공급된다.

또, 각 드레인 드라이버(130)에는 표시 제어 장치(110)로부터의 교류화 신호(교류화 타이밍 신호; M)도 신호선(134)을 통해 공급된다.

공통 전극 전압 생성 회로(123)는 공통 전극(ITO2)에 인가하는 구동 전압을 생성하고, 게이트 전극 전압 생성 회로(124)는 박막 트랜지스터(TFT)의 게이트 전극에 인가하는 구동 전압(플러스의 바이어스 전압 및 마이너스의 바이어스 전압)을 생성한다.

(도 1에 도시한 드레인 드라이버(130)의 구성)

도 4는 도 1에 도시한 드레인 드라이버(130)의 일례의 개략 구성을 도시하는 블록도이다. 또, 드레인 드라이버(130)는 1개의 반도체 집적 회로(LSI)로 구성된다.

도 4에 있어서, 정극성 계조 전압 생성 회로(151a)는 계조 기준 전압 생성 회로(121)로부터 공급되는 5치의 계조 기준 전압(V0~V4)에 기초하여, 정극성의 64 계조의 계조 전압을 생성하여, 전압 버스 라인(158a)을 통해 출력 회로(157)에 출력한다.

부극성 계조 전압 생성 회로(151b)는 계조 기준 전압 생성 회로(121)로부터 공급되는 부극성의 5치의 계조 기준 전압(V5~V9)에 기초하여, 부극성의 64 계조의 계조 전압을 생성하여, 전압 버스 라인(158b)을 통해 출력 회로(157)에 출력한다.

또한, 드레인 드라이버(130)의 제어 회로(152) 내의 시프트 레지스터 회로(153)는 표시 제어 장치(110)로부터 입력되는 클럭(CL2)에 기초하여, 입력 레지스터 회로(154)의 데이터 취득용 신호를 생성하여 입력 레지스터 회로(154)에 출력한다.

입력 레지스터 회로(154)는 시프트 레지스터 회로(153)로부터 출력되는 데이터 취득용 신호에 기초하여, 표시 제어 장치(110)로부터 입력되는 클럭(CL2)에 동기하여, 각 색마다 6 비트의 표시 데이터를 출력 개수분만큼 래치한다.

스토리지 레지스터 회로(155)는 표시 제어 장치(110)로부터 입력되는 클럭(CL1)에 따라서, 입력 레지스터 회로(154) 내의 표시 데이터를 래치한다.

이 스토리지 레지스터 회로(155)에 래치된 표시 데이터는 레벨 시프트 회로(156)를 통해 출력 회로(157)에 입력된다.

출력 회로(157)는 정극성의 64 계조의 계조 전압, 혹은 부극성의 64 계조의 계조 전압에 기초하여, 표시 데이터에 대응한 하나의 계조 전압(64 계조의 중의 하나의 계조 전압)을 선택하여, 각 드레인 신호선(D)에 출력한다.

(도 1에 도시한 계조 기준 전압 생성 회로(121)의 구성)

도 5는 도 1에 도시한 계조 기준 전압 생성 회로(121)의 개략 구성을 도시하는 회로도이다.

도 5에 도시한 바와 같이, 계조 기준 전압 생성 회로(121)는 저항 R1 내지 저항 R9로 이루어지는 저항 분압 회로로 구성되고, 이 저항 분압 회로에 의해, DC/DC 컨버터(125)로부터 출력되는 전압 V0과 접지 전위(GND) 사이의 전압을 분압하여, V0~V9의 계조 기준 전압을 생성한다.

저항 분압 회로로부터 출력되는 5치의 계조 기준 전압(V0~V4)은 드레인 드라이버(130) 내의 정극성 계조 전압 생성 회로(151a)에 입력되고, 상술한 바와 같이 정극성 계조 전압 생성 회로(151a)는 이 정극성의 5치의 계조 기준 전압(V0~V4)을 분압하여, 정극성의 64 계조의 계조 전압을 생성한다.

마찬가지로, 저항 분압 회로로부터 출력되는 5치의 계조 기준 전압(V5~V9)은, 드레인 드라이버(130) 내의 부극성 계조 전압 생성 회로(151b)에 입력되고, 상술한 바와 같이, 부극성 계조 전압 생성 회로(151b)는 이 부극성의 5치의 계조 기준 전압(V5~V9)을 분압하여 부극성의 64 계조의 계조 전압을 생성한다.

(본 발명의 개요)

본 실시 형태의 액정 표시 모듈에서는 그 구동 방법으로서 2 라인 반전법을 채용하고 있다.

도 6은 액정 표시 모듈의 구동 방법으로서, 2 라인 반전법을 사용한 경우에 있어서, 드레인 드라이버(130)로부터 드레인 신호선(D)에 출력되는 계조 전압(즉, 화소 전극에 인가되는 계조 전압)의 극성을 설명하기 위한 도면이다. 또, 이 도 6에서는 정극성의 계조 전압을 ○로, 또한 부극성의 계조 전압을 ●로 표시하고 있다.

2 라인 반전법에서는, 2 라인마다, 드레인 드라이버(130)로부터 드레인 신호선(D)에 출력되는 계조 전압의 극성이 반전하는 점에서 전술한 도 30에 도시하는 도트 반전법과 다를 뿐이므로, 그 상세한 설명은 생략한다.

예를 들면, 수 라인에 걸쳐서 액정 표시 패널(10)에 동일한 계조의 화상을 표시하는 경우에, 2 라인 반전법에서는 드레인 드라이버(130)가 2 라인마다 극성을 반전한 계조 전압을 드레인 신호선(D)에 출력한다.

이하, 2 라인 반전법을 이용한 경우에 전술한 횡선이 발생하는 이유를 도 7을 이용하여 설명한다.

여기서, 드레인 드라이버(130)가 드레인 신호선(D)에 출력하는 계조 전압의 극성을, 부극성으로부터 정극성으로 변화시킨 경우를 생각한다.

이 경우에, 드레인 신호선(D) 상의 계조 전압은 계조 전압의 극성 반전 전은 부극성이고, 극성 반전 후는 정극성으로 되지만, 드레인 신호선(D)은 일종의 분포 상수 선로로 간주하기 때문에, 바로 부극성의 계조 전압으로부터 정극성의 계조 전압으로 변화할 수는 없어, 도 7의 드레인 전극 파형에 도시한 바와 같이, 임의의 지연 시간을 갖고 부극성의 계조 전압으로부터 정극성의 계조 전압으로 변화한다.

이에 대하여, 극성 반전 직후의 라인에 후속하는 라인에서는, 드레인 드라이버(130)로부터 드레인 신호선(D)에 출력되는 계조 전압의 극성은 변화하지 않기 때문에, 드레인 신호선(D) 상의 전압은 소정의 계조 전압으로 되어 있다.

그 때문에, 도 7에 도시한 바와 같이, 극성 반전 직후의 n라인째에 후속되는 (n+1) 라인째의 소스 전극 파형은 극성 반전 직후의 n라인째의 소스 전극 파형보다도 빠르게 상승한다.

이것은 드레인 드라이버(130)가 드레인 신호선(D)에 출력하는 계조 전압의 극성을, 정극성으로부터 부극성으로 변화시킨 경우도 마찬가지이다.

그 때문에, 도 7의 n 라인체의 소스 전극 파형으로 도시한 바와 같이, 극성 반전 직후의 라인 상의 화소에 기입되는 전압과, 도 7의 (n+1) 라인체의 소스 전극 파형으로 도시한 바와 같이, 동일한 계조를 표시하려고 하고 있음에도 불구하고, 극성 반전 직후의 라인에 후속하는 라인 상의 화소에 기입되는 전압이 다르게 되어, 2 라인마다 상술한 횡선이 발생하게 된다.

이것은 액정 표시 패널(10)의 해상도가, 예를 들면 SXGA 표시 모드의 1280×1024 화소, UXGA 표시 모드의 1600×1200 화소와 같이, 보다 고해상도의 경우에 현저하게 된다.

이와 같이, 상술한 횡선은 극성 반전 직후의 라인 상의 화소에 기입되는 전압과, 극성 반전 직후의 라인에 후속하는 라인 상의 화소에 기입되는 전압이 다른 것이 원인으로 발생한다.

그래서, 본 발명에서는 도 8에 도시한 바와 같이, 극성 반전 직후의 라인에서, 드레인 드라이버(130)로부터 드레인 신호선(D)에 출력하는 계조 전압의 전압을 보정하여, 극성 반전 직후의 라인 상의 화소에 기입되는 전압과, 극성 반전 직후의 라인에 후속하는 라인 상의 화소에 기입되는 전압을 동일하게 하는 것이다.

즉, 동일한 계조를 표시하는 경우라도, 부극성으로부터 정극성으로 변화하는 경우에는 도 8의 드레인 전극 파형으로 도시한 바와 같이, 극성 반전 직후의 라인에서는 드레인 드라이버(130)로부터 드레인 신호선(D)에 출력하는 정극성의 계조 전압의 전압이 공통 전압(Vcom)으로부터 보다 고전위가 되도록 보정하고, 극성 반전 직후의 라인에 후속하는 라인에서는 드레인 드라이버(130)로부터 드레인 신호선(D)에 소정 계조의 정극성의 계조 전압을 출력하고, 또한 정극성으로부터 부극성으로 변화하는 경우에는, 극성 반전 직후의 라인에서는 드레인 드라이버(130)로부터 드레인 신호선(D)에 출력하는 부극성의 계조 전압의 전압이, 공통 전압(Vcom)으로부터 보다 저전위가 되도록 보정하고, 극성 반전 직후의 라인에 후속하는 라인에서는 드레인 드라이버(130)로부터 드레인 신호선(D)에 소정 계조의 부극성의 계조 전압을 출력하도록 한 것이다.

이에 따라, 도 8의 n 라인체의 소스 전극 파형, 및 도 8의 (n+1) 라인체의 소스 전극 파형으로 도시한 바와 같이, 본 발명에서는 극성 반전 직후의 라인 상의 화소에 기입되는 전압과, 극성 반전 직후의 라인에 후속하는 라인 상의 화소에 기입되는 전압을 동일하게 할 수 있다.

본 실시 형태에서는, 이 극성 반전 직후의 라인에서, 드레인 드라이버(130)로부터 드레인 신호선(D)에 출력하는 계조 전압의 전압을 보정하기 위해서, 드레인 드라이버(130)에 공급하는 계조 기준 전압을 보정하도록 한 것이다.

(본 실시 형태의 액정 표시 모듈의 특징적 구성)

도 9는 본 실시 형태의 액정 표시 모듈의 계조 기준 전압 생성 회로(121)의 개략 구성을 도시하는 회로도이다.

도 9에 도시한 바와 같이, 본 실시 형태에서는, 저항 Ra, 저항 R6 내지 저항 R9로 이루어지는 저항 분압 회로에 의해, DC/DC 컨버터(125)로부터 출력되는 전압 V0과 접지 전위(GND) 사이의 전압을 분압하여, V5~V9의 계조 기준 전압을 생성한다.

이 계조 기준 전위를, 제1 보정 회로(31) 내지 제5 보정 회로(35)에 입력하여, 극성 반전 직후의 라인을 주사할 때에, 보정 회로로부터 드레인 드라이버(130)에 대하여 보정된 계조 기준 전위를 공급하고, 그 이외일 때는, 보정 회로로부터 드레인 드라이버(130)에 대하여 소정의 계조 기준 전위를 공급하도록 한 것이다.

도 10은 도 9에 도시한 제1 보정 회로(31) 내지 제5 보정 회로(35)의 일례의 회로 구성을 도시하는 회로도이다.

도 10에 도시한 보정 회로는 보정 전압 생성부(51)와, 스위치 회로(52)와, 제1 반전 증폭 회로(53)와 제2 반전 증폭 회로(54)로 구성된다.

도 11은 도 10에 도시한 보정 회로의 출력 전압의 전압 레벨을 도시하는 도면이다. 이하, 도 11을 참조하여 도 10에 도시한 보정 회로의 동작을 설명한다.

보정 전압 생성부(51)는 보정 전압을 생성하기 위한 것으로, 이 보정 전압 생성부(51)의 구성, 동작은 후술한다.

스위치 회로(52)는 NMOS 트랜지스터(M1) 및 PMOS 트랜지스터(M2)로 구성되며, 보정 라인 판별 신호(LB)가 Low 레벨(이하, 단순히, L 레벨)일 때에, MOS 트랜지스터(M1, M2)가 오프 상태로 된다.

이 경우에, 제1 반전 증폭 회로(53)의 연산 증폭기(OP1)는 전압 폴로워 회로를 구성하며, 연산 증폭기(OP1)의 출력은 도 11에 도시한 바와 같이, 비반전 단자에 인가되는 V_{-m} 의 전압이 된다.

또한, 이 출력은 제2 반전 증폭 회로(54)에 입력되기 때문에, 제2 반전 증폭 회로(54)의 출력은, 도 11에 도시한 바와 같이, V_{-m} 의 전압이, 제2 반전 증폭 회로(54)의 연산 증폭기(OP2)의 비반전 단자에 인가되는 V_{em} 의 전압을 기준으로 하여, 반전 증폭된 전압 V_m 이 된다.

또한, 보정 라인 판별 신호(LB)가 High 레벨(이하, 단순히, H 레벨)일 때에, MOS 트랜지스터(M1, M2)가 온 상태로 되어, 보정 전압 생성부(51)에서 생성된 보정 전압(ΔV_m)이 제1 반전 증폭 회로(53)에 입력된다.

이 때, 제1 반전 증폭 회로(53)의 출력은 도 11에 도시한 바와 같이, V_{-m} 의 전압이 제1 반전 증폭 회로(53)의 연산 증폭기(OP1)의 비반전 단자에 인가되는 V_{-m} 의 전압을 기준으로 하여, 반전 증폭된 전압($(V_{-m} - \Delta V_m)$)이 된다.

또한, 이 때의 제2 반전 증폭 회로(54)의 출력은, 도 11에 도시한 바와 같이, $(V_{-m} - \Delta V_m)$ 의 전압이 제2 반전 증폭 회로(54)의 연산 증폭기(OP2)의 비반전 단자에 인가되는 V_{em} 의 전압을 기준으로 하여, 반전 증폭된 전압($V_m + \Delta V_m$)이 된다.

이 전압이 드레인 드라이버(130)의 정극성 계조 전압 생성 회로(151a) 및 부극성 계조 전압 생성 회로(151b)에 입력되기 때문에, 극성 반전 직후의 라인을 주사할 때에, 드레인 드라이버(130)로부터 보정된 계조 전압이 드레인 신호선(D)에 출력되고, 그 이외일 때에는 드레인 드라이버(130)로부터 소정의 계조 기준 전압이 드레인 신호선(D)에 출력되며, 이에 따라 상술한 횡선이 발생하는 것을 방지하는 것이 가능해진다.

다음에, 보정 전압 생성부(51)에 대하여 설명한다.

상술한 횡선은 드레인 드라이버(130)로부터 먼 라인일수록 커진다. 이것은 극성 반전 직후에, 드레인 신호선(D)이 소정의 계조 전압으로 변화되기까지의 시간이 드레인 드라이버(130)로부터 멀수록 커지기 때문이다.

즉, 드레인 신호선(D)의 전압 파형에는 파형 라운드가 생기지만, 이 파형 라운드는 드레인 드라이버(130)로부터 멀수록 커지기 때문에, 극성 반전 직후의 라인 상의 화소에 기입되는 전압과, 극성 반전 직후의 라인에 후속하는 라인 상의 화소에 기입되는 전압과의 차가 드레인 드라이버(130)로부터 먼 주사 라인일수록 커지기 때문이다.

그 때문에, 보정 전압 생성부(51)에서 생성하는 보정 전압(ΔV_m)은 일정한 전압이 아니고, 주사 라인과 드레인 드라이버(130)와의 거리에 따라 변화시킬 필요가 있다.

도 12의 (a)~도 12의 (e)는 이 보정 전압 생성부(51)에서 생성되는 보정 전압(ΔV_m)의 전압 파형의 일례를 도시하는 파형도이다. 또, 도 12의 (a)~도 12의 (e)에서는 대비하는 의미로, 보정 전압(ΔV_m)이 일정한 경우를 도 12의 (a)에 도시한다.

도 12의 (b) 및 도 12의 (c)는 본 실시 형태와 같이, 드레인 드라이버(130)가 액정 표시 패널(10)의 하측에 실장되어 있는 경우의 보정 전압(ΔV_m)의 전압 파형이고, 도 12의 (d) 및 도 12의 (e)는 드레인 드라이버(130)가 액정 표시 패널(10)의 상측에 실장되어 있는 경우의 보정 전압(ΔV_m)의 전압 파형이다.

도 12의 (b) 및 도 12의 (c)에 도시한 보정 전압(ΔV_m)이 스위치 회로(52)를 통해, 제1 반전 증폭 회로(53)에 입력되었을 때의 입력 파형을 도 13에 도시한다.

또, 드레인 드라이버(130)로부터의 거리의 차이에 의한 영향이 눈에 띄지 않는 경우에는, 도 12의 (a)에 도시한 바와 같이, 보정 전압(ΔV_m)을 1 프레임 기간 동안 일정한 것으로 해도 된다.

본 실시 형태에서는, 보정 전압 생성부(51)에서 생성되는 보정 전압(ΔV_m)은 도 12의 (b)에 도시한 전압 파형의 것을 생성한다.

그 때문에, 본 실시 형태에서는, 1 프레임마다 출력되는 펄스 형상의 프레임 개시 지시 신호(FLM)에 의해 용량 소자(C_m)를 충전하고, 또한 용량 소자(C_m)의 용량치 및 저항 소자(R_{m1})의 저항치를 조정하여, 용량 소자(C_m)에 충전된 전하의 방전 특성을 조정하고, 또한 보정 전압 생성부(51)의 저항 소자(R_{m2} , R_{m3})의 저항치를 조정하고, 반전 증폭 회로를 구성하는 연산 증폭기(OP3)에서의 증폭도를 조정하여, 그 전압 레벨을 조정하도록 하고 있다.

여기서, 이 보정 전압(ΔV_m)은 각 계조 기준 전압($V_5 \sim V_9$)마다 다르도록, 전술한 용량 소자(C_m)의 용량치 및 저항 소자(R_{m1} , R_{m2} , R_{m3})의 저항치는 각 계조 기준 전압마다 조정된다.

이와 같이, 본 실시 형태에 따르면, 각 계조 기준 전압마다, 임의의 보정 전압(ΔV_m)을 인가하고, 이에 따라 각 계조 전압을 보정하는 것이 가능해진다.

정극성의 각 계조 전압을 생성하기 위해서 사용되는 각 계조 기준 전압마다, 인가하는 보정 전압의 전압량(ΔV)의 일례를 도 14의 그래프의 (a), (b) 및 (c)에 도시한다. 또, 도 14는 계조 기준 전압이 1부터 M인 경우를 도시하고 있다.

<실시 형태 2>

(본 실시 형태의 액정 표시 모듈의 특징적 구성)

도 15는 본 발명의 실시 형태 2의 액정 표시 모듈의 계조 기준 전압 생성 회로(121)의 개략 구성을 도시하는 회로도이다.

도 15에 도시한 바와 같이, 본 실시 형태는, ($V_5 \sim V_9$)의 각 계조 기준 전압마다, 보정 전압(ΔV_m)을 생성하는 보정 전압 생성부(51)를 설치하는 대신에, 하나의 보정 전압 생성부(50)를 설치하고, 이 보정 전압 생성부(50)에서 생성되는 보정 전압(ΔV_m)을 ($V_5 \sim V_9$)의 각 계조 기준 전압의 보정 전압으로 하는 것이다.

또, 본 실시 형태의 계조 기준 전압 생성 회로(121)의 동작은 전술한 실시 형태 1과 동일하기 때문에 그 상세한 설명은 생략한다.

<실시 형태 3>

(본 실시 형태의 액정 표시 모듈의 특징적 구성)

도 16은 본 발명의 실시 형태 3의 액정 표시 모듈의 계조 기준 전압 생성 회로(121)의 개략 구성을 도시하는 회로도이다.

전술한 실시 형태 1, 2와 같은 회로 구성은 이상적이지만, 연산 증폭기, 저항 소자, 용량 소자 등이 다수 필요하게 되어 비용이 상승되거나 실장 면적이 커진다. 그 때문에, 본 실시 형태에서는, 도 16에 도시한 바와 같이, V_1 의 계조 기준 전압과 V_8 의 계조 기준 전압에만, 보정 전압(ΔV_m)을 인가하도록 한 것이다.

도 16에 도시한 바와 같이, 본 실시 형태에서는 저항 R_b 및 저항 R_9 로 이루어지는 저항 분압 회로에 의해, DC/DC 컨버터(125)로부터 출력되는 전압 V_0 과 접지 전위(GND) 사이의 전압을 분압하여, V_8 의 계조 기준 전압을 생성하고, 이 V_8 의 계조 기준 전위를 보정 회로(30)에 입력한다.

또한, 저항 R_1 내지 저항 R_9 로 이루어지는 저항 분압 회로에 의해, 계조 기준 전압 생성 회로를 구성하고, 이 저항 분압 회로에 의해, DC/DC 컨버터(125)로부터 출력되는 전압 V_0 과 접지 전위(GND) 사이의 전압을 분압하여 $V_0 \sim V_9$ 의 계조 기준 전압을 생성한다.

그리고, 보정 회로(30)의 출력을, 저항 R_1 내지 저항 R_9 로 이루어지는 저항 분압 회로의 V_1 의 계조 기준 전압 및 V_8 의 계조 기준 전압을 출력하는 분압점에 접속한다.

이 보정 회로(30)의 회로 구성은 도 10에 도시한 보정 회로와 동일하다.

따라서, 라인 판별 신호(LB)가 L 레벨일 때는, 보정 회로(30)로부터 출력되는 V1과 V8의 계조 기준 전압은 저항 R1 내지 저항 R9로 이루어지는 저항 분압 회로에서 생성되는 V1과 V8의 계조 기준 전압과 동일하기 때문에, 드레인 드라이버(130)에는 소정의 계조 기준 전압이 공급된다.

또한, 라인 판별 신호(LB)가 H 레벨일 때는, 보정 회로(30)로부터는 $(V1 + \Delta V_m)$ 의 보정된 계조 기준 전압과 $(V8 - \Delta V_m)$ 의 보정된 계조 기준 전압이 출력된다.

또한, V2 내지 V7의 계조 기준 전압은, $(V1 + \Delta V_m)$ 의 전압과 $(V8 - \Delta V_m)$ 의 전압 사이의 전압을 분압하여 생성되기 때문에 V2 내지 V7의 계조 기준 전압도 보정된 계조 기준 전압이 된다.

단, 본 실시 형태에서는 보정 전압(ΔV_m)의 전압치는 V1과 V8의 계조 기준 전압의 시에 최대가 되고, V1과 V8의 계조 기준 전압으로부터 멀어질수록 작아지게 되어, V4와 V5의 계조 기준 전압 시에 최소가 된다.

이 때의, 정극성의 각 계조 전압을 생성하기 위해서 사용되는 각 계조 기준 전압마다, 인가하는 보정 전압의 전압량(ΔV)의 일례를 도 14의 (d)에 도시한다.

여기서, V0과 V9의 계조 기준 전압을 보정하고 있지 않지만, 예를 들면 이 부근의 계조 전압에 의해 표시되는 계조에 의해서는 횡선이 눈에 띄지 않은 경우도 있기 때문에, 특히 문제는 없다.

또한, 도 16에서는 V1과 V8의 계조 기준 전압에 대하여 보정한 후에, 그 사이의 V2 내지 V7의 계조 기준 전압을 저항 분압 회로에서 생성하고 있지만, V1과 V8의 계조 기준 전압을 대신해서 V2와 V7의 계조 기준 전압의 조합을 이용하여, V2와 V7의 계조 기준 전압을 보정해도 된다.

혹은 V0과 V9의 계조 기준 전압의 조합을 이용하여, V0과 V9의 계조 기준 전압을 보정해도 되며, 이 경우에는 도 14의 (a), (b) 및 (c)와 같은 보정 전압으로 된다.

다음에, 전술한 각 실시 형태에서의 교류화 신호(M)와 라인 판별 신호(LB)의 생성 방법에 대하여 설명한다.

도 17은 전술한 각 실시 형태에서의 교류화 신호(M)와 라인 판별 신호(LB)를 생성하기 위한 회로 구성을 도시하는 회로도이다.

도 17에 도시한 바와 같이, 카운터(61)에 의해 수직 동기 신호(Vsync)를 카운트하고, 카운터(61)의 Q_0 출력을 배타적 논리합 회로(63)에 입력한다. 여기서, 카운터(61)의 Q_0 출력은 수직 동기 신호(Vsync)가 입력될 때마다, H 레벨 혹은 L 레벨을 교대로 출력한다.

또한, 카운터(62)에 의해 수평 동기 신호(Hsync)를 카운트하고, 카운터(62)의 Q_0 내지 Q_{n-1} 출력을 NOR 회로(64)에 입력한다. 이 NOR 회로(64)의 출력이 라인 판별 신호가 된다.

또한, 카운터(62)의 Q_n 출력을 배타적 논리합 회로(63)에 입력하고, 배타적 논리합 회로(63)의 출력이 교류화 신호가 된다.

도 18은 8($n=3$) 라인 반전법의 경우의 도 17에 도시한 회로의 타이밍차트이다.

도 18에 있어서, COV는 카운터(61)의 Q_0 출력을 나타내고, COH1 내지 COH4는 카운터(62)의 Q_0 내지 Q_n 출력을 나타낸다.

또, 전술한 각 실시 형태에서는 도 19에 도시한 바와 같이, 극성 반전 직후의 n 라인째의 화소의 기입 전압과 극성 반전 직후의 n 라인째에 후속되는 (n+1) 라인째의 화소의 기입 전압이 같게 되도록, 드레인 드라이버(130)로부터 n라인째의 화소에 출력하는 계조 전압을 보정하도록 하였지만, 도 20에 도시한 바와 같이, 드레인 드라이버(130)로부터 (n+1) 라인째의 화소에 출력하는 계조 전압을 보정하여, 극성 반전 직후의 n 라인째의 화소의 기입 전압과 극성 반전 직후의 n 라인째에 후속되는 (n+1) 라인째의 화소의 기입 전압이 같게 되도록 하여도 된다.

혹은, 도 21에 도시한 바와 같이, 드레인 드라이버(130)로부터 n 라인제와 $(n+1)$ 라인제의 화소에 출력하는 계조 전압을 보정하여, 극성 반전 직후의 n 라인제의 화소의 기입 전압과 극성 반전 직후의 n 라인제에 후속되는 $(n+1)$ 라인제의 화소의 기입 전압이 같게 하여도 된다.

또, 도 19~도 21에서는 2라인마다 반전 구동시키는 예를 도시하였다.

또한, 전술한 각 실시 형태에서는, 드레인 드라이버(130)가 액정 표시 패널(10)의 긴 변측의 1변에 실장되는 경우에 대해 설명하였지만, 예를 들면, 도 22에 도시한 바와 같이, 드레인 드라이버(130)가 액정 표시 패널(10)의 긴 변측의 양변에 실장되는 경우이면, 도 23에 도시한 바와 같이, 1 프레임마다의 보정 전압(ΔV_m)의 전압 파형은, 액정 표시 패널의 상측의 드레인 드라이버(130)로부터 출력하는 계조 전압용(도 23의 (a)에 도시하는 파형)과, 액정 표시 패널의 하측의 드레인 드라이버(130)로부터 출력하는 계조 전압용(도 23의 (b)에 도시하는 파형)의 2계통을 준비할 필요가 있다.

이와 같이, 전술한 각 실시 형태에 따르면, 그 구동 방법으로서, 복수 라인 반전법을 채용하는 경우에, 액정 표시 패널(10)의 표시 화면 중에, 횡선이 생기는 것을 방지하여, 액정 표시 패널(10)에 표시되는 표시 화면의 표시 품질을 향상시키는 것이 가능해진다.

<실시 형태 4>

(본 실시 형태의 액정 표시 모듈의 특징적 구성)

전술한 각 실시 형태에서는, 드레인 드라이버(130)로부터 n 라인제의 화소에 출력하는 계조 전압을 보정하여, 극성 반전 직후의 n 라인제의 화소의 기입 전압과 극성 반전 직후의 n 라인제에 후속되는 $(n+1)$ 라인제의 화소의 기입 전압이 같게 되도록 하고 있다.

본 실시 형태에서는, 도 24에 도시한 바와 같이, 전술한 각 실시 형태의 구동 방법에 부가하여, 극성 반전 직후의 n 라인제의 수평 주사 기간의 길이(즉, 주사 시간 또는 선택 시간)을, 극성 반전 직후의 n 라인제에 후속되는 $(n+1)$ 라인제의 수평 주사 기간의 길이보다도 길게 하도록 한 것이다.

일반적으로, 게이트 신호선(G)에 있어서도, 드레인 신호선(D)과 마찬가지로, 게이트 드라이버(140)로부터 출력되는 선택 신호에 파형 라운드가 생기어, 게이트 드라이버(140)로부터 멀리 위치하는 화소의 박막 트랜지스터(TFT1, TFT2)가 온 상태로 되는 기간이 짧아진다.

이에 따라, 액정 표시 패널(10)의 표시 화면 중에 생기는 횡선도, 게이트 드라이버(140)로부터 멀리 위치하는 화소일수록 보다 눈에 띄게 된다.

이러한 횡선을 방지하는 측면에서, 극성 반전 직후의 n 라인제의 주사 시간을, 극성 반전 직후의 n 라인제에 후속되는 $(n+1)$ 라인제의 주사 시간보다도 길게 하는 것은 유효하다.

본 실시 형태에 있어서, 전술한 극성 반전 직후의 n 라인제의 1수평 주사 기간을 길게 하는 방법으로서, 도 25에 도시한 바와 같이, 극성 반전 직후의 n 라인제에서의 클럭(CL1)의 생성 타이밍을 종래보다도 빠르게 하는 방법, 또는 도 26에 도시한 바와 같이, 극성 반전 직후의 n 라인제에 후속되는 $(n+1)$ 라인제에서의 클럭(CL1)의 생성 타이밍을 종래보다도 느리게 하는 방법, 혹은 도 27에 도시한 바와 같이, 극성 반전 직후의 n 라인제에서의 클럭(CL1)의 생성 타이밍을 종래보다도 빠르게 하고, 또한 극성 반전 직후의 n 라인제에 후속되는 $(n+1)$ 라인제에서의 클럭(CL1)의 생성 타이밍을 종래보다도 느리게 하는 방법 등이 있다.

또, 도 25~도 27에서 도시되어 있는 화살표는 드레인 드라이버(130)로부터의 출력의 타이밍을 나타내고 있다.

도 28의 (a)~도 28의 (c)에는, 극성 반전 직후의 n 라인제의 화소의 기입 전압과 극성 반전 직후의 n 라인제에 후속되는 $(n+1)$ 라인제의 화소의 기입 전압이 같게 되도록, 극성 반전 직후의 n 라인제에서의 클럭(CL1)의 생성 타이밍을 종래보다도 빠르게 하고, 또한 극성 반전 직후의 n 라인제에 후속되는 $(n+1)$ 라인제에서의 클럭(CL1)의 생성 타이밍을 종래보다도 느리게 하는 방법과, 전술한 도 19에 도시한 바와 같은 드레인 드라이버(130)로부터 n 라인제의 화소에 출력하는 계조 전압을 보정하는 방법을 조합하는 경우(도 28의 (b))와 도 20에 도시한 바와 같은 드레인 드라이버(130)로부터 $(n+1)$ 라인

제1 화소에 출력하는 게조 전압을 보정하는 방법을 조합하는 경우(도 28의 (a))와 도 21에 도시한 바와 같은 드레인 드라이버(130)로부터 n 라인제와 $(n+1)$ 라인제의 화소에 출력하는 게조 전압을 보정하는 방법을 조합하는 경우(도 28의 (c))를 도시한다.

본 실시 형태에 있어서, 클럭(CL1)의 생성 타이밍을 조정하는 방법에 대하여 설명한다.

도 29는 클럭(CL1)의 생성 타이밍을 조정하는 회로부의 회로 구성을 도시하는 회로도이다.

도 29에 있어서, 카운터(71)는 디스플레이 타이밍 신호(DTMG)에 의해 리셋되고, 디스플레이 타이밍 신호(DTMG)가 H 레벨로 된 시점부터 클럭(CLK)의 클럭수를 카운트한다.

이 카운터(71)의 카운트수는 디코더(72)에 입력되고, 디코더(72)는 입력된 카운트수가 제1 카운트수일 때는 출력 단자 A를 통해, 또한 카운트수가 제2 카운트수일 때에는 출력 단자 B를 통해 펄스 신호를 출력한다.

디코더(72)의 출력 단자 A 혹은 출력 단자 B로부터 출력되는 펄스를, 보정 라인 판별 신호(LB)에 의해 제어되는 멀티플렉서(73)가 선택하여 클럭(CL1)으로 된다.

이와 같이, 본 실시 형태에서는 전술한 각 실시 형태의 방법에 부가하여, 극성 반전 직후의 n 라인제의 수평 주사 기간의 길이를 극성 반전 직후의 n 라인제에 후속되는 $(n+1)$ 라인제의 수평 주사 기간의 길이보다도 길어지도록 하였기 때문에, 구동 방법으로서, 복수 라인 반전법을 채용하는 경우에, 액정 표시 패널(10)의 표시 화면의 전면에 횡선이 생기는 것을 방지하여, 액정 표시 패널(10)에 표시되는 표시 화면의 표시 품질을 보다 한층 향상시키는 것이 가능해진다.

또, 구동 방법으로서, N 라인 반전법을 채용하는 액정 표시 장치에서, 극성 반전 직후의 라인의 수평 주사 기간을 그에 후속되는 라인의 수평 주사 기간보다도 길게 하는 방법이 특개평 9-15560호 공보에 기재되어 있다.

그러나, 극성 반전 직후의 라인의 수평 주사 기간을 그에 후속되는 라인의 수평 주사 기간보다도 길게 하는 방법은, 상술한 액정 표시 패널(10)에 생기는 횡선을 방지하는 효과가 약하다.

또한, 상기 공보에서는, 극성 반전 직후의 라인의 수평 주사 기간을, 그에 후속되는 라인의 수평 주사 기간보다 1.1~1.4 배 길게 한다고 기재되어 있지만, 수평 주사 기간이 짧은 경우에는 극성 반전 직후의 라인의 수평 주사 기간을 그에 후속되는 라인의 수평 주사 기간보다 너무 길게 할 수 없다.

상술한 바와 같이, 액정 표시 패널(10)에 생기는 횡선은 드레인 드라이버(130)로부터 m 라인일수록 현저하지만, 상기 공보에 기재되어 있는 방법에서는 드레인 드라이버(130)로부터 가까운 라인에 생기는 횡선과 드레인 드라이버(130)로부터 먼 라인에 생기는 횡선을 모두 방지할 수는 없고, 또한 드레인 드라이버(130)로부터 가까운 라인에 생기는 횡선과, 드레인 드라이버(130)로부터 먼 라인에 생기는 횡선을 모두 방지하는 것에 대해서는 아무런 기재도 되어 있지 않다.

또, 상기 설명에서는 종전계 방식의 액정 표시 패널에 본 발명을 적용한 실시 형태에 대하여 설명하였지만, 이것에 한정되지 않고, 본 발명은 횡전계 방식의 액정 표시 패널에도 적용 가능하다.

도 2 또는 도 3에 도시한 종전계 방식의 액정 표시 패널에서는 TFT 기판에 대향하는 기판에 공통 전극(ITO2)이 설치되는 것에 대하여, 횡전계 방식의 액정 표시 패널에서는 TFT 기판에 대향 전극(CT) 및 대향 전극(CT)에 공통 전압(Vcom)을 인가하기 위한 대향 전극 신호선(CL)이 설치된다.

그 때문에, 액정 용량(Cpix)은 화소 전극(PX)과 대향 전극(CT) 사이에 등가적으로 접속된다. 또한, 화소 전극(PX)과 대향 전극(CT) 사이에는 축적 용량(Cstg)도 형성된다.

또한, 상기 각 실시 형태에서는 구동 방법으로서, 복수 라인 반전법을 채용한 실시 형태에 대하여 설명하였지만, 본 발명은 이것에 한정되지 않고, 복수 라인마다, 화소 전극(ITO1) 및 공통 전극(ITO2)에 인가하는 구동 전압을 반전하는 공통 반전법에도 적용 가능하다.

이상, 본 발명자에 의해 이루어진 발명을 상기 발명의 실시 형태에 기초하여 구체적으로 설명하였지만, 본 발명은, 상기 발명의 실시 형태에 한정되는 것은 아니고, 그 요지를 일탈하지 않은 범위에서 여러가지 변경 가능한 것은 물론이다.

발명의 효과

본원에 있어서 개시되는 발명 중 대표적인 것에 의해 얻어지는 효과를 간단히 설명하면, 하기와 같다.

본 발명에 따르면, 계조 전압의 극성을 $N(N \geq 2)$ 라인마다 반전시켜 구동하는 경우에, 액정 표시 소자의 표시 화면 중에, 횡선이 생기는 것을 방지하여, 액정 표시 소자에 표시되는 표시 화면의 표시 품질을 향상시키는 것이 가능해진다.

(57) 청구의 범위

청구항 1.

복수의 화소와, 상기 각 화소에 $M(M \geq 2)$ 개의 계조 전압 중의 하나의 계조 전압을 출력하는 구동 회로를 구비하는 액정 표시 장치의 구동 방법으로서,

상기 구동 회로로부터 상기 각 화소에 출력하는 계조 전압의 극성을 $N(N \geq 2)$ 라인마다 반전시킴과 함께, 상기 구동 회로로부터 상기 각 화소에 출력하는 $m(1 \leq m \leq M)$ 번째의 계조 전압의 전압치를, 극성 반전 직후의 1번째의 라인 상의 화소에 출력할 때와, 극성 반전 직후의 1번째의 라인에 후속하는 극성이 반전되지 않은 라인 상의 화소에 출력할 때에 다르게 하되,

상기 구동 회로로부터 각 화소에 출력하는 m 번째의 계조 전압과 공통 전압과의 차의 절대치가, 상기 구동 회로로부터 극성 반전 직후의 1번째의 라인 상의 화소에 계조 전압을 출력할 때의 쪽이 상기 구동 회로로부터 극성이 반전되지 않은 라인 상의 화소에 출력할 때보다도 큰 것을 특징으로 하는 액정 표시 장치의 구동 방법.

청구항 2.

삭제

청구항 3.

제1항에 있어서,

상기 구동 회로로부터 극성 반전 직후의 1번째의 라인 상의 화소에 출력하는 계조 전압과, 상기 구동 회로로부터 극성이 반전되지 않은 라인 상의 화소에 출력하는 계조 전압과의 차의 절대치가, 각 계조마다 서로 다른 것을 특징으로 하는 액정 표시 장치의 구동 방법.

청구항 4.

제3항에 있어서,

계조 전압과 공통 전압과의 차의 절대치가 큰 계조일수록, 상기 구동 회로로부터 극성 반전 직후의 1번째의 라인 상의 화소에 출력하는 계조 전압과, 상기 구동 회로로부터 극성이 반전되지 않은 라인 상의 화소에 출력하는 계조 전압과의 차의 절대치가 큰 것을 특징으로 하는 액정 표시 장치의 구동 방법.

청구항 5.

제1항에 있어서,

주사되는 라인과 상기 구동 회로 사이의 거리가 커질수록, 상기 구동 회로로부터 극성 반전 직후의 1번째의 라인 상의 화소에 출력하는 m번째의 계조 전압과, 상기 구동 회로로부터 극성이 반전되지 않은 라인 상의 화소에 출력하는 m번째의 계조 전압과의 차의 절대치가 큰 것을 특징으로 하는 액정 표시 장치의 구동 방법.

청구항 6.

복수의 화소와, 상기 각 화소에 계조 전압을 출력하는 구동 회로와, 상기 구동 회로에 $K(K \geq 2)$ 개의 계조 기준 전압을 공급하는 전원 회로를 갖는 액정 표시 장치의 구동 방법으로서,

상기 구동 회로로부터 상기 각 화소에 출력하는 계조 전압의 극성을 $N(N \geq 2)$ 라인마다 반전시킴과 함께, 상기 전원 회로로부터 상기 구동 회로에 공급하는 $k(1 \leq k \leq K)$ 번째의 계조 기준 전압의 전압치를, 상기 구동 회로로부터 극성 반전 직후의 1번째의 라인 상의 화소에 계조 전압을 출력할 때와, 상기 구동 회로로부터 극성 반전 직후의 1번째의 라인에 후속하는 극성이 반전되지 않은 라인 상의 화소에 계조 전압을 출력할 때에 서로 다르게 하되,

상기 전원 회로로부터 상기 구동 회로에 공급하는 k번째의 계조 기준 전압과 공통 전압과의 차의 절대치가, 상기 구동 회로로부터 극성 반전 직후의 1번째의 라인 상의 화소에 계조 전압을 출력할 때의 쪽이 상기 구동 회로로부터 극성이 반전되지 않은 라인 상의 화소에 출력할 때 보다도 큰 것을 특징으로 하는 액정 표시 장치의 구동 방법.

청구항 7.

제6항에 있어서,

1부터 $(K-1)$ 번째까지의 계조 기준 전압의 전압치를, 상기 구동 회로로부터 극성 반전 직후의 1번째의 라인 상의 화소에 계조 전압을 출력할 때와, 상기 구동 회로로부터 극성이 반전되지 않은 라인 상의 화소에 계조 전압을 출력할 때에 서로 다르게 한 것을 특징으로 하는 액정 표시 장치의 구동 방법.

청구항 8.

삭제

청구항 9.

제6항 또는 제7항에 있어서,

상기 구동 회로로부터 극성 반전 직후의 1번째의 라인 상의 화소에 계조 전압을 출력할 때에 상기 전원 회로로부터 상기 구동 회로에 공급하는 계조 기준 전압과, 상기 구동 회로로부터 극성이 반전되지 않은 라인 상의 화소에 출력할 때에 상기 전원 회로로부터 상기 구동 회로에 공급하는 계조 기준 전압과의 차의 절대치가, 각 계조 기준 전압마다 다른 것을 특징으로 하는 액정 표시 장치의 구동 방법.

청구항 10.

제9항에 있어서,

계조 기준 전압과 공통 전압과의 차의 절대치가 큰 계조 기준 전압일수록, 상기 구동 회로로부터 극성 반전 직후의 1번째의 라인 상의 화소에 계조 전압을 출력할 때에 상기 전원 회로로부터 상기 구동 회로에 공급하는 계조 기준 전압과, 상기 구동 회로로부터 극성이 반전되지 않은 라인 상의 화소에 출력할 때에 상기 전원 회로로부터 상기 구동 회로에 공급하는 계조 기준 전압과의 차의 절대치가 큰 것을 특징으로 하는 액정 표시 장치의 구동 방법.

청구항 11.

제6항 또는 제7항에 있어서,

주사되는 라인과 상기 구동 회로 사이의 거리가 커질수록, 상기 구동 회로로부터 극성 반전 직후의 1번째의 라인 상의 화소에 계조 전압을 출력할 때에 상기 전원 회로로부터 상기 구동 회로에 공급하는 k번째의 계조 기준 전압과, 상기 구동 회로로부터 극성이 반전되지 않은 라인 상의 화소에 계조 전압을 출력할 때에 상기 전원 회로로부터 상기 구동 회로에 공급하는 k번째의 계조 기준 전압과의 차의 절대치가 큰 것을 특징으로 하는 액정 표시 장치의 구동 방법.

청구항 12.

제1항에 있어서,

상기 라인의 수평 주사 기간이, 상기 구동 회로로부터 극성 반전 직후의 1번째의 라인 상의 화소에 계조 전압을 출력할 때와, 상기 구동 회로로부터 극성이 반전되지 않은 라인 상의 화소에 출력할 때에 서로 다른 것을 특징으로 하는 액정 표시 장치의 구동 방법.

청구항 13.

제1항에 있어서,

상기 구동 회로로부터 상기 각 화소에 출력하는 계조 전압의 극성을 2 라인마다 반전시키는 것을 특징으로 하는 액정 표시 장치의 구동 방법.

청구항 14.

복수의 화소와, 상기 복수의 화소의 각각에 $M(M \geq 2)$ 개의 계조 전압 중 하나의 계조 전압을 출력함과 함께, 상기 각 화소에 출력하는 계조 전압의 극성을 $N(N \geq 2)$ 라인마다 반전시키는 구동 회로를 구비하는 액정 표시 장치로서,

상기 구동 회로로부터 상기 각 화소에 출력하는 $m(1 \leq m \leq M)$ 번째의 계조 전압의 전압치를, 극성 반전 직후의 1번째의 라인 상의 화소에 출력할 때와, 극성 반전 직후의 1번째의 라인에 후속하는 극성이 반전되지 않은 라인 상의 화소에 출력할 때에 서로 다르게 하는 보정 회로를 포함하고,

상기 보정 회로는, 상기 구동 회로로부터 각 화소에 출력하는 m번째의 계조 전압과 공통 전압과의 차의 절대치가, 상기 구동 회로로부터 극성 반전 직후의 1번째의 라인 상의 화소에 계조 전압을 출력할 때의 쪽이 상기 구동 회로로부터 극성이 반전되지 않은 라인 상의 화소에 출력할 때보다도 커지도록, 상기 계조 전압의 전압치를 보정하는 것을 특징으로 하는 액정 표시 장치.

청구항 15.

삭제

청구항 16.

제14항에 있어서,

상기 보정 회로는, 상기 구동 회로로부터 극성 반전 직후의 1번째의 라인 상의 화소에 출력하는 계조 전압과, 상기 구동 회로로부터 극성이 반전되지 않은 라인 상의 화소에 출력하는 계조 전압과의 차의 절대치가 각 계조마다 서로 다르도록, 상기 계조 전압의 전압치를 보정하는 것을 특징으로 하는 액정 표시 장치.

청구항 17.

제16항에 있어서,

상기 보정 회로는, 계조 전압과 공통 전압과의 차의 절대치가 큰 계조일수록, 상기 구동 회로로부터 극성 반전 직후의 1번째의 라인 상의 화소에 출력하는 계조 전압과, 상기 구동 회로로부터 극성이 반전되지 않은 라인 상의 화소에 출력하는 계조 전압과의 차의 절대치가 커지도록, 상기 계조 전압의 전압치를 보정하는 것을 특징으로 하는 액정 표시 장치.

청구항 18.

제14항에 있어서,

상기 보정 회로는, 주사되는 라인과 상기 구동 회로 사이의 거리가 커질수록, 상기 구동 회로로부터 극성 반전 직후의 1번째의 라인 상의 화소에 출력하는 m번째의 계조 전압과, 상기 구동 회로로부터 극성이 반전되지 않은 라인 상의 화소에 출력하는 m번째의 계조 전압과의 차의 절대치가 커지도록, 상기 계조 전압의 전압치를 보정하는 것을 특징으로 하는 액정 표시 장치.

청구항 19.

복수의 화소와, 상기 복수의 화소의 각각에 계조 전압을 출력함과 함께 상기 각 화소에 출력하는 계조 전압의 극성을 $N(N \geq 2)$ 라인마다 반전시키는 구동 회로와, 상기 구동 회로에 $K(K \geq 2)$ 개의 계조 기준 전압을 공급하는 전원 회로를 갖는 액정 표시 장치로서,

상기 전원 회로로부터 상기 구동 회로에 공급하는 $k(1 \leq k \leq K)$ 번째의 계조 기준 전압의 전압치를, 상기 구동 회로로부터 극성 반전 직후의 1번째의 라인 상의 화소에 계조 전압을 출력할 때와, 상기 구동 회로로부터 극성 반전 직후의 1번째의 라인에 후속하는 극성이 반전되지 않은 라인 상의 화소에 계조 전압을 출력할 때에 서로 다르게 하는 보정 회로를 포함하고,

상기 보정 회로는, 상기 전원 회로로부터 상기 구동 회로에 공급하는 k번째의 계조 기준 전압과 공통 전압과의 차의 절대치가, 상기 구동 회로로부터 극성 반전 직후의 1번째의 라인상의 화소에 계조 전압을 출력할 때의 쪽이 상기 구동 회로로부터 극성이 반전되지 않은 라인상의 화소에 출력할 때 보다도 크도록, 상기 k번째의 계조 기준 전압을 보정하는 것을 특징으로 하는 액정 표시 장치.

청구항 20.

제19항에 있어서,

상기 전원 회로는, 제1 전원 전압과 제2 전원 전압 사이의 전압을 분압하여 상기 K 개의 계조 기준 전압을 생성하는 분압 회로를 구비하고,

상기 보정 회로는,

보정 전압을 생성하는 보정 전압 생성 회로와,

상기 구동 회로로부터 극성 반전 직후의 1번째의 라인 상의 화소에 계조 전압을 출력할 때에, 상기 분압 회로로부터 생성되는 $k(1 \leq k \leq K)$ 번째의 계조 기준 전압에, 상기 보정 전압 생성 회로에 의해 생성된 보정 전압을 가산하는 전압 가산 회로를 구비하는 것을 특징으로 하는 액정 표시 장치.

청구항 21.

제20항에 있어서,

상기 보정 전압 생성 회로는, 상기 전원 회로로부터 상기 구동 회로에 공급하는 k 번째의 계조 기준 전압과 공통 전압과의 차의 절대치가, 상기 구동 회로로부터 극성 반전 직후의 1번째의 라인 상의 화소에 계조 전압을 출력할 때의 쪽이 상기 구동 회로로부터 극성이 반전되지 않은 라인 상의 화소에 출력할 때보다도 커지도록, 상기 보정 전압을 생성하는 것을 특징으로 하는 액정 표시 장치.

청구항 22.

제19항에 있어서,

상기 전원 회로는, 제1 전원 전압과 제2 전원 전압 사이의 전압을 분압하여 상기 K 개의 계조 기준 전압을 생성하는 분압 회로를 구비하고,

상기 보정 회로는,

보정 전압을 생성하는 보정 전압 생성 회로와,

계조 기준 전압과 공통 전압과의 차의 절대치가 가장 큰 계조 기준 전압을 k 번째의 계조 기준 전압으로 할 때, 상기 구동 회로로부터 극성 반전 직후의 1번째의 라인 상의 화소에 계조 전압을 출력할 때에, 상기 분압 회로에 의해 생성되는 1번째 및 $(K-1)$ 번째의 계조 기준 전압에, 상기 보정 전압 생성 회로에 의해 생성된 보정 전압을 가산하는 전압 가산 회로를 구비하는 것을 특징으로 하는 액정 표시 장치.

청구항 23.

제22항에 있어서,

상기 보정 전압 생성 회로는, 상기 전원 회로로부터 상기 구동 회로에 공급하는 1번째 및 $(K-1)$ 번째의 계조 기준 전압과 공통 전압과의 차의 절대치가, 상기 구동 회로로부터 극성 반전 직후의 1번째의 라인 상의 화소에 계조 전압을 출력할 때의 쪽이 상기 구동 회로로부터 극성이 반전되지 않은 라인 상의 화소에 출력할 때보다도 커지도록, 상기 보정 전압을 생성하는 것을 특징으로 하는 액정 표시 장치.

청구항 24.

제20항 내지 제23항 중 어느 한 항에 있어서,

상기 전압 가산 회로는,

상기 구동 회로로부터 극성 반전 직후의 1번째의 라인 상의 화소에 계조 전압을 출력할 때에 온 상태로 되는 스위치 회로와,

상기 스위치 회로를 통해 상기 보정 전압이 공급되고, 상기 계조 기준 전압에 상기 보정 전압을 가산하는 증폭 회로를 갖는 것을 특징으로 하는 액정 표시 장치.

청구항 25.

제20항 내지 제23항 중 어느 한 항에 있어서,

상기 보정 전압 생성 회로는,

라인의 주사 개시 시점을 지시하는 신호에 의해 충전되는 용량 소자와,

상기 용량 소자의 방전 시상수를 결정하는 저항 소자를 갖는 것을 특징으로 하는 액정 표시 장치.

청구항 26.

제25항에 있어서,

상기 용량 소자의 용량치와 상기 저항 소자의 저항치는, 각 계조 기준 전압마다 서로 다른 것을 특징으로 하는 액정 표시 장치.

청구항 27.

제26항에 있어서,

상기 용량 소자의 용량치와 상기 저항 소자의 저항치는, 계조 기준 전압과 공통 전압과의 차의 절대치가 큰 계조 기준 전압일수록, 상기 구동 회로로부터 극성 반전 직후의 1번째의 라인 상의 화소에 계조 전압을 출력할 때에 상기 전원 회로로부터 상기 구동 회로에 공급하는 계조 기준 전압과, 상기 구동 회로로부터 극성이 반전되지 않은 라인 상의 화소에 출력할 때에 상기 전원 회로로부터 상기 구동 회로에 공급하는 계조 기준 전압과의 차의 절대치가 커지게 되는 값으로 설정되어 있는 것을 특징으로 하는 액정 표시 장치.

청구항 28.

제14항에 있어서,

상기 구동 회로로부터 극성 반전 직후의 1번째의 라인 상의 화소에 계조 전압을 출력할 때와, 상기 구동 회로로부터 극성이 반전되지 않은 라인 상의 화소에 출력할 때에, 상기 라인의 수평 주사 기간을 서로 다르게 한 회로를 갖는 것을 특징으로 하는 액정 표시 장치.

청구항 29.

제14항에 있어서,

상기 구동 회로는, 상기 각 화소에 출력하는 계조 전압의 극성을 2 라인마다 반전시키는 것을 특징으로 하는 액정 표시 장치.

청구항 30.

제19항 내지 제23항 중 어느 한 항에 있어서,

상기 구동 회로로부터 극성 반전 직후의 1번째의 라인 상의 화소에 계조 전압을 출력할 때와, 상기 구동 회로로부터 극성이 반전되지 않는 라인 상의 화소에 출력할 때에, 상기 라인의 수평 주사 기간을 다르게 한 회로를 구비하는 것을 특징으로 하는 액정 표시 장치.

청구항 31.

제19항 내지 제23항 중 어느 한 항에 있어서,

상기 구동 회로는, 상기 각 화소에 출력하는 계조 전압의 극성을 2 라인마다 반전시키는 것을 특징으로 하는 액정 표시 장치.

청구항 32.

제6항 또는 제7항에 있어서,

상기 라인의 수평 주사 기간이, 상기 구동 회로로부터 극성 반전 직후의 1번째의 라인 상의 화소에 계조 전압을 출력할 때와, 상기 구동 회로로부터 극성이 반전되지 않는 라인 상의 화소에 출력할 때에 서로 다른 것을 특징으로 하는 액정 표시 장치의 구동 방법.

청구항 33.


제6항 또는 제7항에 있어서,

상기 구동 회로로부터 상기 각 화소에 출력하는 계조 전압의 극성을 2라인마


다 반전시키는 것을 특징으로 하는 액정 표시 장치의 구동 방법.

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8




도면9




도면10




도면11




도면12




도면13




도면14




도면15




도면16




도면17




도면18




도면19




도면20




도면21




도면22




도면23




도면24




도면25




도면26




도면27



도면28




도면29




도면30

(종래 기술)



도면31

(종래 기술)



| | | | |
|----------------|--|---------|------------|
| 专利名称(译) | 液晶显示器及其驱动方法 | | |
| 公开(公告)号 | KR100511809B1 | 公开(公告)日 | 2005-09-02 |
| 申请号 | KR1020020047715 | 申请日 | 2002-08-13 |
| [标]申请(专利权)人(译) | 日立HITACHI SEISAKUSHODBA | | |
| 申请(专利权)人(译) | 株式会社日立制作所 | | |
| 当前申请(专利权)人(译) | 株式会社日立制作所 | | |
| [标]发明人 | FUKUMOTO TOUKO 후쿠모토도우코 IMAJYOU YOSHIHIRO 이마조우요시히로 TAKEDA NOBUHIRO 다케다노부히로 | | |
| 发明人 | 후쿠모토도우코 이마조우요시히로 다케다노부히로 | | |
| IPC分类号 | G09G3/36 G09G3/20 G02F1/133 | | |
| CPC分类号 | G09G2310/027 G09G2320/0233 G09G3/3614 G09G3/3688 | | |
| 代理人(译) | CHANG, SOO KIL | | |
| 优先权 | 2001277799 2001-09-13 JP | | |
| 其他公开文献 | KR1020030023477A | | |
| 外部链接 | Espacenet | | |

摘要(译)

在显示屏幕上产生在驱动的情况下的灰度级电压N ($N \geq 2$) 的通过线反转线，以防止水平线的极性，以提供驱动能够改善显示画面的显示质量的液晶显示装置的方法。多个像素，并且用于驱动具有的驱动电路，用于输出灰度电压的M ($M \geq 2$) 中的一个到所述多个像素的液晶显示装置的方法，其中从所述驱动电路中的每个像素 ($1 \leq m \leq M$) 从驱动电路输出到每个像素的灰阶电压， 1) - 第一行，并且当输出到在极性反转之后紧接着第一行之后的极性未被反转的线上的像素时，使其不同。 8 指数方面 像素，灰度电压，驱动电路，电压值，极性，反向，

