

(19)대한민국특허청(KR)
(12) 공개특허공보(A)

(51) 。 Int. Cl.
G02F 1/1343 (2006.01)

(11) 공개번호 10-2006-0082137
(43) 공개일자 2006년07월18일

(21) 출원번호 10-2005-0002106

(22) 출원일자 2005년01월10일

(71) 출원인 삼성전자주식회사
경기도 수원시 영통구 매탄동 416

(72) 발명자 박정준
충청남도 천안시 쌍용2동 1547번지 월봉일성아파트 511동 205호

(74) 대리인 유미특허법인

심사청구 : 없음

(54) 박막 트랜지스터 표시판

요약

본 발명의 실시예에 따른 박막 트랜지스터 표시판은 기판, 기판 위에 형성되어 있는 복수의 제1 신호선, 제1 신호선과 절연되어 교차하는 다수의 제2 신호선, 제1 신호선과 제2 신호선이 교차하여 정의하는 영역에 형성되어 있으며 복수의 서브 화소 전극으로 분할되어 있는 복수의 화소 전극, 각각의 화소에 배치되어 있으며, 제1 신호선, 제2 신호선 및 화소 전극에 3단자가 각각 연결되어 있는 박막 트랜지스터를 포함하고, 복수의 서브 화소 전극은 박막 트랜지스터와 직접 연결되어 있는 제1 부분과 제1 부분과 결합 용량으로 연결되어 있는 제2 부분으로 이루어져 있으며, 제1 부분과 제2 부분은 제1 신호선과 나란한 화소 전극의 중심선에 대하여 대칭이고, 제1 부분과 제2 부분을 나누는 간극은 중심선으로 나뉘는 화소 전극의 상반면과 하반면에서 게이트선과 나란한 중심에 위치한다.

대표도

도 3

색인어

액정표시장치, 수직배향, 휘도, 유지용량, 절개부

명세서

도면의 간단한 설명

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,

도 2는 본 발명의 한 실시예에 따른 액정 표시 장치용 공통 전극 표시판의 배치도이고,

도 3은 도 1 및 도 2의 표시판을 포함하는 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고,

도 4 및 도 5는 도 3의 액정 표시 장치를 IV-IV' 선 및 V-V' 선을 따라 잘라 도시한 단면도이고,
 도 6은 본 발명의 한 실시예에 따른 액정 표시 장치에서 단위 화소의 구조를 도시한 회로도이고,
 도 7은 본 발명의 다른 실시예에 따른 액정 표시 장치의 구조를 도시한 배치도이고,
 도 8 및 도 9는 도 7의 액정 표시 장치를 VIII-VIII' 선 및 IX-IX' 선을 따라 잘라 도시한 단면도이다.

*** 도면 부호에 대한 설명 ***

11, 21: 배향막 12, 22: 편광판
 100, 200: 표시판 110, 210: 절연 기판
 121 : 게이트선 124 : 게이트 전극
 131 : 유지 전극선 140 : 게이트 절연막
 151, 154: 반도체 161, 163, 165 : 저항성 접촉 부재
 171, 179: 데이터선 173 : 소스 전극
 175 : 드레인 전극 176 : 용량성 결합 전극
 180 : 절연막 181, 182, 185 : 접촉 구멍
 190a, 190b : 화소 전극 220: 차광 부재
 250: 덮개막 270: 공통 전극

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 박막 트랜지스터 표시판에 관한 것으로, 더욱 상세하게는 액정 표시 장치의 한 기관으로 사용하는 박막 트랜지스터 표시판에 관한 것이다.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.

그 중에서도 전계가 인가되지 않은 상태에서 액정 분자의 장축을 상하 표시판에 대하여 수직을 이루도록 배열한 수직 배향 모드 액정 표시 장치는 대비비가 크고 광시야각 구현이 용이하여 각광받고 있다.

수직 배향 모드 액정 표시 장치에서 광시야각을 구현하기 위한 수단으로는 전계 생성 전극에 절개부를 형성하는 방법과 전계 생성 전극 위에 돌기를 형성하는 방법 등이 있다. 절개부와 돌기로 액정 분자가 기우는 방향을 결정할 수 있으므로, 이들을 사용하여 액정 분자의 경사 방향을 여러 방향으로 분산시킴으로써 광시야각을 확보할 수 있다.

그러나 수직 배향 방식의 액정 표시 장치는 전면 시인성에 비하여 측면 시인성이 떨어지는 문제점이 있다.

발명이 이루고자 하는 기술적 과제

본 발명이 이루고자 하는 기술적 과제는 시인성을 안정적으로 확보할 수 있는 박막 트랜지스터 표시판을 제공하는 것이다.

발명의 구성 및 작용

이러한 과제를 해결하기 위하여 본 발명에 따른 박막 트랜지스터 표시판은 기판, 기판 위에 형성되어 있는 복수의 제1 신호선, 제1 신호선과 절연되어 교차하는 다수의 제2 신호선, 제1 신호선과 제2 신호선이 교차하여 정의하는 영역에 형성되어 있으며 복수의 서브 화소 전극으로 분할되어 있는 복수의 화소 전극, 각각의 화소에 배치되어 있으며, 제1 신호선, 제2 신호선 및 화소 전극에 3단자가 각각 연결되어 있는 박막 트랜지스터를 포함하고, 복수의 서브 화소 전극은 박막 트랜지스터와 직접 연결되어 있는 제1 부분과 제1 부분과 결합 용량으로 연결되어 있는 제2 부분으로 이루어져 있으며, 제1 부분과 제2 부분은 제1 신호선과 나란한 화소 전극의 중심선에 대하여 대칭이고, 제1 부분과 제2 부분을 나누는 간극은 중심선으로 나누는 화소 전극의 상반면과 하반면에서 게이트선과 나란한 중심에 위치한다.

제1 부분과 박막 트랜지스터를 연결하는 드레인 전극과 연결되어 있으며, 제2 부분과 중첩되어 있는 결합 전극을 더 포함하는 것이 바람직하며, 제1 부분의 서브 화소 전극은 제2 부분의 상부 및 하부에 각각 위치하며, 서브 화소 전극은 연결부를 통하여 서로 연결되어 있는 것이 바람직하다.

화소 전극과 중첩하여 유지 용량을 형성하는 유지 전극을 가지는 유지 전극선을 더 포함할 수 있으며, 유지 전극은 데이터선과 나란한 화소 전극의 중심선에 대하여 대칭으로 배치되어 있는 것이 바람직하다.

화소 전극은 절개부인 도메인 분할 수단을 가질 수 있으며, 절개부는 간극에 수직하거나 평행한 것이 바람직하다.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치에 대하여 설명한다.

먼저, 도 1 내지 도 6을 참고로 하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 상세하게 설명한다.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치용 공통 전극 표시판의 구조를 도시한 배치도이고, 도 3은 도 1의 박막 트랜지스터 표시판과 도 2의 박막 트랜지스터 표시판으로 이루어진 액정 표시 장치의 구조를 도시한 배치도이고, 도 4 및 도 5는 도 3의 액정 표시 장치를 IV-IV' 선 및 V-V' 선을 따라 자른 단면도이고, 도 6은 본 발명의 실시예에 따른 액정 표시 장치의 구조를 도시한 회로도이다.

본 발명의 실시예에 따른 액정 표시 장치는 박막 트랜지스터 표시판(100), 공통 전극 표시판(200), 이들 두 표시판(100, 200) 사이에 삽입되어 있는 액정층(3)을 포함한다.

먼저, 도 1, 도 3, 도 4 및 도 5를 참고로 하여 박막 트랜지스터 표시판(100)에 대하여 상세하게 설명한다.

절연 기판(110) 위에 복수의 게이트선(gate line)(121)과 복수의 유지 전극선(storage electrode lines)(131)이 형성되어 있다.

게이트선(121)은 주로 가로 방향으로 뻗어 있고 서로 분리되어 있으며, 게이트 신호를 전달한다. 각 게이트선(121)은 복수의 게이트 전극(gate electrode)(124)을 이루는 복수의 돌출부와 다른 층 또는 외부 장치의 접속을 위한 면적이 넓은 끝 부분(129)을 포함한다.

각각의 유지 전극선(131)은 주로 가로 방향으로 뻗어 있으며, 서로 이웃하는 게이트선(121) 사이에 배치되어 있다. 각각의 유지 전극선(131)은 이웃하는 게이트선(121)에 인접하게 배치되어 있으며, 세로 방향으로 뻗어 있는 제1 및 제2 유지 전극(133a, 133b)을 가진다. 유지 전극선(131)에는 액정 표시 장치의 공통 전극 표시판(200)의 공통 전극(common electrode)(270)에 인가되는 공통 전압(common voltage) 따위의 소정의 전압이 인가된다.

게이트선(121) 및 유지 전극선(131)은 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속, 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 따위로 이루어지는 것이 바람직하며, 단일막 구조를 가지거나 다층막 구조로 이루어질 수 있다. 다층막, 예를 들어 물리적 성질이 다른 두 개의 막, 즉 하부막과 그 위의 상부막을 포함할 수 있다. 하나의 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)이나 은 합금 등 은 계열의 금속, 구리(Cu)나 구리 합금 등 구리 계열의 금속으로 이루어질 수 있다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 크롬, 몰리브덴(Mo), 몰리브덴 합금, 탄탈륨(Ta), 또는 티타늄(Ti) 등으로 이루어질 수 있다. 두 도전막의 좋은 예로는 크롬/알루미늄-네오디뮴(Nd) 합금 또는 몰리브덴 또는 몰리브덴 합금/알루미늄 합금을 들 수 있다.

또한 게이트선(121) 및 유지 전극선(131)의 측면은 기관(110)의 표면에 대하여 경사져 있으며 그 경사각은 약 30-80°인 것이 바람직하다.

게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiN_x) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.

게이트 절연막(140) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 섬형 반도체(154)가 형성되어 있다. 각각의 섬형 반도체(154)는 게이트 전극(124) 상부에 위치하며, 섬형 반도체(154)는 게이트선(121) 상부까지 연장되어 있다. 섬형 반도체(154)는 유지 전극선(131)의 상부까지 연장될 수 있으며, 세로 방향으로 연장되어 선형을 이룰 수 있다.

반도체(154)의 상부에는 실리사이드(silicide) 또는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 섬형 저항성 접촉 부재(ohmic contact)(163, 165)가 형성되어 있다. 섬형 저항성 접촉 부재(163, 165)는 쌍을 이루어 반도체(154) 위에 배치되어 있는데, 게이트 전극(124)을 중심으로 서로 마주한다.

반도체(154)와 저항성 접촉 부재(163, 165)의 측면 역시 기관(110)의 표면에 대하여 경사져 있으며 그 경사각은 30-80°인 것이 바람직하다.

저항 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171)과 이로부터 분리되어 있는 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.

데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121) 및 유지 전극선(131)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)은 다른 층 또는 외부 장치와의 접속을 위한 넓은 끝 부분(179)을 가지고 있다.

각각의 드레인 전극(175)은 각각 유지 전극(133a)과 중첩하여 뻗어 있으며, 게이트선(121) 및 데이터선(171)으로 둘러싸인 영역의 안쪽으로 뻗은 확장부를 포함한다. 데이터선(171) 각각은 복수의 돌출부를 포함하며, 이 돌출부는 반도체(154) 상부에 위치하는 드레인 전극(175)의 한쪽 끝 부분을 일부 둘러싸도록 휘어져 소스 전극(173)을 이룬다. 하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.

드레인 전극(175)은 또한 유지 전극(133a)과 중첩하여 게이트선(121)과 데이터선(171)으로 둘러싸인 영역의 중앙까지 뻗은 결합 전극(176)을 포함한다.

데이터선(171) 및 드레인 전극(175)은 크롬 또는 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속을 포함하는 것이 바람직하며, 내화성 금속 따위의 하부막(도시하지 않음)과 그 위에 위치한 저저항 물질의 상부막(도시하지 않음)으로 이루어진 다층막 구조를 가질 수 있다.

데이터선(171) 및 드레인 전극(175)도 게이트선(121) 및 유지 전극선(131)과 마찬가지로 그 측면이 약 30-80°의 각도로 각각 경사져 있다.

저항성 접촉 부재(163, 165)는 그 하부의 반도체(154)와 그 상부의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 섬형의 반도체(154)는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있다.

데이터선(171) 및 드레인 전극(175)과 이들로 덮이지 않고 노출된 반도체(154) 부분의 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라즈마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등 4.0 이하의 저유전율을 절연 물질, 또는 무기 물질인 질화 규소나 산화 규소 따위로 이루어진 것이 바람직하다. 보호막(180)은 무기 물질로 이루어진 하부 절연막과 유기 물질로 이루어진 상부 절연막을 포함할 수 있다.

보호막(180)에는 드레인 전극(175)의 확장부와 데이터선(171)의 끝 부분(179)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 게이트 절연막(140)과 함께 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다. 접촉 구멍(181, 182, 185)은 다각형 또는 원 모양 등 다양한 모양으로 만들어질 수 있다. 접촉 구멍(181, 182, 185, 186)의 측벽은 30° 내지 85°의 각도로 기울어져 있거나 계단형인 것이 바람직하다.

보호막(180) 위에는 ITO 또는 IZO로 이루어진 복수 제1/제2 화소 전극(pixel electrode)(190a, 190b) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이와는 달리, 제1/제2 화소 전극(190a, 190b)은 투명한 도전성 폴리머로 만들어질 수도 있고, 반사형 액정 표시 장치의 경우에는 제1/제2 화소 전극(190a, 190b)이 불투명한 반사성 금속으로 만들어질 수도 있다. 이 경우, 접촉 보조 부재(81, 82)는 제1/제2 화소 전극(190a, 190b)과 다른 물질, 예를 들면 ITO 나 IZO로 만들어질 수 있다.

제1/제2 화소 전극(190a, 190b)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.

데이터 전압이 인가된 제1/제2 화소 전극(190a, 190b)은 공통 전극(270)과 함께 전기장을 생성함으로써 액정층의 액정 분자를 재배열시킨다.

이때, 제1 화소 전극(190a) 각각은 접촉 구멍(185)을 통하여 드레인 전극(175)과 각각 연결되어 이로부터 직접 데이터 전압을 인가 받는데 비하여, 제2 화소 전극(190b)은 제1 화소 전극(190a)과 연결되어 있는 용량성 결합 전극(176)과 중첩한다. 따라서, 제2 화소 전극(190b)은 제1 화소 전극(190a)에 전자기적으로 결합(용량성)되어 있다.

제1/제2 화소 전극(190a, 190b)과 공통 전극(270)은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]을 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며 이를 유지 축전기(storage capacitor)라 한다. 유지 축전기는 제1/제2 화소 전극(190a, 190b)과 유지 전극선(131)의 중첩 등으로 만들어지며, 유지 축전기의 정전 용량, 즉 유지 용량을 늘리기 위하여, 유지 전극선(131)에 유지 전극(133a, 133b)을 두고 제1/제2 화소 전극(190a, 190b)에 연결된 드레인 전극(175)을 연장 및 확장시켜 중첩시킴으로써 단자 사이의 거리를 가깝게 하고 중첩 면적을 크게 한다.

복수의 제1/제2 화소 전극(190a, 190b)은 데이터선(171)과 게이트선(121)으로 둘러싸인 영역 내에 거의 존재하고 경계의 대부분이 게이트선(121) 및 데이터선(171)과 평행하여 직사각형을 이룬다.

제1 화소 전극(190a)과 제2 화소 전극(190b)은 간극(191)을 통하여 분리되어 있다. 간극(191)은 게이트선(121)과 평행한 부분과 데이터선(171)과 평행한 부분으로 이루어져 있으며, 제1/제2 화소 전극(190a, 190b)의 가로 중심선에 대하여 대칭 구조를 가진다. 그래서, 제1/제2 화소 전극(190a, 190b)은 제1/제2 화소 전극(190a, 190b)의 가로 중심선에 대하여 대칭 구조를 가진다. 이때, 제1 화소 전극(190a)은 제2 화소 전극(190b)을 중심으로 두 부분으로 나뉘어 있으며, 두 부분은 연결부(83)를 통하여 연결되어 있다.

제1/제2 화소 전극(190a, 190b)은 우측 절개부(91a, 92a, 93a)와 좌측 절개부(91b, 92b, 93b)를 가지며, 제1/제2 화소 전극(190a, 190b)은 이들 절개부(91a, 91b, 92a, 92b, 93a, 93b)에 의하여 복수의 영역으로 분할된다. 절개부(91a, 91b, 92a, 92b, 93a, 93b)는 세로 방향으로 뻗어 있으며, 제1/제2 화소 전극(190a, 190b)의 가로 및 세로 중심선에 대하여 거의 대칭 구조를 이루고 있으며, 세로 중심선 부근에 위치한다.

따라서, 제1 화소 전극(190a)의 두 부분과 제2 화소 전극(190a, 190b)은 절개부(91a, 91b, 92a, 92b, 93a, 93b)에 의하여 각각 가로 방향으로 세 개의 영역으로 나누어지며, 이러한 영역들은 제1/제2 화소 전극(190a, 190b)을 좌우로 나누는 이등분선에 대하여 대칭 구조를 가진다. 이 때, 영역의 수효 또는 절개부의 수효는 화소의 크기, 화소 전극의 가로변과 세로변의 길이 비, 액정층의 종류나 특성 등 설계 요소에 따라서 달라진다.

제1/제2 화소 전극(190a, 190b)은 또한 이웃하는 게이트선(121) 또는 데이터선(171)과 중첩되어 개구율(aperture ratio)을 높일 수 있다.

접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 노출된 끝 부분(129) 및 데이터선(171)의 노출된 끝 부분(179)과 외부 장치와의 접촉성을 보완하고 이들을 보호하는 역할을 하는 것이다. 접촉 보조 부재(81, 82)는 이방성 도전막(도시하지 않음) 등을 통하여 외부 장치와 연결된다.

게이트 구동 회로가 박막 트랜지스터 표시판(100)에 집적되는 경우에는 접촉 보조 부재(81)는 게이트 구동 회로의 금속층과 게이트선(121)을 연결하는 역할을 할 수 있다. 마찬가지로 데이터 구동 회로가 박막 트랜지스터 표시판(100)에 집적되는 경우에 접촉 보조 부재(82)는 데이터 구동 회로의 금속층과 데이터선(171)을 연결하는 역할을 할 수 있다.

다음, 도 2 내지 도 5를 참고로 하여, 공통 전극 표시판(200)에 대하여 설명한다.

투명한 유리 등으로 이루어진 절연 기관(210) 위에 차광 부재(220)가 형성되어 있으며, 차광 부재(220)는 데이터선(171)에 대응하는 부분과 박막 트랜지스터에 대응하는 부분을 포함하고 있다. 이와는 달리 차광 부재(220)는 화소 전극(190)과 마주보며 화소 전극(190)과 거의 동일한 모양을 가지는 복수의 개구부를 가질 수 있다.

기관(210) 위에는 또한 복수의 색필터(230)가 형성되어 있으며 차광 부재(230)로 둘러싸인 영역 내에 대부분 위치한다. 색필터(230)는 화소 전극(190)을 따라서 세로 방향으로 길게 뻗을 수 있다. 색필터(230)는 적색, 녹색 및 청색 등의 원색 중 하나를 표시할 수 있다.

색필터(230)의 위에는 덮개막(250)이 형성되어 있다.

덮개막(250)의 위에는 ITO, IZO 등의 투명한 도전체 따위로 이루어진 공통 전극(270)이 형성되어 있다.

공통 전극(270)은 복수 별의 절개부(71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 74) 집합을 가진다.

한 별의 절개부(71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 74)는 하나의 제1/제2 화소 전극(190a, 190b)과 마주 보며 가로 절개부(71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b)와 세로 절개부(74)를 포함한다. 세로 절개부(74)는 제1/제2 화소 전극(190a, 190b)의 세로 중심에서 세로 방향으로 뻗어, 제1/제2 화소 전극(190a, 190b)의 절개부(91a, 91b, 92a, 92b, 93a, 93b)에 의하여 가로 방향으로 나뉘어진 세 영역 중 각각의 중앙 영역을 가로 방향으로 양분한다. 가로 절개부(71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b) 중 일부(71b, 71d, 72b, 73b)는 나머지 일부(71a, 71c, 72a, 73a)는 제1/제2 화소 전극(190a, 190b)의 세로 중심선에 대하여 대칭을 이룬다. 가로 절개부(71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b)는 각각 가로 방향으로 뻗어 제1/제2 화소 전극(190a, 190b)의 절개부(91a, 91b, 92a, 92b, 93a, 93b)에 의하여 가로 방향으로 나뉘어진 세 영역 중 양쪽 가장자리에 위치하는 영역의 가로 중앙에 배치되어, 이들 영역을 세로 방향으로 양분한다.

절개부(71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 74)의 수효는 설계 요소에 따라 달라질 수 있으며, 차광 부재(220)가 절개부(71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 74)와 중첩하여 절개부(71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 74) 부근의 빛샘을 차단할 수 있다.

표시판(100, 200)의 안쪽 면에는 수직 배향막(11, 21)이 각각 도포되어 있고, 바깥쪽 면에는 편광판(12, 22)이 구비되어 있다. 배향막(11, 21)은 수평 배향막일 수 있다.

두 편광판(12, 22)의 투과축은 직교하며 이중 한 투과축은 게이트선(121)에 대하여 45°를 이룬다. 반사형 액정 표시 장치의 경우에는 두 개의 편광판(12, 22) 중 하나가 생략될 수 있다.

표시판(100, 200)과 편광자(12, 22)의 사이에는 각각 두 표시판(100, 200) 사이에 형성된 액정층의 지연값을 보상하기 위한 위상 지연 필름(retardation film)이 깔 수 있다. 위상 지연 필름은 복굴절성(birefringence)을 가지며 액정층의 복굴절성을 역으로 보상하는 역할을 한다. 지연 필름으로는 일축성 또는 이축성 광학 필름을 사용할 수 있으며, 특히 음성(negative) 일축성 광학 필름을 사용할 수 있다.

액정 표시 장치는 또한 편광자(12, 22), 위상 지연 필름, 표시판(100, 200) 및 액정층에 빛을 공급하는 조명부(backlight unit)를 포함할 수 있다.

액정층은 음의 유전율 이방성을 가지며, 액정층의 액정 분자는 전계가 없는 상태에서 그 장축이 두 표시판의 표면에 대하여 수직을 이루도록 배향되어 있다. 따라서 입사광은 직교 편광자(12, 22)를 통과하지 못하고 차단된다.

공통 전극(270)에 공통 전압을 인가하고 제1/제2 화소 전극(190a, 190b)에 데이터 전압을 인가하면 표시판의 표면에 거의 수직인 전계가 생성된다. 액정 분자들은 전계에 응답하여 그 장축이 전계의 방향에 수직을 이루도록 방향을 바꾸고자 한다. 한편, 공통 전극(270) 및 제1/제2 화소 전극(190a, 190b)의 절개부(71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 91a, 91b, 92a, 92b, 93a, 93b)와 화소 전극(190) 변은 전계를 왜곡하여 액정 분자들의 경사 방향을 결정하는 수평 성분을 만들어낸다. 이러한 수평 성분은 절개부(71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 91a, 91b, 92a, 92b, 93a, 93b)의 변과 제1/제2 화소 전극(190a, 190b)의 변에 수직이다. 또한 절개부(71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 91a, 91b, 92a, 92b, 93a, 93b)의 마주보는 두 변에서의 전계의 수평 성분은 서로 반대 방향이다.

이러한 전계를 통하여 절개부(71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 91a, 91b, 92a, 92b, 93a, 93b)는 액정층의 액정 분자가 기울어지는 방향을 제어한다. 인접하는 절개부(71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 91a, 91b, 92a, 92b, 93a, 93b)에 의하여 정의되거나 제1/제2 화소 전극(190a, 190b)의 가로 및 세로 변에 의하여 정의되는 각 도메인 내에 있는 액정 분자는 절개부(71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 91a, 91b, 92a, 92b, 93a, 93b)의 길이 방향에 대하여 수직을 이루는 방향으로 기울어진다. 따라서 각 도메인의 액정 분자(310)들의 경사 방향은 서로 다르고 이에 따라 시야각이 확장된다.

절개부(71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 91a, 91b, 92a, 92b, 93a, 93b)의 너비는 약 9μm 내지 약 12μm인 것이 바람직하다.

적어도 하나의 절개부(71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 91a, 91b, 92a, 92b, 93a, 93b)는 돌기(protrusion)(도시하지 않음)나 함몰부(depression)(도시하지 않음)로 대체할 수 있다. 돌기는 유기물 또는 무기물로 만들어질 수 있고 전계 생성 전극(190a, 190b, 270)의 위 또는 아래에 배치될 수 있으며 그 너비는 약 5μm 내지 약 10μm인 것이 바람직하다.

도 6을 참조하여 설명하면, 본 실시예에 따른 액정 표시 장치에서 제1 화소 전극(190a)은 드레인 전극(175)을 통하여 박막 트랜지스터(Q)에 직접 연결되어 박막 트랜지스터(Q)를 통하여 데이터선(171)을 통하여 전달되는 화상 신호 전압을 인가 받음에 반하여, 제2 화소 전극(190b)의 전압은 제1 화소 전극(190a)과의 용량성 결합으로 변한다. 본 실시예에서 제2 화소 전극(190b)의 전압은 제1 화소 전극(190a)의 전압에 비하여 절대값이 항상 낮아지며, 그 이유를 구체적으로 설명한다.

도 6에서 Clca는 제1 화소 전극(190a)과 공통 전극(270) 사이에서 형성되는 액정 용량을 나타내고, Csta는 제1 화소 전극(190a)과 유지 전극선(131) 사이에서 형성되는 유지 용량을 나타낸다. Clcb는 제2 화소 전극(190b)과 공통 전극(270) 사이에서 형성되는 액정 용량을 나타내고, Cstb는 제2 화소 전극(190b)과 유지 전극선(131) 사이에서 형성되는 유지 용량을 나타내고, Ccp는 제2 화소 전극(190b)과 제1 화소 전극(190a) 사이에서 형성되는 결합 용량을 나타낸다.

공통 전극(270) 전압에 대한 제1 화소 전극(190a)의 전압을 Va라 하고, 제2 화소 전극(190b)의 전압을 Vb라 하면, 전압 분배 법칙에 의하여,

$$Vb = Va \times [Ccp / (Ccp + Clcb + Cstb)]$$

이고, Ccp/(Ccp + Clcb + Cstb)는 항상 1보다 클 수 없기 때문에 Vb는 Va에 비하여 항상 작다. 이때, Clca 및 Clcb에 대한 공통 전극(270) 전압과 Csta 및 Cstb에 대한 유지 전극선(131) 전압이 달라질 수 있는데, 이러한 경우에도 Clca와 Clcb에

인가되는 공통 전극(270) 전압이 동일하므로 Clca에 인가되는 화상 신호 전압(Va)의 절대값은 항상 Clcb에 인가되는 화상 신호 전압(Vb)의 절대값보다 큰 값을 가지게 된다. 이와 같이, 하나의 화소 내에서 전압이 다른 두 화소 전극을 배치하면 액정 분자는 서로 다른 전압으로 구동되어 서로 다른 경사각(tilt angle)으로 기울어지며, 이를 통하여 측면 시인성을 향상시킬 수 있다.

Ccp를 조절함으로써 Va에 대한 Vb의 비율을 조정할 수 있다. Ccp의 조절은 결합 전극(176)과 제2 화소 전극(190b)의 중첩 면적과 거리를 조절함으로써 가능하다. 중첩 면적은 결합 전극(176)의 폭을 변화시킴으로써 용이하게 조정할 수 있고, 거리는 결합 전극(176)의 형성 위치를 변화시킴으로써 조정할 수 있다. 즉, 본 발명의 실시예에서는 결합 전극(176)을 데이터선(171)과 같은 층에 형성하였으나, 게이트선(121)과 같은 층에 형성함으로써 결합 전극(176)과 제2 화소 전극(190b) 사이의 거리를 증가시킬 수 있다. 이때, Vb는 Va에 대하여 0.6 내지 0.8배인 것이 바람직하다.

한편, 다른 실시예에서는 제2 화소 전극(190b)에 제1 화소 전극(190a)의 전압에 비하여 절대값이 항상 높은 전압을 인가할 수 있는데, 이는 제2 화소 전극(190b)에 공통 전압 등과 같이 임의의 전압을 인가한 상태에서 제1 화소 전극(190a)과 용량성으로 결합함으로써 이루어진다.

화상 신호가 직접 전달되는 제1 화소 전극(190a)에 대하여 높거나 낮은 화소 전압이 전달되는 제2 화소 전극(190b)의 면적 비는 1:0.85~1:1.15 범위인 것이 바람직하며, 제1 화소 전극(190a)과 용량성으로 결합하는 제2 화소 전극(190b)은 둘 이상으로 배치할 수 있다.

이와 같은 본 발명의 실시예에 따른 액정 표시 장치에서는 제1 및 제2 화소 전극(190a, 190b)을 나누는 간극(191)이 게이트선(121)과 나란하고, 게이트선(121)과 나란한 제1/제2 화소 전극(190a, 190b)을 중심선으로 나누는 상부와 하부의 중심에 각각 위치하고 있다. 그러므로, 두 표시판(100, 200)이 좌우 방향으로 오정렬이 발생하거나, 박막 트랜지스터 표시판(100)에서 오정렬이 발생하여 차광 부재(220) 및 유지 전극(133a, 133b)에 의해 가려지는 제1 및 제2 화소 전극(190a, 190b)의 면적이 거의 동일하게 변한다. 따라서, 오정렬이 발생하더라도 서로 다른 전압이 전달되는 면적이 거의 동일하게 변하여, 휘도의 변화는 심하게 발생하지 않는다. 또한, 유지 전극(133a, 133b)도 제1/제2 (190a, 190b)의 좌우에 각각 배치되어 있어, 유지 전극(133a, 133b)과 제1/제2 (190a, 190b)가 오정렬되더라도 이들 사이에서 형성되는 유지 용량이 서로 보상된다. 따라서, 오정렬로 인한 얼룩을 방지할 수 있으며, 이를 통하여 표시 특성을 향상시킬 수 있다.

도 7은 본 발명의 다른 실시예에 따른 액정 표시 장치의 구조를 도시한 배치도이고, 도 8 및 도 9는 도 7의 액정 표시 장치를 VIII-VIII' 선 및 IX-IX' 선을 따라 잘라 도시한 단면도이다.

도 7 내지 도 9를 참고하면, 본 실시예에 따른 액정 표시 장치도 박막 트랜지스터 표시판(100), 공통 전극 표시판(200), 이들 두 표시판(100, 200) 사이에 삽입되어 있는 액정층(3), 두 표시판(100, 200)의 바깥 면에 부착되어 있는 한 쌍의 편광자(12, 22)를 포함한다.

본 실시예에 따른 표시판(100, 200)의 층상 구조는 도 1 내지 도 5와 거의 동일하다.

박막 트랜지스터 표시판(100)에 대하여 설명하자면, 게이트 전극(124)을 포함하는 복수의 게이트선(121) 및 유지 전극(133a, 133b)을 각각 포함하는 복수의 유지 전극선(131)이 기판(110) 위에 형성되어 있고, 그 위에 게이트 절연막(140), 반도체(154) 및 저항성 접촉 부재(163, 165)가 차례로 형성되어 있다. 소스 전극(173)을 포함하는 복수의 데이터선(171) 및 복수의 확장부를 포함하는 복수의 드레인 전극(175)이 게이트 절연막(140) 위에 형성되어 있고, 보호막(180)이 그 위에 형성되어 있으며, 보호막(180) 및 게이트 절연막(140)에는 복수의 접촉 구멍(181, 182, 185)이 형성되어 있다. 보호막(180) 위에는 복수의 제1/제2 화소 전극(190a, 190b) 및 복수의 접촉 보조 부재(81, 82)가 형성되어 있고, 그 위에는 배향막(11)이 도포되어 있다.

공통 전극 표시판(200)에 대하여 설명하자면, 차광 부재(220), 복수의 색필터(230), 덮개막(250), 공통 전극(270) 및 배향막(21)이 절연 기판(210) 위에 형성되어 있다.

도 1 내지 도 5의 액정 표시 장치와는 달리, 섬형 반도체(154)는 데이터선(171) 및 드레인 전극(175) 하부까지 연장되어 있는 선형 반도체(151)의 돌출부이며, 섬형의 저항성 접촉 부재(165)에 마주하는 섬형 저항성 접촉 부재(163) 또한 선형의 저항성 접촉 부재(161)의 돌출부이다. 이때, 선형의 반도체(151)는 데이터선(171)과 드레인 전극(175) 및 그 아래의 저항성 접촉 부재(161, 165)와 거의 동일한 모양을 가진다. 그러나, 선형의 반도체(151) 중 돌출부(154)는 소스 전극(173)과 드레인 전극(175) 사이의 부분과 같이 데이터선(171)과 드레인 전극(175)으로 덮이지 않는 부분을 가진다.

이러한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에서는 데이터선(171) 및 드레인 전극(175)과 반도체(151) 및 저항성 접촉 부재(161, 165)를 한 번의 사진 공정으로 형성한다.

이러한 사진 공정에서 사용하는 감광막 패턴은 위치에 따라 두께가 다르며, 특히 두께가 작아지는 순서로 제1 부분과 제2 부분을 포함한다. 제1 부분은 데이터선 및 드레인 전극이 차지하는 배선 영역에 위치하며, 제2 부분은 박막 트랜지스터의 채널 영역에 위치한다.

위치에 따라 감광막 패턴의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 예를 들면 광마스크에 투명 영역(transparent area) 및 차광 영역(light blocking area) 외에 반투명 영역(translucent area)을 두는 방법이 있다. 반투명 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우가 가능한 감광막을 사용하는 방법이 있다. 즉, 투명 영역과 차광 영역만을 지닌 통상의 노광 마스크로 리플로우 가능한 감광막 패턴을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성하는 것이다.

이와 같이 하면 한 번의 사진 공정을 줄일 수 있으므로 제조 방법이 간단해진다.

발명의 효과

이상과 같이 본 발명에서는 좌우 방향으로 오정렬이 발생하더라도 휘도의 변화를 최소화하고 유지 용량을 보상함으로써 액정 표시 장치의 표시 특성을 향상시킬 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. 특히, 화소 전극과 공통 전극에 형성하는 절개부의 배치는 여러 다양한 변형이 있을 수 있다.

(57) 청구의 범위

청구항 1.

기관,

상기 기관 위에 형성되어 있는 복수의 제1 신호선,

상기 제1 신호선과 절연되어 교차하는 다수의 제2 신호선,

상기 제1 신호선과 상기 제2 신호선이 교차하여 정의하는 영역에 형성되어 있으며, 복수의 서브 화소 전극으로 분할되어 있는 복수의 화소 전극,

각각의 상기 화소에 배치되어 있으며, 상기 제1 신호선, 상기 제2 신호선 및 화소 전극에 3단자가 각각 연결되어 있는 박막 트랜지스터를 포함하고,

복수의 상기 서브 화소 전극은 상기 박막 트랜지스터와 직접 연결되어 있는 제1 부분과 상기 제1 부분과 결합 용량으로 연결되어 있는 제2 부분으로 이루어져 있으며, 상기 제1 부분과 상기 제2 부분은 상기 제1 신호선과 나란한 상기 화소 전극의 중심선에 대하여 대칭이고, 상기 제1 부분과 상기 제2 부분을 나누는 간극은 상기 중심선으로 나뉘는 상기 화소 전극의 상반면과 하반면에서 상기 게이트선과 나란한 중심에 위치하는 박막 트랜지스터 표시판.

청구항 2.

제1항에서,

상기 제1 부분과 상기 박막 트랜지스터를 연결하는 드레인 전극과 연결되어 있으며, 상기 제2 부분과 중첩되어 있는 결합 전극을 더 포함하는 박막 트랜지스터 표시판.

청구항 3.

제2항에서,

상기 제1 부분의 서브 화소 전극은 상기 제2 부분의 상부 및 하부에 각각 위치하며, 상기 서브 화소 전극은 연결부를 통하여 서로 연결되어 있는 박막 트랜지스터 표시판.

청구항 4.

제1항에서,

상기 화소 전극과 중첩하여 유지 용량을 형성하는 유지 전극을 가지는 유지 전극선을 더 포함하는 박막 트랜지스터 표시판.

청구항 5.

제4항에서,

상기 유지 전극은 상기 데이터선과 나란한 상기 화소 전극의 중심선에 대하여 대칭으로 배치되어 있는 박막 트랜지스터 표시판.

청구항 6.

제1항에서,

상기 화소 전극은 절개부인 도메인 분할 수단을 가지는 박막 트랜지스터 표시판.


청구항 7.

제6항에서,


상기 절개부는 상기 간극에 수직하거나 평행한 박막 트랜지스터 표시판.

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7



도면8



도면9



专利名称(译)	薄膜晶体管标志		
公开(公告)号	KR1020060082137A	公开(公告)日	2006-07-18
申请号	KR1020050002106	申请日	2005-01-10
[标]申请(专利权)人(译)	三星电子株式会社		
申请(专利权)人(译)	三星电子有限公司		
当前申请(专利权)人(译)	三星电子有限公司		
[标]发明人	PARK JUNGJOON		
发明人	PARK,JUNGJOON		
IPC分类号	G02F1/1343		
CPC分类号	F21S8/061 F21V15/01 F21V17/104 F21V21/03 F21W2121/00 Y10S362/806		
外部链接	Espacenet		

摘要(译)

根据本发明面板的一个实施方式的薄膜晶体管是衬底，从所述多个第一信号线绝缘，形成在衬底上的多个第二信号线，其定义为第一信号线交叉的第一信号线和第二信号线交叉在其被布置在所述多个像素电极的区域中形成，每个像素被划分为多个子像素电极，以及第一信号线，薄膜晶体管是三端子分别连接到第二信号线和所述像素电极多个子像素电极的由连接到耦合电容与该第一部分和该第一部分被直接连接到所述薄膜晶体管的第二部分，所述第一部分和所述第二部分平行于所述第1信号电极的像素划分第一部分和第二部分的间隙相对于像素电极的中心线对称，位于中心和侧方。3 指数方面 液晶显示，垂直对齐，亮度，存储容量，

