

(19)대한민국특허청(KR)
(12) 공개특허공보(A)(51) 。 Int. Cl.⁷
G02F 1/136(11) 공개번호 10-2005-0055914
(43) 공개일자 2005년06월14일(21) 출원번호 10-2003-0088971
(22) 출원일자 2003년12월09일(71) 출원인 엘지.필립스 엘시디 주식회사
서울 영등포구 여의도동 20번지(72) 발명자 우철민
경상북도상주시내서면능암리산119번지
권재창
경상북도봉화군명호면도천1리253번지
김종대
서울특별시동작구신대방1동616-42번지(74) 대리인 김용인
심창섭

심사청구 : 없음

(54) 액정표시장치 및 그 제조방법

요약

본 발명은 데이터 패드 링크와 게이트 패드 링크를 동일층상에 동일한 금속으로 형성함으로써 두 층간의 단차를 최소화 시키어 링크부에 시일재 형성시 갭(gap)성 얼룩 발생을 방지하도록 한 액정표시장치 및 그 제조방법에 관한 것으로서, 절연 기판상에 서로 교차하여 배치되어 화소영역을 정의하는 게이트 라인 및 데이터 라인과, 상기 게이트 라인과 데이터 라인의 일 끝단에 형성되는 게이트 패드 및 데이터 패드와, 상기 게이트 라인과 데이터 라인이 교차하는 화소영역에 형성되는 화소전극 및 박막트랜지스터와, 상기 게이트 라인 및 데이터 라인과 상기 게이트 패드 및 데이터 패드를 연결하기 위해 동일한 층상에 형성되는 게이트 패드 링크와 데이터 패드 링크와, 상기 데이터 라인과 데이터 패드 링크를 전기적으로 연결하는 연결 라인을 포함하여 구성됨을 특징으로 한다.

대표도

도 8f

색인어

링크, 데이터 라인, 게이트 라인, 박막트랜지스터, 화소전극, 시일재

명세서

도면의 간단한 설명

도 1은 일반적인 액정표시장치를 나타낸 분해 사시도

도 2a 내지 도 2f는 일반적인 4 마스크를 사용한 액정표시장치의 제조방법을 나타낸 공정단면도

도 3은 종래 기술의 4 마스크를 이용한 액정표시장치를 나타낸 평면도

도 4는 도 3의 B 부분을 상세하게 나타낸 상세도

도 5a 및 도 5b는 도 4의 II-II' 및 III-III'선에 따른 액정표시장치의 링크부를 나타낸 단면도

도 6은 본 발명에 의한 액정표시장치를 나타낸 평면도

도 7a 및 도 7B는 도 6의 V-V' 및 VI-VI'선에 따른 액정표시장치의 링크부를 나타낸 단면도

도 8a 내지 도 8f는 도 6의 IV-IV', V-V', VI-VI'선에 따른 액정표시장치의 제조방법을 나타낸 공정단면도

도면의 주요 부분에 대한 부호의 설명

100 : 절연 기판 101 : 화소전극

102 : 게이트 전극 103 : 액티브층

104 : 소오스 전극 105 : 드레인 전극

106 : 게이트 패드 링크 107 : 데이터 패드 링크

108 : 게이트 절연막 109 : 보호막

110 : 금속막 111 : 포토레지스트 패턴

112 : 콘택홀 113 : 연결 라인

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 특히 링크(link)부의 단차를 줄이어 실(seal) 얼룩에 따른 불량을 개선시키는데 적당한 액정표시장치 및 그 제조방법에 관한 것이다.

일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.

따라서, 상기 액정의 분자배열 방향을 임의로 조절하면 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상을 표시한다.

상기 액정표시장치는 공통전극이 형성된 컬러필터 기판(상부기판)과 화소전극이 형성된 박막트랜지스터 어레이기판(하부기판)과, 상부기판 및 하부기판 사이에 충전된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식이고, 투과율과 개구율 등의 특성이 우수하다.

현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD)에 대한 연구가 활발히 진행되고 있다.

상기와 같은 액정표시장치는 동작 수행을 위해 기판에 구동소자 또는 배선 등의 여러 패턴들을 형성하는데, 패턴을 형성하기 위해 사용되는 기술 중 일반적인 것이 포토리소그래피(photo lithography) 방법이다.

상기 포토리소그래피 방법은 패턴이 형성될 기판에 자외선으로 감광하는 재료인 포토레지스트를 도포하고, 마스크에 형성된 패턴을 포토레지스트위에 노광하여 현상, 식각한 후 포토레지스트를 제거하는 일련의 복잡한 과정으로 이루어진다.

따라서 포토리소그래피의 공정 수를 줄이기 위한 많은 연구가 진행되고 있으며, 그로부터 마스크 수를 줄이고 있다.

종전, 하나의 박막트랜지스터 어레이 기판을 형성하기 위해서는 통상, 5~7장의 마스크를 사용하지만, 최근 4 마스크 기술 수준에까지 이르게 되었다.

도 1은 일반적인 액정표시장치를 나타낸 분해 사시도이다.

도 1에 도시한 바와 같이, 일정 공간을 갖고 합착된 하부기판(1) 및 상부기판(2)과, 상기 하부기판(1)과 상부기판(2) 사이에 주입된 액정(3)으로 구성되어 있다.

보다 구체적으로 설명하면, 상기 하부기판(1)은 화소 영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(4)이 배열되고, 상기 게이트 라인(4)에 수직인 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(5)이 배열되어 있다.

또한, 상기 각 화소 영역(P)에는 화소 전극(6)이 형성되고, 상기 각 게이트 라인(4)과 데이터 라인(5)이 교차하는 부분에는 상기 각 게이트 라인(4)에 인가되는 신호에 따라 스위칭되어 상기 각 데이터 라인(5)의 데이터 신호를 각 화소 전극(6)에 인가하는 복수개의 박막트랜지스터(T)가 형성되어 있다.

그리고 상기 상부기관(2)은 상기 화소 영역(P)을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층(7)과, 칼라 색상을 표현하기 위한 R, G, B 칼라 필터층(8)과, 화상을 구현하기 위한 공통 전극(9)이 형성되어 있다.

여기서, 상기 박막트랜지스터(T)는 상기 게이트 라인(4)으로부터 돌출된 게이트 전극과, 전면에 형성된 게이트 절연막(도시되지 않음)과 상기 게이트 전극 상층의 게이트 절연막위에 형성된 액티브층(도시되지 않음)과, 상기 데이터 라인(5)으로부터 돌출된 소오스 전극과, 상기 소오스 전극과 일정 간격 이격된 드레인 전극을 구비하여 구성된다.

또한, 상기 화소 전극(6)은 상기 드레인 전극과 콘택되어 상기 박막트랜지스터(T)의 구동에 의해 신호를 인가받아 온-오프된다. 여기서, 상기 화소전극(6)은 인듐 주석 산화물(ITO : Indium Tin Oxide)과 같이, 빛의 투과율이 비교적 뛰어난 투명 도전성 금속을 이용한다.

도 2a 내지 도 2f는 일반적인 4 마스크를 사용한 액정표시장치의 제조방법을 나타낸 공정단면도이다.

도 2a에 도시한 바와 같이, 투명한 절연 기판(51) 상에 금속막을 스퍼터링과 같은 방법으로 증착한 다음, 포토 및 식각공정을 통해 상기 금속막을 선택적으로 제거하여 게이트 전극(52)을 형성한다.

이때 도면에는 도시하지 않았지만, 상기 게이트 전극(52)과 연결되고 제 1 방향을 갖는 게이트 라인 및 상기 게이트 라인의 일 끝단에 연결되는 게이트 패드 그리고 상기 게이트 라인 및 게이트 패드를 연결하는 게이트 패드 링크도 함께 형성된다.

여기서, 상기 금속과 같은 물질은 Al, Al-Pd, Al-Si, Al-Si-Ti, Al-Si-Cu, Al 합금 등으로 된 금속 중에서 선택하여 스퍼터링법에 의해 200~4000Å의 두께로 금속막을 증착한다.

도 2b에 도시한 바와 같이, 상기 게이트 전극(52)을 포함한 절연 기판(51)의 전면에 게이트 절연막(53), 비정질 실리콘층(54a), 그리고 불순물이 도핑된 비정질 실리콘층(55a)을 차례로 증착한다.

그리고 상기 비정질 실리콘층(55a)상에 금속막(56)을 CVD 또는 스퍼터링법으로 증착하고, 상기 금속막(56)상에 포토레지스트를 도포한 후, 마스크(하프-톤 마스크)를 이용하여 회절 노광 및 현상 공정으로 포토레지스트 패턴(57)을 형성한다.

이때, 상기 마스크(하프-톤 마스크)는 빛을 완전히 차단하는 차단영역, 빛이 투과되는 투과영역 그리고 빛이 일정량만 조사되는 슬릿영역으로 구성되어 있다.

따라서, 상기 현상된 포토레지스트 패턴(57)은 서로 다른 두께를 갖고 형성된다.

도 2c에 도시한 바와 같이, 상기 포토레지스트 패턴(57)을 마스크로 이용하여 상기 금속막(56), 상기 불순물이 도핑된 비정질 실리콘층(55a), 비정질 실리콘층(54a)을 습식 또는 건식 식각으로 선택적으로 제거한다.

도 2d에 도시한 바와 같이, 상기 포토레지스트 패턴(57)을 O₂ 애싱(ashing)하여 상기 포토레지스트 패턴(57) 중 상대적으로 얇은 두께를 갖는 부분을 제거한다.

이때, 상기 포토레지스트 패턴(57)은 전체적으로 두께가 얇아지게 된다.

이어, 상기 애싱된 포토레지스트 패턴(57)을 마스크로 이용하여 박막트랜지스터의 채널 영역에 해당되는 상기 금속막(56) 및 상기 불순물이 도핑된 비정질 실리콘층(55a)을 식각하여 소오스 전극(56a) 및 드레인 전극(56b) 그리고 오믹 콘택층(55) 그리고 액티브층(54)을 형성한다.

이때 도면에는 도시하지 않았지만, 상기 소오스 전극(56a)과 연결되고 제 2 방향으로 연장되어 상기 게이트 라인과 교차하여 화소영역을 정의하는 데이터 라인 및 상기 데이터 라인의 일 끝단에 연결되는 데이터 패드 그리고 상기 데이터 라인 및 데이터 패드를 연결하는 데이터 패드 링크도 함께 형성된다.

여기서, 상기 데이터 라인 및 데이터 패드 그리고 데이터 패드 링크의 하부에는 상기 액티브층(54)이 잔류하게 된다.

한편, 상기 소오스 전극(56a) 및 드레인 전극(56b)은 상기 게이트 전극(52)과 함께 박막트랜지스터(T)를 이룬다.

도 2e에 도시한 바와 같이, 상기 포토레지스트 패턴(57)을 박리하고, 상기 게이트 전극(52)을 포함한 절연기판(51)의 전면에 보호막(58)을 형성하고, 포토 및 식각 공정을 통해 상기 드레인 전극(56b)의 표면이 소정부분 노출되도록 상기 보호막(58)을 선택적으로 제거하여 콘택홀(59)을 형성한다.

도 2f에 도시한 바와 같이, 상기 콘택홀(59)을 포함한 절연 기판(51)의 전면에 인듐-틴-옥사이드(indium-tin-oxide)나 인듐-징크-옥사이드(indium-zinc-oxide)와 같은 투명 도전 물질을 증착하고 패터닝하여 상기 콘택홀(59)을 통해 드레인 전극(56b)과 연결되는 화소전극(60)을 형성한다.

이하, 첨부된 도면을 참고하여 종래의 액정표시장치를 설명하면 다음과 같다.

도 3은 종래 기술의 4 마스크를 이용한 액정표시장치를 나타낸 평면도이다.

도 3에 도시한 바와 같이, 제 1 기판(21)과 제 2 기판(21a)이 일정한 간격을 갖고 대향하여 배치되고, 그 사이에는 액정층(도시되지 않음)이 형성된다.

여기서, 상기 제 1 기판(21) 및 제 2 기판(21a)은 액티브 영역(A)과 패드 영역(P)으로 정의되며, 상기 액티브 영역(A)의 제 1 기판(21) 상에는 복수의 박막트랜지스터 및 화소전극들이 형성되고, 상기 패드 영역(P)의 제 1 기판(21) 상에는 복수개의 게이트 패드(23) 및 데이터 패드(25)가 형성된다.

상기 액티브 영역(A) 외곽의 패드 영역(P) 즉, 패드 링크(pad link)부(PL)에는 상기 제 1 기판(21)과 제 2 기판(21a)을 합착하기 위한 시일재(27)가 형성되어 있다.

도 4는 도 3의 B 부분을 상세하게 나타낸 상세도이다.

도 4에 도시한 바와 같이, 제 1 기판(21)상의 액티브 영역(A)에는 복수개의 게이트 라인($G_1, G_2, \dots, G_n$)과 데이터 라인($D_1, D_2, \dots, D_n$)이 교차 배치되어 복수의 화소영역을 정의하고, 상기 각 화소영역에는 박막트랜지스터(T) 및 화소전극(31)이 배치된다.

여기서, 상기 박막트랜지스터(T)는 상기 게이트 라인으로부터 돌출된 게이트 전극(32)과, 전면에 형성된 게이트 절연막(도시되지 않음)과 상기 게이트 전극 상층의 게이트 절연막위에 형성된 액티브층(33)과, 상기 데이터 라인으로부터 돌출된 소오스 전극(34)과, 상기 소오스 전극(34)과 일정 간격 이격된 드레인 전극(35)을 구비하여 구성된다.

한편, 상기 화소전극(31)은 상기 드레인 전극(35)과 연결된다.

그리고 상기 게이트 라인($G_1, G_2, \dots, G_n$)과 데이터 라인($D_1, D_2, \dots, D_n$)의 일측 끝단에 형성되는 게이트 패드($GP_1, GP_2, \dots, GP_n$) 및 데이터 패드($DP_1, DP_2, \dots, DP_n$)는 TCP, ACF를 통해 구동 IC와 전기적으로 연결되고, 상기 게이트 패드 및 데이터 패드에 인가된 구동신호 및 데이터 신호는 게이트 패드 링크(36) 및 데이터 패드 링크(37)를 통해 액티브 영역(A)의 게이트 라인($G_1, G_2, \dots, G_n$)과 데이터 라인($D_1, D_2, \dots, D_n$)으로 각각 링크된다.

또한, 상기 게이트 패드 링크(36) 및 데이터 패드 링크(37) 상에는 상기 액티브 영역(A)내에 형성된 액정을 보호하기 위해 상기 제 1 기판(21)과 제 2 기판(21a)이 시일재(27)로 합착되어 있다.

도 5a 및 도 5b는 도 4의 II-II' 및 III-III'선에 따른 액정표시장치의 링크부를 나타낸 단면도이다.

도 5a 및 도 5b에 도시한 바와 같이, 제 1 기판(21)상에 형성되는 게이트 패드 링크(36)와, 상기 게이트 패드 링크(36)를 포함한 제 1 기판(21)의 전면에 형성되는 게이트 절연막(39)과, 상기 게이트 절연막(39)상에 형성되는 액티브층(33)과, 상기 액티브층(33)상에 형성되는 데이터 패드 링크(37)와, 상기 데이터 패드 링크(37)를 포함한 제 1 기판(21)의 전면에 형성되는 보호막(40)을 포함하여 구성되어 있다.

여기서, 상기 도 5b의 액티브층(33)과 데이터 패드 링크(37)는 전술한 도 2a 및 도 2g에서와 같이 4 마스크 공정에 의해 동시에 형성되기 때문에 적층된 구조를 가지고 있다.

발명이 이루고자 하는 기술적 과제

그러나 상기와 같은 종래의 액정표시장치에 있어서 다음과 같은 문제점이 있었다.

즉, 4 마스크 공정 즉, 액티브층과 데이터 라인을 하나의 마스크를 이용하여 형성하는 공정시 데이터 패드 링크와 게이트 패드 링크가 별도로 증착됨으로써 데이터 패드 링크 하부에 잔류하는 액티브층에 의해 단차가 발생하여 링크부에 시일재를 형성할 때 상기 두 층간의 단차에 의해 갭(gap)성 얼룩이 발생한다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 데이터 패드 링크와 게이트 패드 링크를 동일층상에 동일한 금속으로 형성함으로써 두 층간의 단차를 최소화시켜 링크부에 시일재 형성시 갭(gap)성 얼룩 발생을 방지하도록 한 액정표시장치 및 그 제조방법을 제공하는데 그 목적이 있다.

발명의 구성 및 작용

상기와 같은 목적을 달성하기 위한 본 발명에 의한 액정표시장치는 절연 기판상에 서로 교차하여 배치되어 화소영역을 정의하는 게이트 라인 및 데이터 라인과, 상기 게이트 라인과 데이터 라인의 일 끝단에 형성되는 게이트 패드 및 데이터 패드와, 상기 게이트 라인과 데이터 라인이 교차하는 화소영역에 형성되는 화소전극 및 박막트랜지스터와, 상기 게이트 라인 및 데이터 라인과 상기 게이트 패드 및 데이터 패드를 연결하기 위해 동일한 층상에 형성되는 게이트 패드 링크와 데이터 패드 링크와, 상기 데이터 라인과 데이터 패드 링크를 전기적으로 연결하는 연결 라인을 포함하여 구성됨을 특징으로 한다.

또한, 상기와 같은 목적을 달성하기 위한 본 발명에 의한 액정표시장치의 제조방법은 절연 기판상에 게이트 라인, 게이트 전극, 게이트 패드 링크, 데이터 패드 링크를 동시에 형성하는 단계, 상기 게이트 전극을 포함한 투명 기판의 전면에 게이트 절연막, 반도체층, 금속막을 차례로 형성하는 단계, 상기 금속막상에 포토레지스트를 도포하고 회절 노광 및 현상하여 서로 다른 두께를 갖는 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 마스크로 상기 금속막, 반도체층, 게이트 절연막을 선택적으로 제거하는 단계, 상기 포토레지스트 패턴을 애싱하여 얇은 두께를 갖는 부분의 포토레지스트 패턴을 선택적으로 제거하는 단계, 상기 애싱된 포토레지스트 패턴을 마스크로 상기 금속막을 선택적으로 제거하여 상기 게이트 라인과 교차하여 화소영역을 정의하는 데이터 라인, 소오스 전극, 드레인 전극, 데이터 패드를 형성하는 단계, 상기 절연 기판의 전면에 보호막을 형성하는 단계, 상기 드레인 전극 및 상기 데이터 패드 링크의 소정부분 노출되도록 상기 보호막을 선택적으로 제거하여 콘택홀을 형성하는 단계, 상기 콘택홀을 통해 상기 드레인 전극과 연결되는 화소전극 및 상기 데이터 라인과 데이터 패드 링크를 연결하는 연결라인을 형성하는 단계를 포함하여 형성함을 특징으로 한다.

이하, 첨부된 도면을 참고하여 본 발명에 의한 액정표시장치 및 그 제조방법을 설명하면 다음과 같다.

도 6은 본 발명에 의한 액정표시장치를 나타낸 평면도이고, 도 7a 및 도 7B는 도 6의 V-V' 및 VI-VI'선에 따른 액정표시장치의 링크부를 나타낸 단면도이다.

도 6에 도시한 바와 같이, 투명한 절연 기판(100)상에 서로 일정한 간격을 갖고 일방향으로 형성된 게이트 라인(G1,G2,G3)과 상기 게이트 라인(G1,G2,G3)의 일 끝단에는 게이트 패드(GP1,GP2,GP3)가 형성된다.

또한, 상기 게이트 라인(G1,G2,G3)과 교차하여 화소 영역을 정의하는 다수의 데이터 라인(D1,D2,D3)이 형성되고, 상기 데이터 라인(D1,D2,D3)의 일 끝단에는 데이터 패드(DP1,DP2,DP3)가 형성된다.

그리고 상기 게이트 라인(G1,G2,G3)과 데이터 라인(D1,D2,D3)의 교차지점에는 박막트랜지스터(T)와 화소전극(101)이 형성된다.

여기서, 상기 박막트랜지스터(T)는 상기 게이트 라인(G1,G2,G3)으로부터 돌출된 게이트 전극(102)과, 전면에 형성된 게이트 절연막(도시되지 않음)과 상기 게이트 전극(102) 상층의 게이트 절연막위에 형성된 액티브층(103)과, 상기 데이터 라인(D1,D2,D3)으로부터 돌출된 소오스 전극(104)과, 상기 소오스 전극(104)과 일정 간격 이격된 드레인 전극(105)을 구비하여 구성된다.

이때, 상기 게이트 라인(G1,G2,G3) 및 데이터 라인(D1,D2,D3)과 상기 게이트 패드(GP1,GP2,GP3) 및 데이터 패드(DP1,DP2,DP3)는 게이트 패드 링크(106)와 데이터 패드 링크(107)를 통해 연결된다.

한편, 상기 게이트 패드 링크(106)와 데이터 패드 링크(107)는 상기 게이트 라인(G1,G2,G3)과 동일한 금속으로 이루어져 있다.

즉, 도 7a 및 도 7b에 도시한 바와 같이, 절연 기판(100)상에 게이트 패드 링크(106)와 데이터 패드 링크(107)가 형성되어 있고, 상기 게이트 패드 링크(106) 및 데이터 패드 링크(107)를 포함한 절연 기판(100)의 전면에 게이트 절연막(108) 및 보호막(109)이 차례로 적층되어 구성되어 있다.

그리고 상기 데이터 패드 링크(107)는 상기 데이터 라인(D1,D2,D3)과 상기 화소전극(101)에 사용된 투명한 금속에 의해 연결된다.

그리고 상기 게이트 패드 링크(106)와 데이터 패드 링크(107)가 형성된 링크부에는 시일재(114)가 형성되어 이후 액정 보호 및 두 기판을 합착하고 있다.

도 8a 내지 도 8f는 본 발명에 의한 액정표시장치의 제조방법을 나타낸 공정 단면도이다.

즉, 도 8a 내지 도 8f는 도 6의 IV-IV', V-V', VI-VI'선에 따른 액정표시장치의 제조방법을 나타낸 공정단면도이다.

도 8a에 도시한 바와 같이, 투명한 절연 기판(100) 상에 금속과 같은 물질을 스퍼터링과 같은 방법으로 증착한 다음, 포토 및 식각공정을 통해 선택적으로 제거하여 게이트 전극(102)을 형성한다. 이때 상기 게이트 전극(102)과 연결되고 제 1 방향을 갖는 게이트 라인(G)과 게이트 패드(GP) 및 게이트 패드 링크(106) 및 데이터 패드 링크(107)를 함께 형성한다.

여기서, 상기 금속과 같은 물질은 Al, Al-Pd, Al-Si, Al-Si-Ti, Al-Si-Cu, Al 합금 등으로 된 금속 중에서 선택하여 스퍼터링법에 의해 200~4000 Å의 두께로 금속막을 증착한다.

도 8b에 도시한 바와 같이, 상기 게이트 전극(102) 및 게이트 패드 링크(106) 그리고 상기 데이터 패드 링크(107)를 포함한 절연 기판(100)의 전면에 게이트 절연막(108), 비정질 실리콘층(103a), 그리고 불순물이 도핑된 비정질 실리콘층(103b)을 차례로 증착한다.

그리고 상기 비정질 실리콘층(103b)상에 금속막(110)을 CVD 또는 스퍼터링법으로 증착하고, 상기 금속막(110)상에 포토레지스트를 도포한 후, 마스크(하프-톤 마스크)를 이용하여 회절 노광 및 현상 공정으로 포토레지스트 패턴(111)을 형성한다.

이때, 상기 마스크(하프-톤 마스크)는 빛을 완전히 차단하는 차단영역, 빛이 투과되는 투과영역 그리고 빛이 일정량만 조사되는 슬릿영역으로 구성되어 있다.

따라서, 상기 현상된 포토레지스트 패턴(111)은 서로 다른 두께를 갖고 형성된다.

여기서, 상기 금속막(110)은 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti)등을 포함하는 도전성 금속그룹 중 선택된 하나를 사용한다.

도 8c에 도시한 바와 같이, 상기 포토레지스트 패턴(111)을 마스크로 이용하여 상기 금속막(110), 상기 불순물이 도핑된 비정질 실리콘층(103b), 비정질 실리콘층(103a)을 습식 또는 건식 식각으로 선택적으로 제거한다.

여기서, 상기 게이트 패드 링크(106) 및 상기 데이터 패드 링크(107)의 상부에는 게이트 절연막(108)을 제외하고 상기 습식 또는 건식 식각 공정시 함께 제거된다.

도 8d에 도시한 바와 같이, 상기 포토레지스트 패턴(111)을 O₂ 애싱(ashing)하여 상기 포토레지스트 패턴(111) 중 상대적으로 얇은 두께를 갖는 부분을 제거한다.

이때, 상기 포토레지스트 패턴(111)은 전체적으로 두께가 얇아지게 된다.

이어, 상기 애싱된 포토레지스트 패턴(111)을 마스크로 이용하여 박막트랜지스터의 채널 영역에 해당되는 상기 금속막(110) 및 상기 불순물이 도핑된 비정질 실리콘층(103b) 및 비정질 실리콘층(103a)을 식각하여 소오스 전극(104) 및 드레인 전극(105) 그리고 액티브층(103)을 형성한다.

이때 상기 소오스 전극(104)과 연결되고 제 2 방향으로 연장되어 상기 게이트 라인과 교차하여 화소영역을 정의하는 데이터 라인(D) 및 상기 데이터 라인(D)의 일 끝단에 이후에 연결되는 데이터 패드(DP)도 함께 형성된다.

한편, 상기 액티브층(103), 소오스 전극(104) 및 드레인 전극(105)은 상기 게이트 전극(102)과 함께 박막트랜지스터(T)를 이룬다.

도 8e에 도시한 바와 같이, 상기 포토레지스트 패턴(111)을 박리하고, 상기 게이트 전극(102)을 포함한 절연 기판(100)의 전면에 보호막(109)을 형성하고, 포토 및 식각 공정을 통해 상기 드레인 전극(105) 및 상기 데이터 패드 링크(107)의 표면이 소정부분 노출되도록 상기 보호막(109)을 선택적으로 제거하여 콘택홀(112)을 형성한다.

도 8f에 도시한 바와 같이, 상기 콘택홀(112)을 포함한 절연 기판(100)의 전면에 인듐-틴-옥사이드(ITO : indium-tin-oxide)나 인듐-징크-옥사이드(IZO : indium-zinc-oxide)와 같은 투명 도전 물질을 증착하고 패터닝하여 상기 콘택홀(112)을 통해 드레인 전극(105)과 연결되는 화소전극(101)을 형성함과 동시에 상기 데이터 라인(D1)과 상기 데이터 패드 링크(107)를 전기적으로 연결하는 연결 라인(113)을 형성한다.

한편, 이후 공정은 도시하지 않았지만, 상기 절연 기판(100)과 대응되는 칼라필터 및 블랙 매트릭스층 그리고 공통전극이 형성된 다른 절연 기판을 합착하기 위해 상기 절연 기판(100)상에 스크린 인쇄 또는 디스펜싱 방법으로 링크부에 시일재(도 6의 114)를 형성한다.

따라서 본 발명은 데이터 패드 링크(107)를 상기 데이터 라인과 함께 형성하지 않고 게이트 라인을 형성할 때 동시에 형성함으로써 종래와 같이 그 하부에 액티브층의 잔류물이 남지않고, 셀 내부에서 콘택홀로 데이터 패드 링크와 데이터 라인을 연결함으로써 게이트 패드 링크와 데이터 패드 링크간의 단차를 제거할 수 있다.

한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

발명의 효과

이상에서 설명한 바와 같이 본 발명에 의한 액정표시장치 및 그 제조방법은 다음과 같은 효과가 있다.

즉, 데이터 패드 링크와 게이트 패드 링크를 동일층상에 동일한 금속으로 형성함으로써 두 층간의 단차를 최소화시켜 링크부에 시일재 형성시 갭(gap)성 얼룩 발생을 방지할 수 있다.

(57) 청구의 범위

청구항 1.

절연 기판상에 서로 교차하여 배치되어 화소영역을 정의하는 게이트 라인 및 데이터 라인과,

상기 게이트 라인과 데이터 라인의 일 끝단에 형성되는 게이트 패드 및 데이터 패드와,

상기 게이트 라인과 데이터 라인이 교차하는 화소영역에 형성되는 화소전극 및 박막트랜지스터와,

상기 게이트 라인 및 데이터 라인과 상기 게이트 패드 및 데이터 패드를 연결하기 위해 동일한 층상에 형성되는 게이트 패드 링크와 데이터 패드 링크와,

상기 데이터 라인과 데이터 패드 링크를 전기적으로 연결하는 연결 라인을 포함하여 구성됨을 특징으로 하는 액정표시장치.

청구항 2.

제 1 항에 있어서, 상기 게이트 패드 링크와 데이터 패드 링크는 상기 게이트 라인과 동일한 금속인 것을 특징으로 하는 액정표시장치.

청구항 3.

제 1 항에 있어서, 상기 연결 라인과 상기 화소전극은 동일한 금속인 것을 특징으로 하는 액정표시장치.

청구항 4.

절연 기판상에 게이트 라인, 게이트 전극, 게이트 패드 링크, 데이터 패드 링크를 동시에 형성하는 단계;

상기 게이트 전극을 포함한 투명 기판의 전면에 게이트 절연막, 반도체층, 금속막을 차례로 형성하는 단계;

상기 금속막상에 포토레지스트를 도포하고 회절 노광 및 현상하여 서로 다른 두께를 갖는 포토레지스트 패턴을 형성하는 단계;

상기 포토레지스트 패턴을 마스크로 상기 금속막, 반도체층, 게이트 절연막을 선택적으로 제거하는 단계;

상기 포토레지스트 패턴을 애싱하여 얇은 두께를 갖는 부분의 포토레지스트 패턴을 선택적으로 제거하는 단계;

상기 애싱된 포토레지스트 패턴을 마스크로 상기 금속막을 선택적으로 제거하여 상기 게이트 라인과 교차하여 화소영역을 정의하는 데이터 라인, 소오스 전극, 드레인 전극, 데이터 패드를 형성하는 단계;


상기 절연 기판의 전면에 보호막을 형성하는 단계;

상기 드레인 전극 및 상기 데이터 패드 링크의 소정부분 노출되도록 상기 보호막을 선택적으로 제거하여 콘택홀을 형성하는 단계;


상기 콘택홀을 통해 상기 드레인 전극과 연결되는 화소전극 및 상기 데이터 라인과 데이터 패드 링크를 연결하는 연결라인을 형성하는 단계를 포함하여 형성함을 특징으로 하는 액정표시장치의 제조방법.

도면


도면1




도면2a




도면2b




도면2c




도면2d




도면2e




도면2f




도면3




도면4




도면5a




도면5b




도면6




도면7a




도면7b




도면8a




도면8b




도면8c




도면8d



도면8e



도면8f



专利名称(译)	液晶显示装置及其制造方法		
公开(公告)号	KR1020050055914A	公开(公告)日	2005-06-14
申请号	KR1020030088971	申请日	2003-12-09
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	WOO CHOELMIN 우철민 KWON JAECHANG 권재창 KIM JONGDAE 김종대		
发明人	우철민 권재창 김종대		
IPC分类号	G02F1/136		
代理人(译)	金勇 新昌		
其他公开文献	KR101048694B1		
外部链接	Espacenet		

摘要(译)

本发明涉及一种液晶显示装置及其制造方法，能够通过在同一层上形成同一层金属的阶梯滑轮，防止数据垫链接和链接模块中密封剂形成中的间隙性镶嵌产生。最小化两个层间。并且它包括通过像素电极包括连接电数据线和数据焊盘连接的数据线，该像素电极形成成为电连接在形成在前侧上形成的栅极绝缘层的前侧上的保护膜的保护膜上栅极线的栅极线形成在绝缘基板上，第一方向与栅极连接，绝缘基板包括数据焊盘连接，栅极焊盘连接和数据焊盘连接，以及包括数据线的绝缘基板，源电极，漏电极，具有数据焊盘，源电极交叉并限定像素区域和漏电极以及栅极线和数据线与漏电极和保护膜以及栅极绝缘层交叉的像素区域。链路，数据线，栅极线，薄膜晶体管，像素电极，密封剂。

