



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2009년05월15일
(11) 등록번호 10-0897503
(24) 등록일자 2009년05월07일

(51) Int. Cl.

G02F 1/133 (2006.01)

(21) 출원번호 10-2003-0010818
(22) 출원일자 2003년02월20일
심사청구일자 2008년01월09일
(65) 공개번호 10-2004-0075376
(43) 공개일자 2004년08월30일
(56) 선행기술조사문헌

KR1020000003448 A

KR1020020005406 A

전체 청구항 수 : 총 5 항

(73) 특허권자

삼성전자주식회사

경기도 수원시 영통구 매탄동 416

(72) 발명자

박진석

서울특별시서대문구홍제4동청구아파트302동1507호

(74) 대리인

박영우


심사관 : 남기영

(54) 액정표시장치

(57) 요약

구동 불량을 감소시키기 위한 액정표시장치가 개시된다. 액정표시패널은 영상을 표시하기 위한 화소부 및 화소부의 주변에 집적되고, 제1 전압레벨을 갖는 제1 신호를 인가받아 화소부를 구동하기 위한 구동부를 구비한다. 신호 선택부는 액정표시패널 상에 구비되어, 제1 전압레벨과 다른 제2 전압레벨을 갖는 제2 신호가 구동부로 입력되는 것을 방지한다. 따라서, 구동부의 구동 불량을 방지할 수 있고, 그에 따라서 액정표시장치의 생산성을 향상시킬 수 있다.

대표도 - 도1



특허청구의 범위

청구항 1

영상을 표시하기 위한 화소부 및 상기 화소부의 주변에 집적되고, 제1 전압레벨을 갖는 제1 신호를 인가받아 상기 화소부를 구동하기 위한 구동부를 구비하는 제1 기판;

상기 제1 기판과 대향하여 구비되는 제2 기판;

상기 제1 기판과 상기 제2 기판과의 사이에 개재되는 액정층; 및

상기 제1 기판 상에 구비되어, 상기 제1 신호를 상기 구동부로 인가하고, 상기 제1 전압레벨과 다른 제2 전압레벨을 갖는 제2 신호가 상기 구동부로 입력되는 것을 차단하기 위한 신호 선택부를 포함하는 것을 특징으로 하는 액정표시장치.

청구항 2

제1항에 있어서, 상기 구동부는 상기 제1 기판의 외부로부터 상기 제1 신호를 입력받기 위한 단자를 구비하는 것을 특징으로 하는 액정표시장치.

청구항 3

제2항에 있어서, 상기 신호 선택부는,

게이트와 소오스가 제1 전원전압에 공통으로 연결되고, 드레인이 상기 단자에 연결되어, 상기 제2 신호에 의해서 구동되어 상기 단자의 전위를 상기 제1 전원전압으로 변경시키기 위한 제1 트랜지스터; 및

게이트와 소오스가 제2 전원전압에 공통으로 연결되고, 드레인이 상기 단자에 연결되어, 상기 제2 신호에 의해서 구동되어 상기 단자의 전위를 상기 제2 전원전압으로 변경시키기 위한 제2 트랜지스터를 포함하는 것을 특징으로 하는 액정표시장치.

청구항 4

제3항에 있어서, 상기 제1 트랜지스터는 PMOS 트랜지스터이고, 상기 제2 트랜지스터는 NMOS 트랜지스터인 것을 특징으로 하는 액정표시장치.

청구항 5

제1항에 있어서, 상기 화소부는 제1 방향으로 연장된 다수의 게이트 라인 및 상기 제1 방향과 직교하는 제2 방향으로 연장된 다수의 데이터 라인을 포함하고,

상기 구동부는 상기 제1 신호에 응답하여 상기 게이트 라인들에 구동 신호를 순차적으로 인가하기 위한 게이트 구동부인 것을 특징으로 하는 액정표시장치.

명 세 서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

- <11> 본 발명은 액정표시장치에 관한 것으로, 더욱 상세하게는 구동 불량률 감소시키기 위한 액정표시장치에 관한 것이다.
- <12> 액정표시장치는 어레이 기판, 상기 어레이 기판과 대향하여 구비되는 컬러필터기판 및 상기 어레이 기판과 상기 컬러필터기판과의 사이에 형성된 액정으로 이루어진 액정표시패널을 포함한다.
- <13> 상기 어레이 기판에는 제1 방향으로 연장된 게이트 라인, 상기 제1 방향과 직교하는 제2 방향으로 연장된 데이터 라인, 상기 게이트 라인과 상기 데이터 라인에 의해 정의되는 영역에서 게이트 및 데이터 라인에 연결된 박막 트랜지스터(Thin Film Transistor; 이하, TFT) 및 상기 TFT와 연결된 화소 전극으로 이루어진 화소가 매트릭

스 형태로 다수개 구비된다.

- <14> 상기 어레이 기판은 상기 다수의 화소가 구비되어 영상을 표시하기 위한 화소부 및 상기 화소부의 주변에서 상기 화소부를 구동하기 위한 게이트 및 데이터 구동부를 구비한다. 상기 게이트 구동부는 상기 액정표시패널 상에서 상기 TFT와 동일한 공정에 의해서 집적되어, 상기 게이트 라인에 인가되는 구동 신호를 발생한다. 상기 데이터 구동부는 칩 형태로 상기 액정표시패널 상에 부착되어, 상기 데이터 라인에 인가되는 영상 신호를 발생한다.
- <15> 상기 액정표시패널이 완성되면 상기 액정표시패널이 정상적으로 구동되는 가를 검사하기 위한 공정이 수행된다. 상기 검사 공정에서 사용되는 검사 카드는 외부로부터 제공되는 신호를 상기 게이트 구동부로 제공하여 상기 게이트 구동부로부터 출력되는 상기 구동 신호를 측정함으로써 상기 게이트 구동부의 상태를 검사한다.
- <16> 상기 검사 카드와 상기 액정표시패널에 형성된 각종 배선들이 접촉될 당시, 상기 검사 카드와 상기 각종 배선들이 마찰되면서 그 둘 사이에서 정전기가 발생된다. 상기 정전기가 상기 각종 배선들을 통해 상기 게이트 구동부로 유입되면, 상기 게이트 구동부가 상기 정전기에 의해서 손상되는 경우가 발생한다. 따라서, 상기 정전기에 의해서 상기 액정표시장치의 구동 불량률이 유발되고, 뿐만 아니라 생산성도 저하된다.

발명이 이루고자 하는 기술적 과제

- <17> 따라서, 본 발명의 목적은 구동 불량을 감소시키기 위한 액정표시장치를 제공하는 것이다.

발명의 구성 및 작용

- <18> 상술한 본 발명의 목적을 달성하기 위한 액정표시장치, 제1 기판, 상기 제1 기판과 대향하여 구비되는 제2 기판, 상기 제1 기판과 상기 제2 기판과의 사이에 개재되는 액정층 및 신호 선택부를 포함한다.
- <19> 상기 제1 기판에는 영상을 표시하기 위한 화소부 및 상기 화소부의 주변에 집적되고, 제1 전압레벨을 갖는 제1 신호를 인가받아 상기 화소부를 구동하기 위한 구동부를 구비한다.
- <20> 상기 신호 선택부는 상기 제1 기판 상에 구비되어, 상기 제1 신호를 상기 구동부로 인가하면서, 상기 구동부로 상기 제1 전압레벨과 다른 제2 전압레벨을 갖는 제2 신호가 입력되지 못하도록 차단한다.
- <21> 이러한 액정표시장치에 따르면, 상기 신호 선택부는 상기 구동부로 상기 제2 전압레벨을 갖는 제2 신호가 상기 구동부로 입력되는 것을 차단함으로써, 상기 구동부의 구동 불량을 방지할 수 있고, 그에 따라서 상기 액정표시장치의 생산성을 향상시킬 수 있다.
- <22> 이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
- <23> 도 1은 본 발명의 일 실시예에 따른 액정표시장치를 나타낸 평면도이고, 도 2는 도 1에 도시된 게이트 구동부 및 신호 선택부를 구체적으로 나타낸 블록도이다.
- <24> 도 1을 참조하면, 본 발명의 일 실시예에 따른 액정표시장치(500)는 어레이 기판(100), 상기 어레이 기판(100)과 마주보는 컬러필터기판(200) 및 상기 어레이 기판(100)과 상기 컬러필터기판(200)과의 사이에 개재된 액정층(미도시)으로 이루어진 액정표시패널(300)을 포함한다.
- <25> 상기 어레이 기판(100)은 다수의 화소가 매트릭스 형태로 형성되어 영상을 표시하기 위한 화소부(PA)가 구비된다. 상기 화소부(PA)의 주변에는 상기 화소부(PA)를 구동하기 위한 게이트 구동부(130), 데이터 구동부(140) 및 상기 게이트 구동부(140)로 제공되는 신호를 선별하여 인가하기 위한 신호 선택부(150)가 구비된다.
- <26> 상기 어레이 기판(100)에는 연성회로기판(400)이 부착되어 상기 데이터 구동부(140) 및 상기 신호 선택부(150)로 각종 신호를 제공함으로써, 상기 게이트 및 데이터 구동부(130, 140)의 동작을 제어한다.
- <27> 상기 다수의 화소 각각은 제1 방향으로 연장된 게이트 라인(GL), 상기 제1 방향과 직교하는 제2 방향으로 연장된 데이터 라인(DL), 상기 게이트 라인(GL)과 상기 데이터 라인(DL)에 연결된 TFT(110) 및 상기 TFT(110)에 연결된 화소전극(120)으로 이루어진다.
- <28> 상기 게이트 구동부(130)는 상기 화소부(PA)의 주변에서 상기 게이트 라인(GL)의 일단에 연결되어 게이트 구동 신호를 출력한다. 상기 게이트 구동부(130)는 상기 화소부(PA)에 구비된 상기 TFT(110)와 동일한 a-si 박막 공정에 의해 형성된다. 한편, 상기 데이터 구동부(140)는 상기 화소부(PA)의 주변에서 상기 데이터 라인(DL)의 일단에 연결되어 영상 신호를 출력한다. 상기 데이터 구동부(140)는 칩 형태로 구성되어 상기 어레이 기판(100)

상에 장착된다.

- <29> 상기 신호 선택부(150)는 상기 연성회로기관(400)과 상기 게이트 구동부(130)와의 사이에 구비되어 상기 연성회로기관(400)으로부터 출력된 각종 신호를 선별하여 상기 게이트 구동부(130)로 제공한다. 상기 신호 선택부(150)는 제1 전압레벨을 갖는 제1 신호를 통과하여 상기 게이트 구동부(130)로 제공한다. 뿐만 아니라, 상기 신호 선택부(150)는 상기 제1 전압레벨과 다른 제2 전압레벨을 갖는 제2 신호가 상기 게이트 구동부(130)로 제공되지 못하도록 차단한다.
- <30> 여기서, 상기 제2 신호는 상기 게이트 구동부(130)로 각종 신호를 제공하는 외부 장치의 오동작으로 인해서 생성된 불량 신호이거나, 상기 액정표시패널(300)의 제조 단계에서 작업자의 접촉에 의해서 발생하는 정전기일 수 있다.
- <31> 도 2에 도시된 바와 같이, 상기 게이트 구동부(130)는 종속적으로 연결된 복수의 스테이지(SRC1 ~ SRCn+1)로 이루어진 하나의 쉬프트 레지스터로 이루어진다.
- <32> 상기 쉬프트 레지스터는 현재 스테이지의 출력단자(OUT)가 대응하는 게이트 라인에 연결되면서 다음 스테이지의 입력단자(IN) 및 이전 스테이지의 제어단자(CT)에 연결됨으로써 종속적으로 연결된 구조를 갖는다. 따라서, 상기 쉬프트 레지스터는 상기 복수의 스테이지가 순차적으로 구동되면서 대응하는 게이트 라인(GL1 ~ GLn)에 순차적으로 게이트 구동신호를 출력한다.
- <33> 여기서, 상기 각 스테이지는 입력단자(IN), 출력단자(OUT), 제어단자(CT), 클럭신호 입력단자(CKT), 접지전압단자(VSST), 구동전압단자(VDDT)를 가진다. 첫 번째 스테이지의 입력단자(IN)에는 개시신호(ST)가 입력된다.
- <34> 상기 복수의 스테이지 중 홀수 번째 스테이지들(SRC1, SRC3)에는 제1 클럭 신호(CK)가 제공되고, 짝수 번째 스테이지들(SRC2, SRC4)에는 제2 클럭 신호(CKB)가 제공된다. 상기 제1 클럭 신호(CK)와 제2 클럭 신호(CKB)는 서로 반대되는 위상을 가진다.
- <35> 상기 개시 신호(ST), 제1 클럭 신호(CK), 제2 클럭 신호(CKB), 접지전압(VSS) 및 구동전압(VDD)은 상기 쉬프트 레지스터로 입력되기 이전에 상기 신호 선택부(150)를 통과한다. 상기 신호 선택부(150)는 상기 입력단자(IN), 클럭신호 입력단자(CKT), 접지전압단자(VSST) 및 구동전압단자(VDDT)에 각각 연결되어, 각 단자로 입력되는 신호가 제1 전압레벨을 벗어난 경우에 이를 차단한다. 따라서, 상기 신호 선택부(150)는 상기 쉬프트 레지스터로 이상 신호가 제공되는 현상을 방지할 수 있다.
- <36> 도 3은 도 2에 도시된 신호 선택부를 구체적으로 나타낸 회로도이다.
- <37> 도 3을 참조하면, 신호 선택부(150)는 제1 내지 제5 배선(L1, L2, L3, L4, L5) 각각에 연결된 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)로 이루어진다. 상기 제1 내지 제5 배선(L1 ~ L5)은 쉬프트 레지스터의 입력단자들과 전기적으로 연결된다. 상기 입력단자들은 개시신호(ST)가 입력되는 개시신호 입력단자, 제1 클럭신호(CK) 또는 제2 클럭신호(CKB)가 제공되는 클럭신호 입력단자(CK), 접지전압(VSS)이 입력되는 접지전압단자, 구동전압(VDD)이 입력되는 구동전압단자를 포함한다.
- <38> 상기 제1 트랜지스터(T1)는 게이트 전극과 소오스 전극이 구동전압(VDD)에 공통으로 연결되고, 드레인 전극은 상기 제1 내지 제5 배선(L1 ~ L5)에 각각 연결된다. 상기 제2 트랜지스터(T2)는 게이트 전극과 소오스 전극이 접지전압(VSS)에 공통으로 연결되고, 드레인 전극이 상기 제1 내지 제5 배선(L1 ~ L5)에 각각 연결된다.
- <39> 여기서, 상기 제1 내지 제5 배선(L1 ~ L5)으로 입력되고 제1 전압레벨을 갖는 신호를 제1 신호로 가정하고, 상기 제1 전압레벨을 벗어나서 상기 제1 내지 제5 배선(L1 ~ L5)으로 입력되는 신호를 제2 신호로 가정한다. 또한, 상기 제1 및 제2 트랜지스터(T1, T2)는 상기 제1 신호가 제공될 때에는 구동되지 않다가, 상기 제2 신호가 제공될 경우에 구동되는 조건을 만족하도록 제조된 트랜지스터들이다.
- <40> 상기 제1 내지 제5 배선(L1 ~ L5) 각각을 통해 상기 제2 신호가 입력되면, 상기 제1 트랜지스터(T1)는 구동전압(VDD)과 상기 제2 신호와의 전압차에 의해 구동된다. 상기 제1 트랜지스터(T1)가 구동됨에 따라, 상기 제1 내지 제5 배선들(L1 ~ L5) 각각의 전위는 상기 구동전압(VDD)으로 상승된다. 이때, 상기 제2 트랜지스터(T2)는 상기 구동전압(VDD)과 상기 접지전압(VSS)과의 전압차에 의해 구동된다. 상기 제2 트랜지스터(T2)가 구동됨에 따라, 상기 제1 내지 제5 배선들(L1 ~ L5) 각각의 전위는 접지전압(VSS)으로 다운된다.
- <41> 한편, 상기 제1 내지 제5 배선들(L1 ~ L5) 각각을 통해 상기 제2 신호가 입력되면, 상기 제2 트랜지스터(T2)는 상기 접지전압(VSS)과 상기 제2 신호와의 전압차에 의해 구동된다. 상기 제2 트랜지스터(T2)가 구동됨에 따라,

상기 제1 내지 제5 배선들(L1 ~ L5) 각각의 전위는 상기 접지전압(VSS)으로 다운된다. 따라서, 상기 신호 선택부(150)는 상기 제2 신호가 상기 쉬프트 레지스터로 입력되지 않도록 차단한다.

- <42> 여기서, 상기 제1 트랜지스터(T1)는 PMOS 트랜지스터이고, 상기 제2 트랜지스터(T2)는 NMOS 트랜지스터이다.
- <43> 도 3에서는, 상기 신호 선택부(150)가 PMOS 트랜지스터와 NMOS 트랜지스터 두 개로 이루어진 구조만을 도시하였다. 그러나, 상기 신호 선택부(150)는 한 개의 PMOS 트랜지스터 또는 한 개의 NMOS 트랜지스터로도 이루어질 수 있다.
- <44> 또한, 상기 신호 선택부(150)는 다수의 다이오드로 이루어질 수도 있다.
- <45> 도 4는 본 발명의 다른 실시예에 따른 신호 선택부를 구체적으로 나타낸 회로도이다.
- <46> 도 4를 참조하면, 본 발명의 다른 실시예에 따른 신호 선택부(160)는 쉬프트 레지스터의 입력단자들과 전기적으로 접속된 제1 내지 제5 배선(L1 ~ L5) 각각에 연결된 제1 다이오드(D1) 및 제2 다이오드(D2)로 이루어진다. 상기 제1 다이오드(D1)는 캐소드가 구동전압(VDD)에 연결되고, 애노드가 상기 제1 내지 제5 배선(L1 ~ L5)에 각각 연결된다. 한편, 상기 제2 다이오드(D2)는 애노드가 접지전압(VSS)에 연결되고, 캐소드가 상기 제1 내지 제5 배선들(L1 ~ L5)에 각각 연결된다.
- <47> 여기서, 상기 제1 내지 제5 배선(L1 ~ L5)으로 입력되고 제1 전압레벨을 갖는 신호를 제1 신호로 가정하고, 상기 제1 전압레벨과 다른 제2 전압레벨을 갖고 상기 제1 내지 제5 배선(L1 ~ L5)으로 입력되는 신호를 제2 신호로 가정한다. 또한, 상기 제1 및 제2 다이오드(D1, D2)는 상기 제1 신호가 제공될 때에는 구동되지 않다가, 상기 제2 신호가 제공될 경우에 구동되는 조건을 만족하도록 제조된 다이오드들이다.
- <48> 상기 제1 내지 제5 배선(L1 ~ L5) 각각을 통해 상기 제2 신호가 입력되면, 상기 제1 다이오드(D1)가 구동전압(VDD)과 상기 제2 신호와의 전압차에 의해 구동된다. 상기 제1 다이오드(D1)가 구동됨에 따라, 상기 제1 내지 제5 배선들(L1 ~ L5) 각각의 전위는 상기 구동전압(VDD)으로 상승된다. 이때, 상기 제2 다이오드(D2)가 상기 구동전압(VDD)과 상기 접지전압(VSS)과의 전압차에 의해 구동되면, 상기 제1 내지 제5 배선들(L1 ~ L5) 각각의 전위는 상기 접지전압(VSS)으로 다운된다.
- <49> 한편, 상기 제1 내지 제5 배선(L1 ~ L5) 각각을 통해 상기 제2 신호가 입력되면, 상기 제2 다이오드(D2)가 상기 접지전압(VSS)과 상기 제2 신호와의 전압차에 의해 구동된다. 상기 제2 다이오드(D2)가 구동됨에 따라, 상기 제1 내지 제5 배선들(L1 ~ L5) 각각의 전위는 상기 접지전압(VSS)으로 다운된다. 따라서, 상기 신호 선택부(150)는 상기 제2 신호가 상기 쉬프트 레지스터로 입력되지 않도록 차단한다.

발명의 효과

- <50> 이와 같은 액정표시장치에 따르면, 게이트 구동부는 화소부의 주변에 집적되어, 제1 전압레벨을 갖는 제1 신호를 인가받아 구동되고, 신호 선택부는 상기 어레이 기판 상에 구비되어, 상기 제1 전압레벨과 다른 제2 전압레벨을 갖는 제2 신호가 상기 게이트 구동부로 입력되는 것을 방지한다.
- <51> 따라서, 상기 제2 신호에 의해서 상기 게이트 구동부가 손상되는 것을 방지하여, 상기 게이트 구동부의 구동 불량률을 감소시킬 수 있다.
- <52> 또한, 상기 게이트 구동부의 손상을 방지함으로써, 상기 액정표시장치의 생산성을 향상시킬 수 있다.
- <53> 이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.


도면의 간단한 설명

- <1> 도 1은 본 발명의 일 실시예에 따른 액정표시장치를 나타낸 평면도이다.
- <2> 도 2는 도 1에 도시된 게이트 구동부 및 신호 선택부를 구체적으로 나타낸 블록 다이어그램이다.
- <3> 도 3은 도 2에 도시된 신호 선택부를 구체적으로 나타낸 회로도이다.
- <4> 도 4는 본 발명의 다른 실시예에 따른 신호 선택부를 구체적으로 나타낸 회로도이다.
- <5> <도면의 주요 부분에 대한 부호의 설명>


- | | | |
|------|---------------|---------------|
| <6> | 100 : 어레이 기판 | 130 : 게이트 구동부 |
| <7> | 140 : 데이터 구동부 | 150 : 신호 선택부 |
| <8> | 300 : 액정표시패널 | 500 : 액정표시장치 |
| <9> | T1 : 제1 트랜지스터 | T2 : 제2 트랜지스터 |
| <10> | D1 : 제1 다이오드 | D2 : 제2 다이오드 |

도면


도면1




도면2



도면3



도면4



专利名称(译)	液晶显示器		
公开(公告)号	KR100897503B1	公开(公告)日	2009-05-15
申请号	KR1020030010818	申请日	2003-02-20
[标]申请(专利权)人(译)	三星电子株式会社		
申请(专利权)人(译)	三星电子有限公司		
当前申请(专利权)人(译)	三星电子有限公司		
[标]发明人	PARK JINSUK		
发明人	PARK,JINSUK		
IPC分类号	G02F1/133		
代理人(译)	PARK , YOUNG WOO		
其他公开文献	KR1020040075376A		
外部链接	Espacenet		

摘要(译)

公开了一种用于减少驱动故障的液晶显示器。LCD面板包括用于指示图像的像素和用于施加具有第一电压电平的第一信号的驱动器，其被集成到像素附近并驱动像素。信号选择部分防止具有与其配备的第一电压电平不同的第二电压电平的第二信号被输入到LCD面板到驱动器。因此，可以防止驾驶员的驾驶故障。因此，可以提高液晶显示器的生产率。

