

(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(51) Int. Cl.⁷
G02F 1/136

(11) 공개번호 특2001-0015042
(43) 공개일자 2001년02월26일

(21) 출원번호	10-2000-0033291
(22) 출원일자	2000년06월16일
(30) 우선권 주장	99-197237 1999년07월12일 일본 (JP)
(71) 출원인	가부시키가이샤 히타치세이사쿠쇼 가나이 쓰토무
(72) 발명자	일본 도쿄토 치요다쿠 간다스루가다이 4쵸메 6반치 마쯔나가쿠니유키 일본국나가사키켄오오무라시토미노하라2-10-1 나카무라카즈야 일본국치바켄모바라시하야노3550 이토우히카루 일본국치바켄모바라시코바야시1615-3 나토리마사타카 일본국치바켄모바라시마치보22 오오기이치키미토시 일본국치바켄모바라시시모나가요시460 나카야마타카노리 일본국치바켄모바라시시모나가요시460 코메노히토시 일본국치바켄모바라시시모나가요시460 오오카와라히로시 일본국치바켄모바라시하야노3550
(74) 대리인	이종일

심사청구 : 없음

(54) 액정표시장치

요약

본 발명은 액정표시장치에 관한 것으로서, 일방향으로 나란히 설치되는 게이트 신호선과, 이들 게이트 신호선과 교차하여 나란히 설치되는 드레인 신호선과, 이들 각 신호선으로 둘러싸인 각 영역에 게이트 신호선으로부터의 주사신호의 공급에 의하여 구동되는 박막 트랜지스터와, 상기 박막 트랜지스터를 사이에 두고 드레인 신호선으로부터의 영상신호가 공급되는 화소전극과, 각각의 게이트 신호선에 다이오드를 각각 사이에 두고 전압을 인가하기 위한 제 1 단자와, 각각의 드레인 신호선에 다이오드를 각각 사이에 두고 전압을 인가하기 위한 제 2 단자가 형성되어 있음으로써, 간단한 구성이면서도 각 박막 트랜지스터의 임계값 전압의 균일화를 용이하게 달성하는 기술이 제시된다.

대표도

도1

명세서

도면의 간단한 설명

도 1은 본 발명에 의한 액정표시장치의 한쪽 투명기관의 액정층 면의 한 실시예를 나타내는 평면도이다.

도 2는 본 발명에 의한 액정표시장치의 화소의 한 실시예를 나타내는 구성도이다.

도 3은 도 1의 한점채선틀로 둘러싸인 부분의 상세한 사향을 나타내는 평면확대도이다.

도 4는 도 3의 한점채선틀로 둘러싸인 부분의 상세한 사향을 나타내는 평면확대도이다.

도 5는 본 발명에 의한 액정표시장치의 한쪽 투명기관의 액정층 면의 다른 실시예를 나타내는

평면도이다.

도 6은 본 발명에 의한 액정표시장치의 다른 실시예를 나타내는 요부 등가회로도이다.

도 7은 도 6에 나타난 소자(102)의 구성을 나타내는 평면도이다.

도 8은 본 발명에 의한 액정표시장치의 다른 실시예를 나타내는 요부 등가회로도이다.

도 9는 본 발명에 의한 액정표시장치의 다른 실시예를 나타내는 요부 등가회로도이다.

<도면의 주요부분에 대한 부호의 설명>

1 : 투명기판	2 : 게이트 신호선
2A : 입력단자	3 : 드레인 신호선
3A : 입력단자	3D, 106 : 드레인전극
3S, 105 : 소스전극	4 : 절연막
5 : 반도체층	6 : 보호막
6C : 콘택트구멍	7 : 화소전극
20 : 게이트 단락선	30 : 드레인 단락선
40 : 실재	51 : 제 1 공통선
52 : 제 2 공통선	53 : 제 3 공통선
54 : 제 4 공통선	70 : 고저항 소자
80A, 80B : 단자	81A, 81B : 배선층
101, 102 : 소자	Cadd : 용량소자
COM1 : 공통전극 인출부	COMS : 공통전극배선의 단락선
D : 비선형 저항소자	TFT : 박막 트랜지스터

발명의 상세한 설명

발명의 목적

발명이 속하는 기술분야 및 그 분야의 종래기술

본 발명은 액정표시장치에 관한 것으로서, 특히 이른바 액티브 매트릭스형이라 불리는 액정표시장치에 관한 것이다.

액티브 매트릭스형 액정표시장치는, 액정을 사이에 두고 서로 대향배치되는 한쌍의 투명기판 중 한쪽 투명기판의 액정측 면에 X방향으로 연장배치되고 Y방향으로 나란히 설치되는 게이트 신호선과, 상기 게이트 신호선에 절연되어 Y방향으로 연장배치되고 X방향으로 나란히 설치되는 드레인 신호선이 형성되며, 이들 신호선으로 둘러싸인 각 화소영역에 게이트 신호선으로부터의 주사신호의 공급에 의하여 구동되는 박막 트랜지스터와, 상기 박막 트랜지스터를 사이에 두고 드레인 신호선으로부터의 영상신호가 공급되는 화소전극을 갖추어 구성되어 있다.

그리고, 이들 각 게이트 신호선 및 드레인 신호선은 이른바 포토리소그래피 기술을 이용한 미세가공에 의해 형성되는 것이기 때문에, 액정표시장치의 제조과정에 있어서, 이들 각 신호선이 단선되어 형성되어 있는지의 여부, 혹은 각 신호선과의 사이에 단락이 발생되어 있지 않는가의 여부 등이 검사되는 것이 통상적이다.

이 경우, 상기 검사를 효율적으로 수행하기 위하여, 후에 각 신호선과 단선분리되도록 되는데, 각 게이트 신호선의 일단측을 공통으로 접속시킨 단락선, 및 각 드레인 신호선의 일단측을 공통으로 접속시킨 단락선을 형성하고 있도록 하고 있다.

따라서, 제품화된 액정표시장치의 상기 투명기판면에는 각 게이트 신호선 및 각 드레인 신호선이 각각의 단락선에 접속되어 있었다고 추정할 수 있는 흔적이 남아있다.

한편, 각 화소영역에 형성되는 박막 트랜지스터는, 게이트 신호선의 일부 영역을 게이트 전극으로 하고, 드레인 신호선을 연장배치시킨 부분을 드레인 전극으로 하는 MIS형 트랜지스터로서 형성되어 있기 때문에, 그 임계값 전압의 변동 혹은 파괴를 방지할 목적으로 상기 신호선에 집중적인 정전기가 대전되어 버리는 것을 방지하는 대책도 이루어져 있다(예를들어, 일본 특허공개 평5-27263호 공보 참조).

즉, 화소영역의 집합으로 형성되는 표시영역의 외주에, 모든 게이트 신호선 및 드레인 신호선의 각각에 비선형 저항소자를 매개로 접속되는 정전보호용 공통선을 형성하는 구성으로 하고, 상기 공통선에 의하여 일부에 발생한 정전기를 각 신호선의 전부에 분산시키도록 하고 있다(이하, 이와 같이 구성한 회로를 정전보호용 회로라 칭하는 경우가 있다).

발명이 이루고자 하는 기술적 과제

그렇지만, 이와 같이 구성되는 액정표시장치는, 그 제조완료 후에 있어서 각 화소영역에서의 박막 트랜지

스터의 임계값 전압(V_{th})에 불균일이 발생하고 있다는 사실이 확인되었다.

박막 트랜지스터의 임계값 전압은, 그 변동의 원인이 다양하며, 그 원인을 없애는 것도 한 방법으로 생각할 수 있지만, 불균일이 발생한 박막 트랜지스터에 어떠한 처리를 실시하여 그것을 균일화시키는 것이 제조의 효율상 바람직하다.

본 발명은 이와 같은 사정을 바탕으로 이루어진 것으로서, 그 목적은 간단한 구성임에도 불구하고 각 박막 트랜지스터의 임계값 전압의 균일화를 용이하게 달성할 수 있는 액정표시장치를 제공하는 것에 있다.

본원에 있어서 개시되는 발명 중, 대표적인 것의 개요를 간단하게 설명하면 다음과 같다.

즉, 본 발명에 의한 액정표시장치는, 기본적으로는 일방향으로 나란히 설치되는 게이트 신호선과, 이들 게이트 신호선과 교차하여 나란히 설치되는 드레인 신호선과, 이들 각 신호선으로 둘러싸인 각 영역에 게이트 신호선으로부터의 주사신호의 공급에 의하여 구동되는 박막 트랜지스터와, 상기 박막 트랜지스터를 매개로 드레인 신호선으로부터의 영상신호가 공급되는 화소전극과, 각각의 게이트 신호선에 일방향으로 전류를 흐르게 하는 소자를 각각 사이에 두고 전압을 인가하기 위한 제 1 단자와, 각각의 드레인 신호선에 일방향으로 전류를 흐르게 하는 소자를 각각 사이에 두고 전압을 인가하기 위한 제 2 단자가 형성되어 있는 것을 특징으로 하는 것이다.

이와 같이 구성된 액정표시장치는, 박막 트랜지스터의 제조 후에 있어서, 제 1 단자와 제 2 단자 사이에 전압을 인가함으로써, 각 화소에 있어서의 박막 트랜지스터의 게이트-드레인 간에 소정의 전압을 소정시간 인가할 수 있다.

그리고, 이로 인해 각 박막 트랜지스터의 채널층을 포함하는 구조를 안정화시켜 그 임계값 전압을 균일화할 수 있게 된다.

그리고, 상기 제 1 단자의 소자를 사이에 둔 각 게이트 신호선과의 접속회로, 및 상기 제 2 단자의 소자를 사이에 둔 드레인 신호선과의 접속회로는, 각각 제품화된 후에 있어서도 남겨지게 된다.

남겨져도, 일방향으로 전류를 흐르게 하는 소자에 의하여 각 게이트 신호선끼리, 혹은 각 드레인 신호선끼리는 신호의 공급시에 각각 독립된 것(서로 절연된 것)으로서 작용할 수 있기 때문이다.

발명의 구성 및 작용

이하, 본 발명에 의한 액정표시장치의 실시예를 도면을 이용하여 설명하기로 한다.

실시예 1

도 1은 액정을 사이에 두고 서로 대향배치되는 투명기판 중 한쪽 투명기판(1)의 액정층 면을 나타내는 평면도이다.

도 1에 있어서, 우선 상기 투명기판(1)의 상면에 그 X방향으로 연장배치되고 Y방향으로 나란히 설치되는 게이트 신호선(2)이 형성되며, 이들 게이트 신호선(2)에 절연되어 Y방향으로 연장배치되고 X방향으로 나란히 설치되는 드레인 신호선(3)이 형성되어 있다.

이들 게이트 신호선(2) 및 드레인 신호선(3)으로 둘러싸인 직사각형 영역은 각각 화소영역(도에서 점선으로 둘러싸인 영역)으로서 형성되어 있다.

도 2는, 상기 화소영역의 한 실시예를 나타내는 구성도이며, 도 2(a)는 평면도, 도 2(b)는 도 2(a)의 b-b선에 있어서의 단면도를 나타내고 있다.

게이트 신호선(2)이 형성된 투명기판(1)의 표면에는 상기 게이트 신호선(2)도 포함하여, 예를들어 SiN으로 이루어지는 절연막(4)이 형성되어 있다.

상기 절연막(4)은, 후술하는 드레인 신호선(3)의 게이트 신호선(2)에 대한 층간절연막으로서의 기능, 후술하는 박막 트랜지스터(TFT)의 형성영역에 있고 그 게이트 절연막으로서의 기능, 후술하는 용량소자(Cadd)의 형성영역에 있고 그 유전체막으로서의 기능을 가지도록 되어 있다.

박막 트랜지스터(TFT)는 절연막(4)을 사이에 두고 게이트 신호선(2)의 일부에 증착되어 위치결정되며, 그 부분에는 예를들어 a-Si로 이루어지는 반도체층(5)이 형성되어 있다.

상기 반도체층(5)의 표면에 드레인 전극 및 소스전극이 형성되어짐으로써, 상기 게이트 신호선(2)의 일부를 게이트 전극으로 하는 역 스택구조의 MIS형 트랜지스터가 구성되게 된다.

또한, 드레인전극, 소스전극은 본래 그 사이의 바이어스 극성에 의해 결정되는 것으로서, 상기 액정표시장치에서는 그 극성은 동작중 반전되기 때문에 드레인전극, 소스전극은 동작중 바뀌게 된다. 그러나, 이하의 설명에서는, 편의상 한쪽을 드레인전극, 다른쪽을 소스전극으로 고정시켜 표현한다.

그리고, 이들 각 전극은 예를들어 드레인 신호선(3)과 동일한 재료로 형성되도록 되어 있다.

즉, 드레인 신호선(3)의 일부가 반도체층(5)의 표면에까지 연장배치되어 드레인전극(3D)이 형성되며, 상기 드레인전극(3D)과 동시에 소스전극(3S)이 형성되도록 되어 있다.

소스전극(3S)은 화소영역 내에 연장배치되어 구성되며, 상기 연장배치부에서 후술하는 화소전극(7)과 접속되도록 되어 있다.

이와 같이 가공된 투명기판(1)의 표면에는 그 전역에 걸쳐 예를들어 SiN으로 이루어지는 보호막(6)이 형성되며, 상기 보호막(6)에는 상기 소스전극(3S)의 연장배치부의 일부를 노출시키는 콘택트구멍(6C)이 형성되어 있다.

그리고, 보호막(6)의 표면에는 예를들어 ITO(Indium-Tin-Oxide)로 이루어지는 투명한 화소전극(7)이 형성

되며, 상기 화소전극(7)은 상기 콘택트구멍(6C)을 통해서 소스전극(3S)과 접속되어 있다.

또한, 상기 화소전극(7)은 그 일부가 인접하는 다른 게이트 신호선(2)에 중첩되며, 이들 사이의 절연막(4)과 보호막(6)을 유전체막으로 하는 용량소자(Cadd)가 형성되어 있다.

상기 용량소자(Cadd)는, 화소전극(7)에 인가된 영상신호가 박막 트랜지스터(TFT)가 오프된 후에 있어서도 비교적 길게 축적시키기 위하여 설치된 것이다.

또한, 도시되지는 않았지만, 이와 같이 가공된 표면에는 액정과 직접 접촉하여 상기 액정의 초기배향방향을 결정시키는 배향막이 형성되어 있다.

도 1에 나타난 각 게이트 신호선(2)은 그 일단측(도의 좌측)에서 연장배치되어 각각 주사신호를 입력하기 위한 입력단자(2A)가 형성되어 있다. 상기 입력단자(2A)는, 도시하지는 않았지만, 투명기판(1) 상에 탑재(Chip On Glass)되는 반도체 IC로 이루어지는 주사신호 구동회로의 출력범프에 접속되도록 되어 있다.

또한, 게이트 신호선(2)의 타단측(도의 우측)도 연장배치되어, 이들 연장배치부는 게이트 단락선(20)에 의해 접속되어 있던 흔적을 남기고 있다.

즉, 게이트 단락선(20)에 접속되어 있던 각 게이트 신호선(2)은 상기 게이트 단락선(20)의 근방에서 상기 게이트 단락선(20)에 평행하게 주사된 예를들어 레이저빔에 의해 분단되어 있다.

각 드레인 신호선(3)도, 그 일단측(도에서 하측)에서 연장배치되어 각각 영상신호를 입력하기 위한 입력단자(3A)가 형성되어 있다. 상기 입력단자(3A)는, 도시하지는 않았지만, 투명기판(1) 상에 탑재(Chip On Glass)되는 반도체 IC로 이루어지는 영상신호 구동회로의 출력범프에 접속되도록 되어 있다.

또한, 드레인 신호선(3)의 타단측(도에서 상측)도 연장배치되어, 이들 연장배치부는 드레인 단락선(30)에 의해 접속되어 있던 흔적을 남기고, 드레인 단락선(30)에 접속되어 있던 각 드레인 신호선(3)은 상기 드레인 단락선(30)의 근방에서 상기 드레인 단락선(30)에 평행하게 주사된 예를들어 레이저 빔에 의해 분단되어 있다.

또한, 게이트 신호선(2) 및 드레인 신호선(3)의 연장배치는, 각 투명기판 간의 액정을 봉입하고, 동시에 한쪽 투명기판에 대한 다른쪽 투명기판의 고정을 꾀하는 실재(40)를 넘어 이루어지며, 상기 실재(40)의 외측에서 상기 입력단자 및 단락선이 형성된 것으로 되어 있다.

상술한 게이트 단락선(20) 및 드레인 단락선(30)은, 액정표시장치의 제조과정에 있어서 게이트 신호선(2) 및 드레인 신호선(3)을 형성한 후에(이 단계에 있어서 신호선과 단락선은 분단되어 있지 않다), 이들 단선 혹은 단락이 발생하였는지의 여부를 검사하기 위하여 이용되는 것으로 되어 있다.

예를들어, 게이트 신호선(2)과 드레인 신호선(3) 사이의 단락검사에 있어서는, 게이트 단락선(20)과 드레인 단락선(30)과의 사이에 검사용 프로브를 당접시키고, 이들 간에 흐르는 전류를 측정하여 그 측정값에 의해 게이트 신호선(2)과 드레인 신호선(3) 사이의 단락의 유무를 검출할 수 있게 된다.

또한, 드레인 신호선(2)의 단선검사에 있어서는, 검사할 드레인 선의 입력단자(3A)와 드레인 단락선(30) 사이에 검사용 프로브를 당접시키고, 이들 간에 흐르는 전류를 측정하여 그 측정값에 의해 드레인 신호선(2)의 단선의 유무를 검사할 수 있게 된다.

또한, 이와 같은 게이트 단락선(20)과 드레인 단락선(30)은 제품으로서의 액정표시장치에 잔존하지 않는 것도 있다. 비교적 면적이 큰 투명기판(1)을 준비하여 가공하고, 그 주변부를 상기 주변부면에 형성된 게이트 단락선(20), 드레인 단락선(30)과 함께 커팅해 버리는 제조방식도 있기 때문이다.

상기 경우에 있어서, 게이트 신호선(2) 및 드레인 신호선(3)은 투명기판(1)의 커팅단면까지 연장배치되어 형성되어 있기 때문에 그 흔적이 존재한다.

그리고, 각 화소영역의 집합인 표시영역의 주변에는 정전보호용 회로가 형성되어 있다.

상기 정전보호용 회로는, 표시영역의 외주를 둘러싸듯이 하여 실재(40)의 내측 영역에 형성되어 있다.

상기 정전보호용 회로는, 우선 각 게이트 신호선(2)과 교차하도록 하여 표시영역(화소영역의 집합으로 정해지는 영역)의 좌우에 각각 제 1 공통선(51) 및 제 2 공통선(52)이 형성되어 있다.

이들 제 1 공통선(51) 및 제 2 공통선(52)은, 각 게이트 신호선(2)와는 절연막(4)을 사이에 두고 절연되어, 예를들어 드레인 신호선(3)과 동일한 재료로 구성되어 있다.

그리고, 제 1 공통선(51)과 각 게이트 신호선(2)과의 교차부 근방에는, 상기 게이트 신호선(2)에 대하여 한쪽 측의 제 1 공통선(51)과 상기 게이트 신호선(2)과의 사이, 및 상기 게이트 신호선(2)에 대하여 다른 쪽 측의 제 1 공통선(51)과 상기 게이트 신호선(2)과의 사이에 각각 비선형 저항소자(D)가 접속되어 있다.

마찬가지로, 제 2 공통선(52)과 각 게이트 신호선(2)과의 교차부 근방에도, 상기 게이트 신호선(2)에 대하여 한쪽 측의 제 2 공통선(52)과 상기 게이트 신호선(2)과의 사이, 및 상기 게이트 신호선(2)에 대하여 다른 쪽 측의 제 2 공통선(52)과 상기 게이트 신호선(2)과의 사이에, 각각 비선형 저항소자(D)가 접속되어 있다.

이와 같이 정전보호용 회로가 설치되어 있음으로써, 예를들어 게이트 신호선(2) 몇개에 정전기가 침입하였다 하여도, 상기 정전기는 비선형 저항소자(D)를 사이에 두고 다른 게이트 신호선(2)에 확산되어져, 상기 게이트 신호선(2)에 접속되어 있는 박막 트랜지스터(TFT)의 파괴 등을 방지할 수 있게 된다.

또한, 각 드레인 신호선(3)과 교차하도록 하여 표시영역(화소영역의 집합으로 정해지는 영역)의 상하에 각각 제 3 공통선(53) 및 제 4 공통선(54)이 형성되어 있다.

이들 제 3 공통선(53) 및 제 4 공통선(54)은, 각 드레인 신호선(3)과는 절연막(4)을 사이에 두고 절연되

어, 예를들어 게이트 신호선(2)과 동일한 재료로 구성되어 있다.

또한, 도 1에서는, 제 3 공통선(53) 및 제 4 공통선은, 각각 2개씩 형성된 것으로 되어 있는데, 1개라도 마찬가지이다.

그리고, 제 3 공통선(53)과 각 드레인 신호선(3)과의 교차부 근방에는, 상기 드레인 신호선(3)에 대하여 한쪽 측의 제 3 공통선(53)과 상기 드레인 신호선(3)과의 사이, 및 상기 드레인 신호선(3)에 대하여 다른 쪽 측 제 3 공통선(53)과 상기 드레인 신호선(3)과의 사이에 각각 비선형 저항소자(D)가 접속되어 있다.

마찬가지로, 제 4 공통선(54)과 각 드레인 신호선(3)과의 교차부 근방에도, 상기 드레인 신호선(3)에 대하여 한쪽 측의 제 4 공통선(54)과 상기 드레인 신호선(3)과의 사이, 및 상기 드레인 신호선(3)에 대하여 다른 쪽 측의 제 4 공통선(54)과 상기 드레인 신호선(3)과의 사이에 각각 비선형 저항소자(D)가 접속되어 있다.

이와 같이 정전보호용 회로가 설치되어 있음으로써, 예를들어 드레인 신호선(3) 몇개에 정전기가 침입하여도, 상기 정전기는 비선형 소자(D)를 사이에 두고 다른 드레인 신호선(3)에 확산되어져, 상기 드레인 신호선(3)에 접속되어 있는 박막 트랜지스터(TFT)의 파괴 등을 방지할 수 있게 된다.

또한, 제 1 공통선(51)과 제 4 공통선(54)과의 사이, 제 4 공통선(54)과 제 2 공통선(52)과의 사이, 제 2 공통선(52)과 제 3 공통선(53)과의 사이, 제 3 공통선(53)과 제 1 공통선(51)과의 사이에는 각각 고저항 소자(70)가 접속되어 있다.

상기 고저항 소자(70)는, 게이트 단락선(20)과 드레인 단락선(30)과의 사이에서 실질적인 전기적 분리를 꾀하여, 이로 인해, 예를들어 게이트 신호선(2)과 드레인 신호선(3)과의 사이의 단락검사시에 있어서 발생하는 문제를 해소하려는 것이다.

그리고, 각 게이트 신호선(2) 중 적어도 그 하나는 실재(40)의 외측에까지 연장배치되고, 상기 연장배치부에 박막 트랜지스터 안정화용 각 단자 중의 한쪽 단자(80A)가 형성되어 있다.

상기 단자(80A)는, 예를들어 하나의 게이트 신호선(2)에 접속된 것인데, 정전보호용 회로를 사이에 두고, 즉 제 2 공통선(52) 및 비선형 저항소자(D)를 사이에 두고 결과적으로는 모든 게이트 신호선(2)에 접속되어지게 된다.

또한, 각 드레인 신호선(3) 중 적어도 그 하나는 실재(40)의 외측에까지 연장배치되고, 상기 연장배치부에 박막 트랜지스터 안정화용 각 단자 중 다른쪽 단자(80B)가 상기 단자(80A)에 인접되어 형성되어 있다.

상기 단자(80B)도, 예를들어 하나의 드레인 신호선(3)에 접속된 것이지만, 정전보호용 회로를 사이에 두고, 즉 제 3 공통선(53) 및 비선형 소자(D)를 사이에 두고 결과적으로는 모든 드레인 신호선(3)에 접속되어지게 된다.

이들 박막 트랜지스터 안정화용 각 단자(80A, 80B)는, 상기 박막 트랜지스터(TFT)의 제조 후에 정전기 등의 다양한 원인에 의해 발생하는 임계전압값(V_{th})의 불균일성을 간단한 작업에 의해 안정화시키기 위하여 설치된 것으로 되어 있다.

즉, 박막 트랜지스터(TFT)의 제조 후에, 상기 각 단자(80A, 80B)의 소정의 전압을 소정시간 인가함으로써 각 박막 트랜지스터(TFT)의 임계전압값(V_{th})을 균일하게 보호할 수 있게 된다. 이는, 박막 트랜지스터(TFT)의 채널층을 포함하는 구조에 안정화를 꾀할 수 있기 때문이라고 생각된다. 이하, 각 단자(80A, 80B)의 소정의 전압을 소정시간 인가하고, 박막 트랜지스터(TFT)의 드레인 전극(3A)과 게이트 신호선(2)과의 사이에 전압을 인가하는 것을 바이어스 처리라 부른다.

바이어스 처리에 있어서, 각 게이트 신호선(2)으로의 전압인가는 비선형 저항소자(D)(다이오드로서 기능한다)를 사이에 둔 일방향적인 것이다. 또한, 액정표시장치를 구동하는 구동회로의 온저항에 비해, 비선형 저항소자(D)의 온저항을 높게 설정하고 있기 때문에, 각 게이트 신호선(3)은 주사신호의 공급에 의해 액정표시장치를 구동할 때는 각각 독립적인 것(절연된 것)으로 작용하게 된다.

마찬가지로, 각 드레인 신호선(3)으로의 전압인가도 비선형 저항소자(D)(다이오드로서 기능한다)를 사이에 둔 일방향적인 것이다. 또한, 구동회로의 온저항에 비해 비선형 저항소자(D)의 온저항을 높게 설정하고 있기 때문에, 각 드레인 신호선(3)도 영상신호의 공급에 의해 액정표시장치를 구동할 때에는 각각 독립적인 것(절연된 것)으로 작용하게 된다.

또한, 도 3은 도 1의 한점쇄선틀(A)에 나타난 부분의 확대도(실제품에 있어서의 패턴도)를 나타낸 도이며, 또한, 도 4는 도3의 한점쇄선틀(B)에 나타난 부분의 확대도(실제품에 있어서의 패턴도)를 나타낸 도이다.

도 4에 있어서, 굵은선으로 나타난 화살표는, 단자(80A)에 인가된 전압이 게이트선(2)에 인가되는 경로를 나타내며, 가는선으로 나타난 화살표는 단자(80B)에 인가된 전압이 드레인선(3)에 인가되는 경로를 나타내고 있다.

또한, 도 4에 있어서, 단자(80A)와 게이트선(2)과의 사이에 있는 정전보호용 회로의 비선형 저항소자(D), 및 단자(80B)와 드레인선(3)과의 사이에 있는 정전보호용 회로의 비선형 저항소자(D)는 각 화소에 형성되어 있는 박막 트랜지스터(TFT)와 병행하여 형성되는 유사한 구성으로 되어 있으며, 상기 박막 트랜지스터(TFT)의 구성에 있어서 그 드레인 혹은 소스의 한쪽과 게이트가 서로 접속된 구성으로 되어 있다.

배선층(81A)을 도 3에 나타내었다. 배선층(81A)은 박막 트랜지스터 안정화용 단자(80A)로부터 뻗어나와 종단(終端)에서 더미의 게이트 신호선(2dum)에 연결되어진다. 더미의 게이트 신호선(2dum)은 액정표시장치의 화상표시 동작에 직접 관여하지 않는다. 더미의 게이트 신호선(2dum)은 화상표시영역의 주변에 형성되어진다. 배선층(81A)은, 배선층(81A)과 더미 게이트 신호선(2dum)의 연결부로부터 투명기관(1)의 단부를 향해 뻗어나 게이트 단락선(20)에 접속된다.

다음으로, 배선층(81B)을 도 3에 나타내었다. 배선층(81B)은 박막 트랜지스터 안정화용 단자(80B)로부터 뿔어나 도층에서 공통전극 인출부(COM1)에 접속된다. 배선층(81B)은 공통전극 인출부(COM1)로부터 2개로 나뉘어진다. 2개의 배선층(81B)은 한점채선틀(B) 내로 뿔어나 제 3 공통선(53)중 어느 하나에 각각 접속된다. 도 3에 나타난 공통전극 인출부(COM1)는 기판 둘레측의 타단에 있어서 공통전극배선의 단락선(COMS)에 연결된다.

각각의 게이트 신호선(2)에는 배선층(2B)이 접속되며, 각각의 게이트 신호선은 기판 둘레에 배치된 입력용 단자(2A)로부터 전송되어지는 주사신호를 받는다. 각각의 드레인 신호선에는 배선층(3B)이 접속되며, 기판 둘레에 배치된 입력용 단자(3A)로부터 전송되어지는 영상신호를 받는다.

도 4에 나타난 바와 같이, 2개로 나뉘어진 상기 배선층(81B)의 한쪽은, 고저항 소자(70)를 사이에 두고 상기 배선층(81A)(배선층(2Bdum)), 및 제 2 공통선(52)에 접속된다. 도 4에 화살표로 나타난 바와 같이, 단자(80A)로부터의 전압신호는 배선층(81A)과 제 2 공통선(52)을 통해 768번째 게이트 신호선(2)에 인가된다.

상기 게이트 신호선(2)의 번호는, 게이트 신호선(2)과 제 2 공통선(52)과의 사이에 패턴형성된 「768」의 숫자 NUM으로 인식되어진다. 마찬가지로 숫자 NUM의 패턴은 드레인 신호선(3)에 대해서도 그 각각에 접속되는 배선층(3B)의 도에서의 상부에 형성된다.

도 4에 나타난 한쌍의 배선층(81B)은, 각각 좌우에 2개 형성된 제 3 공통선(53) 중 어느 하나에 접속된다. 홀수번호의 드레인 신호선(3)(도에서 1번과 3번)에는 단자(80B)로부터 도에서 좌측의 배선층(81B)과 제 3 공통선(53)을 통해 전압이 인가된다. 짝수번호의 드레인 신호선(3)(도에서 2번)에는, 단자(80B)로부터 도에서 우측의 배선층(81B)과 제 3 공통선(53)을 통해 전압이 인가된다. 또한, 도에서 우측 배선층(81B) 및 제 3 공통선(53)을 통해 더미 드레인 신호선(3dum)에도 단자(80B)로부터 전압이 인가되어진다.

또한, 도 1에 나타난 투명기판(1)은, 액정을 사이에 두고 다른 투명기판이 배치되도록 되어 있으며, 그 투명기판의 액정측 면에는 각 화소를 데두리를 두르듯이 하여 블랙 매트릭스가 형성되고, 상기 블랙 매트릭스의 개구부(화소영역)에는 각각 칼라필터가 형성되며, 각 화소의 집합으로 이루어지는 표시부 전역에는 투명한 공통전극이 형성되어 있다.

이와 같은 구성의 액정표시장치는, 화소전극과 공통전극과의 사이에 발생하는 전계의 방향이 투명기판에 대해서 거의 수직이 되어 있기 때문에, 이른바 종전계방식이라고 불리고 있다.

실시예 2

도 5는, 본 발명에 의한 액정표시장치의 다른 실시예를 나타내는 평면도로서, 도 1과 대응하는 도면으로 되어 있다.

도 1과 다른 구성으로는, 게이트 신호선(2)의 각각에 비선형 저항소자(D)를 각각 사이에 두고 전압을 인가할 수 있는 단자(80A)와 드레인 신호선(3)의 각각에 비선형 저항소자(D)를 각각 사이에 두고 전압을 인가할 수 있는 단자(80B)가 각각 인접해서 설치되어 있지 않고, 각각 비교적 이간된 위치에 형성되어 있다는 점이다.

이와 같이 한 경우에도 상술한 실시예와 마찬가지로의 효과를 얻을 수 있는 것은 물론이다.

그러나, 실시예 1과 같이 구성한 경우, 게이트 신호선(2) 및 드레인 신호선(3)에 전압을 공급하기 위한 장치(도시생략)에 설치되는 한쌍의 각 프로브 단자는 상기 단자(80A, 80B)에 대응시켜 인접하여 배치하도록 구성할 수 있다.

또한, 서로 이간되어 배치된 각 단자(80A, 80B)는, 그 한쪽에 있어서, 혹은 그 쌍방에 있어서 다른 단자를 겸용하는 것이라도 물론 좋다.

이와 같은 단자는, 액정표시장치를 구동시키기 위한 것이 아니라, 검출용 혹은 조정용으로 이용되며, 그 목적을 성취한 후에는 다시 이용되는 경우가 적고, 다른 단자로서 이용되는 경우가 있기 때문이다.

실시예 3

도 6은, 본 발명에 의한 액정표시장치의 다른 실시예를 나타내는 등가회로이다. 도 6은, 도 1에 나타난 공통전극 인출부(COM1)와 정전보호용 회로의 제 3 공통선(53)과의 접속부를 나타낸 것이다. 도 6에 나타난 공통전극 인출부(COM1)(도 1에 나타내는 COM2, COM3, COM4도 COM1과 마찬가지로)는 전극이다.

투명기판(1)에 대항하는 다른 투명기판의 액정측 면에는, 투명한 공통전극(대항전극이라고도 한다)이 형성되어 있다. 투명한 공통전극으로의 급전은 투명기판(1)으로부터 이루어지지만, 투명기판(1)과 대항하는 다른 투명기판과의 사이를 전기적으로 접속시킬 필요가 있다. 그 때문에 투명한 공통전극과 공통전극 인출부(COM1)와의 사이에는 도전재료가 배치되어진다. 공통전극 인출부(COM1)에 배치된 도전부재에 의해 투명기판(1) 측의 전극과 다른 투명기판 측의 전극이 전기적으로 접속된다.

상기 공통전극 인출부(COM1)에는, 도 6에 나타낸 바와 같이, 가변저항(95) 등으로 이루어지는 외부회로에 의해 전압이 조정되며, 화소전극(7)에 인가되는 신호전압에 대해 기준이 되는 전압이 인가되도록 되어 있다. 또한, 정전보호용 회로의 제 3 공통선(53)이 정전기를 상기 공통전극에도 확산시키도록 공통전극 인출부(COM1)에 접속된다.

제 3 공통선(53)과 공통전극 인출부(COM1)와의 사이에 전류를 제한하는 소자(101)와 소자(102)가 접속되어 있다. 소자(101)와 소자(102)를 설치하는 것은 다음과 같은 이유에 의한다.

예를들어, 액정표시장치의 구동 중에 흰 레벨의 신호가 드레인 신호선(3) 중 어느 하나에 공급된 경우에는, 흰 레벨의 신호는 도 5의 점선 화살표 A에 나타낸 바와 같이 정전보호회로의 비선형 소자(D) 및 공통선 사이를 두고 공통전극 인출부(COM1)에 공급된다.

또한, 흑 레벨의 신호가 드레인 신호선(3) 중 어느 하나에 공급된 경우에는, 흑 레벨의 신호는 도 6의 점선 화살표 B에 나타난 바와 같이 정전보호회로의 비선형 소자(D) 및 공통선을 사이에 두고 공통전극 인출부(COM1)에 공급된다.

상술한 바와 같이, 공통전극에 드레인 신호선(3)으로부터의 신호가 인가되면, 공통전극에 인가되는 전압의 레벨이 변동된다. 공통전극에 인가되는 전압의 레벨이 변동되는 것을 방지하기 위하여, 소자(101, 102)에 의해 각 드레인 신호선(3)으로부터 공통전극에 흐르는 전류를 제한한다.

예를들어, 각 소자(101, 102)는, 표시영역 내에 형성되는 박막 트랜지스터(TFT)와 동시에 형성되는 MIS형 트랜지스터로 구성된다. 소자(101, 102)의 게이트 전극은 더미용으로서 형성되는 게이트 신호선(2)에 접속되어 있다.

상기 더미화소는 화소영역의 최상단 및 최하단에 설치되어 있다. 더미 게이트 신호선은, 더미화소의 게이트 전극에 접속되어진다. 더미화소는, 다른 투명기판 측에 형성되는 블랙 매트릭스로 차광된다. 더미화소는 표시품질을 균등하게 하는 목적으로 설치되어 있다.

즉, 화소와 인접하는 게이트선과의 사이에는 용량이 발생되어 있으며, 표시 품질을 저하시키고 있다. 더미화소를 형성함으로써, 더미화소와 인접하는 화소와의 사이의 조건을 용량 등의 면에서 다른 화소와 동일한 조건으로 표시의 질의 균일화를 꾀하고 있다.

도 7은 소자(102)의 구체적인 구성을 나타내는 평면도이다. 게이트 신호선(더미)(2)의 일부가 연장되어 소자(102)의 게이트 전극(2G)을 형성하고 있다. 게이트 신호선(2)의 형성과 동시에 제 3 공통선(53)이 형성되며, 상기 제 3 공통선(53)은 상기 소자(102)의 형성영역에 있어서 분단되어 있다. 절연막(4)이 게이트 전극(2G)을 덮어 형성되어지고, 절연막(4) 상에 반도체층(5)이 형성된다. 또한, 절연막(4)을 사이에 두고, 상기 반도체층(5)에 겹쳐져서 소스전극(105) 및 드레인 전극(106)이 형성된다.

소스전극(105)은 절연막(4)을 관통한 콘택트구멍을 통해 드레인 신호선 측의 제 3 공통선(53)에 접속된다. 드레인 전극(106)은 절연막(4)을 관통한 콘택트구멍을 통해 드레인 신호선 측의 제 3 공통선(53)에 접속된다. 상기 소스전극(105) 및 드레인 전극(106)은, 드레인 신호선(3)과 동시에 형성되어짐으로써, 제조공정수를 줄일 수 있다.

상술한 실시예에서는, 정전보호용 회로의 제 3 공통선(53)과 공통전극 인출부(COM1)와의 접속부를 나타낸 것이지만, 공통전극 인출부(2)와의 접속부에 있어서도 마찬가지로 구성으로 되어 있다. 또한, 정전보호용 회로의 제 4 공통선(54)과 각 공통전극 인출부(COM3, COM4)와의 접속부에 있어서도 마찬가지이다.

상술한 실시예에서는, 소자(101, 102)로서 MIS형 트랜지스터를 이용하여 구성한 것이지만, 예를들어 도 8에 나타난 바와 같이, 쌍방향성 다이오드를 이용한 것, 혹은 도 9에 나타난 고저항을 이용한 것이라도 적용할 수 있다.

도 9에 나타난 고저항으로는, 표시영역 내에 형성되는 박막 트랜지스터(TFT)의 형성시에 이용하는 반도체층(5)을 이용함으로써 제조공정수를 줄일 수 있다.

실시예 4

또한, 상술한 각 실시예에서는, 게이트 신호선(2) 및 드레인 신호선(3)의 각각에 일방향적으로 전압을 인가하는 수단으로서, 이미 형성되어 있는 정전보호용 회로에 갖추어져 있는 공통선 및 비선형 소자를 이용한 형태를 도입한 것이다.

그러나, 정전보호용 회로를 그대로 이용하지 않고(따라서, 정전보호용 회로가 설치되어 있지 않아도 좋다), 전용 박막 트랜지스터 안정화용 회로를 형성하여 그 회로에 전압을 인가하기 위한 각 단자를 설치하도록 구성하여도 물론 좋다.

또한, 상술한 각 실시예에서는, 이른바 종전계방식의 액정표시장치에 대하여 설명한 것이다. 그러나, 횡전계방식의 액정표시장치에 대해서도 물론 마찬가지로 적용할 수 있다.

횡전계방식의 액정표시장치는, 화소전극과 대향하여 배치되는 대향전극이 상기 화소전극과 함께 거의 동일한 평면 내에 배치되며, 빛이 상기 평면에 거의 직교하는 방향으로 상기 화소전극과 대향전극과의 사이를 투과하는 구성으로 되어 있는 것 이외에는 거의 동일한 구성으로 되어 있기 때문이다.

발명의 효과

이상 설명한 바에서 명확히 알 수 있듯이, 본 발명에 의한 액정표시장치에 의하면, 간단한 구성이면서도 각 박막 트랜지스터의 임계값 전압의 균일화를 용이하게 달성할 수 있게 된다.

(57) 청구의 범위

청구항 1

액정표시장치에 있어서,

대향배치된 제 1 기판과 제 2 기판과,

상기 제 1 기판과 제 2 기판간에 배치된 액정층과,

상기 제 1 기판에 설치된 일방향으로 나란히 설치되는 게이트 신호선과,

이들 게이트 신호선과 교차하여 나란히 설치되는 드레인 신호선과,

이들 각 신호선으로 둘러싸인 각 영역에 게이트 신호선으로부터의 주사신호의 공급에 의하여 구동되는 박

막 트랜지스터와,

각각의 게이트 신호선에 고저항 소자를 사이에 두고 전압을 인가하기 위한 제 1 단자와,

각각의 드레인 신호선에 고저항 소자를 사이에 두고 전압을 인가하기 위한 제 2 단자가 형성되어 있는 것을 특징으로 하는 액정표시장치.

청구항 2

청구항 1에 있어서,

상기 고저항 소자는 다이오드인 것을 특징으로 하는 액정표시장치.

청구항 3

청구항 1에 있어서,

상기 고저항 소자는 비선형 소자인 것을 특징으로 하는 액정표시장치.

청구항 4

액정표시장치에 있어서,

액정표시패널과,

상기 액정표시패널에 설치된 X방향으로 연장배치되고 Y방향으로 나란히 설치되는 게이트 신호선과,

이들 각 게이트 신호선과 절연되어 Y방향으로 연장배치되고 X방향으로 나란히 설치되는 드레인 신호선과,

이들 각 신호선으로 둘러싸인 각 영역에 게이트 신호선으로부터의 주사신호의 공급에 의하여 구동되는 박막 트랜지스터와,

상기 박막 트랜지스터를 매개로 하여 드레인 신호선으로부터의 영상신호가 공급되는 화소전극과,

드레인 신호선에 나란히 설치되는 제 1 공통신호선과,

게이트 신호선에 나란히 설치되는 제 2 공통신호선과,

제 1 공통신호선에 접속된 제 1 단자와,

제 2 공통신호선에 접속된 제 2 단자와,

제 1 공통신호선은 고저항 소자를 사이에 두고 게이트 신호선에 접속되며,

제 2 공통신호선은 고저항 소자를 사이에 두고 드레인 신호선에 접속되어 있는 것을 특징으로 하는 액정표시장치.

청구항 5

청구항 4에 있어서,

상기 고저항 소자는 다이오드인 것을 특징으로 하는 액정표시장치.

청구항 6

청구항 4에 있어서,

상기 고저항 소자는 비선형 소자인 것을 특징으로 하는 액정표시장치.

청구항 7

액정표시장치에 있어서,

대향배치된 제 1 기판과 제 2 기판과,

상기 제 1 기판의 액정층 영역에 설치된 복수의 게이트 신호선과,

상기 게이트 신호선과 교차하는 복수의 드레인 신호선과,

게이트 신호선으로부터의 주사신호의 공급에 의하여 구동되는 박막 트랜지스터와,

상기 박막 트랜지스터를 사이에 두고 드레인 신호선으로부터의 영상신호가 공급되는 화소전극과,

복수의 화소전극이 매트릭스상으로 배치된 화소영역과,

상기 화소영역을 둘러싸고 형성되며, 상기 제 1 기판과 제 2 기판 사이를 고정하는 실재와,

각각의 게이트 신호선에 고저항 소자를 사이에 두고 접속되는 제 1 단자와,

각각의 드레인 신호선에 고저항 소자를 사이에 두고 접속되는 제 2 단자와,

상기 제 1 단자 및 제 2 단자는 실재로 둘러싸이는 영역의 외측에 서로 인접하여 형성되어 있는 것을 특징으로 하는 액정표시장치.

청구항 8

청구항 7에 있어서,

상기 고저항 소자는 다이오드인 것을 특징으로 하는 액정표시장치.


청구항 9

청구항 7에 있어서,


상기 고저항 소자는 비선형 소자인 것을 특징으로 하는 액정표시장치.

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7



도면8



도면9



专利名称(译)	液晶显示器		
公开(公告)号	KR1020010015042A	公开(公告)日	2001-02-26
申请号	KR1020000033291	申请日	2000-06-16
[标]申请(专利权)人(译)	日立HITACHI SEISAKUSHODBA		
申请(专利权)人(译)	株式会社日立制作所		
当前申请(专利权)人(译)	株式会社日立制作所		
[标]发明人	MATSUNARK KUNIYUKI 마쯔나가쿠니유키 NAKAMURA KAZUYA 나카무라카즈야 ITOU HIKARU 이토우히카루 NATORI MASATAKA 나토리마사타카 OOGIICHI KIMITOSHI 오오기이치키미토시 NAKAYAMA TAKANORI 나카야마타카노리 KOMENO HITOSHI 코메노히토시 OOKAWARA HIROSHI 오오카와라히로시		
发明人	마쯔나가쿠니유키 나카무라카즈야 이토우히카루 나토리마사타카 오오기이치키미토시 나카야마타카노리 코메노히토시 오오카와라히로시		
IPC分类号	G02F1/13 G02F1/1345 G02F1/1368 G02F1/1365 G02F1/136 G02F1/1362 G02F		
CPC分类号	G02F1/136204		
代理人(译)	李钟IL		
优先权	1999197237 1999-07-12 JP		
其他公开文献	KR100660664B1		
外部链接	Espacenet		

摘要(译)

本发明涉及液晶显示器。并且，漏极信号线与栅极信号线并排安装在特定方向上并与这些栅极信号线交叉并且并排安装和薄膜晶体管，在由这些信号线包围的每个区域中被驱动。从栅极信号线和像素电极提供扫描信号，将薄膜晶体管放置在间隔中并且提供来自漏极信号线的图像信号和第一端子，用于将二极管放置在相应的间隔中并且，形成每个栅极信号线和第二端子中的电压，用于将二极管置于相应的间隔中，并且授权每个漏极信号线中的电压。以这种方式，提出了即使在简单配置时也容易实现每个薄膜晶体管的阈值电压的均衡的技术。

