



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2008년01월22일
(11) 등록번호 10-0797374
(24) 등록일자 2008년01월16일

(51) Int. Cl.

G02F 1/136 (2006.01)

(21) 출원번호 10-2001-0031514
(22) 출원일자 2001년06월05일
심사청구일자 2006년06월02일
(65) 공개번호 10-2002-0092723
(43) 공개일자 2002년12월12일

(56) 선행기술조사문헌
JP08015711 A

(뒷면에 계속)

전체 청구항 수 : 총 18 항

심사관 : 임동재

(54) 액정표시장치 및 그의 제조방법


(57) 요약

본 발명은 개구율을 증가시키면서 스토리지 캐패시터의 정전용량을 확보할 수 있는 액정표시장치 및 그의 제조방법에 관한 것이다.

본 발명에 따른 액정표시장치의 제조방법은 기판 상에 게이트전극 및 게이트라인을 형성함과 아울러 게이트전극 및 게이트라인이 형성되는 동일층 상에 스토리지전극을 형성하는 단계와, 게이트전극 및 게이트라인, 투명전극을 덮도록 게이트절연막을 형성하는 단계와, 게이트전극과 중첩되도록 게이트절연막 상에 활성층을 형성하는 단계와, 활성층 상에 형성되는 오믹접촉층을 형성하는 단계와, 활성층이 노출되도록 패터닝되어 소스 및 드레인 전극을 형성하는 단계와, 소스 및 드레인전극 상에 보호층을 형성하는 단계와, 보호층을 관통하는 접촉홀이 형성되는 단계와, 게이트라인과 교차되며 접촉홀을 통해 상기 소스전극과 접속되는 데이터라인을 형성하는 단계를 포함하는 것을 특징으로 한다.

이에 따라, 본 발명에 따른 액정표시장치 및 그의 제조방법은 개구율을 증가시키면서 캐패시터의 정전 용량을 확보할 수 있다.

대표도 - 도7



(56) 선행기술조사문헌
KR1019980076093 A
KR1019980070909 A
JP05034726 A
JP2000284328 A

특허청구의 범위

청구항 1

기판상에 배치되며 스캐닝 신호가 공급되는 게이트 라인 및 게이트 전극;
 상기 게이트 라인 및 게이트 전극과 이격되며 상기 기판상에 배치된 스토리지 전극;
 상기 게이트 라인 및 게이트 전극을 포함하는 기판상에 배치된 게이트 절연막;
 상기 게이트 전극과 중첩되도록 상기 게이트 절연막상에 배치된 활성층;
 상기 활성층상에 배치된 오믹접촉층;
 상기 오믹접촉층상에 배치된 소스 전극;
 상기 오믹접촉층상에 배치되며, 상기 소스 전극과 채널을 사이에 두고 대향하는 드레인 전극;
 상기 드레인 전극과 접속되며 상기 게이트 절연막을 사이에 두고 상기 스토리지 전극과 중첩된 화소 전극;
 상기 소스 및 드레인 전극을 포함하는 기판상에 배치된 보호층; 및
 상기 소스 전극과 접속되며 상기 게이트 절연막과 상기 보호층을 사이에 두고 상기 게이트 라인과 교차하는 데이터 라인을 포함하는 액정표시장치.

청구항 2

제 1 항에 있어서,
 상기 보호층은 상기 화소전극의 일부를 노출하며, 상기 소스전극과 데이터라인을 서로 접속시키기 위한 콘택홀을 구비하는 것을 특징으로 하는 액정표시장치.

청구항 3

제 1 항에 있어서,
 상기 소스 및 드레인전극 상에 버퍼금속층을 추가로 구비하는 것을 특징으로 하는 액정표시장치.

청구항 4

제 3 항에 있어서,
 상기 버퍼금속층은 몰리브덴(Mo), 타이타늄(Ti), 탄탈륨(Ta) 중 어느 하나로 형성되는 것을 특징으로 하는 액정표시장치.

청구항 5

제 1 항에 있어서,
 상기 스토리지전극은 투명전도성물질로 형성된 것을 특징으로 하는 액정표시장치.

청구항 6

제 1 항에 있어서,
 상기 각 스토리지전극과 연결되며, 상기 게이트 절연막과 사이를 두고 상기 데이터 라인과 중첩된 보조 스토리지전극을 추가로 구비하는 것을 특징으로 하는 액정표시장치.

청구항 7

기판 상에 게이트전극 및 게이트라인을 형성함과 아울러 게이트전극 및 게이트라인이 형성되는 동일층 상에 스토리지전극을 형성하는 단계와,
 상기 게이트전극, 게이트라인 및 스토리지전극을 덮도록 게이트절연막을 형성하는 단계와,

상기 게이트전극과 중첩되도록 상기 게이트절연막 상에 활성층을 형성하는 단계와,
 상기 활성층 상에 형성되는 오믹접촉층을 형성하는 단계와,
 상기 활성층의 채널을 사이에 두고 상기 오믹접촉층상에 배치된 소스 및 드레인 전극을 형성하는 단계와,
 상기 게이트 절연막상에 상기 드레인 전극과 접속되며 상기 스토리지 전극과 중첩되는 화소 전극을 형성하는 단계와,
 상기 화소 전극, 소스 및 드레인전극을 포함하는 기판상에 보호층을 형성하는 단계와,
 상기 보호층에 상기 소스전극을 노출하는 접촉홀을 형성하며 상기 화소전극의 일부를 노출시키는 단계와,
 상기 보호층상에 상기 게이트라인과 교차되며 상기 접촉홀을 통해 상기 소스전극과 접속되는 데이터라인을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.

청구항 8

제 7 항에 있어서,
 상기 소스 및 드레인전극 상에 버퍼금속층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.

청구항 9

제 8 항에 있어서,
 상기 버퍼금속층은 몰리브덴(Mo), 타이타늄(Ti), 탄탈륨(Ta) 중 어느 하나로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.

청구항 10

제 7 항에 있어서,
 상기 스토리지전극은 투명전도성물질로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.

청구항 11

제 7 항에 있어서,
 상기 각 스토리지전극이 연결되도록 보조 스토리지전극이 형성되는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.

청구항 12

제 3 항에 있어서,
 상기 버퍼 금속층은 상기 소스전극 및 드레인 전극과의 접촉 저항을 줄이는 것을 특징으로 하는 액정표시장치.

청구항 13

제 5 항에 있어서,
 상기 투명전도성물질은 산화인듐주석(ITO)인 것을 특징으로 하는 액정표시장치.

청구항 14

제 1 항에 있어서,
 상기 보호층은 유기절연물질로 구성된 것을 특징으로 하는 액정표시장치.

청구항 15

제 8 항에 있어서,
 상기 버퍼금속층은 상기 소스전극 및 드레인 전극과의 접촉 저항을 줄이는 것을 특징으로 하는 액정표시장치의

제조방법.

청구항 16

제 10 항에 있어서,

상기 투명전도성물질은 산화인듐주석(ITO)인 것을 특징으로 하는 액정표시장치의 제조방법.

청구항 17

제 7 항에 있어서,

상기 보호층은 유기절연물질로 구성된 것을 특징으로 하는 액정표시장치의 제조 방법.

청구항 18

제 17 항에 있어서,

상기 유기절연물질은 아크릴계(acryl) 유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프(cytop) 및 FPCB(perfluorocyclobutane) 등의 유전상수가 작은 유기절연물 중 어느 하나인 것을 특징으로 하는 액정표시장치의 제조 방법.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

- <21> 본 발명은 액정표시장치 및 그의 제조방법에 관한 것으로서, 특히 개구율을 증가시키면서 스토리지 캐패시터의 정전 용량을 확보할 수 있는 액정표시장치 및 그의 제조방법에 관한 것이다.
- <22> 통상적으로, 액정표시장치(Liquid Crystal Display; LCD)는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 액정표시장치 중 액정셀별로 스위칭소자가 마련된 액티브 매트릭스(Active Matrix) 타입은 동영상 표시하기에 적합하다. 액티브 매트릭스 타입의 액정표시장치에서 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 이용되고 있다.
- <23> 액정표시장치는 액정에 인가되는 유지전압의 특성을 향상시키고 계조(gray scale) 표시의 안정 등을 위해 스토리지 캐패시터(storage capacitor)를 사용한다. 스토리지 캐패시터는 (n-1)번째 게이트라인의 일부분을 n번째 화소의 캐패시터의 하부전극으로 이용하는 '스토리지 온 게이트(storage on gate)' 방식과, 캐패시터의 하부전극을 별도로 형성하여 공통전극과 연결시키는 '스토리지 온 콰(storage on common)' 방식으로 분류된다.
- <24> 도 1은 종래의 스토리지 온 게이트 방식의 액정표시장치를 나타내는 평면도이며, 도 2는 도 1에 도시된 선 "A, A'"을 따라 절취한 액정표시장치의 단면도이다.
- <25> 도 1 및 도 2를 참조하면, 하부기관(11)은 게이트라인(15n)과 데이터라인(17)의 교차부에 위치하는 TFT(26)와, TFT(26)의 드레인전극(27)에 접속된 화소전극(33)과, 화소전극(33)과 이전단 게이트라인(15n-1)의 중첩영역에 위치하는 스토리지 캐패시터(28)를 구비한다.
- <26> TFT(26)는 게이트라인(15n)에 연결된 게이트전극(13), 데이터라인(17)에 연결된 소스전극(25) 및 제1 접촉홀(30a)을 통해 화소전극(33)에 접속된 드레인전극(27)을 구비한다. 또한, TFT(26)는 게이트전극(13)과 소스 및 드레인 전극(25, 27)의 절연을 위한 게이트절연막(19)과, 게이트전극(13)에 공급되는 게이트전압에 의해 소스전극(25)과 드레인전극(27) 간에 도통채널을 형성하기 위한 반도체층(21, 23)을 더 구비한다. 이러한 TFT(26)는 게이트라인(15n)으로부터의 게이트신호에 응답하여 데이터라인(17)으로부터의 데이터신호를 선택적으로 화소전극(33)에 공급한다.
- <27> 화소전극(33)은 데이터라인(17)과 게이트라인(15n)에 의해 분할된 셀영역에 위치하며 광투과율이 높은 투명전도성물질, 예를 들면 ITO(Indium Tin Oxide) 물질로 이루어진다. 화소전극(33)은 하부기관(11) 전면에서 도포되는 보호층(31) 위에 형성되며, 보호층(31)에 형성된 제1 접촉홀(30a)을 통해 드레인전극(25)과 전기적으로 접속된

다. 이러한 화소전극(33)은 TFT를 경유하여 공급되는 데이터신호에 의해 상부기관에 형성되는 공통 투명전극(도시하지 않음)과 전위차를 발생시키게 된다. 이 전위차에 의해 하부기관(11)과 상부기관 사이에 위치하는 액정이 유전이방성에 의해 회전하게 된다. 이 액정은 광원으로부터 화소전극(33)을 경유하여 입사되는 광을 상부기관 쪽으로 투과시키게 된다.

- <28> 화소전극(33)과 이전단의 게이트라인(15n-1)의 중첩부분에 형성되는 스토리지 캐패시터(28)는 이전단 게이트라인(15n-1)에 게이트하이전압이 인가되는 기간에 전압을 충전하고, 화소전극(33)에 데이터신호가 공급되는 기간에 충전된 전압을 방전하여 화소전극(33)의 전압변동을 방지하는 역할을 하게 된다. 이와 같이, 스토리지 캐패시터(28)는 화소전압을 안정적으로 유지시키기 위한 것이므로 그 용량값은 커야만 한다.
- <29> 도 3a 내지 도 3e는 도 2에 도시된 액정표시장치의 제조방법을 단계적으로 나타내는 단면도이다.
- <30> 도 3a를 참조하면, 기관(11) 상에 게이트전극(13) 및 게이트라인(15)이 형성된다. 게이트전극(13) 및 게이트라인(15)은 스퍼터링(sputtering) 등의 증착방법으로 알루미늄(Al) 또는 구리(Cu) 등을 기관(11) 상에 전면 증착한 후, 이 금속을 패터닝함으로써 형성된다.
- <31> 도 3b를 참조하면, 게이트절연막(19) 상에 활성층(21) 및 오믹접촉층(23)이 형성된다. 게이트절연막(19)은 게이트전극(13) 및 게이트라인(15)을 덮도록 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등의 절연물질을 PECVD(Plasma Enhanced Chemical Vapor Deposition) 방식으로 전면 증착하여 형성된다. 활성층(21) 및 오믹접촉층(23)은 게이트절연막(19) 상에 두 반도체층을 적층하고 패터닝함으로써 형성된다. 여기서, 활성층(21)은 불순물이 도핑되지 않은 비정질실리콘으로 형성된다. 또한, 오믹접촉층(23)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘으로 형성된다.
- <32> 도 3c를 참조하면, 게이트절연막(19) 상에 데이터라인(17), 소스 및 드레인전극(25, 27), 스토리지전극(29)이 형성된다.
- <33> 데이터라인(17), 소스 및 드레인전극(25, 27), 스토리지전극(29)은 CVD 방법 또는 스퍼터링 방법으로 금속층을 전면 증착한 후 패터닝함으로써 형성된다. 소스 및 드레인전극(25, 27)을 패터닝한 후 게이트전극(13)과 대응되는 부분의 오믹접촉층(23)을 패터닝하여 활성층(21)이 노출되게 한다. 활성층(21)에서 소스 및 드레인전극(25, 27) 사이의 게이트전극(13)과 대응하는 부분은 채널이 된다. 스토리지전극(29)은 게이트라인(15)과 대응되어 중첩되도록 형성된다. 데이터라인(17), 소스 및 드레인전극(25, 27)은 크롬(Cr) 또는 몰리브덴(Mo) 등으로 형성된다.
- <34> 이어서, 도 3d를 참조하면, 게이트절연막(19) 상에 보호층(31), 제1 및 제2 접촉홀(30a, 30b)이 형성된다.
- <35> 보호층(31), 제1 및 제2 접촉홀(30a, 30b)은 소스 및 드레인전극(25, 27)을 덮도록 게이트절연층(19)상에 절연물질을 증착한 후 패터닝함으로써 형성된다.
- <36> 보호층(31)은 질화실리콘(SiNx), 산화실리콘(SiOx) 등의 무기절연물질, 아크릴계(acryl)유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프(cytop) 또는 PFCB(perfluorocyclobutane) 등의 유전상수가 작은 유기절연물로 형성된다.
- <37> 도 3e를 참조하면, 보호층(31) 상에 화소전극(33)이 형성된다.
- <38> 화소전극(33)은 보호층(31)상에 투명전도성물질을 증착한 후 패터닝함으로써 형성된다. 화소전극(33)은 제1 접촉홀(30a)을 통해 드레인전극(27)과 전기적으로 접촉되며, 제2 접촉홀(30b)을 통해 스토리지전극(29)과 전기적으로 접촉된다.
- <39> 화소전극(33)은 인듐-틴-옥사이드(Indium-Tin-Oxide : 이하 "ITO"라 함), 인듐-아연-옥사이드(Indium-Zinc-Oxide : 이하 "IZO"라 함) 또는 인듐-틴-아연-옥사이드(Indium-Tin-Zinc-Oxide : 이하 "ITZO"라 함)중 어느 하나로 형성된다.
- <40> 도 4는 종래의 스토리지 온 컵온 방식의 액정표시장치를 나타내는 평면도이며, 도 5는 도 4에 도시된 선 "B, B'"을 따라 절취한 액정표시장치의 단면도이다.
- <41> 도 4 및 도 5를 참조하면, 화소영역의 중앙에 위치하는 스토리지 캐패시터(50)를 구비한다. 스토리지 캐패시터(50)는 게이트라인(47)과 평행하고, 데이터라인(63)과 교차되며 화소전극과 중첩되도록 형성된다. 스토리지 캐패시터(50)는 게이트라인(47)에 게이트하이전압이 인가되는 기간에 전압을 충전하고, 화소전극(55)에 데이터신호가 공급되는 기간에 충전된 전압을 방전하여 화소전극(55)의 전압변동을 방지하는 역할을 하게 된다. 이와

같이, 스토리지 캐패시터(50)는 화소전압을 안정적으로 유지시키기 위한 것이므로 그 용량값은 커야만 한다. 이를 위하여, 스토리지 캐패시터(50)는 드레인전극(59)과 전기적으로 접촉되는 화소전극(55)과 스토리지전극(45)에 의해 마련되어진다.

- <42> 도 6a 내지 도 6d는 도 5에 도시된 액정표시장치의 제조방법을 단계적으로 나타내는 단면도이다.
- <43> 도 6a를 참조하면, 기판(41) 상에 게이트전극(43), 스토리지전극(45) 및 게이트라인(47)이 형성된다. 게이트전극(43), 스토리지전극(45) 및 게이트라인(47)은 스퍼터링(sputtering) 등의 증착방법으로 기판(41) 상에 알루미늄(A1) 또는 구리(Cu) 등을 전면 증착한 후, 이 금속을 패터닝함으로써 형성된다.
- <44> 이어서, 도 6b에 도시된 바와 같이 게이트절연막(49), 활성층(51) 및 오믹접촉층(53)이 형성된다. 게이트절연막(49)은 게이트전극(43), 스토리지전극(45) 및 게이트라인(47)을 덮도록 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등의 절연물질을 PECVD(Plasma Enhanced Chemical Vapor Deposition) 방식으로 전면 증착하여 형성된다. 활성층(51) 및 오믹접촉층(53)은 게이트절연막(49) 상에 두 반도체층을 적층하고 패터닝함으로써 형성된다. 활성층(51)은 불순물이 도핑되지 않은 비정질실리콘으로 형성된다. 또한, 오믹접촉층(53)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘으로 형성된다.
- <45> 도 6c를 참조하면, 게이트절연막(49) 상에 화소전극(55)이 형성된다.
- <46> 화소전극(55)은 게이트절연막(49) 상에 투명전도성물질을 증착한 후 패터닝함으로써 형성된다. 화소전극(55)은 ITO, IZO 또는 ITZO 중 어느 하나로 형성된다.
- <47> 도 6d를 참조하면, 데이터라인(63), 소스 및 드레인전극(57, 59) 및 보호층(61)이 형성된다.
- <48> 데이터라인(63), 소스 및 드레인전극(57, 59)은 CVD 방법 또는 스퍼터링 방법으로 금속층을 전면 증착한 후 패터닝함으로써 형성된다. 소스 및 드레인전극(57, 59)을 패터닝한 후 게이트전극(43)과 대응되는 부분의 오믹접촉층(53)을 패터닝하여 활성층(51)이 노출되게 한다. 활성층(51)에서 소스 및 드레인전극(57, 59) 사이의 게이트전극(43)과 대응하는 부분은 채널이 된다. 드레인전극(59)은 접촉홀없이 화소전극(55)과 전기적으로 접촉된다. 데이터라인(63), 소스 및 드레인전극(57, 59)은 크롬(Cr) 또는 몰리브덴(Mo) 등으로 형성된다.
- <49> 이어서, TFT(40) 상에 보호층(61)이 형성된다. 보호층(61)은 소스 및 드레인전극(57, 59)을 덮도록 절연물질을 증착한 후 패터닝함으로써 형성된다. 보호층(61)은 질화실리콘(SiNx), 산화실리콘(SiOx) 등의 무기절연물질, 아크릴계(acryl) 유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프(cytop) 또는 PFCB(perfluorocyclobutane) 등의 유전상수가 작은 유기절연물로 형성된다.
- <50> 상술한 바와 같이, 스토리지 캐패시터는 스토리지 온 게이트 방식과 스토리지 온 컵온 방식 모두 게이트전극과 함께 형성되는 하부전극과 소스 및 드레인전극과 함께 형성되는 상부전극 사이에 형성된 게이트절연막을 유전막으로 갖는 구조로 형성된다.
- <51> 이러한 액정표시장치는 플리커 현상을 개선하기 위해서 스토리지 캐패시터의 정전 용량을 증가시키고 있다. 스토리지 캐패시터의 정전 용량을 증가시키기 위해서는 스토리지전극의 면적을 증가시켜야 한다. 다시 말하면, 스토리지 온 게이트 방식의 액정표시장치는 스토리지 캐패시터의 정전 용량을 증가시키기 위해 게이트라인의 폭을 넓혀야 한다. 그러나, 게이트라인의 폭을 넓힐 경우 개구율이 떨어지게 되므로 게이트라인의 폭을 넓히는 데는 한계가 있다. 또한, 스토리지 온 컵온 방식의 액정표시장치는 스토리지 캐패시터가 화소셀의 중심부에 형성됨으로써 스토리지 온 게이트 방식의 액정표시장치의 개구율보다 더 떨어지게 된다.
- <52> 이와 같이, 스토리지전극의 면적이 증가하게 되면 개구율이 떨어지게 된다. 특히, 고용량의 스토리지 캐패시터의 정전 용량을 요구하는 고화밀도 액정표시장치(High Pixel Density LCD), 강유전성 액정표시장치(Ferroelectric LCD), 반강유전성 액정표시장치 및 고정세를 요구하는 액정표시장치에서 개구율이 떨어지게 된다.

발명이 이루고자 하는 기술적 과제

- <53> 따라서, 본 발명의 목적은 개구율을 증가시키면서 스토리지 캐패시터의 정전 용량을 증가시킬 수 있는 액정표시장치 및 그의 제조방법을 제공하는 데 있다.

발명의 구성 및 작용

- <54> 상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치의 제조방법은 기판 상에 게이트전극 및 게이트라인을 형성함과 아울러 게이트전극 및 게이트라인이 형성되는 동일층 상에 스토리지전극을 형성하는 단계와, 상기 게이트전극, 게이트라인 및 스토리지전극을 덮도록 게이트절연막을 형성하는 단계와, 상기 게이트전극과 중첩되도록 상기 게이트절연막 상에 활성층을 형성하는 단계와, 상기 활성층 상에 형성되는 오믹접촉층을 형성하는 단계와, 상기 활성층의 채널을 사이에 두고 상기 오믹접촉층상에 배치된 소스 및 드레인 전극을 형성하는 단계와, 상기 게이트 절연막상에 상기 드레인 전극과 접속되는 화소 전극을 형성하는 단계와, 상기 소스 및 드레인전극을 포함하는 기판상에 보호층을 형성하는 단계와, 상기 보호층에 상기 소스전극을 노출하는 접촉홀을 형성하는 단계와, 상기 보호층상에 상기 게이트라인과 교차되며 상기 접촉홀을 통해 상기 소스전극과 접속되는 데이터라인을 형성하는 단계를 포함한다.
- <55> 본 발명에 따른 액정표시장치는 기판상에 배치되며 스캐닝 신호가 공급되는 게이트 라인 및 게이트 전극, 상기 게이트 라인 및 게이트 전극과 이격되며 상기 기판상에 배치된 스토리지 전극, 상기 게이트 라인 및 게이트 전극을 포함하는 기판상에 배치된 게이트 절연막, 상기 게이트 전극과 중첩되도록 상기 게이트 절연막상에 배치된 활성층, 상기 활성층상에 배치된 오믹접촉층, 상기 오믹접촉층상에 배치된 소스 전극, 상기 오믹접촉층상에 배치되며, 상기 소스 전극과 채널을 사이에 두고 대향하는 드레인 전극, 상기 드레인 전극과 접속되며 상기 게이트 절연막을 사이에 두고 중첩된 화소 전극, 상기 소스 및 드레인 전극을 포함하는 기판상에 배치된 보호층, 및 상기 게이트 절연막과 상기 보호층을 사이에 두고 상기 게이트 라인과 교차하며 상기 소스 전극과 전기적으로 연결된 데이터 라인을 포함한다.
- <56> 상기 소스 및 드레인전극 상에 접촉저항을 줄이기 위해 버퍼금속층을 추가로 구비하는 것을 특징으로 한다.
- <57> 상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
- <58> 이하, 도 7 내지 도 22를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
- <59> 도 7은 본 발명의 제1 실시 예에 따른 액정표시장치의 평면도이며 도 8은 도 7에 도시된 선 "C, C'"을 따라 절취한 액정표시장치의 단면도이다.
- <60> 도 7 및 도 8을 참조하면, 하부기판(71)은 게이트라인(74)과 데이터라인(91)의 교차부에 위치하는 TFT(70)와, TFT(70)의 드레인전극(85)에 접속된 화소전극(87)과, 화소셀영역에 위치하는 스토리지 캐패시터(80)를 구비한다.
- <61> TFT(70)는 게이트라인(74)에 연결된 게이트전극(73), 접촉홀(90a)을 통해 데이터라인(91)과 접속된 소스전극(83)과, 드레인전극(85)을 구비한다. 또한, TFT(70)는 게이트전극(73)과 소스 및 드레인 전극(83, 85)의 절연을 위한 게이트절연막(77)과, 게이트전극(73)에 공급되는 게이트전압에 의해 소스전극(83)과 드레인전극(85) 간에 도통채널을 형성하기 위한 활성층 및 오믹접촉층(79, 81)을 더 구비한다. 여기서, 소스 및 드레인전극(83, 85)은 금속층(83a)과 버퍼금속층(83b)으로 구성되어 활성층(81)과 중첩되게 형성되며 화소전극(87)과 접속된다. 데이터라인(91)은 보호층(89) 상에 접촉홀(90a)을 통해 버퍼금속층(83b)과 전기적으로 접속된다. 이러한 TFT(70)는 게이트라인(74)으로부터 게이트신호에 응답하여 데이터라인(91)으로부터의 데이터신호를 데이터라인(91)과 접속된 소스전극(83) 및 드레인전극(85)을 통해 화소전극(87)에 공급한다.
- <62> 화소전극(87)은 데이터라인(91)과 게이트라인(74)에 의해 분할된 셀영역에 위치하며 광투과율이 투명전도성물질, 예를 들면 높은 ITO 물질로 이루어진다. 화소전극(87)은 하부기판(71) 전면에도포되는 게이트절연막(77) 위에 형성되며, 버퍼금속층(83b)과 접속되어 드레인전극(83)과 전기적으로 접속된다. 이러한 화소전극(87)은 TFT(70)를 경유하여 공급되는 데이터신호에 의해 상부기판에 형성되는 공통 투명전극(도시하지 않음)과 전위차를 발생시키게 된다. 이 전위차에 의해 하부기판(71)과 상부기판 사이에 위치하는 액정이 유전이 방성에 의해 회전하게 된다. 이 액정은 광원으로부터 화소전극(87)을 경유하여 입사되는 광을 상부기판 쪽으로 투과시키게 된다.
- <63> 스토리지 캐패시터(80)는 게이트라인(74)에 게이트 하이전압이 인가되는 기간에 전압을 충전하고, 화소전극(87)에 데이터신호가 공급되는 기간에 충전된 전압을 방전하여 화소전극(87)의 전압변동을 방지하는 역할을 하게 된다. 스토리지 캐패시터(80)는 화소전압을 안정적으로 유지시키기 위한 것이므로 그 용량값은 커야만 한다. 이를 위하여, 스토리지 캐패시터(80)는 스토리지영역에 형성된 스토리지전극(75)과 버퍼금속층(83b)과 전기적으로


로 접속되는 화소전극(87)에 의해 마련되어진다.

- <64> 도 9 내지 도 14는 도 8에 도시된 액정표시장치의 제조방법을 단계적으로 나타내는 단면도이다.
- <65> 도 9를 참조하면, 기판(71) 상에 게이트전극(73) 및 게이트라인(74), 스토리지전극(75)이 형성된다.
- <66> 게이트전극(73) 및 게이트라인(74)은 스퍼터링(sputtering) 등의 증착방법으로 알루미늄(Al) 또는 구리(Cu) 등을 증착한 후 패터닝함으로써 형성된다.
- <67> 스토리지전극(75)은 투명전도성물질을 증착한 후 패터닝함으로써 형성된다. 스토리지전극(75)은 ITO, IZO 또는 ITZO 중 어느 하나로 형성된다.
- <68> 도 10을 참조하면, 게이트전극(73) 및 스토리지전극(75) 상에 게이트절연막(77)이 형성되며, 게이트절연막(77) 상에 활성층(79) 및 오믹접촉층(81)이 형성된다.
- <69> 게이트절연막(77)은 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등의 게이트전극(73) 및 게이트라인(74)을 덮도록 절연물질을 PECVD(Plasma Enhanced Chemical Vapor Deposition) 방식으로 전면 증착하여 형성된다. 활성층(79) 및 오믹접촉층(81)은 게이트절연막(77) 상에 두 반도체층을 적층하고 패터닝함으로써 형성된다. 여기서, 활성층(79)은 불순물이 도핑되지 않은 비정질실리콘으로 형성된다. 또한, 오믹접촉층(81)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘으로 형성된다.
- <70> 도 11을 참조하면, 게이트절연막(77) 상에 소스 및 드레인전극(83, 85)이 형성된다.
- <71> 금속층(83a)은 게이트절연막(77) 상에 알루미늄(Al)이나 구리(Cu)를 CVD 방법 또는 스퍼터링 방법으로 전면 증착하여 형성된다. 버퍼금속층(83b)은 금속층(83a) 상에 전면 증착하여 형성된다. 여기서, 버퍼금속층(83b)은 금속층(83a)의 접촉저항을 줄이기 위해 전도성이 좋은 몰리브덴(Mo) 또는 타이타늄(Ti), 탄탈륨(Ta)이 사용된다. 금속층(83a) 및 버퍼금속층(83b)을 패터닝함으로써 소스 및 드레인전극(83, 85)이 형성된다. 이후, 게이트전극(73)과 대응되는 부분의 오믹접촉층(81)을 패터닝하여 활성층(79)이 노출되게 한다. 활성층(79)에서 소스 및 드레인전극(83, 85) 사이의 게이트전극(73)과 대응하는 부분은 채널이 된다.
- <72> 이어서, 도 12에 도시된 바와 같이 드레인전극(85) 및 게이트절연막(77) 상에 화소전극(87)이 형성된다.
- <73> 화소전극(87)은 드레인전극(85) 및 게이트절연막(77) 상에 투명전도성물질을 증착한 후 패터닝함으로써 형성된다. 화소전극(87)은 버퍼금속층(83b)을 통해 드레인전극(85)과 전기적으로 접촉된다. 화소전극(87)은 ITO, IZO, ITZO 중 어느 하나로 형성된다.
- <74> 도 13을 참조하면, 보호층(89) 상에 접촉홀(90a)이 형성된다.
- <75> 보호층(89)은 소스 및 드레인전극(83, 85)을 덮도록 스펀코팅 방법으로 절연물질을 코팅하여 형성된다. 이에 따라, 보호층(89)의 표면은 평탄화되게 된다. 보호층(89)은 패터닝되어 화소전극(87)이 노출되며 접촉홀(90a)이 형성된다. 접촉홀(90a)은 소스전극(83)의 버퍼금속층(83b)이 노출되도록 형성된다.
- <76> 보호층(89)은 아크릴계(acryl) 유기화합물, 테프론(Teflon), BCB (benzocyclobutene), 사이토프(cytop) 또는 PFCB(perfluorocyclobutane) 등의 유전상수가 작은 유기절연물로 형성된다.
- <77> 도 14를 참조하면, 보호층(89) 상에 데이터라인(91)이 형성된다.
- <78> 데이터라인(91)은 스퍼터링(sputtering) 등의 증착방법으로 알루미늄(Al) 또는 구리(Cu) 등을 증착한 후 패터닝함으로써 형성된다. 데이터라인(91)은 접촉홀(90a)을 통해 소스전극(83)의 버퍼금속층(83b)과 전기적으로 접속된다.
- <79> 도 15는 본 발명의 제2 실시 예에 따른 액정표시장치의 평면도이며 도 16은 도 15에 도시된 선 "D-D", E-E', F-F'"을 따라 절취한 액정표시장치의 단면도이다.
- <80> 도 15 및 도 16을 참조하면, 하부기판(101)은 게이트라인(104)과 데이터라인(121)의 교차부에 위치하는 TFT(100)와, TFT(100)의 드레인전극(115)에 접속된 화소전극(117)과, 화소 셀영역에 위치하는 스토리지 캐패시터(110)를 구비한다.
- <81> TFT(100)는 게이트라인(104)에 연결된 게이트전극(103), 접촉홀(120a)을 통해 데이터라인(121)과 접속된 소스전극(113)과, 드레인전극(115)을 구비한다. 또한, TFT(100)는 게이트전극(103)과 소스 및 드레인 전극(113, 115)의 절연을 위한 게이트절연막(107)과, 게이트전극(103)에 공급되는 게이트전압에 의해 소스전극(113)과 드


레인전극(115) 간에 도통채널을 형성하기 위한 활성층 및 오믹접촉층(109, 111)을 더 구비한다. 여기서, 소스 및 드레인전극(113, 115)은 금속층(113a)과 버퍼금속층(113b)으로 구성된다. 소스 및 드레인전극(113, 115)은 활성층(109)과 증착되게 형성되며 화소전극(117)과 접속된다. 데이터라인(121)은 보호층(119) 상에 접촉홀(120a)을 통해 버퍼금속층(113b)과 전기적으로 접속된다. 이러한 TFT(100)는 게이트라인(104)으로부터 게이트신호에 응답하여 데이터라인(121)으로부터의 데이터신호를 선택적으로 화소전극(117)에 공급한다.

- <82> 화소전극(117)은 데이터라인(121)과 게이트라인(104)에 의해 분할된 셀영역에 위치하며 광투과율이 높은 투명전도성물질, 예를 들면 ITO 물질로 이루어진다. 화소전극(117)은 하부기판(101) 전면에 도포되는 게이트절연막(107) 위에 형성되며, 버퍼금속층(113b)을 통해 드레인전극(115)과 전기적으로 접속된다. 이러한 화소전극(107)은 TFT(100)를 경유하여 공급되는 데이터신호에 의해 상부기판에 형성되는 공통 투명전극(도시하지 않음)과 전위차를 발생시키게 된다. 이 전위차에 의해 하부기판(101)과 상부기판 사이에 위치하는 액정이 유전이방성에 의해 회전하게 된다. 이 액정은 광원으로부터 화소전극(117)을 경유하여 입사되는 광을 상부기판 쪽으로 투과시키게 된다.
- <83> 스토리지 캐패시터(110)는 게이트라인(104)에 게이트 하이전압이 인가되는 기간에 전압을 충전하고, 화소전극(117)에 데이터신호가 공급되는 기간에 충전된 전압을 방전하여 화소전극(117)의 전압변동을 방지하는 역할을 하게 된다. 스토리지 캐패시터(110)는 화소전압을 안정적으로 유지시키기 위한 것이므로 그 용량값은 커야만 한다. 이를 위하여, 스토리지 캐패시터(110)는 각 화소셀영역에 형성된 스토리지전극(105)과 버퍼금속층(113b)과 전기적으로 접속되는 화소전극(117)에 의해 마련되어진다. 이때, 보조 스토리지전극(105A)은 각 화소셀에 형성된 스토리지전극(105)과 전기적으로 접속된다.
- <84> 도 17 내지 도 22는 도 16에 도시된 액정표시장치의 제조방법을 단계적으로 나타내는 단면도이다.
- <85> 도 17를 참조하면, 기판(101) 상에 게이트전극(103) 및 게이트라인(104), 스토리지전극(105), 보조 스토리지전극(105A)이 형성된다.
- <86> 게이트전극(103) 및 게이트라인(104)은 스퍼터링(sputtering) 등의 증착방법으로 알루미늄(Al) 또는 구리(Cu) 등을 기판(101) 상에 전면 증착한 후 이 금속을 패터닝함으로써 형성된다.
- <87> 스토리지전극(105)은 투명전도성물질을 증착한 후 패터닝함으로써 형성된다. 스토리지전극(105)은 ITO, IZO 또는 ITZO 중 어느 하나로 형성된다.
- <88> 보조 스토리지전극(105A)은 각각의 화소셀에 형성된 스토리지전극(105)을 연결하여 전기적으로 접속되게 한다.
- <89> 도 18을 참조하면, 게이트전극(103) 및 스토리지전극(105) 상에 게이트절연막(107)이 형성되며, 게이트절연막(107) 상에 활성층(109) 및 오믹접촉층(111)이 형성된다.
- <90> 게이트절연막(107)은 게이트전극(103) 및 스토리지전극(105)을 덮도록 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등의 절연물질을 PECVD(Plasma Enhanced Chemical Vapor Deposition) 방식으로 전면 증착하여 형성된다. 활성층(109) 및 오믹접촉층(111)은 게이트절연막(107) 상에 두 반도체층을 적층하고 패터닝함으로써 형성된다. 여기서, 활성층(109)은 불순물이 도핑되지 않은 비정질실리콘으로 형성된다. 또한, 오믹접촉층(111)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘으로 형성된다.
- <91> 도 19를 참조하면, 게이트절연막(107) 상에 소스 및 드레인전극(113, 115)이 형성된다.
- <92> 금속층(113a)은 게이트절연막(107) 상에 알루미늄(Al)이나 구리(Cu)를 CVD 방법 또는 스퍼터링 방법으로 전면 증착하여 형성된다. 버퍼금속층(113b)은 금속층(113a) 상에 전면 증착하여 형성된다. 여기서, 버퍼금속층(113b)은 금속층(113a)의 접촉저항을 줄이기 위해 전도성이 좋은 몰리브덴(Mo) 또는 타이타늄(Ti), 탄탈륨(Ta) 등이 사용된다. 금속층(113a) 및 버퍼금속층(113b)을 패터닝함으로써 소스 및 드레인전극(113, 115)이 형성된다. 이후, 게이트전극(103)과 대응되는 부분의 오믹접촉층(111)을 패터닝하여 활성층(109)이 노출되게 한다. 활성층(109)에서 소스 및 드레인전극(113, 115) 사이의 게이트전극(103)과 대응하는 부분은 채널이 된다.
- <93> 이어서, 도 20에 도시된 바와 같이 드레인전극(115) 및 게이트절연막(107) 상에 화소전극(117)이 형성된다.
- <94> 화소전극(117)은 게이트절연막(107)상에 투명전도성물질을 증착한 후 패터닝함으로써 형성된다. 화소전극(117)은 버퍼금속층(113b)을 통해 드레인전극(115)과 전기적으로 접속된다. 화소전극(117)은 스토리지전극(105)와 캐패시터의 상부전극을 담당한다. 화소전극(117)은 ITO, IZO, ITZO 중 어느 하나로 형성된다.
- <95> 도 21을 참조하면, 보호층(119) 상에 접촉홀(120a)이 형성된다.


도면3a




도면3b




도면3c




도면3d




도면3e




도면4




도면5




도면6a




도면6b




도면6c




도면6d




도면7




도면8




도면9




도면10




도면11




도면12




도면13




도면14




도면15




도면16




도면17




도면18




도면19



도면20



도면21



도면22



专利名称(译)	液晶显示装置及其制造方法		
公开(公告)号	KR100797374B1	公开(公告)日	2008-01-22
申请号	KR1020010031514	申请日	2001-06-05
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	CHAE GEESUNG		
发明人	CHAE, GEESUNG		
IPC分类号	G02F1/136 G02F1/1362		
CPC分类号	G02F1/136213 G02F2201/40		
其他公开文献	KR1020020092723A		
外部链接	Espacenet		

摘要(译)

液晶显示装置及其制造方法技术领域本发明涉及一种能够在增加开口率的同时确保存储电容器的电容的液晶显示装置及其制造方法。形成其的制造方法以及所述栅电极相同的层上的存储电极和按照本发明形成的液晶显示装置的基板和栅极线形成栅电极和栅极线，栅电极和栅极线，形成栅绝缘膜以覆盖透明电极，以及形成在栅极绝缘膜，从而与栅电极重叠的有源层，形成在有源层上的欧姆接触层，和一个源极被图案化，使得所述有源层暴露于和形成漏极电极，源极，以及形成在漏极电极上的保护层，并在其中的接触孔穿透所述保护层形成步骤，以及交叉连接到源电极和通过接触孔与栅极线并形成要在基板上形成的数据线。因此，根据本发明的液晶显示装置及其制造方法可以在增加孔径比的同时确保电容器的静电容量。

