

(19)대한민국특허청(KR)
(12) 공개특허공보(A)

(51) 。 Int. Cl. G02F 1/133 (2006.01)	(11) 공개번호 10-2006-0020494 (43) 공개일자 2006년03월06일
---	--

(21) 출원번호	10-2004-0069340
-----------	-----------------

(22) 출원일자	2004년08월31일
-----------	-------------

(71) 출원인	엘지.필립스 엘시디 주식회사 서울 영등포구 여의도동 20번지
----------	--------------------------------------

(72) 발명자	한상수 서울특별시 강서구 염창동 한마음아파트 104-104
----------	-------------------------------------

(74) 대리인	허용록
----------	-----

심사청구 : 없음

(54) 액정표시장치 및 그 구동방법

요약

PCB면적을 줄이고, 데이터 드라이버 IC를 간략하게 하는 액정표시장치가 개시된다.

본 발명의 액정표시장치는 디지털 화소 데이터를 아날로그 화소 신호로 변환시켜주는 디지털-아날로그 컨버터(DAC)를 포함하며, 소정의 제어신호를 생성하는 제어수단과, 상기 제어신호에 따라 스캔신호를 순차적으로 인가하는 게이트 드라이버와, 아날로그 화소 신호를 아날로그 화소신호로 변환시켜주는 아날로그-아날로그 컨버터를 포함하며, 상기 제어신호에 따라 상기 제어수단에서 변환된 아날로그 화소신호를 인가하는 데이터 드라이버 및 상기 아날로그 화소 신호에 상응하는 화상을 디스플레이하는 액정패널을 포함하는 것을 특징으로 하는 액정표시장치에 관한것이다.

대표도

도 4

색인어

디지털-아날로그 컨버터(DAC), ASIC

명세서

도면의 간단한 설명

도 1은 종래의 액정표시장치를 도시한 도면.

도 2는 종래의 ASIC을 상세히 나타낸 블록도.

도 3은 종래의 데이터 드라이버 IC를 상세히 나타낸 블록도.

도 4는 본 발명의 액정표시장치의 ASIC을 상세히 나타낸 블록도.

도 5는 본 발명의 액정표시장치의 다른 ASIC을 상세히 나타낸 블록도.

도 6은 본 발명의 액정표시장치의 또 다른 ASIC을 상세히 나타낸 블록도.

도 7는 본 발명의 액정표시장치의 데이터 드라이버 IC를 상세히 나타낸 블록도.

<도면의 주요부분에 대한 부호 설명>

32: 디지털-아날로그 컨버터 34: 게이트 드라이버

36: 데이터 드라이버 37: ASIC

38: 타이밍 컨트롤러 39: 데이터 정렬부

40: LVDS 리시버 41: 기준감마 전압부

42: 데이터 드라이버 IC 44: 신호제어부

48: 쉬프트 레지스터 어레이 50: 래치 어레이

60: 출력 버퍼 어레이

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 액정표시장치에 관한 것으로, 특히 기존의 ASIC(Application Specific Integrated Circuit)에서 데이터 드라이버 IC로의 데이터 전송방식을 디지털에서 아날로그화 하여 데이터수를 줄이는 액정표시장치 및 그 구동방법에 관한것이다.

종래의 액정표시장치(Liquid Crystal Display device)는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시 하게 된다. 이를 위하여, 상기 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과, 상기 액정패널을 구동 하기 위한 구동회로를 구비한다.

상기 액정표시장치는 도 1 및 도 2에 도시된 바와 같이, 액정셀들(Clc)이 매트릭스형으로 배열된 액정패널(2)과, 상기 액 정패널(2)의 게이트라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(4)와, 상기 액정패널(2)의 데이터라인들 (DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(6)와, 상기 게이트 드라이버(4)와 상기 데이터 드라이버(6)를 제어하 기 위한 타이밍 컨트롤러(8)와 화소 데이터 신호(R, G, B)들을 정렬하여 상기 데이터 드라이버(6)에 공급하는 데이터 정렬 부(9) 및 시스템(미도시)에서 입력된 신호들을 상기 타이밍 컨트롤러(8)와 상기 데이터 정렬부(9)에 공급하는 LVDS(Low Voltage Differential Signaling) 리시버(10)을 포함하는 ASIC(7)과, 기준 감마 전압을 발생하여 상기 데이터 드라이버(6) 에 공급하는 기준 감마 전압부(11)를 구비한다.

상기 액정패널(2)은 상기 게이트라인들(GL1 내지 GLn)과 상기 데이터라인들(DL1 내지 DLm)의 교차로 정의되는 영역마 다 형성된 박막트랜지스터(TFT)와 상기 액정셀(Clc)들을 구비한다.

상기 박막트랜지스터(TFT)는 상기 게이트라인들(GL1 내지 GLn)으로부터의 스캔신호, 즉 게이트 하이 전압(VGH)이 공 급되는 경우 턴-온되어 상기 데이터 라인들(DL1 내지 DLm)으로부터의 화소 신호를 상기 액정셀(Clc)에 공급한다. 그리 고, 상기 박막트랜지스터(TFT)는 상기 게이트라인들(GL1 내지 GLn)로부터의 게이트 로우 전압(VGL)이 공급되는 경우 턴-오프 되어 상기 액정셀(Clc)에 충전된 화소 신호가 유지되게 한다.

상기 액정셀(Clc)은 등가적으로 커패시터로 표현되며, 액정을 사이에 두고 대면하는 공통전극과 상기 박막트랜지스터 (TFT)에 접속된 화소 전극으로 구성된다. 그리고, 상기 액정셀(Clc)은 충전된 화소 신호가 다음 화소 신호가 충전될 때까

지 안정적으로 유지되도록 하기 위하여 스토리지 캐패시터(Cst)를 추가로 구비한다. 상기 스토리지 캐패시터(Cst)는 이전 단 게이트 라인과 화소 전극 사이에 형성된다. 상기 액정셀(Clc)은 상기 박막트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 계조를 구현하게 된다.

상기 게이트 드라이버(4)는 상기 타이밍 컨트롤러(8)로부터의 게이트 제어 신호들(GSP, GSC, GOE)에 응답하여 상기 게이트라인들(GL1 내지 GLn)에 순차적으로 게이트 하이 전압(VGH)을 공급한다. 이에 따라, 상기 게이트 드라이버(4)는 상기 게이트라인들(GL1 내지 GLn)에 접속된 상기 박막트랜지스터(TFT)가 게이트라인(GL)단위로 구동되게 한다. 그리고, 상기 게이트 드라이버(4)는 게이트라인들(GL1 내지 GLn)에 게이트 하이 전압(VGH)이 공급되지 않는 나머지 기간에서는 게이트 로우 전압(VGL)을 공급하게 된다. 또한 상기 게이트 드라이버(4)는 첫번째 주사라인의 스토리지 캐패시터(Cst)를 위해 최상측에 형성된 게이트라인(GL0)에는 게이트 로우 전압(VGL)을 공급한다.

상기 데이터 드라이버(6)는 상기 타이밍 컨트롤러(8)로부터의 데이터 제어 신호(SSP, SSC, SOE, POL)에 응답하여 수평 기간(H1, H2...)마다 1라인분씩의 화소 신호를 상기 데이터라인들(DL1 내지 DLm)에 공급한다. 특히, 상기 데이터 드라이버(6)는 상기 타이밍 컨트롤러(8)로부터의 디지털 화소 데이터(R, G, B)를 상기 감마전압 발생부(10)로부터의 기준감마 전압을 이용하여 아날로그 화소신호로 변환하여 공급한다. 상기 데이터 드라이버(6)는 상기 데이터라인들(DL1 내지 DLm)을 분리 구동하는 다수개의 데이터 드라이버 IC들로 구성된다.

상기 기준감마 전압부(10)는 상기 데이터 드라이버(6)의 아날로그 변환에 이용되는 계조별 감마전압들의 기준이 되는 기준감마 전압들을 발생하여 공급한다. 특히, 상기 기준감마 전압부(10)는 공통전압(Vcom)을 기준으로 정극성을 갖는 정극성 기준감마 전압 세트와, 부극성을 갖는 부극성 기준감마 전압 세트를 발생하여 공급한다.

도 2에 도시된 바와 같이, 상기 ASIC(7)은 시스템(미도시)에서 인가되는 입력신호들을 받는 LVDS 리시버(10)와, 상기 LVDS 리시버(10)에서 출력되는 데이터를 공급받는 데이터 정렬부(9)와, 상기 LVDS 리시버(10)에서 출력되는 수평동기 신호(Hsync), 수직동기신호(Vsync) 등의 신호를 입력받아 상기 게이트 드라이버(4)와 상기 데이터 드라이버(6)를 제어하는 신호들을 출력하는 타이밍 컨트롤러(8)로 구성된다.

상기 데이터 정렬부(9)는 R, G, B 화소 데이터 들을 정렬하여 상기 데이터 드라이버(6)에 공급한다.

상기 타이밍 컨트롤러(8)는 게이트 제어 신호(GSP, GSC, GOE)를 발생하여 상기 게이트 드라이버(4)를 제어하고, 데이터 제어 신호(SSP, SSC, SOE, POL)를 발생하여 상기 데이터 드라이버(6)를 제어하게 된다.

상기 ASIC(7)에서 상기 데이터 드라이버(6)로 데이터 제어 신호가 입력되는 과정을 살펴보면, 상기 데이터 정렬부(9)에 의해서 0과 1로 표현되는 디지털 화소 데이터가 64개의 전압레벨을 갖기 위해서는 6개의 라인으로 상기 데이터 드라이버(6)로 입력된다. 그리고 상기 데이터 드라이버(6)는 도 3에 도시된 바와 같이 입력된 상기 디지털 화소 데이터를 아날로그 화소 신호로 변환하여 액정패널로 공급된다.

도 3는 종래의 데이터 드라이버 IC(12)의 상세 구성을 도시한 블록도이다.

도 3에 도시된 바와 같이, 데이터 드라이버 IC(12)는 순차적인 샘플링 신호를 공급하는 쉬프트 레지스터어레이(18)와, 샘플링 신호에 응답하여 디지털 화소 데이터를 순차 래치하여 동시 출력하는 래치 어레이(20)와, 래치 어레이(20)로부터의 디지털 화소 데이터를 아날로그 화소 데이터로 변환하는 디지털-아날로그 변환(이하, DAC라 함) 어레이(22)와, DAC 어레이(22)로부터의 아날로그 화소 신호를 완충하여 출력하는 출력 버퍼어레이(30)를 구비한다. 또한, 상기 데이터 드라이버 IC(12)는 상기 타이밍 컨트롤러(8)로부터 공급되는 데이터 제어신호들과 디지털 화소 데이터를 중계하는 신호 제어부(14)와, 상기 기준감마 전압부(10)로부터 기준감마 전압을 세분화하여 DAC어레이(22)로 공급하는 감마 전압부(16)을 추가로 구비한다. 이러한 구성을 가지는 데이터 드라이버 IC(12)는 m개의 데이터라인들(DL1 내지 DLm)중 k개의 데이터라인들(DL1 내지 DLk)을 구동하게 된다.

따라서, 상기 데이터 드라이버(6)는 다수개의 데이터 드라이버 IC(12)로 구성된다.

상기 신호제어부(14)는 상기 타이밍 컨트롤러(8)로부터의 각종 데이터 제어신호들(SSP, SSC, SOE, POL, REV 등)과 화소 데이터가 해당 구성요소들로 출력되게 제어한다.

상기 감마 전압부(16)는 기준감마 전압부(10)로부터 입력되는 정극성 기준감마 전압 세트와 부극성 기준감마 전압 세트 각각을 그레이별로 세분화 하여 정극성 감마전압 세트와 부극성 감마전압 세트를 출력한다.

상기 쉬프트 레지스터 어레이(18)에 포함되는 다수개의 쉬프트 레지스터들은 상기 신호제어부(10)로부터의 소스 스타트 펄스(SSP)를 소스 샘플링 클럭 신호(SSC)에 따라 순차적으로 쉬프트시켜 샘플링 신호로 출력한다.

상기 래치 어레이(20)는 상기 쉬프트 레지스터 어레이(18)로부터의 샘플링 신호에 응답하여 상기 신호 제어부(14)로부터의 디지털 화소 데이터를 일정단위씩 순차적으로 샘플링하여 래치하게 된다.

상기 DAC 어레이(22)는 상기 래치 어레이(20)로부터의 디지털 화소 데이터를 동시에 정극성 및 부극성 화소 신호로 변환하여 출력하게 된다. 이를 위하여, 상기 DAC 어레이(22)는 상기 래치 어레이(20)에 공통 접속된 P(Positive) 디코딩 어레이(미도시) 및 N(Negative) 디코딩 어레이(미도시)의 출력신호를 선택하기 위한 멀티플렉서 어레이(미도시)를 구비한다.

상기 출력 버퍼 어레이(30)에 포함되는 출력 버퍼들은 k개의 데이터라인들(DL1 내지 DLk)들에 직렬로 각각 접속되어진 전압추종기(미도시)등으로 구성된다. 상기 출력 버퍼들은 상기 DAC 어레이(22)로부터의 화소신호들을 신호 완충하여 상기 데이터 라인들(DL1 내지 DLk)에 공급하게 된다.

일반적으로, 이러한 액정표시장치는 고해상도로 갈수록 클럭 주파수가 높아진다. 이러한 클럭 주파수는 60Hz로 고정되어 있기 때문에 클럭 주파수를 낮추기 위해서는 데이터 수를 늘릴수 밖에 없다. 이때, 종래의 ASIC(7)의 데이터 정렬부(9)에서 출력되는 데이터는 0과 1로 표현되는 디지털 화소 데이터(R, G, B)로 데이터 드라이버(6)에 공급된다. 상기 데이터 드라이버(6)내부의 DAC어레이(22)에 의해 디지털 화소 데이터(R, G, B)는 아날로그 화소 신호로 변환되어 데이터 라인들(DL1 내지 DLm)으로 인가된다. 즉, 0과 1로 표현되는 디지털 화소 데이터가 ASIC(7) 내부의 상기 데이터 정렬부(9)로부터 상기 데이터 드라이버(6)로 입력될때, 총 64개의 전압레벨을 갖기 위해서는 6개의 데이터라인으로 상기 디지털 화소 데이터를 입력해야 한다. 따라서, 상기 ASIC(7)에서 상기 데이터 드라이버(6)로 디지털 화소 데이터를 인가할때는 6개의 데이터 라인이 필요하다. 이에 따라, 불필요한 데이터 라인이 증가되고, 상기 데이터 드라이버(6)가 실장된 PCB면적 또한 증가된다. 상기 데이터 드라이버(6)가 실장된 PCB면적이 증가함에 따라 단가가 증가하고 데이터 드라이버(6) 또한 6개의 데이터 라인으로 입력되는 디지털 화소 데이터를 DAC를 이용하여 아날로그 화소 신호로 변환하는 과정이 복잡해 진다.

발명이 이루고자 하는 기술적 과제

따라서 본 발명은 종래의 불필요한 데이터 라인수 및 PCB의 면적을 줄이고, 데이터 드라이버 IC를 간단하게 하는 액정표시장치 및 그 구동방법을 제공함에 그 목적이 있다.

발명의 구성 및 작용

상기 목적을 달성하기 위한 본 발명의 바람직한 일 실시예에 따르면, 디지털 화소 데이터를 아날로그 화소 신호로 변환시켜주는 디지털-아날로그 컨버터(DAC)를 포함하며, 소정의 제어신호를 생성하는 제어수단과, 상기 제어신호에 따라 스캔신호를 순차적으로 인가하는 게이트 드라이버와, 아날로그 화소 신호를 아날로그 화소신호로 변환시켜주는 아날로그-아날로그 컨버터를 포함하며, 상기 제어신호에 따라 상기 제어수단에서 변환된 아날로그 화소신호를 인가하는 데이터 드라이버 및 상기 아날로그 화소 신호에 상응하는 화상을 디스플레이하는 액정패널을 구비한다.

본 발명의 바람직한 다른 실시예에 따르면, 액정표시장치의 구동방법은 디지털 화소 데이터를 아날로그 화소 신호로 변환하는 한편 소정의 제어신호를 생성하는 단계와, 상기 제어신호에 따라 스캔신호를 순차적으로 인가하는 단계와, 상기 제어신호에 따라 상기 변환된 아날로그 화소 신호를 인가하는 단계 및 상기 아날로그 화소 신호에 상응하는 화상을 디스플레이하는 단계를 포함한다.

이하, 첨부된 도면을 참조하여 본발명의 바람직한 실시예를 설명한다.

도 4는 본 발명의 액정표시장치의 ASIC을 상세히 나타낸 블록도이다.

도 4에 도시된 바와 같이, ASIC(37)은 시스템(미도시)에서 인가되는 입력신호들을 제공받는 LVDS 리시버(40)와, 상기 LVDS 리시버(40)에서 출력되는 디지털 화소 데이터를 공급받는 데이터 정렬부(39)와, 기준감마 전압부(미도시)에서 인가되는 전압을 이용하여 상기 데이터 정렬부(39)로부터 공급받은 디지털 화소 데이터를 아날로그 화소 신호로 변환시켜주는 디지털-아날로그 컨버터(DAC)(32)와, 상기 LVDS 리시버(40)에서 출력되는 수평동기신호(Hsync), 수직동기신호(Vsync) 등의 신호를 입력받아서 상기 게이트 드라이버(34)와 상기 데이터 드라이버(36)를 제어하는 신호들을 제공하는 타이밍 컨트롤러(38)로 구성된다.

상기 데이터 정렬부(39)는 디지털 화소 데이터들(R, G, B)을 정렬하여 상기 DAC(32)에 공급한다.

상기 타이밍 컨트롤러(38)는 게이트 제어 신호(GSP, GSC, GOE)을 발생하여 상기 게이트 드라이버(34)를 제어하고, 데이터 제어 신호(SSP, SSC, SOE, POL)를 발생하여 상기 데이터 드라이버(36)를 제어하게 된다.

상기 DAC(32)는 상기 데이터 정렬부(39)로부터 디지털 화소 데이터를 입력받아 아날로그 화소 신호로 변화시켜주어 상기 데이터 드라이버(36)로 공급한다.

구체적으로, 상기 LVDS 리시버(40)는 0과 1로 표현되는 상기 디지털 데이터 신호를 입력받아 상기 데이터 정렬부(39)로 공급한다. 상기 데이터 정렬부(39)는 상기 0과 1로 표현되는 디지털 데이터 신호를 상기 디지털-아날로그 컨버터(DAC)(32)에 공급한다. 상기 DAC(32)는 0과 1로 표현되는 상기 디지털 데이터 신호를 아날로그 화소 신호(즉, 전압레벨)로 변환시켜 상기 데이터 드라이버(36)로 공급한다. 이때, 상기 디지털-아날로그 컨버터(DAC)(32)에서 출력된 아날로그 데이터 신호는 전압값으로 상기 데이터 드라이버(36)로 입력된다. 즉, 상기 아날로그 데이터 신호는 전압값이므로, 상기 데이터 드라이버(36)로 인가될때, 하나의 데이터 라인으로도 충분히 입력이 가능하다. 여기서, 상기 아날로그 화소 신호는 상기 데이터 드라이버(36)의 데이터 드라이버 IC로 입력이 되고, 이 과정에서 하나의 데이터 라인으로 64개의 전압레벨을 상기 데이터 드라이버 IC로 인가하는 것이 가능하다.

또한, 도 5에 도시된 바와 같이, 상기 ASIC(37) 내부의 상기 DAC(32)에서 상기 데이터 드라이버(36)으로 아날로그 화소 신호가 입력될때, 2개의 데이터 라인으로 8개의 전압레벨을 공급하여 총 64개의 전압레벨 표현이 가능하다.

또한, 도 6에 도시된 바와 같이, 상기 ASIC(37) 내부의 상기 디지털-아날로그 컨버터(DAC)(32)에서 상기 데이터 드라이버(36)로 아날로그 화소 신호가 입력될때, 3개의 데이터 라인으로 4개의 전압레벨을 공급하여 총 64개의 전압레벨 표현이 가능하다.

따라서, 상기 아날로그 화소 신호를 입력받은 상기 데이터 드라이버(36)는 각각의 데이터라인들로 상기 아날로그 화소 신호(즉, 전압값)를 상기 데이터 드라이버 IC내부에 포함되어 있는 아날로그-아날로그 컨버터(AAC)를 통해 인가하여 액정 패널에 화상이 구현되도록 한다.

그리고, 도 7는 본 발명의 액정표시장치의 데이터 드라이버 IC를 상세히 나타낸 블록도이다.

도 7에 도시된 바와 같이, 데이터 드라이버 IC(42)는 순차적인 샘플링 신호를 공급하는 쉬프트 레지스터어레이(48)와, 샘플링 신호에 응답하여 화소 데이터를 순차 래치하여 동시 출력하는 래치 어레이(50)와, 상기 래치 어레이(50)로부터의 아날로그 화소 데이터를 아날로그 화소 신호로 변환하는 아날로그-아날로그 변환(이하, AAC라 함) 어레이(22)와, 상기 AAC 어레이(22)로부터의 화소 신호를 완충하여 출력하는 출력 버퍼어레이(60)를 구비한다. 또한, 상기 데이터 드라이버 IC(42)는 상기 타이밍 컨트롤러(38)부터 공급되는 데이터 제어신호들과 화소 데이터를 중계하는 신호 제어부(44)와, 상기 기준감마 전압부(미도시)로부터 기준감마 전압을 세분화하여 AAC어레이(52)로 공급하는 감마 전압부(46)을 추가로 구비한다. 이러한 구성을 가지는 데이터 드라이버 IC(42)는 m개의 데이터라인들(DL1 내지 DLm)중 k개의 데이터라인들(DL1 내지 DLk)을 구동하게 된다.

도 5에 도시된 바와 같이, 본 발명의 액정표시장치의 데이터 드라이버 IC(42)는 종래의 액정표시장치의 데이터 드라이버 IC에서 디지털 화소 데이터를 아날로그 화소 신호로 변환시켜 주는 디지털-아날로그 컨버터를 포함하지 않고 이미 앞에서 언급한 바와 같이, 도 4에 도시된 액정표시장치의 ASIC내부에 디지털-아날로그 컨버터(DAC)(31)가 포함되었기 때문에, 디지털 화소 데이터가 아날로그 화소 신호로 이미 바뀌어진 상태로 상기 데이터 드라이버 IC(42)의 아날로그-아날로그 컨버터(52)로 입력된다. 따라서, 상기 데이터 드라이버 IC(42)는 아날로그로 변환된 화소 신호(즉, 전압값)를 입력받아서 각각의 데이터라인들(DL1 내지 DLm)로 공급한다.

이에 따라, ASIC내부에 디지털-아날로그 컨버터(DAC)를 포함하여 이미 아날로그로 변환된 화소 신호들이 상기 데이터 드라이버(36)으로 공급되고, 상기 아날로그 화소 신호들은 상기 데이터 드라이버 IC(42)의 아날로그-아날로그 컨버터(AAC)(52)로 입력된다. 따라서, 본 발명의 데이터 드라이버 IC(42)는 종래처럼 디지털 화소 데이터들을 아날로그 화소 신호로 변환시키지 않고, ASIC에서 입력되는 아날로그 화소 신호로 출력한다. 따라서 상기 데이터 드라이버 IC(42)의 구동 PCB면적이 줄어들게 된다.

그리고, 고해상도로 갈수록 주파수는 60Hz로 고정되어 있기 때문에, 종래의 액정표시장치의 ASIC에서 0과 1로 표현되는 64개의 디지털 화소 데이터(6비트)를 6개의 데이터 라인으로 데이터 드라이버에 공급되었다. 즉, 0과 1로 표현되는 64개의 디지털 화소 데이터를 ASIC에서 데이터 드라이버IC로 인가하기 위해서는 6개의 데이터 라인이 필요했다.

본 발명에 따른 액정표시장치의 경우, 디지털-아날로그 컨버터(DAC)를 ASIC내부에 구비하고, 데이터 드라이버 IC 내부에 아날로그-아날로그 컨버터(AAC)를 구비하면, ASIC에서 데이터 드라이버로 데이터를 인가하는 과정에서 불필요한 데이터라인수를 줄일 수 있다. 즉, ASIC내부에 포함되고 있는 디지털-아날로그 컨버터(DAC)에 의해서 데이터 정렬부에서 제공하는 0과 1로 표현되는 디지털 화소 데이터를 아날로그 화소 신호로 변환한다. 그리고, 상기 아날로그 화소 신호는 한 개의 데이터 라인, 두개의 데이터 라인 또는 3개의 데이터 라인을 통해 데이터 드라이버로 인가되어, 64 전압레벨을 갖는 아날로그 데이터 신호로 각각의 데이터 라인들에 공급된다.

따라서, 본 발명에 따른 액정표시장치는 ASIC에서 데이터 드라이버로 데이터 신호가 공급될때, 불필요한 데이터 라인수를 줄일 수 있다. 또한, ASIC 내부의 디지털-아날로그 컨버터(DAC)가 시스템에서 입력되는 디지털 화소 데이터를 아날로그 화소 신호로 변환시킨 다음, 데이터 드라이버내의 데이터 드라이버 IC로 상기 아날로그 화소 신호를 제공한다. 따라서 상기 데이터 드라이버 IC는 아날로그로 변환된 화소신호를 그대로 각각의 데이터 라인들로 공급한다.

즉, 본 발명에 따른 액정표시장치는 데이터 드라이버 IC에서 디지털 화소 데이터를 아날로그 화소 신호로 변환하지 않고, 이미 변환된 아날로그 화소 신호를 아날로그-아날로그 컨버터(AAC)를 통해 그대로 액정패널 상에 존재하는 데이터라인으로 공급한다.

이와 같이, 종래의 데이터 드라이버 IC에 포함되어 있는 디지털-아날로그 컨버터(DAC)를 ASIC내부에 하나의 구성요소로 포함되도록 하여 ASIC에서 출력되는 데이터가 데이터 드라이버 IC로 인가될때, 필요한 데이터 라인수를 줄임으로써, PCB 면적이 감소되고, 데이터 드라이버 IC내부가 간단하게 된다.

발명의 효과

이상에서 살펴본 바와 같이, 본 발명의 액정표시장치 및 그의 구동방법에 의하면, ASIC내부에 디지털-아날로그 컨버터(DAC)를 구비하여 디지털 화소 데이터를 ASIC에서 아날로그 화소 신호로 변환하여 데이터 드라이버IC로 인가함으로써, 데이터 라인수를 줄일 수 있다. 그리고, 데이터 드라이버 IC 또한 이미 아날로그로 변환된 화소 신호를 아날로그-아날로그 컨버터를 이용하여서 그대로 아날로그 화소 신호를 액정패널상의 데이터 라인으로 공급한다. 이에 따라, 데이터 드라이버 IC의 구조 구동과정 또한 간략화 될 수 있다.

(57) 청구의 범위

청구항 1.

디지털 화소 데이터를 아날로그 화소 신호로 변환시켜주는 디지털-아날로그 컨버터(DAC)를 포함하며, 소정의 제어신호를 생성하는 제어수단;

상기 제어신호에 따라 스캔신호를 순차적으로 인가하는 게이트 드라이버;

아날로그 화소 신호를 아날로그 화소신호로 변환시켜주는 아날로그-아날로그 컨버터를 포함하며, 상기 제어신호에 따라 상기 제어수단에서 변환된 아날로그 화소신호를 인가하는 데이터 드라이버; 및

상기 아날로그 화소 신호에 상응하는 화상을 디스플레이하는 액정패널; 을 포함하는 것을 특징으로 하는 액정표시장치.

청구항 2.

제 1항에 있어서,

상기 제어수단에서 변환된 아날로그 화소 신호는 상기 제어수단과 상기 데이터 드라이버 간에 연결된 하나의 데이터 라인을 통해 인가되는 것을 특징으로 하는 액정표시장치.

청구항 3.

제 1항에 있어서,

상기 제어수단에서 변환된 아날로그 화소 신호는 상기 제어수단과 상기 데이터 드라이버 간에 연결된 두개의 데이터 라인을 통해 인가되는 것을 특징으로 하는 액정표시장치.

청구항 4.

제 1항에 있어서,

상기 제어수단에서 변환된 아날로그 화소 신호는 상기 제어수단과 상기 데이터 드라이버 간에 연결된 세개의 데이터 라인을 통해 인가되는 것을 특징으로하는 액정표시장치.

청구항 5.

디지털 화소 데이터를 아날로그 화소 신호로 변환하는 한편 소정의 제어신호를 생성하는 단계;


상기 제어신호에 따라 스캔신호를 순차적으로 인가하는 단계;

상기 제어신호에 따라 상기 변환된 아날로그 화소 신호를 인가하는 단계; 및


상기 아날로그 화소 신호에 상응하는 화상을 디스플레이 하는 단계; 를 포함하는 것을 특징으로 하는 액정표시장치의 구동 방법.

도면


도면1




도면2




도면3




도면4




도면5



도면6



도면7



专利名称(译)	液晶显示器及其驱动方法		
公开(公告)号	KR1020060020494A	公开(公告)日	2006-03-06
申请号	KR1020040069340	申请日	2004-08-31
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	HAN SANGSOO		
发明人	HAN,SANGSOO		
IPC分类号	G02F1/133		
CPC分类号	G02F1/13306 G09G3/3688 G09G2370/08		
其他公开文献	KR101136179B1		
外部链接	Espacenet		

摘要(译)

公开了一种液晶显示装置，其减小了PCB面积并简化了数据驱动器IC。根据本发明的另一方面，提供了一种液晶显示装置，包括用于产生预定控制信号的控制装置，该控制装置包括用于将数字像素数据转换为模拟像素信号的数模转换器（DAC），用于根据控制信号施加由控制装置转换的模拟像素信号的数据驱动器，以及用于将转换的模拟像素信号施加到模拟像素信号的数据驱动器，以及用于显示相应图像的液晶面板。4

指数方面 数模转换器（DAC），ASIC

