

특허청구의 범위

청구항 1

다수의 데이터라인을 구비함과 아울러 각각의 데이터라인에 접속되도록 좌/우에 서브픽셀들이 배치되어 있는 액정표시장치의 구동장치에 있어서;

외부로부터의 적색 픽셀데이터, 녹색 픽셀데이터 및 청색 픽셀데이터 각각을 기수번째와 우수번째로 분할하여 제 1픽셀 데이터를 생성하기 위한 제 1데이터분리부와;

상기 제 1픽셀 데이터를 기수번째와 우수번째로 분할하여 제 2픽셀 데이터를 생성하기 위한 제 2데이터 분리부와;

상기 제 2픽셀데이터를 저장하기 위한 데이터저장부와;

상기 데이터저장부를 제어하기 위한 제어부와;

상기 제 1데이터 분리부, 제 2데이터 분리부, 데이터저장부 및 제어부를 포함하는 타이밍 제어부와;

1수평주기동안 상기 데이터저장부로부터 제 2픽셀데이터를 공급받고, 공급받은 제 2픽셀데이터를 상기 1수평주기동안 각각의 데이터라인으로 공급하기 위한 데이터 드라이버를 구비하는 것을 특징으로 하는 액정표시장치의 구동장치.

청구항 2

삭제

청구항 3

제 1항에 있어서,

상기 제어부는 외부로부터 공급되는 데이터 인에이블 신호를 2분주하여 변형된 데이터 인에이블 신호를 생성하기 위한 변형 데이터 인에이블 신호 생성부를 구비하는 것을 특징으로 하는 액정표시장치의 구동장치.

청구항 4

제 3항에 있어서,

상기 변형 데이터 인에이블 신호 생성부는 상기 데이터 인에이블 신호의 하이구간을 1/2하고, 상기 데이터 인에이블 신호의 로우구간을 1/2함과 아울러 상기 1/2된 하이구간 및 1/2된 로우구간을 합하여 상기 변형된 데이터 인에이블 신호를 생성하는 것을 특징으로 하는 액정표시장치의 구동장치.

청구항 5

제 4항에 있어서,

상기 변형 데이터 인에이블 신호 생성부는

상기 데이터 인에이블 신호의 1주기를 카운트하기 위한 카운터와,

상기 카운트된 1주기의 시간에서 상기 데이터 인에이블 신호의 로우구간을 감하여 상기 데이터 인에이블 신호의 하이구간을 계산하기 위한 감산기와,

상기 감산기로부터 출력된 상기 데이터 인에이블 신호의 하이구간을 1/2로 나누기 위한 제산기와,

상기 제산기에서 출력된 상기 데이터 인에이블 신호의 1/2된 하이구간과 자신에게 저장된 상기 데이터 인에이블 신호의 1/2로우구간을 더하여 상기 변형된 데이터 인에이블 신호를 생성하기 위한 가산기를 구비하는 것을 특징으로 하는 액정표시장치의 구동장치.

청구항 6

제 4항에 있어서,

상기 제 1데이터 분리부는 상기 적색 픽셀데이터, 녹색 픽셀데이터 및 청색 픽셀데이터 각각을 기수번째와 우수

번째로 분할하여 기수적색 픽셀데이터, 우수적색 픽셀데이터, 기수녹색 픽셀데이터, 우수녹색 픽셀데이터, 기수청색 픽셀데이터 및 우수청색 픽셀데이터를 포함하는 제 1픽셀 데이터를 생성하고;

상기 제 2데이터 분리부는 상기 기수적색 픽셀데이터, 우수적색 픽셀데이터, 기수녹색 픽셀데이터, 우수녹색 픽셀데이터, 기수청색 픽셀데이터 및 우수청색 픽셀데이터를 기수번째와 우수번째로 분할하여 기수적색 픽셀데이터(기수), 기수적색 픽셀데이터(우수), 우수적색 픽셀데이터(기수), 우수적색 픽셀데이터(우수), 기수녹색 픽셀데이터(기수), 기수녹색 픽셀데이터(우수), 우수녹색 픽셀데이터(기수), 우수녹색 픽셀데이터(우수), 기수청색 픽셀데이터(기수), 기수청색 픽셀데이터(우수), 우수청색 픽셀데이터(기수), 우수청색 픽셀데이터(우수)를 포함하는 제 2픽셀 데이터를 생성하는 것을 특징으로 하는 액정표시장치의 구동장치.

청구항 7

제 4항에 있어서,

상기 데이터저장부는 상기 제 2픽셀 데이터를 저장하기 위하여 적어도 하나 이상의 라인메모리를 구비하는 것을 특징으로 하는 액정표시장치의 구동장치.

청구항 8

제 7항에 있어서,

상기 데이터저장부는 상기 제 2픽셀 데이터를 저장하기 위하여 4개의 라인메모리를 구비하는 것을 특징으로 하는 액정표시장치의 구동장치.

청구항 9

제 8항에 있어서,

상기 제어부는 상기 제 2픽셀데이터 중 상기 기수번째 픽셀데이터를 제 1라인메모리 및 제 3라인메모리에 교번적으로 저장하고, 상기 제 2픽셀데이터 중 상기 우수번째 픽셀데이터를 제 2라인메모리 및 제 4라인메모리에 교번적으로 저장하는 것을 특징으로 하는 액정표시장치의 구동장치.

청구항 10

제 9항에 있어서,

상기 제 1라인메모리에 저장된 데이터는 상기 변형된 데이터 인에이블 신호의 i (i 는 자연수)번째 주기에 상기 데이터 드라이버로 공급되고, 제 2라인메모리에 저장된 데이터는 상기 변형된 데이터 인에이블 신호의 $i+1$ 번째 주기에 상기 데이터 드라이버로 공급되는 것을 특징으로 하는 액정표시장치의 구동장치.

청구항 11

제 10항에 있어서,

상기 i 번째 주기 및 $i+1$ 번째 주기동안 상기 제 3라인메모리에 상기 기수번째 픽셀 데이터가 저장됨과 아울러 상기 제 4라인메모리에 상기 우수번째 픽셀 데이터가 저장되는 것을 특징으로 하는 액정표시장치의 구동장치.

청구항 12

제 9항에 있어서,

상기 제 3라인메모리에 저장된 데이터는 상기 변형된 데이터 인에이블 신호의 i (i 는 자연수)번째 주기에 상기 데이터 드라이버로 공급되고, 제 4라인메모리에 저장된 데이터는 상기 변형된 데이터 인에이블 신호의 $i+1$ 번째 주기에 상기 데이터 드라이버로 공급되는 것을 특징으로 하는 액정표시장치의 구동장치.

청구항 13

제 12항에 있어서,

상기 i 번째 주기 및 $i+1$ 번째 주기동안 상기 제 1라인메모리에 상기 기수번째 픽셀 데이터가 저장됨과 아울러 상기 제 2라인메모리에 상기 우수번째 픽셀 데이터가 저장되는 것을 특징으로 하는 액정표시장치의 구동장치.

청구항 14

제 4항에 있어서,

상기 타이밍 제어부는 게이트 드라이버에서 게이트라인들로 제 1게이트신호 및 제 2게이트신호를 공급함과 아울러 i (i 는 자연수)번째 게이트라인에 공급되는 제 2게이트신호가 $i+2$ 번째 게이트라인에 공급되는 제 1게이트신호와 중첩되게 공급될 수 있도록 상기 게이트 드라이버를 제어하기 위한 게이트 제어부를 구비하는 것을 특징으로 하는 액정표시장치의 구동장치.

청구항 15

제 14항에 있어서,

상기 게이트 제어부는

상기 변형된 데이터 인에이블 신호의 3주기만큼 하이상태를 유지하는 게이트 스타트 펄스와,

상기 변형된 데이터 인에이블 신호의 3주기동안 하이상태를 유지함과 아울러 상기 변형된 데이터 인에이블 신호의 3주기동안 로우상태를 유지하는 제 1 내지 제 3출력 인에이블 신호와,

상기 변형된 데이터 인에이블 신호의 1주기만큼 하이상태를 유지함과 아울러 상기 변형된 데이터 인에이블 신호의 1주기만큼 로우상태를 유지하는 게이트 쉬프트 클럭을 생성하여 상기 게이트 드라이버로 공급하는 것을 특징으로 하는 액정표시장치의 구동장치.

청구항 16

제 15항에 있어서,

상기 제 2출력 인에이블신호는 상기 제 1출력 인에이블신호의 라이징시점으로부터 상기 변형된 데이터 인에이블 신호의 2주기만큼 지연된 시점에 라이징되고, 상기 제 3출력 인에이블신호는 상기 제 2출력 인에이블신호의 라이징시점으로부터 상기 변형된 데이터 인에이블 신호의 2주기만큼 지연된 시점에 라이징되는 것을 특징으로 하는 액정표시장치의 구동장치.

청구항 17

다수의 데이터라인을 구비함과 아울러 각각의 데이터라인에 접속되도록 좌/우에 서브픽셀들이 배치되어 있는 액정표시장치의 구동방법에 있어서,

외부로부터 공급되는 데이터 인에이블신호를 2분주하여 변형된 데이터 인에이블신호를 생성하는 제 1단계와,

상기 외부로부터 공급되는 적색 픽셀데이터, 녹색 픽셀데이터 및 청색 픽셀데이터 각각을 기수번째와 우수번째로 분할하여 제 1픽셀 데이터를 생성하는 제 2단계와;

상기 제 1픽셀 데이터를 기수번째와 우수번째로 분할하여 제 2픽셀 데이터를 생성하는 제 3단계와;

상기 제 2픽셀 데이터에서 상기 기수번째 픽셀데이터와 우수번째 픽셀데이터로 추출하여 저장하는 제 4단계와;

상기 변형된 데이터 인에이블 신호의 1주기동안 상기 저장된 기수번째 픽셀데이터를 상기 데이터라인들로 공급하는 제 5단계와;

상기 제 5단계 이후에 상기 변형된 데이터 인에이블 신호의 1주기동안 상기 저장된 우수번째 픽셀데이터를 상기 데이터라인들로 공급하는 제 6단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.

청구항 18

제 17항에 있어서,

상기 제 1단계에서 상기 변형된 데이터 인에이블신호는 상기 데이터 인에이블신호의 1/2하이구간 및 1/2로우구간을 합하여 생성되는 것을 특징으로 하는 액정표시장치의 구동방법.

청구항 19

삭제

청구항 20

제 17항에 있어서,

게이트라인들로 제 1게이트신호 및 제 2게이트신호가 공급됨과 아울러 i (i 는 자연수)번째 게이트라인에 공급되는 제 2게이트신호가 $i+2$ 번째 게이트라인에 공급되는 제 1게이트신호와 중첩되게 공급될 수 있도록 제어신호를 생성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.

청구항 21

제 20항에 있어서,

상기 제어신호는

상기 변형된 데이터 인에이블 신호의 3주기만큼 하이상태를 유지하는 게이트 스타트 펄스와,

상기 변형된 데이터 인에이블 신호의 3주기동안 하이상태를 유지함과 아울러 상기 변형된 데이터 인에이블 신호의 3주기동안 로우상태를 유지하는 제 1 내지 제 3출력 인에이블 신호와,

상기 변형된 데이터 인에이블 신호의 1주기만큼 하이상태를 유지함과 아울러 상기 변형된 데이터 인에이블 신호의 1주기만큼 로우상태를 유지하는 게이트 쉬프트 클럭을 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.

청구항 22

제 21항에 있어서,

상기 제 2출력 인에이블신호는 상기 제 1출력 인에이블신호의 라이징시점으로부터 상기 변형된 데이터 인에이블 신호의 2주기만큼 지연된 시점에 라이징되고, 상기 제 3출력 인에이블신호는 상기 제 2출력 인에이블신호의 라이징시점으로부터 상기 변형된 데이터 인에이블 신호의 2주기만큼 지연된 시점에 라이징되는 것을 특징으로 하는 액정표시장치의 구동방법.

명 세 서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

- <21> 본 발명은 액정표시장치의 구동장치 및 구동방법에 관한 것으로 특히, 데이터라인을 저감함과 아울러 상기 데이터라인이 저감된 액정패널에 적용되는 구동장치 및 구동방법에 관한 것이다.
- <22> 액정표시장치는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 화소 매트릭스를 가지는 액정패널과 액정패널을 구동하기 위한 구동회로를 구비한다. 구동회로는 화상정보가 표시패널에 표시되도록 화소 매트릭스를 구동하게 된다.
- <23> 도 1은 종래의 액정표시장치를 나타내는 도면이다.
- <24> 도 1을 참조하면, 종래의 액정표시장치는 액정패널(2)과, 액정패널(2)의 데이터라인들(DL1 내지 DL_m)을 구동하기 위한 데이터 드라이버(4)와, 액정패널(2)의 게이트라인들(GL1 내지 GL_n)을 구동하기 위한 게이트 드라이버(6)를 구비한다.
- <25> 액정패널(2)은 게이트라인들(GL1 내지 GL_n)과 데이터라인들(DL1 내지 DL_m)의 교차부에 각각 형성된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)에 접속되고 매트릭스 형태로 배열되어진 액정셀들을 구비한다.
- <26> 게이트 드라이버(6)는 도시되지 않은 타이밍 제어부로부터의 제어신호에 따라 게이트 라인들(GL1 내지 GL_n)에 순차적으로 게이트신호를 공급한다. 데이터 드라이버(4)는 타이밍 제어부로부터 공급되는 데이터(R,G,B)를 아

날로그 신호인 비디오신호로 변환하여 게이트라인들(GL1 내지 GLn)에 게이트신호가 공급되는 1수평주기마다 1수평라인분의 비디오신호를 데이터라인들(DL1 내지 DLm)로 공급한다.

- <27> 박막 트랜지스터(TFT)는 게이트라인(GL1 내지 GLn)으로부터의 게이트신호에 응답하여 데이터라인(DL1 내지 DLm)으로부터의 데이터를 액정셀로 공급한다. 액정셀은 액정을 사이에 두고 대면하는 공통전극과, 박막 트랜지스터(TFT)에 접속된 화소전극으로 구성되므로 등가적으로 액정 캐패시터(Clc)로 표시될 수 있다. 이러한 액정셀은 액정 캐패시터(Clc)에 충전된 데이터전압을 다음 데이터전압이 충전될 때 까지 유지시키기 위하여 이전단 게이트라인에 접속된 스토리지 캐패시터(도시되지 않음)를 포함한다.
- <28> 이와 같은 종래의 액정표시장치의 액정셀들은 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)의 교차부에 각각 위치되기 때문에 데이터라인들(DL1 내지 DLm)의 수만큼(즉 m개) 수직라인을 형성한다. 다시 말하여, 액정셀들은 m개의 수직라인 및 n개의 수평라인을 이루도록 매트릭스 형태로 배치된다.
- <29> 여기서 알수 있듯이, 종래에는 m개의 수직라인의 액정셀들을 구동하기 위하여 m개의 데이터라인들(DL1 내지 DLm)을 필요로 한다. 따라서, 종래에는 액정패널(2)을 구동하기 위하여 다수의 데이터라인들(DL1 내지 DLm)이 형성되고, 이에 따라 공정시간 및 제조비용이 낭비되는 단점이 있다. 또한, m개의 데이터라인들(DL1 내지 DLm)을 각각을 구동하기 위하여 데이터 드라이버(4) 내에 많은 수의 데이터 드라이버 집적회로(Integrated Circuit : 이하 "IC"라 함)가 포함되어야 하므로 많은 제조비용이 소모되어야 하는 문제점이 있다.

발명이 이루고자 하는 기술적 과제

- <30> 따라서, 본 발명의 목적은 데이터라인을 저감함과 아울러 상기 데이터라인이 저장된 액정패널에 적용되는 구동장치 및 구동방법을 제공하는 것이다.

발명의 구성 및 작용

- <31> 상기 목적을 달성하기 위하여 본 발명의 액정표시장치의 구동장치는 외부로부터 공급되는 적색 픽셀데이터, 녹색 픽셀데이터 및 청색 픽셀데이터를 공급받고, 공급받은 데이터들을 기수번째 픽셀데이터와 우수번째 픽셀데이터로 분할하기 위한 타이밍 제어부와; 1수평주기동안 타이밍 제어부로부터 기수번째 픽셀데이터 및 우수번째 픽셀데이터를 연속하여 공급받고, 공급받은 기수번째 픽셀데이터 및 우수번째 픽셀데이터를 1수평주기동안 각각의 데이터라인으로 공급하기 위한 데이터 드라이버를 구비한다.
- <32> 상기 타이밍 제어부는 적색 픽셀데이터, 녹색 픽셀데이터 및 청색 픽셀데이터 각각을 기수번째와 우수번째로 분할하여 제 1픽셀 데이터를 생성하기 위한 제 1데이터분리부와; 제 1픽셀 데이터를 기수번째와 우수번째로 분할하여 제 2픽셀 데이터를 생성하기 위한 제 2데이터 분리부와; 제 2픽셀데이터를 저장하기 위한 데이터저장부와; 데이터저장부를 제어하기 위한 제어부를 구비한다.
- <33> 상기 제어부는 외부로부터 공급되는 데이터 인에이블 신호를 2분주하여 변형된 데이터 인에이블 신호를 생성하기 위한 변형 데이터 인에이블 신호 생성부를 구비한다.
- <34> 상기 변형 데이터 인에이블 신호 생성부는 데이터 인에이블 신호의 하이구간을 1/2하고, 데이터 인에이블 신호의 로우구간을 1/2함과 아울러 1/2된 하이구간 및 1/2된 로우구간을 합하여 변형된 데이터 인에이블 신호를 생성한다.
- <35> 상기 변형 데이터 인에이블 신호 생성부는 데이터 인에이블 신호의 1주기를 카운트하기 위한 카운터와, 카운트된 1주기의 시간에서 데이터 인에이블 신호의 로우구간을 감하여 데이터 인에이블 신호의 하이구간을 계산하기 위한 감산기와, 감산기로부터 출력된 데이터 인에이블 신호의 하이구간을 1/2로 나누기 위한 제산기와, 제산기에서 출력된 데이터 인에이블 신호의 1/2된 하이구간과 자신에게 저장된 데이터 인에이블 신호의 1/2로우구간을 더하여 변형된 데이터 인에이블 신호를 생성하기 위한 가산기를 구비한다.
- <36> 상기 제 1데이터 분리부는 적색 픽셀데이터, 녹색 픽셀데이터 및 청색 픽셀데이터 각각을 기수번째와 우수번째로 분할하여 기수적색 픽셀데이터, 우수적색 픽셀데이터, 기수녹색 픽셀데이터, 우수녹색 픽셀데이터, 기수청색 픽셀데이터 및 우수청색 픽셀데이터를 포함하는 제 1픽셀 데이터를 생성하고; 제 2데이터 분리부는 기수적색 픽셀데이터, 우수적색 픽셀데이터, 기수녹색 픽셀데이터, 우수녹색 픽셀데이터, 기수청색 픽셀데이터 및 우수청색

픽셀데이터를 기수번째와 우수번째로 분할하여 기수적색 픽셀데이터(기수), 기수적색 픽셀데이터(우수), 우수적색 픽셀데이터(기수), 우수적색 픽셀데이터(우수), 기수녹색 픽셀데이터(기수), 기수녹색 픽셀데이터(우수), 우수녹색 픽셀데이터(기수), 우수녹색 픽셀데이터(우수), 기수청색 픽셀데이터(기수), 기수청색 픽셀데이터(우수), 우수청색 픽셀데이터(기수), 우수청색 픽셀데이터(우수)를 포함하는 제 2픽셀 데이터를 생성한다.

- <37> 상기 데이터저장부는 제 2픽셀 데이터를 저장하기 위하여 적어도 하나 이상의 라인메모리를 구비한다.
- <38> 상기 데이터저장부는 제 2픽셀 데이터를 저장하기 위하여 4개의 라인메모리를 구비한다.
- <39> 상기 제어부는 제 2픽셀데이터 중 기수번째 픽셀데이터를 제 1라인메모리 및 제 3라인메모리에 교번적으로 저장하고, 제 2픽셀데이터 중 우수번째 픽셀데이터를 제 2라인메모리 및 제 4라인메모리에 교번적으로 저장한다.
- <40> 상기 제 1라인메모리에 저장된 데이터는 변형된 데이터 인에이블 신호의 i (i 는 자연수)번째 주기에 데이터 드라이버로 공급되고, 제 2라인메모리에 저장된 데이터는 변형된 데이터 인에이블 신호의 $i+1$ 번째 주기에 데이터 드라이버로 공급된다.
- <41> 상기 i 번째 주기 및 $i+1$ 번째 주기동안 제 3라인메모리에 기수번째 픽셀 데이터가 저장됨과 아울러 제 4라인메모리에 우수번째 픽셀 데이터가 저장된다.
- <42> 상기 제 3라인메모리에 저장된 데이터는 변형된 데이터 인에이블 신호의 i (i 는 자연수)번째 주기에 데이터 드라이버로 공급되고, 제 4라인메모리에 저장된 데이터는 변형된 데이터 인에이블 신호의 $i+1$ 번째 주기에 데이터 드라이버로 공급된다.
- <43> 상기 i 번째 주기 및 $i+1$ 번째 주기동안 제 1라인메모리에 기수번째 픽셀 데이터가 저장됨과 아울러 제 2라인메모리에 우수번째 픽셀 데이터가 저장된다.
- <44> 상기 타이밍 제어부는 게이트 드라이버에서 게이트라인들로 제 1게이트신호 및 제 2게이트신호를 공급함과 아울러 i (i 는 자연수)번째 게이트라인에 공급되는 제 2게이트신호가 $i+2$ 번째 게이트라인에 공급되는 제 1게이트신호와 중첩되게 공급될 수 있도록 게이트 드라이버를 제어하기 위한 게이트 제어부를 구비한다.
- <45> 상기 게이트 제어부는 변형된 데이터 인에이블 신호의 3주기만큼 하이상태를 유지하는 게이트 스타트 펄스와, 변형된 데이터 인에이블 신호의 3주기동안 하이상태를 유지함과 아울러 변형된 데이터 인에이블 신호의 3주기동안 로우상태를 유지하는 제 1 내지 제 3출력 인에이블 신호와, 변형된 데이터 인에이블 신호의 1주기만큼 하이상태를 유지함과 아울러 변형된 데이터 인에이블 신호의 1주기만큼 로우상태를 유지하는 게이트 쉬프트 클럭을 생성하여 게이트 드라이버로 공급한다.
- <46> 상기 제 2출력 인에이블신호는 제 1출력 인에이블신호의 라이징시점으로부터 변형된 데이터 인에이블 신호의 2주기만큼 지연된 시점에 라이징되고, 제 3출력 인에이블신호는 제 2출력 인에이블신호의 라이징시점으로부터 변형된 데이터 인에이블 신호의 2주기만큼 지연된 시점에 라이징된다.
- <47> 본 발명의 액정표시장치의 구동방법은 외부로부터 공급되는 데이터 인에이블신호를 2분주하여 변형된 데이터 인에이블신호를 생성하는 제 1단계와, 외부로부터 공급되는 픽셀 데이터를 기수번째 픽셀데이터와 우수번째 픽셀데이터로 분할하는 제 2단계와, 변형된 데이터 인에이블 신호의 1주기동안 기수번째 픽셀데이터를 데이터라인들로 공급하는 제 3단계와, 제 3단계 이후에 변형된 데이터 인에이블 신호의 1주기동안 우수번째 픽셀데이터를 상기 데이터라인들로 공급하는 제 4단계를 포함한다.
- <48> 상기 제 1단계에서 변형된 데이터 인에이블신호는 데이터 인에이블신호의 $1/2$ 하이구간 및 $1/2$ 로우구간을 합하여 생성된다.
- <49> 상기 제 2단계는 외부로부터 공급되는 적색 픽셀데이터, 녹색 픽셀데이터 및 청색 픽셀데이터 각각을 기수번째와 우수번째로 분할하여 제 1픽셀 데이터를 생성하는 단계와; 제 1픽셀 데이터를 기수번째와 우수번째로 분할하여 제 2픽셀 데이터를 생성하는 단계와; 제 2픽셀 데이터에서 기수번째 픽셀데이터와 우수번째 픽셀데이터로 추출하여 저장하는 단계를 포함한다.
- <50> 게이트라인들로 제 1게이트신호 및 제 2게이트신호가 공급됨과 아울러 i (i 는 자연수)번째 게이트라인에 공급되는 제 2게이트신호가 $i+2$ 번째 게이트라인에 공급되는 제 1게이트신호와 중첩되게 공급될 수 있도록 제어신호를 생성하는 단계를 추가로 포함한다.
- <51> 상기 제어신호는 변형된 데이터 인에이블 신호의 3주기만큼 하이상태를 유지하는 게이트 스타트 펄스와, 변형된

데이터 인에이블 신호의 3주기동안 하이상태를 유지함과 아울러 변형된 데이터 인에이블 신호의 3주기동안 로우상태를 유지하는 제 1 내지 제 3출력 인에이블 신호와, 변형된 데이터 인에이블 신호의 1주기만큼 하이상태를 유지함과 아울러 변형된 데이터 인에이블 신호의 1주기만큼 로우상태를 유지하는 게이트 쉬프트 클럭을 포함한다.

- <52> 상기 제 2출력 인에이블신호는 제 1출력 인에이블신호의 라이징시점으로부터 변형된 데이터 인에이블 신호의 2주기만큼 지연된 시점에 라이징되고, 제 3출력 인에이블신호는 제 2출력 인에이블신호의 라이징시점으로부터 변형된 데이터 인에이블 신호의 2주기만큼 지연된 시점에 라이징된다.
- <53> 상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
- <54> 이하 도 2 내지 도 11을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
- <55> 도 2는 본 발명의 실시예에 의한 액정표시장치를 나타내는 도면이다.
- <56> 도 2를 참조하면, 본 발명의 실시예에 의한 액정표시장치는 액정패널(20)과, 액정패널(20)의 데이터라인들(DL1 내지 DLm/2)을 구동하기 위한 데이터 드라이버(22)와, 액정패널(20)의 게이트라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(24)와, 데이터 드라이버(22) 및 게이트 드라이버(24)를 제어하기 위한 타이밍 제어부(30)를 구비한다.
- <57> 액정패널(20)은 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm/2)의 교차부에 형성된 제 1액정셀(10) 및 제 2액정셀(12)들과, 제 1액정셀(10)들 각각에 형성되어 제 1액정셀(10)을 구동시키기 위한 제 1스위칭부(14) 및 제 2액정셀(12)들 각각에 형성되어 제 2액정셀(12)을 구동시키기 위한 제 2스위칭부(16)를 구비한다. 제 1 및 제 2액정셀(10,12)들은 액정을 사이에 두고 대면하는 공통전극과, 제 1스위칭부(14) 및 제 2스위칭부(16)에 각각 접속되는 화소전극으로 구성되므로 등가적으로 액정 캐패시터(C1c)로 표시될 수 있다. 여기서, 제 1 및 제 2액정셀(10,12)들은 액정 캐패시터(C1c)에 충전된 데이터전압을 다음 데이터전압이 충전될 때 까지 유지시키기 위하여 이전단 게이트라인에 접속된 스토리지 캐패시터(도시되지 않음)를 포함한다.
- <58> 제 1액정셀(10) 및 제 1스위칭부(14)는 데이터라인(DL)의 좌측, 즉 기수번째 수직라인에 형성된다. 제 2액정셀(12) 및 제 2스위칭부(16)는 데이터라인(DL)의 우측, 즉 우수번째 수직라인에 형성된다. 다시 말하여, 제 1액정셀(10) 및 제 2액정셀(12)은 하나의 데이터라인(DL)을 사이에 두고 좌/우측에 형성된다. 이때, 제 1액정셀(10) 및 제 2액정셀(12)은 인접되게 위치한 데이터라인(DL)으로부터 비디오신호를 공급받는다. 즉, 본 발명의 실시예에 의한 액정표시장치에 의하면 도 1에 도시된 종래의 액정표시장치에 비하여 데이터라인(DL)의 수가 절반으로 줄어들게 된다.
- <59> 한편, 본 발명에서 제 1액정셀(10) 및 제 2액정셀(12)의 위치는 도 4와 같이 변경될 수 있다. 즉, 도 4와 같이 제 1액정셀(10) 및 제 1스위칭부(14)는 데이터라인(DL)의 우측에 형성되고, 제 2액정셀(12) 및 제 2스위칭부(16)는 데이터라인(DL)의 좌측에 형성된다. 다시 말하여, 제 1액정셀(10) 및 제 1스위칭부(14)는 우수번째 수직라인에 형성되고, 제 2액정셀(12) 및 제 2스위칭부(16)는 기수번째 수직라인에 형성되게 된다.
- <60> i(i는 자연수) 번째 수평라인에 위치한 제 1액정셀(10)을 구동시키기 위한 제 1스위칭부(14)는 제 1 및 제 2박막 트랜지스터(TFT1,TFT2)를 구비한다. 제 1박막 트랜지스터(TFT1)의 게이트단자는 i번째 게이트라인(GLi)에 접속되고, 소오스단자는 i+2번째 게이트라인(GLi+2)에 접속된다. 제 2박막 트랜지스터(TFT2)의 게이트단자는 제 1박막 트랜지스터(TFT1)의 드레인단자에 접속되고, 소오스단자는 인접된 데이터라인(DL)에 접속된다. 그리고, 제 2박막 트랜지스터(TFT2)의 드레인단자는 제 1액정셀(10)에 접속된다. 이와 같은 제 1스위칭부(14)는 i번째 게이트라인(GLi) 및 i+2번째 게이트라인(GLi+2)에 구동신호가 공급될 때 제 1액정셀(10)로 비디오신호를 공급하게 된다.
- <61> i번째 수평라인에 위치한 제 2액정셀(12)을 구동시키기 위한 제 2스위칭부(16)는 제 3박막 트랜지스터(TFT3)를 구비한다. 제 3박막 트랜지스터(TFT3)의 게이트단자는 i번째 게이트라인(GLi)에 접속되고, 소오스단자는 인접된 데이터라인(DL)에 접속된다. 그리고, 제 3박막 트랜지스터(TFT3)의 드레인단자는 제 2액정셀(12)에 접속된다. 이와 같은 제 2스위칭부(16)는 i번째 게이트라인(GLi)에 구동신호가 공급될 때 제 2액정셀(12)로 비디오신호를 공급하게 된다.
- <62> 데이터 드라이버(22)는 타이밍 제어부(30)로부터 공급되는 데이터(R,G,B)를 아날로그 신호인 비디오신호로 변환하여 데이터라인들(DL1 내지 DLm/2)에 공급한다. 이때, 도 1에 도시된 종래의 액정표시장치에 비하여 데이터라

인들(DL1 내지 DLm/2)의 수가 절반으로 감소되었기 때문에 데이터 드라이버(22)에 포함되는 데이터 드라이버 IC의 수도 절반으로 감소된다.

- <63> 게이트 드라이버(24)는 도시되지 않은 타이밍제어부로부터 공급되는 제어신호에 따라 도 3과 같이 게이트라인들(GL1 내지 GLn) 각각에 제 1게이트신호(SP1) 및 제 2게이트신호(SP2)를 공급한다. 여기서, 제 2게이트신호(SP2)는 제 1게이트신호(SP1) 보다 넓은 폭을 갖도록 설정된다.
- <64> 한편, 게이트 드라이버(24)는 i번째 게이트라인(GLi)에 공급되는 제 2게이트신호(SP2)와 i+2번째 게이트라인(GLi+2)에 공급되는 제 1게이트신호(SP1)가 제 1기간(TA)동안 중첩되게 공급한다. 이때, 제 2게이트신호(SP2)의 폭이 제 1게이트신호(SP1)의 폭보다 넓게 형성되어 있기 때문에 제 1기간(TA)에 이은 제 2기간(TB)에는 제 2게이트신호(SP2)와 제 1게이트신호(SP1)가 중첩되지 않는다.
- <65> 다시 말하여, 제 i번째 게이트라인(GLi)에 공급되는 제 2게이트신호(SP2)는 i+2번째 게이트라인(GLi+2)에 공급되는 제 1게이트신호(SP1)와 동시에 공급된다. 따라서, 제 1기간(TA) 동안 제 i번째 게이트라인(GLi)에 공급되는 제 2게이트신호(SP2)는 i+2번째 게이트라인(GLi+2)에 공급되는 제 1게이트신호(SP1)가 중첩되게 공급된다. 이후, 제 1기간(TA)의 이은 제 2기간(TB) 동안에는 i번째 게이트라인(GLi)에 제 2게이트신호(SP2)만이 공급된다.
- <66> i번째 수평라인에 위치한 액정셀들(10,12)로 비디오신호가 공급되는 과정을 상세히 설명하면, 먼저 제 1기간(TA) 동안 i번째 게이트라인(GLi)에 제 2게이트신호(SP2)가 공급됨과 아울러 i+2번째 게이트라인(GLi+2)에 제 1게이트신호(SP1)가 공급된다. i+2번째 게이트라인(GLi)으로 공급된 제 1게이트신호(SP1)는 제 1박막트랜지스터(TFT1)의 소오스단자로 공급된다. 이때, i번째 게이트라인(GLi)에 공급되는 제 2게이트신호(SP2)에 의해 제 1박막 트랜지스터(TFT1)가 턴-온되기 때문에 제 1박막 트랜지스터(TFT1)의 소오스단자로 공급된 제 1게이트신호(SP1)는 제 2박막 트랜지스터(TFT2)의 게이트단자로 공급되어 제 2박막 트랜지스터(TFT2)를 턴-온시킨다. 제 2박막 트랜지스터(TFT2)가 턴-온되면 데이터라인(DL)으로 공급되는 제 1비디오신호(DA)가 제 2박막 트랜지스터(TFT2)를 경유하여 제 1액정셀(10)로 공급된다.
- <67> 이어서, i번째 게이트라인(GLi)에 제 2게이트신호(SP2)만이 공급되는 제 2기간(TB)에는 제 3박막 트랜지스터(TFT3)가 턴-온된다. 제 3박막 트랜지스터(TFT3)가 턴-온되면 데이터라인(DL)으로 공급되는 제 2비디오신호(DB)가 제 3박막 트랜지스터(TFT3)를 경유하여 제 2액정셀(12)로 공급된다.
- <68> 한편, 실질적으로 제 2액정셀(12)은 제 1기간(TA) 동안에도 제 2게이트신호(SP2)를 공급받기 때문에 제 1기간(TA)동안 제 1비디오신호(DA)를 차징하게 된다. 하지만, 제 1기간(TA)이어지는 제 2기간(TB)동안 제 2비디오신호(DB)를 공급받기 때문에 제 2액정셀(12)에는 원하는 비디오신호(DB)가 차징될 수 있다.
- <69> 타이밍 제어부(30)는 데이터 드라이버(22)를 제어하여 1수평기간동안 각각의 데이터라인(DL)으로 2개의 데이터가 연속적으로 공급되도록 제어한다. 아울러, 타이밍 제어부(30)는 게이트 드라이버(24)를 제어하여 게이트라인(GL)으로 제 1 및 제 2게이트신호(SP1,SP2)가 공급될 수 있도록 게이트 드라이버(24)를 제어한다. 이와 같은 타이밍 제어부(30)의 동작과정을 상세히 설명하기 위하여 액정패널(20)을 도 5와 같이 구분하기로 한다.
- <70> 도 5에서 데이터라인(DL)들은 Ro("o"는 odd ;기수번째 라인), Go, Bo, Re("e"는 even ; 우수번째 라인), Ge, Be,...으로 나뉘어진다. 그리고 액정셀들(서브픽셀)은 Roo, Goo, Boo, Reo, Geo, Beo, Roe, Boe, Ree, Gee 및 Bee,...등으로 나뉘어진다. 여기서, Roo는 기수번째 라인과 접속됨과 아울러 적색 서브픽셀이고, 기수번째 데이터를 공급받음을 나타낸다. Reo는 기수번째 라인과 접속됨과 아울러 적색 서브픽셀이고, 우수번째 데이터를 공급받음을 나타낸다. Roe는 우수번째 라인과 접속됨과 아울러 적색 서브픽셀이고, 기수번째 데이터를 공급받음을 나타낸다. Ree는 우수번째 라인에 접속됨과 아울러 적색 서브픽셀이고, 우수번째 데이터를 공급받음을 나타낸다. 아울러, 도 5에 도시된 P0, P1, P2,...는 각각의 서브픽셀로 공급되는 데이터를 나타낸다.
- <71> 도 6은 본 발명의 실시예에 의한 타이밍 제어부(30)를 나타내는 도면이다.
- <72> 도 6을 참조하면, 타이밍 제어부(30)는 외부로부터 공급되는 데이터를 기수데이터와 우수 데이터로 분리하기 위한 제 1데이터분리부(32), 제 1데이터분리부(32)에서 분리된 데이터를 다시 기수 데이터와 우수 데이터로 분리하기 위한 제 2데이터분리부(34), 제 2데이터분리부(34)에서 분리된 데이터를 저장하기 위한 데이터 저장부(36)와, 데이터 저장부(36)를 제어하기 위한 제어부(38)와, 게이트 드라이버(24)를 제어하기 위한 게이트 제어부(42)를 구비한다.
- <73> 제어부(38)는 도 7과 같이 외부로부터 공급되는 데이터 인에이블(DE) 신호를 2분주하여 변형된 데이터 인에이블

(DEM) 신호를 생성한다. 즉, 제어부(38)는 1수평주기동안 각각의 데이터라인(DL)으로 2개의 데이터가 연속적으로 공급될 수 있도록 데이터 인에이블(DE) 신호를 2분주하여 변형된 데이터 인에이블(DEM) 신호를 생성한다. 이를 위해, 제어부(38)는 DEM(Data Enable Modulation) 생성부(40)를 구비한다. 여기서, DEM 생성부(40)는 2분주회로로 구성되어 외부로부터 공급되는 데이터 인에이블(DE)신호를 이용하여 변형된 데이터 인에이블(DEM) 신호를 생성한다. 여기서, DEM 생성부(40)는 다양한 회로로 구성될 수 있다.

<74> 예를 들어, DEM 생성부(40)는 도 8과 같이 카운터(44), 감산기(46), 제산기(48) 및 가산기(50)를 구비한다. 카운터(44)는 외부로부터 공급되는 데이터 인에이블(DE) 신호의 1주기(T_1+T_2)를 카운트하고, 카운트된 시간을 감산기(46)로 공급한다. 감산기(46)는 카운터(44)로부터 공급되는 카운트된 시간에서 데이터 인에이블(DE) 신호의 로우기간(T_2)을 감하여 데이터 인에이블(DE) 신호의 하이기간(T_1)을 계산한다. 여기서, 데이터 인에이블(DE) 신호의 로우기간(T_2)은 감산기(46)에 미리 저장된다.

<75> 제산기(48)는 감산기(46)로부터 공급되는 하이시간(T_1)을 2로 나누어 $T_1/2$ 의 시간을 구한다. 가산기(50)는 제산기(48)로부터 공급되는 $T_1/2$ 의 시간에 데이터 인에이블(DE) 신호의 로우기간(T_2)을 2로 나눈 $T_2/2$ 값을 더하여 도 7과 같은 변형된 데이터 인에이블(DEM) 신호를 생성한다. 여기서, 데이터 인에이블(DE) 신호의 로우기간(T_2)을 2로 나눈 $T_2/2$ 값은 가산기(50)에 미리 저장된다.

<76> 제 1데이터분리부(32)는 도 9a와 같이 외부로부터 적색(R) 데이터, 녹색(G) 데이터 및 청색(B) 데이터를 공급받는다. 여기서, 적색(R) 데이터, 녹색(G) 데이터 및 청색(B) 데이터 각각은 소정비트, 예를 들면 6bit씩 제 1데이터분리부(32)로 공급된다. 외부로부터 적색(R) 데이터, 녹색(G) 데이터 및 청색(B) 데이터를 공급받은 제 1데이터분리부(32)는 각각의 데이터를 기수데이터와 우수데이터로 분할한다.

<77> 다시 말하여, 제 1데이터분리부(32)는 외부로부터 입력되는 적색(R) 데이터를 기수 적색데이터(R_0) 및 우수 적색데이터(R_E)로 분할한다. 그리고, 제 1데이터분리부(32)는 외부로부터 입력되는 녹색(G) 데이터를 기수 녹색데이터(G_0) 및 우수 녹색데이터(G_E)로 분할한다. 또한, 제 1데이터분리부(32)는 외부로부터 입력되는 청색(B) 데이터를 기수 청색데이터(B_0) 및 우수 청색데이터(B_E)로 분할한다. 제 1데이터분리부(32)에서 분리된 기수데이터(R_0, G_0, B_0) 및 우수데이터(R_E, G_E, B_E)는 제 2데이터분리부(34)로 공급된다. 여기서, 데이터들이 기수데이터(R_0, G_0, B_0) 및 우수데이터(R_E, G_E, B_E)로 분할되어 제 2데이터분리부(34)로 공급되면 주파수가 낮아지게 되고, 이에 따라 EMI가 저감되게 된다.

<78> 제 2데이터분리부(34)는 도 9b와 같이 자신에게 입력되는 기수데이터(R_0, G_0, B_0) 및 우수데이터(R_E, G_E, B_E)를 다시 기수데이터와 우수데이터로 분할한다. 다시 말하여, 제 2데이터분리부(34)는 자신에게 입력된 기수 적색데이터(R_0)를 기수 적색데이터(기수)(R_{00})와 우수 적색데이터(우수)(R_{0E})로 분할한다. 그리고, 제 2데이터분리부(34)는 자신에게 입력된 우수 적색데이터(R_E)를 우수 적색데이터(기수)(R_{EO})와 우수 적색데이터(우수)(R_{EE})로 분할한다.

<79> 마찬가지로, 제 2데이터분리부(34)는 기수 녹색데이터(G_0)를 이용하여 기수 녹색데이터(기수)(G_{00})와 기수 녹색데이터(우수)(G_{0E})를 생성하고, 우수 녹색데이터(G_E)를 이용하여 우수 녹색데이터(기수)(G_{EO})와 우수 녹색데이터(G_{EE})를 생성한다. 또한, 제 2데이터분리부(34)는 기수 청색데이터(B_0)를 이용하여 기수 청색데이터(기수)(B_{00})와 기수 청색데이터(우수)(B_{0E})를 생성하고, 우수 청색데이터(B_E)를 이용하여 우수 청색데이터(기수)(B_{EO})와 우수 청색데이터(우수)(B_{EE})를 생성한다.

<80> 제 2데이터분리부(34)에서 분리된 데이터들($R_{00}, R_{0E}, G_{00}, G_{0E}, B_{00}, B_{0E}, R_{EO}, R_{EE}, G_{EO}, G_{EE}, B_{EO}, B_{EE}$)은 데이터저장부(36)로 공급된다. 여기서, 데이터들($R_{00}, R_{0E}, G_{00}, G_{0E}, B_{00}, B_{0E}, R_{EO}, R_{EE}, G_{EO}, G_{EE}, B_{EO}, B_{EE}$)이 분할된 상태에서 데이터저장부(36)로 공급되기 때문에, 즉 주파수가 낮아지기 때문에 EMI가 저감된다.

<81> 데이터저장부(36)는 제어부(38)의 제어에 의하여 자신에게 공급되는 데이터들($R_{00}, R_{0E}, G_{00}, G_{0E}, B_{00}, B_{0E}, R_{EO}, R_{EE}, G_{EO}, G_{EE}, B_{EO}, B_{EE}$)을 저장함과 아울러 저장된 데이터들($R_{00}, R_{0E}, G_{00}, G_{0E}, B_{00}, B_{0E}, R_{EO}, R_{EE}, G_{EO}, G_{EE}, B_{EO}, B_{EE}$)을 데이터 드라이버(22)로 공급한다.

<82> 이를 도 10을 참조하여 상세히 설명하면, 먼저 데이터저장부(36)는 자신에게 공급되는 데이터들($R_{00}, R_{0E}, G_{00}, G_{0E}, B_{00}, B_{0E}, R_{EO}, R_{EE}, G_{EO}, G_{EE}, B_{EO}, B_{EE}$) 중 우수번째 서브픽셀 데이터(P_0, P_2, P_4, P_5)를 포함하는 데이터들($R_{00}, R_{0E}, B_{00}, B_{0E}, G_{EO}, G_{EE}$)을 제 1라인메모리(60)에 저장하고, 그 외의 데이터들($G_{00}, G_{0E}, R_{EO}, R_{EE}, B_{EO}, B_{EE}$)을 제 2라인메모리(60)에 저장한다. 여기서, 제 1라인메모리(60)에는 $P_0, P_2, P_4, P_6, \dots$ 등의 우수번째 픽셀데이터들이 저장되고, 제 2라인메모리(62)에는 $P_1, P_3, P_5, P_7, \dots$ 등의 기수번째 픽셀데이터들이

저장된다.

- <83> 이후, 데이터저장부(36)는 변형된 데이터 인에이블(DEM) 신호의 i (i 는 자연수)번째 주기에 제 1라인메모리(60)에 저장된 데이터를 데이터 드라이버(22)로 공급하고, $i+1$ 번째 주기에 제 2라인메모리(62)에 저장된 데이터를 데이터 드라이버(22)로 공급한다. 여기서, 데이터 드라이버(22)는 변형된 데이터 인에이블(DEM) 신호에 동기되어 1/2수평주기동안 제 1라인메모리(60)에서 공급된 데이터를 데이터라인들(DL)로 공급하고, 나머지 1/2수평주기동안 제 2라인메모리(62)에서 공급된 데이터를 데이터라인들(DL)로 공급한다. 즉, 본 발명에서는 데이터 드라이버(22)로 기수번째 픽셀데이터와 우수번째 픽셀데이터를 분할하여 공급함으로써 1수평주기동안 각각의 데이터라인(DL)으로 2개의 데이터가 연속적으로 공급되게 된다.(본 발명에서는 액정셀의 구조에 대응하여 제 2라인메모리에 저장된 데이터가 먼저 데이터 드라이버(22)로 공급될 수도 있다.)
- <84> 한편, 변형된 데이터 인에이블(DEM) 신호의 i 번째 주기 및 $i+1$ 번째 주기동안 제 3라인메모리(64)에는 우수번째 서브픽셀 데이터(P0, P2, P4, P5)를 포함하는 데이터들(R00, ROE, B00, BOE, G00, GEE)이 저장되고, 제 4라인메모리(66)에는 그 외의 데이터들(G00, GOE, RE0, REE, B00, BEE)이 저장된다. 이후, 변형된 데이터 인에이블(DEM) 신호의 $i+2$ 번째 주기에 제 3라인메모리(64)에 저장된 데이터가 데이터 드라이버(22)로 공급되고, $i+3$ 번째 주기에 제 4라인메모리(66)에 저장된 데이터가 데이터 드라이버(22)로 공급된다. 그리고, 변형된 데이터 인에이블(DEM) 신호의 $i+2$ 번째 주기 및 $i+3$ 번째 주기동안 제 1라인메모리(60) 및 제 2라인메모리(62)에 데이터가 저장된다. 즉, 데이터 저장부(36)는 데이터를 저장함과 아울러 저장된 데이터를 데이터 드라이버(22)로 공급함으로써 연속적으로 데이터를 공급하게 된다.(본 발명에서는 액정셀의 구조에 대응하여 제 4라인메모리에 저장된 데이터가 먼저 데이터 드라이버(22)로 공급될 수도 있다.)
- <85> 여기서, 데이터 드라이버(22)는 변형된 데이터 인에이블(DEM) 신호에 동기되어 1/2수평주기동안 제 3라인메모리(64)에서 공급된 데이터를 데이터라인들(DL)로 공급하고, 나머지 1/2수평주기동안 제 4라인메모리(66)에서 공급된 데이터를 데이터라인들(DL)로 공급한다. 즉, 본 발명에서는 데이터 드라이버(22)로 기수번째 픽셀데이터와 우수번째 픽셀데이터를 분할하여 공급함으로써 1수평주기동안 각각의 데이터라인(DL)으로 2개의 데이터가 연속적으로 공급되게 된다.
- <86> 게이트 제어부(42)는 제어부(38)의 제어에 의하여 게이트 드라이버(24)로 공급되는 제어신호들을 생성한다. 도 11을 참조하여 상세히 설명하면, 게이트 제어부(42)는 변형된 데이터 인에이블(DEM) 신호를 이용하여 게이트 스타트 펄스(GSPM), 출력 인에이블(Out Enable : OE1, OE2, OE3) 및 게이트 쉬프트 클럭(GSCM)을 생성하여 게이트 드라이버(24)로 공급한다.
- <87> 게이트 스타트 펄스(GSPM)는 변형된 데이터 인에이블 신호(DEM)의 3주기만큼 하이 상태를 유지한다. 이와 같은 게이트 스타트 펄스(GSPM)를 공급받은 게이트 드라이버(24)는 게이트 스타트 펄스(GSPM)를 순차적으로 쉬프트시키면서 게이트신호를 생성한다.(도 11에서 점선은 게이트 스타트 펄스(GSPM)가 1주기만큼 쉬프트되었을 때를 나타낸다.)
- <88> 제 1 내지 제 3출력 인에이블(OE1 내지 OE3) 신호는 변형된 데이터 인에이블(DEM) 신호의 6주기에 해당하는 주기를 갖는다. 여기서, 제 1 내지 제 3출력 인에이블(OE1 내지 OE3) 신호는 데이터 인에이블(DEM) 신호의 3주기만큼 하이 상태를 유지하고, 나머지 3주기만큼 로우상태를 유지한다. 한편, 제 2출력 인에이블(OE2) 신호는 제 1출력 인에이블(OE1) 신호의 라이징 시점으로부터 상기 변형된 데이터 인에이블(DEM) 신호의 2주기만큼 지연된 시점에 라이징된다. 제 3출력 인에이블(OE3) 신호는 제 2출력 인에이블(OE2) 신호의 라이징 시점으로부터 상기 변형된 데이터 인에이블(DEM) 신호의 2주기만큼 지연된 시점에 라이징된다.
- <89> 제 1 내지 제 3출력 인에이블(Out Enable : OE1 내지 OE3) 신호는 게이트 드라이버(24)의 출력을 제어한다. 다시 말하여, 제 1출력 인에이블(OE1) 신호가 하이 상태일 때 j (j 는 1, 4, 7, 10, ...)번째 게이트라인(GL j)으로는 로우(VGL) 신호가 공급된다. 그리고, 제 2출력 인에이블(OE2) 신호가 하이 상태일 때 $j+1$ 번째 게이트라인(GL $j+1$)으로는 로우(VGL) 신호가 공급된다. 아울러, 제 3출력 인에이블(OE3) 신호가 하이 상태일 때 $j+2$ 번째 게이트라인(GL $j+2$)으로는 로우(VGL) 신호가 공급된다.
- <90> 게이트 쉬프트 클럭(GSCM)은 변형된 데이터 인에이블(DEM) 신호의 2주기에 해당하는 주기를 갖는다. 여기서, 게이트 쉬프트 클럭(GSCM)은 변형된 데이터 인에이블(DEM) 신호의 1주기만큼 하이상태를 유지하고, 나머지 1주기만큼 로우상태를 유지한다. 게이트 쉬프트 클럭(GSCM)을 공급받은 게이트 드라이버(24)는 게이트 쉬프트 클럭(GSCM)의 라이징에지에 동기되어 제 1게이트신호(SP1) 및 제 2게이트신호(SP2)를 생성한다.
- <91> 이를 상세히 설명하면, 먼저 게이트 쉬프트 클럭(GSCM)의 첫번째 라이징시점에 게이트 스타트 펄스(GSPM)는 하

이상태를 유지한다. 여기서, 제 1출력 인에이블(OE1) 및 제 3출력 인에이블(OE3) 신호가 로우 상태를 유지하기 때문에 제 1게이트라인(GL1) 및 제 3게이트라인(GL3)에 게이트신호가 공급된다. 이후, 제 3게이트라인(GL3)에 공급되는 게이트신호(SP1)는 제 3출력 인에이블(OE3) 신호의 하이시점에 로우상태로 전환된다. 그리고, 제 1게이트라인(GL1)에 공급되는 게이트신호(SP2)는 게이트 스위프트 클럭(GSCM)의 두번째 라이징시점에 로우상태로 전환된다.

<92> 한편, 게이트 쉬프트 클럭(GSCM)의 두번째 라이징시점에 쉬프트된 게이트 쉬프트 펄스(점선으로 표시)는 하이상태를 유지한다. 여기서, 제 1 및 제 2출력 인에이블(OE1,OE2) 신호를 하이 상태를 유지하기 때문에 제 2게이트 라인(GL2) 및 제 4게이트라인(GL4)에 게이트신호가 공급된다. 이후, 제 1출력 인에이블(OE1) 신호의 하이스터에 제 4게이트라인(GL4)에 공급되는 게이트신호(SP1)는 로우상태로 전환된다. 그리고, 제 2게이트라인(GL2)에 공급되는 게이트신호(SP2)는 게이트 쉬프트 클럭(GSCM)의 세번째 라이징시점에 로우상태로 전환된다. 실제로, 본 발명에서는 이와 같은 과정을 반복하면서 게이트라인(GL)에 제 1게이트신호(SP1) 및 제 2게이트신호(SP2)를 공급하게 된다.

발명의 효과

<93> 상술한 바와 같이, 본 발명에 따른 액정표시장치의 구동장치 및 구동방법에 의하면 하나의 데이터라인이 좌/우로 인접되게 위치된 제 1 및 제 2액정셀들을 구동시키기 때문에 데이터라인의 수가 절반정도로 감소된다. 아울러, 타이밍제어부에서 픽셀 데이터를 기수픽셀 데이터와 우수픽셀 데이터로 분할하여 데이터 드라이버로 공급함과 아울러 데이터에이블신호를 2분주하여 데이터드라이버로 공급하기 때문에 한 수평주기동안 데이터라인 각각으로 2개의 데이터가 연속적으로 공급될 수 있다. 아울러, 타이밍 제어부에서 2분주된 데이터에이블신호를 이용하여 게이트 제어신호를 생성하기 때문에 각각의 게이트라인으로 제 1 및 제 2게이트신호가 안정적으로 공급될 수 있다.

<94> 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

도면의 간단한 설명

- <1> 도 1은 종래의 액정표시장치를 나타내는 도면.
- <2> 도 2는 본 발명의 실시예에 의한 액정표시장치를 나타내는 도면.
- <3> 도 3은 도 2에 도시된 게이트 드라이버에 의해 게이트라인들로 공급되는 게이트신호를 나타내는 파형도.
- <4> 도 4는 본 발명의 다른 실시예에 의한 액정표시장치를 나타내는 도면.
- <5> 도 5는 도 2에 도시된 타이밍 제어부의 동작과정을 설명하기 위하여 데이터라인 및 액정셀을 구분하여 나타내는 도면.
- <6> 도 6은 도 2에 도시된 타이밍 제어부를 나타내는 도면.
- <7> 도 7은 도 6에 도시된 DEM 생성부의 동작과정을 나타내는 도면.
- <8> 도 8은 도 6에 도시된 DEM 생성부를 상세히 나타내는 블록도.
- <9> 도 9a 및 도 9b는 도 6에 도시된 타이밍 제어부의 동작과정을 나타내는 도면.
- <10> 도 10은 도 6에 도시된 타이밍 제어부에 데이터가 저장 및 출력되는 과정을 나타내는 도면.
- <11> 도 11은 도 6에 도시된 게이트 제어부의 동작과정을 나타내는 파형도.

<12> < 도면의 주요 부분에 대한 부호의 설명 >

<13> 2.20 : 액정패널 4.22 : 데이터 드라이버

<14> 6.24 : 게이트 드라이버 10.12 : 액정셀

- <15>

14,16 : 스위칭부
- <16>

32,34 : 데이터 분리부
- <17>

38 : 제어부
- <18>

42 : 게이트제어부
- <19>

46 : 감산기
- <20>

50 : 가산기
- 30 : 타이밍 제어부

36 : 데이터 저장부

40 : DEM 생성부


44 : 카운터

48 : 제산기


60,62,64,66 : 라인메모리

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8




도면9a




도면9b



도면10



도면11



专利名称(译)	液晶显示装置的驱动装置和驱动方法		
公开(公告)号	KR100933448B1	公开(公告)日	2009-12-23
申请号	KR1020030041124	申请日	2003-06-24
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	BAEK JONGSANG 백종상 KWON SUNYOUNG 권순영		
发明人	백종상 권순영		
IPC分类号	G09G3/36		
CPC分类号	G09G2300/0814 G09G3/3659 G09G2310/0205		
代理人(译)	金勇 年轻的小公园		
其他公开文献	KR1020050000655A		
外部链接	Espacenet		

摘要(译)

公开了一种用于驱动液晶显示器以减少数据线数量的方法和装置。在该装置中，定时控制器从其外部接收红色子像素数据，绿色子像素数据和蓝色子像素数据，然后将接收的数据分成奇数子像素数据和偶数子像素数据数据。数据驱动器在一个水平周期期间从定时控制器接收奇数子像素数据和偶数子像素数据，然后在接收期间将接收到的奇数和偶数子像素数据应用于数据线。一个水平时期。

