



(19)대한민국특허청(KR)
(12) 등록특허공보(B1)

(51) 。 Int. Cl. G02F 1/136 (2006.01)	(45) 공고일자 (11) 등록번호 (24) 등록일자	2007년02월23일 10-0685920 2007년02월15일
---	-------------------------------------	--

(21) 출원번호 (22) 출원일자 심사청구일자	10-2001-0033261 2001년06월13일 2005년02월25일	(65) 공개번호 (43) 공개일자	10-2002-0094809 2002년12월18일
----------------------------------	---	------------------------	--------------------------------

(73) 특허권자 엘지.필립스 엘시디 주식회사
 서울 영등포구 여의도동 20번지

(72) 발명자 이형찬
 경상북도구미시구포동구포성원아파트105동303호

이연보
경기도부천시소사구심곡본동681-11

박기범
부산광역시부산진구당감2동64-5번지(1/3)

송일남
서울특별시관악구신림6동365-18(10/2)

정병화
경상북도칠곡군석적면남율리710우방신천지아파트202동205호

(74) 대리인 김용인
 심창섭

(56) 선행기술조사문헌
KR1020010011323 A * KR1019990025570 A *
* 심사관에 의하여 인용된 문헌

심사관 : 임동재

전체 청구항 수 : 총 6 항

(54) 액정표시장치의 제조방법

(57) 요약

본 발명은 패드부 커팅 영역의 화소전극 및 게이트 금속을 동일 공정 내에서 2단계의 식각을 통해 제거할 수 있는 액정표시장치의 제조방법에 관한 것으로, 액정표시장치의 제조방법에 있어서, 기판상의 액티브영역에 게이트 전극을 포함한 게이트라인과 커팅영역에 상기 게이트라인 및 쇼팅바 사이를 연결하기 위한 게이트 금속 패턴을 형성하는 단계, 상기 기판의 전면에서 게이트 절연막을 형성하는 단계, 상기 액티브영역에 소오스/드레인 전극을 구비한 박막트랜지스터를 형성하는 단

계, 상기 기관의 전면에 보호막을 증착하고 상기 박막트랜지스터의 드레인 전극과 상기 게이트 금속 패턴이 노출되도록 콘택홀을 형성하는 단계, 상기 콘택홀을 통해 상기 드레인 전극에 연결되고, ITO로 이루어진 투명전극을 형성하는 단계, 상기 액티브영역에서는 화소영역에만 남고 상기 커팅영역에서는 상기 게이트 금속 패턴이 노출되도록 상기 투명전극을 옥살산을 이용하여 선택적으로 식각하는 단계, 상기 게이트 금속 패턴을 인산, 질산, 초산을 포함한 혼합산으로 식각하여 제거하는 단계를 포함하여 이루어짐을 특징으로 한다.

대표도

도 5b

특허청구의 범위

청구항 1.

화소영역을 정의하기 위해 복수개의 게이트라인 및 데이터라인이 교차 배열되는 액티브 영역과, 상기 게이트라인의 패드부와 쇼팅바 사이의 커팅 영역을 구비한 액정표시장치의 제조방법에 있어서,

기관상의 상기 액티브영역에 게이트 전극을 포함한 게이트라인과 상기 커팅영역에 상기 게이트라인 및 쇼팅바 사이를 연결하기 위한 게이트 금속 패턴을 형성하는 단계;

상기 기관의 전면에 게이트 절연막을 형성하는 단계;

상기 액티브영역에 소오스/드레인 전극을 구비한 박막트랜지스터를 형성하는 단계;

상기 기관의 전면에 보호막을 증착하고 상기 박막트랜지스터의 드레인 전극과 상기 게이트 금속 패턴이 노출되도록 콘택홀을 형성하는 단계;

상기 콘택홀을 통해 상기 드레인 전극에 연결되고, ITO로 이루어진 투명전극을 형성하는 단계;

상기 액티브영역에서는 화소영역에만 남고 상기 커팅영역에서는 상기 게이트 금속 패턴이 노출되도록 상기 투명전극을 옥살산을 이용하여 선택적으로 식각하는 단계;

상기 게이트 금속 패턴을 인산, 질산, 초산을 포함한 혼합산으로 식각하여 제거하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치의 제조방법.

청구항 2.

제 1 항에 있어서, 상기 박막트랜지스터를 형성하는 단계는,

상기 게이트 전극 상층의 상기 게이트 절연막위에 반도체층을 형성하는 공정과,

상기 반도체층 상의 좌우 소정 부위에 소오스/드레인 전극을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 액정표시장치 제조방법.

청구항 3.

삭제

청구항 4.

삭제

청구항 5.

삭제

청구항 6.

제 1 항에 있어서, 상기 옥살산은 4.5~5 wt%인 것을 특징으로 하는 액정표시장치 제조방법.

청구항 7.

제 1 항에 있어서, 상기 혼합산은 인산 67%, 질산 5%, 초산 10%을 포함하는 것을 특징으로 하는 액정표시장치 제조방법.

청구항 8.

제 1 항에 있어서, 상기 투명전극을 선택적으로 제거한 후 동일 식각 장비내의 버퍼 영역에서 기판 상에 잔류하는 옥살산을 제거하는 것을 특징으로 하는 액정표시장치 제조방법.

청구항 9.

제 1 항에 있어서, 상기 게이트라인은 AlNd 또는 Al 으로 이루어지는 것을 특징으로 하는 액정표시장치 제조방법.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 디스플레이 장치에 관한 것으로 특히, 동일 장비에서 혼합산을 인용한 액정표시장치의 제조방법에 관한 것이다.

일반적으로 액정표시장치는 복수개의 화소영역이 매트릭스 형태로 배열되어 각 화소마다 하나의 박막트랜지스터(TFT)와 하나의 화소전극이 배열되는 하판과, 색상을 나타내기 위한 칼라필터와 공통전극이 형성될 상판과, 상기 상판과 하판 사이에 주입된 액정을 구비하여 구성된다. 그리고, 상기 상판과 하판의 양쪽면에는 가시광선을 선편광 시켜주는 편광판이 각각 부착되어 있다.

이하, 도면을 참조하여 종래 기술에 따른 액정표시장치를 설명한다.

도 1은 일반적인 액정표시장치의 레이 아웃도이다.

도 1에 도시한 바와 같이, 절연기판 상에 서로 수직 교차되도록 복수개의 게이트라인(101) 및 데이터라인(102)이 형성되어 있으며, 상기 각 게이트라인(101) 및 데이터라인(102) 끝 부분에는 게이트 패드(103) 및 데이터 패드(104)가 형성되어 있다. 또한, 상기 각 게이트라인(101)과 데이터라인(102)이 교차하여 정의되는 화소영역 내에는 스위칭 소자인 박막트랜지스터(105)와 화소전극(도시하지 않음)이 형성되어 있다. 여기서, 상기 매트릭스 형태의 화소영역들로 이루어진 영역이 화상이 구현되는 액티브 영역이 된다.

또한, 상기 게이트라인(101)의 게이트 패드(103)과 데이터라인(102)의 데이터 패드(104)에는 다수의 게이트라인(101) 및 데이터라인(102)을 오드(odd)라인(101a)과 이븐(even)라인(101b)으로 나누어 하나로 묶는 제 1, 제 2 쇼팅바(Shorting bar)(106, 107)가 기판의 가장자리 안쪽으로 형성되어 있다. 상기 제 1, 제 2 쇼팅바(106, 107)는, 게이트 패드(103) 및 데이터 패드(104)로부터 정전기가 발생되어 정전기가 박막트랜지스터(105)에 인가되면 박막트랜지스터(105)가 파괴되므로 이를 방지하기 위해 형성된다.

여기서, 게이트라인의 경우 제 1 쇼팅바(106)는 오드 게이트 라인(101a)과 이븐 게이트 라인(101b)에 연결되어 있는데, 상기 오드 게이트 라인(101a)은 향후 커팅 영역(108)을 커팅함에 의해 상기 제 1 쇼팅바(106)와 분리된다.

상기와 같이, 제 1 쇼팅바(106)에 오드 게이트 라인(101a)과 이븐 게이트 라인(101b)을 연결하는 이유는 박막트랜지스터(TFT) 어레이의 검사를 위한 것이며, 상기 박막트랜지스터 어레이 검사 후, 상기 오드 게이트 라인(101a)을 제 1 쇼팅바(106)에서 분리시켜 주어야 한다. 그 분리 부분이 상기 커팅 영역이다.

도 2는 도 1의 A선에 의한 확대 평면도로서 게이트 패드 및 오드 게이트 라인 및 이븐 게이트 라인을 구체적으로 도시한 것이다.

도 2에 도시한 바와 같이, 제 1, 제 2 쇼팅바(106, 107)가 오드 게이트 라인(101a) 및 이븐 게이트 라인(101b)에 수직한 방향으로 형성되어 있는데, 여기서 상기 제 1, 제 2 쇼팅바(106, 107)는 각각 게이트 라인 형성 물질과 데이터 라인 형성 물질로 이루어진다.

한편, 제 1 쇼팅바(106)와 연결되어 있는 오드 게이트 라인(101a)이 제 1, 제 2 쇼팅바(106, 107) 사이의 영역에서 배선의 폭이 작은 이유는 제 1 쇼팅바(106)와의 커팅이 용이하도록 하기 위해서이다.

도 3a 내지 3c는 종래 기술에 따른 액티브영역의 화소전극 패터닝과 커팅 영역의 금속 패터닝 방법을 설명하기 위한 공정단면도이다. 참고로 커팅 영역은 도 2의 I-I' 선에 따른 단면도이다.

도 3a에 도시한 바와 같이, 액티브 영역과 커팅 영역을 포함한 절연기판(301) 상에 게이트 전극 물질(AINd 또는 Al)을 증착하고 패터닝하여 게이트 전극(302)을 포함한 게이트 라인(도면에는 도시되지 않음, 도 1을 참조)을 형성한다. 이때 상기 커팅 영역의 게이트 패드와 쇼팅바 사이를 연결하는 게이트 금속(302a)이 동시에 형성된다.

상기 게이트 전극(302)을 포함한 기판(301) 전면에서 게이트 절연막(303)을 증착한다. 이어, 상기 액티브 영역의 상기 게이트 전극(302) 상층의 상기 게이트 절연막(303) 상의 소정부위에 반도체층(304)을 형성하고, 상기 반도체층(304) 양측상에 박막트랜지스터의 소스/드레인 전극(305, 306)이 위치되도록 상기 게이트 라인에 수직한 방향으로 데이터 라인(도면에는 도시되지 않음)을 차례로 형성한다.

그리고 상기 소스/드레인 전극(305, 306)을 포함한 기판(301) 전면 위에 절연재질의 보호막(307)을 형성하고, 상기 액티브 영역에서는 상기 박막트랜지스터의 드레인 전극(306)의 표면이 소정부분 노출되고 상기 커팅 영역에서는 게이트 금속(302a)이 노출되도록 상기 보호막(307)을 선택적으로 제거하여 콘택홀을 형성한다. 이어, 상기 콘택홀을 통해 상기 박막트랜지스터의 드레인 전극(306)과 게이트 금속(302a)에 전기적으로 연결되도록 전면에서 ITO 재질을 증착한 후 패터닝하여 투명전극(308)을 형성한다.

삭제

도 3b에 도시한 바와 같이, 상기 절연기판(301)의 전면에서 포토레지스트(309)를 도포한 후, 노광 및 현상 공정으로, 상기 액티브 영역에서는 화소영역에만 남도록 하고 커팅 영역에는 상기 게이트 금속(302a)이 노출되도록 상기 포토레지스트(309)를 패터닝한다.

이후, 도 3c에 도시한 바와 같이, 상기 패터닝된 포토레지스트(309)를 마스크로 이용하여 상기 액티브 영역에서는 상기 투명전극(308)을 선택적으로 제거하여 화소전극(308a)을 형성하고, 상기 커팅 영역은 상기 포토레지스트(309)로부터 노출된 투명전극(308)과 게이트 금속(302a)을 동시에 제거한다. 이때, 상기 커팅 영역에서 상기 투명전극(308)과 게이트 금속(302a)을 동시에 제거하기 위해 염산(HCl)계열의 에치트로 동시에 식각을 실시한다.

그리고 도면에는 도시되지 않았지만, 상기 포토레지스트(309)를 제거하고 전면에서 배향막을 증착하여 하부 기판을 완성한다.

발명이 이루고자 하는 기술적 과제

그러나 상기와 같은 종래 액정표시장치 제조방법은 다음과 같은 문제점이 있었다.

도 4는 종래의 액정표시장치의 제조방법에 따른 문제점을 설명하기 위한 구조 단면도이다.

즉, 염산(HCl)계열의 에천트를 이용하여 커팅 영역의 게이트 금속과 투명전극을 동시에 식각함에 따라 커팅 영역의 도전성 물질은 깨끗이 제거되지만, 도 4와 같이, 염산의 강한 부식성 때문에 액티브 영역의 박막트랜지스터 부위의 보호막에 갈라짐(crack)이 발생하고, 그 갈라짐을 통해 상기 염산 계열의 에천트가 침투하여 AlNd 또는 Al으로 형성된 게이트 라인과의 갈바닉(Galvanic) 현상이 일어나 게이트 라인의 단선을 유발하는 단점이 있었다.

본 발명에 따른 액정표시장치의 제조방법은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 2가지의 식각 에천트를 하나의 공정상에서 사용하여 상기 투명전극 및 게이트 금속을 제거함으로써 안정적인 액정표시장치의 제조방법을 제공하는데 그 목적이 있다.

발명의 구성

상기 목적을 달성하기 위한 본 발명의 액정표시장치 제조방법은 화소영역을 정의하기 위해 복수개의 게이트라인 및 데이터라인이 교차 배열되는 액티브 영역과, 상기 게이트라인의 패드부와 쇼팅바 사이의 커팅 영역을 구비한 액정표시장치의 제조방법에 있어서, 기판상의 상기 액티브영역에 게이트 전극을 포함한 게이트라인과 상기 커팅영역에 상기 게이트라인 및 쇼팅바 사이를 연결하기 위한 게이트 금속 패턴을 형성하는 단계와, 상기 기판의 전면에 게이트 절연막을 형성하는 단계와, 상기 액티브영역에 소오스/드레인 전극을 구비한 박막트랜지스터를 형성하는 단계와, 상기 기판의 전면에 보호막을 증착하고 상기 박막트랜지스터의 드레인 전극과 상기 게이트 금속 패턴이 노출되도록 콘택홀을 형성하는 단계와, 상기 콘택홀을 통해 상기 드레인 전극에 연결되는 투명전극을 형성하는 단계와, 상기 액티브영역에서는 화소영역에만 남고 상기 커팅영역에서는 상기 게이트 금속 패턴이 노출되도록 상기 투명전극을 선택적으로 식각하는 단계와, 상기 게이트 금속 패턴을 제거하는 단계를 포함하여 이루어짐을 특징으로 한다.

상기 투명전극은 옥살산(Oxalic acid)을 사용하여 식각하고, 상기 게이트 금속 패턴은 질산, 인산, 초산을 포함한 혼합산을 이용한다.

본 발명에 따른 액정표시장치의 제조방법은 한 공정 내에서 2단계의 식각 단계 즉, 옥살산과 혼합산의 연속 식각 공정을 수행함으로써 화소전극 식각시 게이트 금속에의 영향을 최소화하여 게이트 라인의 단선을 방지할 수 있게 된다.

본 발명에 의해 식각이 이루어지는 부위는 전술한 바와 같이, 게이트라인 및 데이터라인에 의해 정의되는 화소영역의 화소전극과 제 1 쇼팅바에 연결되어 있는 오드 게이트 라인의 커팅 영역이다.(도 2 참조)

이하, 도면을 참조하여 본 발명에 따른 액정표시장치의 제조방법을 상세히 설명한다.

도 5a 내지 5d는 본 발명에 따른 액정표시장치의 제조방법을 설명하기 위한 공정단면도이다.

도 5a에 도시된 바와 같이, 액티브 영역과 커팅 영역을 포함한 절연기판(501) 상에 알루미늄(Al) 계열 예를 들면, 알루미늄 니오디움 합금(AlNd) 또는 알루미늄(Al) 재질의 도전성 물질을 스퍼터링법으로 증착한다. 그리고, 포토 및 식각 공정을 통해 상기 물질을 패터닝하여 액티브 영역에는 게이트 전극(502)을 구비한 게이트 라인(도면에는 도시되지 않음)을 형성하고, 상기 커팅 영역에는 게이트 금속 패턴(502a)을 형성한다.

이어, 상기 게이트 전극(502)을 포함한 기판 전면에는 화학기상증착법을 이용하여 실리콘 산화물(SiO_2) 또는 실리콘 질화물(SiN_x)재질의 게이트 절연막(503)을 형성한다.

상기 게이트 절연막(503) 상에는 수소화 비정질 실리콘(a-Si:H) 재질의 반도체층(504)을 증착하고 상기 게이트 전극(502) 상측의 게이트 절연막(503)에만 남도록 상기 반도체층(504)을 패터닝하여 박막트랜지스터의 활성층을 형성한다. 이어, 상기 절연기판(501)의 전면에 크롬(Cr) 또는 몰리브덴(Mo)과 같은 도전성 물질을 증착한 후, 패터닝하여 상기 반도체층(504) 양측상에 박막트랜지스터의 소스/드레인 전극(505, 506)이 위치하도록 상기 게이트 라인에 수직한 방향으로 데이터 라인(도시되지 않음)을 형성한다.

그리고 상기 소스/드레인 전극(505, 506)을 포함한 전면에 실리콘 질화물(SiN_x)과 같은 절연재질의 보호막(507)을 형성한다. 이어, 상기 액티브 영역에는 박막트랜지스터의 드레인 전극(506)의 소정부분이 노출되고, 상기 커팅 영역의 게이트 금속 패턴(502a)이 노출되도록 상기 보호막(507) 및 게이트 절연막(503)을 선택적으로 제거하여 콘택홀을 형성한다. 상기 액티브 영역과 커팅 영역의 상기 보호막(507)위에 상기 콘택홀을 통해 상기 박막트랜지스터의 드레인 전극(506)과 게이트 금속 패턴(502a)에 전기적으로 연결되도록 ITO(Indium Tin Oxide)로 투명전극(508)을 증착한다.

삭제

삭제

도 5b에 도시된 바와 같이, 상기 액티브 영역 및 패드부 커팅 영역을 패터닝하기 위해 전면에 포토레지스트(509)를 도포한 후, 노광 및 현상 공정으로, 상기 액티브 영역은 화소영역에만 남도록 하고, 커팅 영역은 상기 게이트 금속 패턴(502a)이 노출되도록 상기 포토레지스트(509)를 패터닝한다. 즉, 액티브 영역은 박막트랜지스터 및 게이트 라인 및 데이터 라인에 해당되는 영역을 노출시키고, 상기 커팅 영역은 게이트 금속 패턴(502a)이 형성된 영역을 노출시킨다.

이어, 도 5c에 도시된 바와 같이, 옥살산(Oxalic acid)을 이용하여 상기 액티브 영역 및 커팅 영역의 노출된 투명전극(508)을 선택적으로 식각하여 화소 영역에 화소전극(508a)을 형성한다. 여기서, 상기 옥살산은 4.5~5wt%를 이용하는데 상기 옥살산은 일정시간 동안은 알루미늄(Al) 계열의 게이트 금속에 영향을 미치지 않는 특징을 갖고 있다.

이어서, 상기 화소전극(508a)을 패터닝하기 위해 사용된 옥살산의 잔류물을 동일 장비의 버퍼영역에서 에어 나이프(Air Knife)와 같은 도구로 제거한다.

도 5d에 도시된 바와 같이, 기판상의 옥살산 잔류물을 제거한 상태에서 인산, 질산, 초산을 포함한 혼합산을 이용하여 상기 커팅 영역의 게이트 금속 패턴(502a)을 식각한다. 이때 포토레지스트(509)는 그대로 유지되어 있다. 상기 혼합산은 화소전극에 영향을 미치지 않으며 혼합산의 조성비는 인산 67%, 초산 10%, 질산 5%, 기타 첨가제로 이루어지는 것이 바람직하다.

또한, 상기 혼합산은 염산(HCl)계열의 에천트(Etchant)에 비교하여 식각속도는 느리나 침투성이 낮고 알루미늄(Al) 계열의 게이트 금속과의 갈바닉 현상(Galvanic Effect)을 일으키지 않는 장점이 있다. 따라서, 박막트랜지스터에 갈라짐(crack)이 있거나 이물질이 있더라도 게이트 전극 또는 게이트 라인의 단선을 유발하지 않는다.

상기 도 5a 내지 5d의 공정은 동일 장비 내에서 일괄 적용되는 것을 특징으로 한다.

발명의 효과

이상 상술한 바와 같이, 본 발명의 액정표시장치의 제조방법은 다음과 같은 효과가 있다.

본 발명에 사용되는 옥살산 및 혼합산은 종래의 염산계 에천트에 비해 게이트 금속에 대한 침투성이 작아 불량 발생률을 절감시킬 수 있으며, 화소전극과 게이트 금속간에 이물질이 존재하더라도 갈바닉 현상이 일어나지 않아 화소전극 패턴의 유실이 적어지는 장점이 있다.

또한, 동일 장비 내에서 전공정을 수행할 수 있어 생산성을 향상시킬 수 있고, 작업시 인체 및 환경에 유해한 폐액, 폐수 발생량의 감소와 설비의 부식을 저하시킬 수 있는 효과가 있다.

도면의 간단한 설명

도 1은 종래 기술에 따른 액정표시장치의 구조 평면도.

도 2는 도 1의 A선에 따른 확대 평면도.

도 3a 내지 3c는 종래 기술에 따른 액정표시장치의 제조방법을 설명하기 위한 공정단면도.

도 4는 종래 기술에 따른 액정표시장치 제조방법의 문제점을 나타낸 단면도.

도 5a 내지 5d는 본 발명에 따른 액정표시장치의 제조방법을 설명하기 위한 공정단면도.

도면의 주요 부분에 대한 부호의 설명

501 : 절연기판 502 : 게이트 전극

502a : 게이트 금속 503 : 게이트 절연막


504 : 반도체층 505 : 소스 전극

506 : 드레인 전극 507 : 보호막


508a : 화소전극 509 : 포토레지스트

도면


도면1




도면2




도면3a




도면3b




도면3c




도면4




도면5a




도면5b



도면5c



도면5d



专利名称(译)	液晶显示装置的制造方法		
公开(公告)号	KR100685920B1	公开(公告)日	2007-02-23
申请号	KR1020010033261	申请日	2001-06-13
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	LEE HYUNGCHAN 이형찬 LEE YOUNBO 이연보 PARK GIBUM 박기범 SONG ILNAM 송일남 JEONG BEUNGHWA 정병화		
发明人	이형찬 이연보 박기범 송일남 정병화		
IPC分类号	G02F1/136 G02F1/1362		
CPC分类号	G02F1/136204 G02F1/13458 G02F1/136227		
代理人(译)	金勇 新昌		
其他公开文献	KR1020020094809A		
外部链接	Espacenet		

摘要(译)

本发明涉及一种用于制造其中可以通过蚀刻在相同的步骤中除去在步骤2中的像素电极和栅极金属焊盘部切断区域的液晶显示装置中，制造液晶显示装置的方法中，活性在基板上栅极线和包括关于栅极线之间的连接形成栅极金属图案的区域中的栅电极的切割区域，并显示tingba，形成栅衬底，源极的整个表面上绝缘膜/漏极在所述有源区形成具有电极的薄膜晶体管，在基板的整个表面上沉积保护膜，形成接触孔，使得薄膜晶体管的漏电极和栅极金属图案暴露，形成由ITO制成并连接到有源区的透明电极，通过使用草酸，使得在切割区域露出的栅极金属图案，通过在混合酸包含磷酸，硝酸蚀刻栅极金属图案除去的步骤中，乙酸其余只小区域选择性地蚀刻到透明电极特征在于包括yirueojim。切割面积，草酸

