

(19)대한민국특허청(KR)
(12) 공개특허공보(A)

(51) Int. Cl.⁷ (11) 공개번호 10-2005-0074369
G02F 1/133 (43) 공개일자 2005년07월18일

(21) 출원번호 10-2005-0052290(분할)
(22) 출원일자 2005년06월17일
(62) 원출원 특허10-2004-0088140
원출원일자 : 2004년11월02일 심사청구일자 2004년11월02일

(30) 우선권주장 JP-P-2000-00373171 2000년12월07일 일본(JP)

(71) 출원인 가부시키키가이샤 히타치세이사쿠쇼
일본국 도쿄도 치요다쿠 마루노우치 1초메 6반 6고

(72) 발명자 아스마 히로아끼
일본 지바켄 모바라시 도부다이 1-7-18
하세가와 아쓰시
일본 지바켄 도가네시 히요시다이 5-2-11

(74) 대리인 장수길
구영창

심사청구 : 있음

(54) 표시 장치

요약

소비 전력이 작은 것을 얻는다.

상기 화소 영역의 집합인 표시 영역을 x 방향을 따른 가상의 선을 경계로 하여 한쪽의 표시 영역과 다른 쪽의 표시 영역으로 구분하고, 한쪽의 표시 영역측의 각 게이트 신호선에 주사 신호를 공급하는 주사 신호 구동 회로와 다른 쪽의 표시 영역측의 각 게이트 신호선에 주사 신호를 공급하는 주사 신호 구동 회로가 별개로 형성되고, 또한 한쪽의 표시 영역측의 각 드레인 신호선과 다른 쪽의 표시 영역측의 각 드레인 신호선이 분리되어 있음과 함께, 한쪽의 표시 영역측의 각 드레인 신호선에 영상 신호를 공급하는 영상 신호 구동 회로와 다른 쪽의 표시 영역측의 각 드레인 신호선에 영상 신호를 공급하는 영상 신호 구동 회로가 별개로 형성되어 있다.

대표도

도 1

색인어

박막 트랜지스터, 주사, 액정

명세서

도면의 간단한 설명

도 1은 발명에 의한 액정 표시 장치의 일 실시예를 나타내는 전체 등가 회로도.

도 2는 본 발명에 의한 액정 표시 장치의 영상 신호 구동 회로의 일 실시예를 나타내는 등가 회로도.

도 3은 본 발명에 의한 액정 표시 장치의 화소의 일 실시예를 나타내는 평면도.

도 4는 도 3의 IV-IV 선에 있어서의 단면도.

도 5는 본 발명에 의한 액정 표시 장치의 다이내믹 메모리(1bit)의 일 실시예를 나타내는 평면도.

도 6은 도 5의 VI-VI 선에 있어서의 단면도.

도 7은 본 발명에 의한 액정 표시 장치의 다이내믹 메모리의 일 실시예를 나타내는 등가 회로도.

도 8은 본 발명에 의한 액정 표시 장치의 다이내믹 메모리의 동작 설명도.

도 9는 본 발명에 의한 액정 표시 패널의 일 실시예를 나타내는 단면도.

도 10은 본 발명에 의한 액정 표시 구동 방법의 일 실시예를 나타내는 설명도.

〈도면의 주요 부분에 대한 부호의 설명〉

SUB : 기관

GL : 게이트 신호선

DL : 드레인 신호선

TFT : 박막 트랜지스터

PX : 화소 전극

AR : 액정 표시부

ARf : 전단 표시부

ARb : 후단 표시부

CL : 도전막

BT : 차광막

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 표시 장치에 관한 것으로, 특히, 액정을 통해 대향 배치되는 각 기관 중 한쪽의 기관의 액정층의 면에 액정 표시 구동 회로가 형성되어 있는 액티브 매트릭스형 액정 표시 장치에 관한 것이다.

표시 장치에 있어서의 액티브 매트릭스형 액정 표시 장치는 액정을 통해 대향 배치되는 각 투명 기관 중 한쪽의 투명 기관의 액정층의 면에, x 방향으로 연장되어 y 방향으로 병설되는 게이트 신호선과 y 방향으로 연장되어 x 방향으로 병설되는 드레인 신호선으로 둘러싸인 각 영역을 화소 영역으로 하고 있다.

그리고, 이 화소 영역에 한쪽의 게이트 신호선으로부터의 주사 신호에 의해 구동되는 박막 트랜지스터와, 이 박막 트랜지스터를 통해 한쪽의 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극이 구비되어 있다.

이 화소 전극은 다른 쪽의 투명 기관의 액정층의 면에 형성된 대향 전극과의 사이에 상기 영상 신호에 대응한 강도의 전계를 발생시키고, 액정의 광 투과율을 제어하도록 되어 있다.

또한, 이러한 구성의 액정 표시 장치에 있어서, 각 게이트 신호선 및 각 드레인 신호선에 각각 신호를 공급하기 위한 주사 신호 구동 회로 및 영상 신호 구동 회로를 한쪽의 투명 기관의 액정층의 면에 형성한 것이 알려져 있다. 이들 각 회로는 화소 영역 내의 상기 박막 트랜지스터와 마찬가지로의 구성으로 이루어지는 다수의 MIS(Metal-insulator-semiconductor)형 트랜지스터로 이루어져 있으며, 화소의 구성과 동시에 각 회로를 형성할 수 있기 때문이다.

이 경우, 박막 트랜지스터 및 MIS형 트랜지스터의 각각의 반도체층으로서 다결정 실리콘(Poly-Si)이 이용되고 있다.

발명이 이루고자 하는 기술적 과제

그러나, 이러한 구성으로 이루어지는 표시 장치는, 예를 들면 휴대 전화의 표시 장치로서 이용한 경우에는 그 소비 전력이 비교적 크다고 하는 문제점이 지적되기에 이르렀다.

또한, 영상 신호 구동 회로에 다이내믹 메모리를 이용하고 있으며, 이 다이내믹 메모리를 구성하는 박막 트랜지스터에 누설 전류가 흐른다고 하는 문제점이 지적되기에 이르렀다.

또한, 상기 다이내믹 메모리는 외부 광에 의해 그 반도체층에 포톤(photon)이 발생한 경우, 이에 따른 문제점이 예를 들면 화소 영역 내에 형성되는 박막 트랜지스터보다 악영향을 준다는 것이 지적되기에 이르렀다.

본 발명은 이러한 사정에 기초하여 이루어진 것으로, 그 목적은 소비 전력이 작은 표시 장치를 제공하는 데 있다.

본 발명의 또다른 목적은, 영상 신호 구동 회로 내의 다이내믹 메모리를 구성하는 박막 트랜지스터에 발생하는 누설 전류를 억제할 수 있었던 표시 장치를 제공하는 데 있다.

본 발명의 또다른 목적은, 영상 신호 구동 회로 내의 다이내믹 메모리를 정상적으로 동작시키는 표시 장치를 제공하는 데 있다.

발명의 구성 및 작용

본원에 있어서 개시되는 발명 중, 대표적인 것의 개요를 간단히 설명하면, 다음과 같다.

수단 1.

액정을 통해 대향 배치되는 각 기관 중 한쪽의 기관의 액정층의 면에, x 방향으로 연장하여 y 방향으로 병설되는 게이트 신호선과 이들 각 게이트 신호선에 주사 신호를 공급하는 주사 신호 구동 회로와, y 방향으로 연장하여 X 방향으로 병설되는 드레인 신호선과 이들 각 드레인 신호선에 영상 신호를 공급하는 영상 신호 구동 회로와,

상기 각 신호선에 의해 둘러싸이는 화소 영역에, 한쪽의 게이트 신호선으로부터의 주사 신호에 의해 구동되는 박막 트랜지스터와, 이 박막 트랜지스터를 통해 한쪽의 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극을 구비하고,

상기 화소 영역의 집합인 표시 영역을 x 방향을 따른 가상의 선을 경계로 하여 한쪽의 표시 영역과 다른 쪽의 표시 영역으로 구분하고,

한쪽의 표시 영역측의 각 게이트 신호선에 주사 신호를 공급하는 주사 신호 구동 회로와 다른 쪽의 표시 영역측의 각 게이트 신호선에 주사 신호를 공급하는 주사 신호 구동 회로가 별개로 형성되고,

또한, 한쪽의 표시 영역측의 각 드레인 신호선과 다른 쪽의 표시 영역측의 각 드레인 신호선이 분리되어 있음과 함께,

한쪽의 표시 영역측의 각 드레인 신호선에 영상 신호를 공급하는 영상 신호 구동 회로와 다른 쪽의 표시 영역측의 각 드레인 신호선에 영상 신호를 공급하는 영상 신호 구동 회로가 별개로 형성되어 있는 것을 특징으로 하는 것이다.

이와 같이 구성된 액정 표시 장치는 한쪽의 표시 영역과 다른 쪽의 표시 영역을 하나의 표시 영역으로서 이용할 수도 있지만, 어느 하나의 표시 영역만을 표시시킬 수 있게 된다.

이 때문에, 표시하지 않은 표시 영역에 주사 신호를 공급하지 않아도 되므로 소비 전력의 저감을 도모할 수 있게 된다.

수단 2.

액정을 통해 대향 배치되는 각 기관 중 한쪽의 기관의 액정층의 면에, x 방향으로 연장하여 y 방향으로 병설되는 게이트 신호선과 이들 각 게이트 신호선에 주사 신호를 공급하는 주사 신호 구동 회로와, y 방향으로 연장하여 x 방향으로 병설되는 드레인 신호선과 이들 각 드레인 신호선에 영상 신호를 공급하는 영상 신호 구동 회로와,

상기 각 신호선에 의해 둘러싸이는 화소 영역에, 한쪽의 게이트 신호선으로부터의 주사 신호에 의해 구동되는 박막 트랜지스터와, 이 박막 트랜지스터를 통해 한쪽의 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극을 구비함과 함께,

상기 영상 신호 구동 회로는 상기 박막 트랜지스터와 병행하여 형성되는 다른 복수의 박막 트랜지스터로 이루어지는 다이내믹 메모리를 구비하고,

상기 다른 복수의 박막 트랜지스터 중 적어도 하나는 절연막을 통해 고정된 전위를 갖는 도전막으로 덮여 있는 것을 특징으로 하는 것이다.

이와 같이 구성된 액정 표시 장치는 그 다이내믹 메모리를 구성하는 박막 트랜지스터에 있어서, 그 용량을 크게 할 수 있기 때문에, 누설 전류의 발생을 억제할 수 있다.

수단 3.

액정 표시 패널과, 이 액정 표시 패널의 배면에 배치되는 백라이트로 구성되고,

상기 액정 표시 패널은 액정을 통해 대향 배치되는 각 기관 중 한쪽의 기관의 액정층의 면에, x 방향으로 연장하여 y 방향으로 병설되는 게이트 신호선과 이들 각 게이트 신호선에 주사 신호를 공급하는 주사 신호 구동 회로와, y 방향으로 연장하여 x 방향으로 병설되는 드레인 신호선과 이들 각 드레인 신호선에 영상 신호를 공급하는 영상 신호 구동 회로와,

상기 각 신호선에 의해 둘러싸이는 화소 영역에, 한쪽의 게이트 신호선으로부터의 주사 신호에 의해 구동되는 박막 트랜지스터와, 이 박막 트랜지스터를 통해 한쪽의 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극을 구비함과 함께,

상기 영상 신호 구동 회로는 상기 박막 트랜지스터와 병행하여 형성되는 다른 복수의 박막 트랜지스터로 이루어지는 다이내믹 메모리를 구비하고,

상기 백라이트와 대향하는 측의 기관에 상기 백라이트로부터의 광이 상기 다이내믹 메모리로 조사되는 것을 회피하는 차광막이 형성되어 있는 것을 특징으로 하는 것이다.

이와 같이 구성된 액정 표시 장치는 다이내믹 메모리를 구성하는 박막 트랜지스터로의 외부 광의 조사를 차폐할 수 있기 때문에, 상기 다이내믹 메모리를 정상적으로 동작시킨다.

<실시예>

이하, 본 발명에 의한 액정 표시 장치의 실시예를 도면을 이용하여 설명을 한다.

《전체의 구성》

도 1은 본 발명에 의한 액정 표시 장치의 일 실시예를 나타내는 등가 회로도이다. 도 1은 회로도이지만, 실제의 기하학적 배치와 대응시켜서 나타내고 있다.

도 1에 있어서, 우선, 투명 기관 SUB1이 있다. 이 투명 기관 SUB1은 투명 기관 SUB2(도시하지 않음)와 액정을 통해 대향 배치되고, 이 투명 기관 SUB2는 적어도 액정 표시부 AR을 피복하여 그 주변에 형성되는 시일재 SL(도 9 참조)에 의해 투명 기관 SUB1에 고정되어 있다.

투명 기관 SUB1의 액정층의 면에는 도면 중 x 방향으로 연장하여 y 방향으로 병설되는 게이트 신호선 GL과, 이들 게이트 신호선 GL과 절연되어 y 방향으로 연장하여 x 방향으로 병설되는 드레인 신호선 DL이 형성되어 있다.

각 게이트 신호선 GL과 각 드레인 신호선 DL로 둘러싸인 구형 상의 각 영역은 화소 영역을 구성하도록 되고, 이에 따라 매트릭스형으로 배치된 각 화소 영역의 집합에 의해 액정 표시부 AR이 형성되도록 되어 있다.

여기서, 본 실시예에서는 각 드레인 신호선 DL은 액정 표시부 AR의 중앙에서 분할되어 형성되어 있다. 즉, 최상단인 1단부터 i단까지의 각 게이트 신호선 GL로 형성되는 각 화소 영역(이하, 전단 표시부 ARf라 칭함)과, (i-1)단부터 최하단인 n단까지의 각 게이트 신호선 GL로 형성되는 각 화소 영역(이하, 전단 표시부 ARb라 칭함)이 관념상 분할되고, 전단 표시부 ARf를 담당하는 드레인 신호선 DL과 후단 표시부 ARb를 담당하는 드레인 신호선 DL이 전기적으로 분리되어 형성되어 있다.

이 경우, i의 값은 액정 표시 장치의 용도에 따라 다르고, 액정 표시부 AR의 중앙(도면 중 y 방향의 중앙)에 대하여 상단측이어도 좋고, 또한 하단측이어도 좋다.

그리고, 전단 표시부 ARf에서의 각 게이트 신호선 GL의 일 단측(도면 중 우측)은 주사 신호 구동 회로인 화소 구동용 시프트 레지스터(1f)에 접속되고, 이 화소 구동용 시프트 레지스터(1f)는 이 액정 표시 장치의 외부로부터 공급되는 스타트 펄스 클럭 신호에 의해 구동되도록 되어 있다.

또한, 후단 표시부 ARb에서의 각 게이트 신호선 GL의 일 단측(도면 중 우측)은 상기 화소 구동용 시프트 레지스터(1f)와 별개의 화소 구동용 시프트 레지스터(1b)에 접속되고, 이 화소 구동용 시프트 레지스터(1b)도 상기 스타트 펄스 클럭 신호에 의해 구동되도록 되어 있다.

또한, 전단 표시부 ARf에서의 각 드레인 신호선 DL의 일 단측(도면 중 상측)은 영상 신호 구동 회로에 접속되고, 이 영상 신호 구동 회로는 드레인 신호선 DL 측으로부터 순차적으로 병설되는 D-A 변환 회로(2f), 메모리(3f), 입력 데이터 저장(출력) 회로(4f), H측 어드레스 디코더(5f)와, 상기 메모리(3f)에 접속되는 V측 어드레스 디코더(6f), 메모리 구동용 시프트 레지스터(7f)로 구성되어 있다.

H측 어드레스 디코더(5f), 입력 데이터 저장(출력) 회로(4f), 및 V측 어드레스 디코더(6f)에는 각각 이 액정 표시 장치의 외부로부터 공급되는 화소 어드레스(H), 화소 데이터, 및 화소 어드레스(V)가 입력되도록 되어 있다.

또한, 메모리 구동용 시프트 레지스터(7f)는 상기 스타트 펄스 클럭 신호의 입력에 의해 구동되도록 되어 있다.

또, 이러한 영상 신호 구동 회로의 보다 상세한 회로는 도 2에 도시되어 있다.

또한, 후단 표시부 ARb에서의 각 드레인 신호선 DL의 일 단측(도면 중 하측)은 상기 영상 신호 구동 회로와 별개의 영상 신호 구동 회로에 접속되고, 이 영상 신호 구동 회로는 상기 영상 신호 구동 회로와 마찬가지로, 드레인 신호선 DL 측으로부터 순차적으로 병설되는 D-A 변환 회로(2b), 메모리(3b), 입력 데이터 저장(출력) 회로(4b), H측 어드레스 디코더(5b)와, 상기 메모리(3b)에 접속되는 V측 어드레스 디코더(6b), 메모리 구동용 시프트 레지스터(7b)로 구성되어 있다.

H측 어드레스 디코더(5b), 입력 데이터 저장(출력) 회로(4b), V측 어드레스 디코더(6b)에는 각각 이 액정 표시 장치의 외부로부터 공급되는 상기 화소 어드레스(H), 화소 데이터, 화소 어드레스(V)가 입력되도록 되어 있다.

또한, 메모리 구동용 시프트 레지스터(7b)는 상기 스타트 펄스 클럭 신호의 입력에 의해 구동되도록 되어 있다.

그리고, 주사 신호 구동 회로 및 영상 신호 구동 회로의 각각에는 이 액정 표시 장치의 외부로부터 전원 공급 제어 회로(9)를 통해 전원이 공급되고, 전단 표시부 ARf 측의 주사 신호 구동 회로 및 영상 신호 구동 회로에는 전력 공급 스위치(10f)를 통해 전원이 공급되고, 후단 표시부 ARb 측의 주사 신호 구동 회로 및 영상 신호 구동 회로에는 전력 공급 스위치(10b)를 통해 전원이 공급되도록 되어 있다.

이와 같이 구성된 액정 표시 장치는 액정 표시부 AR에서, 그 전역에 걸쳐 표시할 수 있는 것은 물론이고, 전단 표시부 ARf에만 표시하거나, 또한 후단 표시부 ARb에만 표시하거나 할 수 있도록 되어 있다.

이로 인해, 예를 들면 휴대 전화에 있어서의 액정 표시 장치로서 이용하는 경우에, 전단 표시부 ARf에 일시, 시각, 안테나 감도 등의 정보(패널 일부 표시로 충분한 정보)를 영상시키고, 후단 표시부 ARb를 구동시키지 않도록 할 수 있다.

이 때문에, 후단 표시부 ARb의 각 게이트 신호선 GL에 전력을 공급하지 않는 구성으로 할 수 있으며, 저소비 전력화의 향상에 유효하다.

《화소의 구성》

도 3은 화소의 일 실시예를 나타내는 평면도이다. 도 3은 특히 드레인 신호선 DL의 분리 개소에서의 화소를 나타내고, 상기 드레인 신호선 DL과 교차하는 게이트 신호선 GL에 대하여 상측의 화소의 일부와 하측의 화소의 일부를 나타내고 있다. 또, 도 3의 IV-IV 선에 있어서의 단면도를 도 4에 나타내고 있다.

도 3에 있어서, 우선, 투명 기판 SUB1의 상면에 박막 트랜지스터 TFT의 형성 영역에 poly-Si으로 이루어지는 반도체층 AS가 형성되어 있다.

그리고, 이 반도체층 AS도 피복하여 투명 기판 SUB1의 표면에, 예를 들면 SiO₂로 이루어지는 제1 절연막 GI가 형성되어 있다.

제1 절연막 GI는 박막 트랜지스터 TFT의 형성 영역에 있어서는 그 게이트 절연막으로서 기능하고, 또한 후술하는 용량 소자 Cstg의 형성 영역에 있어서는 그 유전체막으로서 기능한다.

절연막 GI의 표면에는 도면 중 x 방향으로 연장하도록 하여 게이트 신호선 GL이 형성되어 있다. 이 게이트 신호선 GL은 그 일부가 화소 영역 내에 연장되어 상기 반도체층 AS를 걸치도록 하여 형성되고, 이것에 의해 박막 트랜지스터 TFT의 게이트 전극 GT가 형성되어 있다.

또한, 게이트 신호선 GL의 형성 시, 동시에 스토리지선 SL이 형성되고, 이 스토리지선 SL은 상기 게이트 신호선 GL과 거의 평행하게 배치됨과 함께, 상기 게이트 신호선 GL과의 사이에 비교적 큰 면적의 연장부가 형성되어 있다.

스토리지선 SL의 상기 연장부는 용량 소자 Cstg의 전극의 하나를 구성하도록 되어 있다.

그리고, 게이트 신호선 GL 및 스토리지선 SL도 피복하여 투명 기판 SUB1의 표면에는, 예를 들면 SiO₂로 이루어지는 제2 절연막 IN이 형성되어 있다.

제2 절연막 IN은 게이트 신호선 GL에 대한 후술하는 드레인 신호선 DL의 층간 절연막으로서 기능하고, 또한 용량 소자 Cstg의 형성 영역에 있어서는 그 유전체막으로서 기능한다.

또한, 제2 절연막 IN은 그 하층의 제1 절연막 GI에까지 관통하는 콘택트홀 CH1, CH2가 형성되고, 각각 박막 트랜지스터 TFT의 드레인 영역, 소스 영역의 일부가 노출되도록 되어 있다.

그리고, 제2 절연막 IN의 상면은 도면 중 y 방향으로 연장하는 드레인 신호선 DL이 형성되고, 또한 이 드레인 신호선 DL과 동시에 형성되는 소스 전극 SD2가 형성되어 있다.

드레인 신호선 DL은 상기 콘택트홀 CH1 상을 주행하도록 하여 형성되고, 이에 따라, 이 콘택트홀 CH1의 드레인 신호선 DL은 박막 트랜지스터 TFT의 드레인 전극 SD1을 겸한 구성으로 되어 있다.

또한, 이 드레인 신호선 DL은 게이트 신호선 GL 상에서 분리되고, 한쪽의 드레인 신호선 DL의 분리 단부와 다른 쪽의 드레인 신호선 DL의 분리 단부는 모두 상기 게이트 신호선 GL에 중첩되어 있다.

이와 같이 한 이유는 외부 광(백라이트 등의)에 의한 광 누설을 게이트 신호선 GL에 의해 방지한 구성으로 되어 있다. 다시 말하면, 드레인 신호선 DL의 절단부를 게이트 신호선 GL로 차광한 구성으로 되어 있다.

또한, 소스 전극 SD2는 상기 콘택트홀 CH2를 피복하도록 하여 형성되어 있음과 함께, 일부의 스토리지선 SL 및 그 연장부와 중첩되도록 하여 형성되는 연장부를 포함하고 있다.

이 소스 전극 SD2의 연장부는 용량 소자 Cstg의 하나의 전극을 이루도록 되어 있다.

그리고, 드레인 신호선 DL 및 소스 전극 SD2도 피복하여 투명 기관 SUB의 표면에는, 예를 들면 SiO₂로 이루어지는 제3 절연막 PSV가 형성되어 있다. 제3 절연막 PSV는 박막 트랜지스터 TFT로의 액정의 직접적인 접촉을 회피하는 보호막으로서의 기능을 갖는다.

또한, 제3 절연막 PSV에는 소스 전극 SD2의 연장부의 일부를 노출시키기 위한 콘택트홀 CH3이 형성되어 있다.

그리고, 제3 절연막 PSV의 상면에는 콘택트홀 CH3도 피복하여, 예를 들면 ITO(Indium-Tin-Oxide)로 이루어지는 화소 전극 PX가 형성되어 있다.

《메모리의 구성》

도 5는 도 1에 도시한 상기 메모리의 1bit에 상당하는 부분의 평면도이다. 또한, 도 6은 도 5의 VI-VI 선에 있어서의 단면도이다.

또한, 이 부분에서의 메모리는, 소위 다이내믹 메모리라 불리는 것으로, 그 등가 회로는 도 7에 도시하고 있다. 도 5에 도시한 구성은 그 기하학적 배치에 있어서 도 7과 거의 대응하고 있다.

도 5에 도시한 메모리의 형성은 상기 화소의 형성과 병행하여 이루어지게 되어 있다.

도 5에 도시한 바와 같이 우선, 투명 기관 SUB1의 표면에는 poly-Si으로 이루어지는 반도체층 AS₁과 반도체층 AS₂가 형성되어 있다. 이 중 반도체층 AS₁은 박막 트랜지스터 TFT₁을 구성하기 위한 반도체층이 되고, 반도체층 AS₂는 박막 트랜지스터 TFT₂ 및 박막 트랜지스터 TFT₃을 구성하기 위한 반도체층이 된다. 이들 반도체층 AS₁, AS₂는 액정 표시부 AR에서의 박막 트랜지스터 TFT의 반도체층 AS의 형성과 동시에 형성되도록 되어 있다.

그리고, 이 반도체층 AS₁, AS₂도 피복하여 투명 기관 SUB의 상면에는 SiO₂로 이루어지는 제1 절연막 GI가 형성되어 있다. 제1 절연막 GI는 박막 트랜지스터 TFT₁ 내지 TFT₃의 게이트 절연막으로서의 기능을 갖는다.

제1 절연막 GI의 상면에는 도면 중 x 방향으로 연장하는 게이트 배선층 G1과 리프레시 배선층 R1이 형성되어 있다. 이들 게이트 배선층 G1, 리프레시 배선층 R1은 액정 표시부 AR에서의 게이트 신호선 GL의 형성 시, 동시에 형성되도록 되어 있다.

이 경우, 게이트 배선층 G1은 상기 반도체층 AS₁의 일부를 가로지르도록 하여 형성되어 박막 트랜지스터 TFT₁의 게이트 전극을 구성하고, 리프레시 배선층 R1은 상기 반도체층 AS₂의 일부를 가로지르도록 하여 형성되어 박막 트랜지스터 TFT₃의 게이트 전극을 구성하도록 되어 있다.

이들 게이트 배선층 G1 및 리프레시 배선층 R1도 피복하여 투명 기관 SUB의 상면에는 SiO₂로 이루어지는 제2 절연막 IN이 형성되어 있다.

제2 절연막 IN은 게이트 배선층 G1 및 리프레시 배선층 R1의 후술하는 드레인 배선층 D1에 대한 층간 절연막으로서의 기능을 갖는다.

또한, 제2 절연막 IN에는 박막 트랜지스터 TFT₁의 드레인 영역 및 소스 영역, 박막 트랜지스터 TFT₂의 소스 영역, 박막 트랜지스터 TFT₃의 드레인 영역 및 소스 영역, 리프레시 배선층 R1의 일부, 또한 게이트 전극 GT3의 일부를 노출시키는 콘택트홀 CH4, CH5, CH6, CH7, CH8, CH9가 형성되어 있다.

제2 절연막 IN의 상면에는 도면 중 y 방향으로 연장하는 드레인 배선층 D1이 형성되고, 이 드레인 배선층 D1은 박막 트랜지스터 TFT₁의 드레인 영역, 박막 트랜지스터 TFT₃의 드레인 영역과 접속되어 있다. 이 드레인 배선층 D1은 액정 표시부 AR에서의 드레인 신호선 DL의 형성 시, 동시에 형성되도록 되어 있다.

또한, 이 때, 게이트 배선층 G1과 동시에 형성되는 게이트 전극 GT3이 박막 트랜지스터 TFT₂의 반도체층 AS₂를 가로지르도록 하여 형성되고, 이 게이트 전극 GT3은 박막 트랜지스터 TFT₁의 소스 영역과 접속되어 있다. 또한, 역시, 드레인 배선층 D1과 동시에 형성되는 도전층 C1이 박막 트랜지스터 TFT₂의 소스 영역과 리프레시 배선층 R1과의 접속을 도모하도록 하여 형성되어 있다.

드레인 배선층 D1, 게이트 전극 GT3, 도전층 C1도 피복하여 투명 기판 SUB의 상면은 SiO₂로 이루어지는 제3 절연막 PSV가 형성되어 있다. 제3 절연막은 박막 트랜지스터 TFT₁ 내지 TFT₃을 보호하기 위한 보호막으로서의 기능을 갖는다.

그리고, 제3 절연막 PSV의 상면에는 ITO(Indium-Tin-Oxide)막으로 이루어지는 도전층 CL이 형성되어 있다. 이 도전층 CL은 액정 표시부 AR에서의 화소 전극 PX의 형성 시, 동시에 형성되도록 되어 있다.

이 도전층 CL은 본 실시예에서는 박막 트랜지스터 TFT₂의 게이트 영역을 피복하도록 하여 형성되어 있다. 그러나, 이에 한정되는 것이 아니라, 다른 박막 트랜지스터 TFT₁, TFT₃의 각 게이트 영역을 피복하도록 하여 형성되어 있어도 좋다.

또, 이 도전층 CL은 접지(ground) 또는 전원 등과 같이 고정된 전위가 부여되도록 되어 있다.

이와 같이 구성된 메모리는 그 축적 용량을 증대시킬 수 있고, 각 박막 트랜지스터 TFT₁ 내지 TFT₃에 생기는 누설 전류에 대하여, 메모리 보유의 시간 마진을 얻을 수 있는 효과를 발휘하게 된다.

《메모리의 동작 설명》

도 8의 (a)는 상기 다이내믹 메모리의 동작을 나타내는 도면으로, (1) 데이터선(드레인 배선층)을 접지(GND)에 리셋, (2) 데이터의 리드 동작, (3) 데이터의 재기입, (4) 새로운 데이터의 기입을 각각 전류의 흐름 등에 의해 나타내고 있다.

또한, 도 8의 (b)는 각 신호의 타이밍차트를 나타내고 있다.

《액정 표시 패널》

도 9는 투명 기판 SUB1과 액정 LC를 통해 대향 배치되는 투명 기판 SUB2를 외위기로 하는 액정 표시 패널 PNL과, 이 액정 표시 패널의 배면(관찰자에 대하여)에 배치되는 백라이트 BL과의 배치 관계를 나타낸 도면이다.

투명 기판 SUB1의 액정층과 반대층의 면에는 편광막 POL2가 형성되고, 투명 기판 SUB2의 액정층과 반대층의 면에는 편광막 POL1이 형성되고, 투명 기판 SUB1에 대한 투명 기판 SUB2의 고정은 액정을 밀봉하는 기능을 겸비하는 시일재 SL에 의해 이루어져 있다.

백라이트 BL로부터의 광은 액정 표시 패널 PNL의 액정 표시부 AR에서의 각 화소의 광 투과율이 제어된 액정 LC를 통해 관찰자에 조사되도록 되어 있다.

그리고, 이 경우, 투명 기판 SUB1의 백라이트 BL층의 면에서 차광막 BT가 형성되고, 이 차광막 BT는 적어도 도 1에 도시한 H층 어드레스 디코더, 입력 데이터 저장(출력) 회로, 메모리의 각각에 백라이트 BL로부터의 광이 조사되는 것을 방지하고 있다.

그러나, 이 차광막 BT는 액정 표시부 AR(화소의 집합으로 이루어지는 영역)만을 개구시키도록 하고, 그 주변의 전역에 형성하도록 해도 좋은 것은 물론이다.

이와 같이 구성한 액정 표시 패널 PNL은 다이내믹 메모리를 구성하는 각 박막 트랜지스터 TFT₁ 내지 TFT₃에 백라이트 BL로부터의 광의 조사가 방지되기 때문에, 그 오동작의 발생을 회피할 수 있는 효과를 발휘하게 된다. 다이내믹 메모리의 경우, 광의 조사에 의한 반도체 중에 발생하는 포톤에 기인한 악영향은 매우 크기 때문이다.

또, 본 실시예에서는 백라이트 BL과 대향하는 투명 기판 SUB1의 액정층의 면에서 다이내믹 메모리 등의 회로가 형성된 것이다. 그러나, 이들 회로는 다른 쪽의 투명 기판 SUB2측에 형성된 것이어도 되는 것은 물론이다.

이 경우에 있어서도, 상기 다이내믹 메모리로의 외부 광의 조사를 방지할 수 있기 때문이다.

또, 차광막 BT로서는, 예를 들면 흑색의 비닐 등이어도 좋다.

《액정 표시 패널의 구동 방법》

도 10은 액정 표시 패널 PNL의 구동 방법, 특히 화소 구동용 시프트 레지스터(1f, 1b)의 구동 방법 및 그에 수반하는 영상 신호 구동 회로로부터의 영상 신호의 송출 방법을 나타낸 도면이다.

상술한 바와 같이 본 실시예에 의한 액정 표시 장치는 그 액정 표시부 AR이 전단 표시부 ARf와 후단 표시부 ARb로 구분되고, 각각 별개의 화소 구동용 시프트 레지스터(1f, 1b)에 의해 게이트 신호선 GL에 주사 신호를 공급하고 있다.

그리고, 그 구동의 일 실시예로서, 전단 표시부 ARf와 후단 표시부 ARb의 경계측에 존재하는 전단 표시부 ARf 측의 게이트 신호선 GL과 후단 표시부 ARb 측의 게이트 신호선 GL로부터, 각각 그것으로부터 멀어지는 방향을 따라 각 게이트 신호선 GL에 주사 신호를 공급하고 있다(Direction A).

또한, 다른 실시예로서, 이와는 반대로, 전단 표시부 ARf와 후단 표시부 ARb의 경계에서 멀어지는 측에 존재하는 전단 표시부 ARf 측의 게이트 신호선 GL과 후단 표시부 ARb 측의 게이트 신호선 GL로부터, 각각 그것으로부터 상기 경계에 근접하는 방향을 따라 각 게이트 신호선 GL에 주사 신호를 공급하도록 해도 좋다(Direction B).

이와 같이 구성한 경우, 전단 표시부 ARf와 후단 표시부 ARb의 경계에서의 표시를 매우 자연스럽게 할 수 있는 효과를 발휘한다. 즉, 전단 표시부 ARf의 상기 경계측의 화소와 후단 표시부 ARb의 상기 경계측의 화소에 있어서, 이들 구동의 시간차가 적고, 예를 들면 한쪽의 화소에 있어서 누설이 크다고 문제점이 생기지 않게 되기 때문이다.

이상, 표시 장치로서 액정 표시 장치에 관한 실시예를 설명했지만, 본 발명의 사상을 일탈하지 않은 범위에서, 본 발명의 구성을 유기 EL, OLED 등의 표시 장치에 적용할 수도 있다.

발명의 효과

이상 설명에서 분명한 바와 같이 본 발명에 의한 표시 장치에 따르면, 소비 전력이 작은 것을 얻을 수 있다.

또한, 영상 신호 구동 회로 내의 다이내믹 메모리를 구성하는 박막 트랜지스터에서 발생하는 누설 전류를 억제할 수 있다.

또한, 영상 신호 구동 회로 내의 다이내믹 메모리를 정상적으로 동작시킬 수 있다.

(57) 청구의 범위

청구항 1.

액정 표시 패널과, 이 액정 표시 패널의 배면에 배치되는 백라이트를 포함하고,

상기 액정 표시 패널은, 액정을 개재하여 대향 배치되는 각 기관 중 한쪽의 기관의 액정측의 면에, X 방향으로 연장하여 y 방향으로 병설되는 게이트 신호선과 이들 각 게이트 신호선에 주사 신호를 공급하는 주사 신호 구동 회로와, y 방향으로 연장하여 x 방향으로 병설되는 드레인 신호선과 이들 각 드레인 신호선에 영상 신호를 공급하는 영상 신호 구동 회로와,

상기 각 신호선에 의해 둘러싸이는 화소 영역에, 한쪽의 게이트 신호선으로부터의 주사 신호에 의해 구동되는 박막 트랜지스터와, 이 박막 트랜지스터를 통해 한쪽의 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극을 구비함과 함께,

상기 영상 신호 구동 회로는 상기 박막 트랜지스터와 병행하여 형성되는 다른 복수의 박막 트랜지스터를 포함하는 다이내믹 메모리를 구비하고,

상기 백라이트와 대향하는 측의 기관에 상기 백라이트로부터의 광이 상기 다이내믹 메모리에 조사되는 것을 회피하는 차광막이 형성되어 있는 표시 장치.


청구항 2.

제1항에 있어서,


상기 다이내믹 메모리가 형성되어 있는 기관은 상기 백라이트와 대향하는 측의 기관이고, 상기 차광막은 상기 기관을 개재하여 상기 다이내믹 메모리와 대향하는 부분에 형성되어 있는 표시 장치.

도면


도면1




도면3




도면4




도면5




도면6




도면7




도면8



도면9



도면10



专利名称(译)	显示设备		
公开(公告)号	KR1020050074369A	公开(公告)日	2005-07-18
申请号	KR1020050052290	申请日	2005-06-17
[标]申请(专利权)人(译)	日立HITACHI SEISAKUSHODBA		
申请(专利权)人(译)	株式会社日立制作所		
当前申请(专利权)人(译)	株式会社日立制作所		
[标]发明人	ASUMA HIROAKI 아스마히로아끼 HASEGAWA ATSUSHI 하세가와아쯔시		
发明人	아스마히로아끼 하세가와아쯔시		
IPC分类号	G02F1/133 G02F1/1345 G09G3/20 G02F1/1335 G02F1/13357 G09G3/36		
CPC分类号	G09G2300/0842 G09G3/3648 G09G3/3659 G09G3/3666 G09G2310/0283		
代理人(译)	CHANG, SOO KIL		
优先权	2000373171 2000-12-07 JP		
外部链接	Espacenet		

摘要(译)

功耗是可以获得的小东西。它具有跟随x方向的虚线作为边界，并且根据一个显示区域和另一侧的显示区域对称为像素区域的聚集的显示区域进行分类。用于将扫描信号提供给一个显示区域的每个栅极信号线的扫描信号驱动电路和用于将扫描信号提供给另一侧的显示区域的每个栅极信号线的扫描信号驱动电路形成成为离散的。此外，一个显示区域的每条漏极信号线和另一侧的显示区域的每条漏极信号线分离图像信号控制电路，用于将图像信号提供给一个显示区域的每条漏极信号线，以及图像信号控制电路。将图像信号提供给另一侧的显示区域的每条漏极信号线，形成成为离散的。薄膜晶体管，注入和液晶。

