

(19)대한민국특허청(KR)
(12) 공개특허공보(A)

(51) 。 Int. Cl.⁷
G02F 1/133

(11) 공개번호
(43) 공개일자

10-2004-0077183
2004년09월04일

(21) 출원번호 10-2003-0012640
(22) 출원일자 2003년02월28일

(71) 출원인 엘지.필립스 엘시디 주식회사
서울 영등포구 여의도동 20번지

(72) 발명자 장용호
경기도과천시별양동주공아파트647-308

김철세
대구광역시달성군다사읍죽곡리태성아파트102-807

(74) 대리인 김영호

심사청구 : 없음

(54) 액정 패널의 게이트 구동 장치 및 방법

요약

본 발명은 게이트 구동 집적 회로의 수를 줄일 수 있는 액정 패널의 게이트 구동 장치 및 방법에 관한 것이다.

본 발명의 게이트 구동 장치는 게이트 라인에 공급된 스캔 신호에 응답하는 박막 트랜지스터를 통해 데이터 라인에 공급된 화소 신호를 충전하는 액정셀들을 포함하는 액정 패널의 게이트 라인들을 구동하는 장치에 있어서, 상기 액정 패널에 내장되고 상기 게이트 라인들을 분할하여 상기 스캔 신호를 공급하기 위한 다수개의 쉬프트 레지스터들과; 상기 액정 패널에 접속되고 상기 쉬프트 레지스터들을 제어하기 위한 다수의 제어 신호들을 발생하는 게이트 구동 집적 회로를 구비하는 것을 특징으로 한다.

대표도

도 4

명세서

도면의 간단한 설명

도 1은 종래의 액정 표시 장치를 개략적으로 도시한 도면.

도 2는 도 1에 도시된 게이트 드라이버의 구체적인 구성을 도시한 도면.

도 3은 도 2에 도시된 게이트 구동 IC들을 입출력 파형도.

도 4는 본 발명의 실시 예에 따른 게이트 장치를 포함하는 액정 표시 장치를 도시한 도면.

도 5는 도 5에 도시된 게이트 구동 IC와 내장형 쉬프트 레지스터의 입출력 파형도.

도 6은 도 5에 도시된 게이트 구동 IC와 내장형 쉬프트 레지스터의 다른 입출력 파형도.

도 7은 도 4에 도시된 게이트 구동 IC의 구체적인 구성을 도시한 도면.

도 8은 도 4에 도시된 내장형 쉬프트 레지스터의 구체적인 구성을 도시한 도면.

< 도면의 주요 부분에 대한 부호의 설명 >

2, 22 : 액정 패널 4 : 게이트 드라이버

6 : 데이터 드라이버 8 : 타이밍 제어부

12, 24 : 게이트 구동 IC 26 : 게이트 TCP

23, 28 : 쉬프트 레지스터 30 : 데이터 구동 IC

32 : 데이터 TCP 25 : 레벨 쉬프터 어레이

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 액정 표시 장치에 관한 것으로, 특히 액정 패널과 접속되는 외부 구동 집적 회로의 수를 줄일 수 있는 액정 패널의 게이트 구동 장치 및 방법에 관한 것이다.

액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 화소 매트릭스를 갖는 액정 표시 패널과, 액정 표시 패널을 구동하기 위한 구동 회로를 구비한다.

구체적으로, 액정 표시 장치는 도 1에 도시된 바와 같이 화소 매트릭스를 갖는 액정 패널(2)과, 액정 패널(2)의 게이트 라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(4)와, 액정 패널(2)의 데이터 라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(6)와, 게이트 드라이버(4)와 데이터 드라이버(6)의 구동 타이밍을 제어하기 위한 타이밍 제어부(8)를 구비한다.

액정 패널(2)은 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 정의되는 영역마다 형성된 화소들로 구성된 화소 매트릭스를 구비한다. 화소들 각각은 화소 신호에 따라 광투과율을 조절하는 액정셀(Clc)과, 액정셀(Clc)을 구동하기 위한 박막 트랜지스터(TFT)들을 구비한다.

박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터의 스캔 신호, 즉 게이트 하이 전압(VGH)이 공급되는 경우 턴-온되어 데이터 라인(DL)으로부터의 화소 신호를 액정셀(Clc)에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터 게이트 로우 전압(VGL)이 공급되는 경우 턴-오프되어 액정셀(Clc)에 충전된 화소 신호가 유지되게 한다.

액정셀(Clc)은 등가적으로 캐패시터로 표현되며, 액정을 사이에 두고 대면하는 공통 전극과 박막 트랜지스터(TFT)에 접속된 화소 전극으로 구성된다. 그리고, 액정셀(Clc)은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터(미도시)를 더 구비한다. 이러한 액정셀(Clc)은 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전율 이방성을 가지는 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 계조를 구현하게 된다.

게이트 드라이버(4)는 타이밍 제어부(8)로부터의 게이트 스타트 펄스(Gate Start Pulse; GSP)를 게이트 쉬프트 클럭(Gate Shift Clock; GSC)에 따라 쉬프트시켜 게이트 라인들(GL1 내지 GLm)에 순차적으로 게이트 하이 전압(VGH)의 스캔 펄스를 공급한다. 그리고, 게이트 드라이버(14)는 게이트 라인들(GL)에 게이트 하이 전압(VGH)의 스캔 펄스가 공급되지 않는 나머지 기간에서는 게이트 로우 전압(VGL)을 공급하게 된다. 이러한 게이트 드라이버(4)는 게이트

라인들(GL1 내지 DLn)을 분할하여 구동하기 위하여 도 2에 도시된 바와 같이 게이트 구동 IC(Integrated Circuit)들을 포함하게 된다.

데이터 드라이버(6)는 타이밍 제어부(8)로부터의 소스 스타트 펄스(Source Start Pulse; SSP)를 소스 쉬프트 클럭(Source Shift Clock; SSC)에 따라 쉬프트시커 샘플링 신호를 발생한다. 그리고, 데이터 드라이버(6)는 상기 소스 쉬프트 클럭(SSC)에 따라 입력되는 화소 데이터(RGB)를 상기 샘플링 신호에 따라 래치한 후 소스 출력 이네이블(Source Output Enable; SOE) 신호에 응답하여 라인 단위로 공급한다. 데이터 드라이버(6)는 서로 다른 감마 전압들을 이용하여 라인 단위로 공급되는 화소 데이터(RGB)를 아날로그 화소 신호로 변환하여 데이터 라인들(DL1 내지 DLm)에 공급한다. 여기서, 데이터 드라이버(6)는 상기 화소 데이터를 화소 신호로 변환할 때 타이밍 제어부(8)로부터의 극성 제어 신호(POL)에 응답하여 그 화소 신호의 극성을 결정하게 된다. 이러한 데이터 드라이버(6)는 데이터 라인들(DL1 내지 DLm)을 분할하여 구동하기 위한 다수개의 데이터 구동 IC들을 포함하게 된다.

타이밍 제어부(8)는 게이트 드라이버(4)를 제어하는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC) 등을 발생하고, 데이터 드라이버(6)를 제어하는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭(SSC), 소스 출력 이네이블 신호(SOE), 극성 제어 신호(POL) 등을 발생한다. 이 경우, 타이밍 제어부(8)는 외로부터 입력되는 유효 데이터 구간을 알리는 데이터 이네이블(Data Enable; DE) 신호, 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 화소 데이터(RGB)의 전송 타이밍을 결정하는 도트 클럭(Dot Clock; DCLK)을 이용하여 상기 GSP, GSC, GOE, SSP, SSC, SOE, POL 등과 같은 제어신호들을 생성하게 된다.

도 2는 도 1에 도시된 게이트 드라이버(4)에 포함되는 다수개, 예를 들면 4개의 게이트 구동 IC들(12)을 도시한 것이고, 도 3은 도 2에 도시된 게이트 구동 IC들(12)의 입출력 파형을 도시한 것이다.

도 2에 도시된 게이트 구동 IC들(12) 각각은 입력 스타트 펄스를 쉬프트시커 스캔 펄스(SP)를 발생하는 쉬프트 레지스터와, 쉬프트 레지스터로부터의 스캔 펄스(SP)를 레벨 쉬프팅하여 게이트 라인에 공급하는 레벨 쉬프터들을 포함하는 레벨 쉬프터 어레이 등으로 구성된다. 이 경우, 첫번째 게이트 구동 IC(12)에 입력되는 스타트 펄스는 타이밍 제어부(8)로부터 공급되는 게이트 스타트 펄스(GSP)이고, 나머지 게이트 구동 IC들(12)에 입력되는 스타트 펄스는 전단 게이트 구동 IC(12)로부터 출력되는 캐리 신호(CR1, CR2, CR3)이다. 그리고, 게이트 구동 IC들(12) 각각에는 다수개의 클럭들을 포함하는 게이트 쉬프트 클럭(GSC)이 공통으로 공급된다.

먼저, 첫번째 게이트 구동 IC(12)는 게이트 스타트 펄스(GSP)를 게이트 쉬프트 클럭(GSC)에 응답하여 쉬프트시킴으로써 도 3과 같이 게이트 라인들(GL1 내지 GL(n/4))에 순차적으로 스캔 펄스(SP)를 공급하게 된다. 이어서, 첫번째 게이트 구동 IC(12)는 마지막 게이트 라인(GL(n/4))에 스캔 펄스(SP)를 출력함과 동시에 다음단 게이트 구동 IC(12)에 캐리 신호(CR1)를 공급한다.

그리고, 나머지 게이트 구동 IC들(12)은 전단 게이트 구동 IC(12)로부터 입력된 캐리 신호(CR1, CR2, CR3)를 게이트 쉬프트 클럭(GSC)에 응답하여 쉬프트시킴으로써 도 3과 같이 게이트 라인들(GL{n/4}+1 내지 GLn)에 순차적으로 스캔 신호(SP)를 공급하게 된다.

이러한 다수개의 게이트 구동 IC(12)는 통상 테이프 캐리어 패키지(Tape Carrier Package; 이하, TCP라 함)(미도시) 상에 실장되어 액정 패널(2)과 접속된다. 이 경우, 게이트 구동 IC(12)가 실장된 TCP는 TAB(Tape Automated Bonding) 공정에 의해 액정 패널(2)에 부착된다.

이렇게 종래의 액정 표시 장치는 게이트 라인들(GL1 내지 GLn)을 구동하기 위한 다수개의 게이트 구동 IC들(12)을 필요로 한다. 이에 따라, 게이트 라인들(GL1 내지 GLn)의 수가 해상도에 따라 증가할 수록 게이트 구동 IC(12) 및 TCP의 수가 증가되어야 하므로 제조 원가 상승의 원인이 된다.

발명이 이루고자 하는 기술적 과제

따라서, 본 발명의 목적은 게이트 구동 IC의 수를 줄일 수 있는 액정 패널의 게이트 구동 장치 및 방법을 제공하는 것이다.

발명의 구성 및 작용

상기 목적을 달성하기 위하여, 본 발명에 따른 액정 패널의 게이트 구동 장치는 게이트 라인에 공급된 스캔 신호에 응답하는 박막 트랜지스터를 통해 데이터 라인에 공급된 화소 신호를 충전하는 액정셀들을 포함하는 액정 패널의 게이트 라인들을 구동하는 장치에 있어서, 상기 액정 패널에 내장되고 상기 게이트 라인들을 분할하여 상기 스캔 신호를

공급하기 위한 다수개의 쉬프트 레지스터들과; 상기 액정 패널에 접속되고 상기 쉬프트 레지스터들을 제어하기 위한 다수의 제어 신호들을 발생하는 게이트 구동 집적 회로를 구비하는 것을 특징으로 한다.

상기 게이트 구동 집적 회로는 외부의 타이밍 제어부로부터 공급된 게이트 스타트 펄스를 상기 타이밍 제어부로부터 공급된 게이트 쉬프트 클럭 신호에 따라 쉬프트시켜 제1 소정기간 단위로 위상 지연된 상기 다수의 제어 신호들을 발생하고, 발생된 다수의 제어 신호들 각각을 상기 쉬프트 레지스터들 각각에 공급하는 것을 특징으로 한다.

상기 쉬프트 레지스터들 각각은 상기 게이트 구동 집적 회로로부터 공급된 해당 제어 신호를 스타트 펄스로 입력하고, 상기 타이밍 제어부로부터 상기 게이트 구동 집적 회로를 경유하여 공급된 제2 게이트 쉬프트 클럭 신호에 따라 그 스타트 펄스를 쉬프트시켜 상기 스캔 신호를 발생하는 것을 특징으로 한다.

상기 쉬프트 레지스터들 각각은 상기 게이트 구동 집적 회로로부터 공급된 해당 제어 신호의 이네이블 기간에서 상기 타이밍 제어부로부터 공급된 제2 게이트 쉬프트 클럭 신호를 이용하여 쉬프트 동작을 수행함으로써 상기 스캔 신호를 발생하는 것을 특징으로 한다.

상기 쉬프트 레지스터들 각각은 순차적으로 쉬프트 동작을 수행하는 것을 특징으로 한다.

본 발명에 따른 액정 패널의 게이트 구동 방법은 게이트 라인에 공급된 스캔 신호에 응답하는 박막 트랜지스터를 통해 데이터 라인에 공급된 화소 신호를 충전하는 액정셀들을 포함하는 액정 패널의 게이트 라인들을 구동하는 방법에 있어서, 상기 액정 패널에 접속된 게이트 구동 집적 회로가 입력 게이트 스타트 펄스를 입력 제1 게이트 쉬프트 클럭에 따라 쉬프트시켜 제1 소정기간 단위씩 위상 지연된 다수의 제어 신호들을 발생하는 단계와; 상기 액정 패널에 내장된 다수의 쉬프트 레지스터들 각각이 상기 다수의 제어 신호들 각각에 응답하여 해당 제1 소정기간 내에서 쉬프트 동작을 수행하여 상기 스캔 신호를 발생하는 단계를 포함하는 것을 특징으로 한다.

상기 스캔 신호를 발생하는 단계는 쉬프트 레지스터들 각각이 공급된 해당 제어 신호를 스타트 펄스로 입력하고, 제2 게이트 쉬프트 클럭 신호에 따라 그 스타트 펄스를 쉬프트시켜 상기 스캔 신호를 발생하는 단계를 포함하는 것을 특징으로 한다.

상기 스캔 신호를 발생하는 단계는 상기 쉬프트 레지스터들 각각이 공급된 해당 제어 신호의 이네이블 기간에서 입력된 제2 게이트 쉬프트 클럭 신호를 이용하여 쉬프트 동작을 수행함으로써 상기 스캔 신호를 발생하는 단계를 포함하는 특징으로 한다.

상기 스캔 신호를 발생하는 단계는 상기 쉬프트 레지스터들 각각이 순차적으로 쉬프트 동작을 수행하는 단계를 포함하는 것을 특징으로 한다.

상기 목적들 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 본 발명의 바람직한 실시예를 도 4 내지 도 8을 참조하여 상세하게 설명하기로 한다.

도 4는 본 발명의 실시 예에 따른 게이트 구동 장치를 포함하는 액정 표시 장치를 도시한 것이다.

도 4에 도시된 액정 표시 장치는 화소 매트릭스를 갖는 액정 패널(22)과, 액정 패널(22)의 게이트 라인들(GL1 내지 GLn)을 구동하기 위하여 다수의 내장형 쉬프트 레지스터들(28) 및 외부 게이트 구동 IC(24)를 포함하는 게이트 구동부와, 액정 패널(22)의 데이터 라인들(DL1 내지 DLm)을 구동하기 위한 데이터 구동 IC들(30)을 구비한다.

액정 패널(22)은 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 정의되는 영역마다 형성된 화소들로 구성된 화소 매트릭스를 구비한다. 화소들 각각은 화소 신호에 따라 광투과량을 조절하는 액정셀(Clc)과, 액정셀(Clc)을 구동하기 위한 박막 트랜지스터(TFT)들을 구비한다.

박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터의 스캔 신호, 즉 게이트 하이 전압(VGH)이 공급되는 경우 턴-온되어 데이터 라인(DL)으로부터의 화소 신호를 액정셀(Clc)에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터 게이트 로우 전압(VGL)이 공급되는 경우 턴-오프되어 액정셀(Clc)에 충전된 화소 신호가 유지되게 한다.

액정셀(Clc)은 등가적으로 캐패시터로 표현되며, 액정을 사이에 두고 대면하는 공통 전극과 박막 트랜지스터(TFT)에 접속된 화소 전극으로 구성된다. 그리고, 액정셀(Clc)은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터(미도시)를 더 구비한다. 이러한 액정셀(Clc)은 박막 트랜지스터(TFT)

를 통해 충전되는 화소 신호에 따라 유전율 이방성을 가지는 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 계조를 구현하게 된다.

게이트 구동부는 액정 패널(22)에 내장되어 게이트 라인들(GL1 내지 GLn)을 순차적으로 구동하는 다수개의 내장형 쉬프트 레지스터들(28)과, 액정 패널(22)에 부착된 게이트 TCP(26)에 실장되어 상기 내장형 쉬프트 레지스터들(28)을 제어하는 하나의 게이트 구동 IC(24)를 구비한다.

게이트 TCP(26)에 실장된 게이트 구동 IC(24)는 도 5 및 도 6에 도시된 바와 같은 타이밍 제어부(미도시)로부터의 게이트 스타트 펄스(GSP)를 제1 게이트 쉬프트 클럭(GSC1)에 따라 쉬프트시켜 출력하는 쉬프트 레지스터와, 쉬프트 레지스터의 출력 신호들을 레벨 쉬프팅하여 도 5 또는 도 6에 도시된 바와 같이 내장형 쉬프트 레지스터들(28)을 제어하는 제어 신호들(CS1 내지 CS4)을 발생하는 레벨 쉬프터 어레이를 구비한다.

이러한 게이트 구동 IC(24)는 제1 내지 제4 내장형 쉬프트 레지스터들(28)을 순차적으로 구동하기 위하여 도 5에 도시된 바와 같은 제1 내지 제4 제어 신호들(CS1 내지 CS4)을 발생하게 된다. 도 5에 도시된 제1 내지 제4 제어 신호들(CS1 내지 CS4) 각각은 한 수평기간에서 하이 상태를 갖고, 하나의 내장형 쉬프트 레지스터(28)에 접속된 게이트 라인들이 구동되는 기간만큼씩 위상이 지연된 형태를 갖게 된다. 이러한 제1 내지 제4 제어 신호들(CS1 내지 CS4) 각각은 제1 내지 제4 내장형 쉬프트 레지스터들(28) 각각에 쉬프트 동작을 개시하는 스타트 펄스로 입력된다.

이와 달리, 게이트 구동 IC(24)는 제1 내지 제4 내장형 쉬프트 레지스터들(28)을 순차적으로 구동하기 위하여 도 6에 도시된 바와 같은 제1 내지 제4 제어 신호들(CCS1 내지 CCS4)을 발생하게 된다. 도 6에 도시된 제1 내지 제4 제어 신호들(CS1 내지 CS4) 각각은 하나의 내장형 쉬프트 레지스터(28)에 접속된 게이트 라인들이 구동되는 기간에서 하이 상태를 갖고 순차적으로 위상 지연된 형태를 갖게 된다. 이러한 제1 내지 제4 제어 신호들(CCS1 내지 CCS4) 각각은 제1 내지 제4 내장형 쉬프트 레지스터들(28) 각각에 쉬프트 동작을 가능하게 하는 이네이블 신호로 입력된다.

액정 패널(22)에 내장된 제1 내지 제4 내장형 쉬프트 레지스터들(28)은 게이트 구동 IC(24)로부터 공급되는 제1 내지 제4 제어 신호들(CS1 내지 CS4)에 응답하여 순차적으로 쉬프트 동작을 수행한다. 이에 따라, 제1 내지 제4 내장형 쉬프트 레지스터들(28)은 도 5 및 도 6에 도시된 바와 같이 게이트 라인들(GL1 내지 GLn)을 순차적으로 구동하는 스캔 펄스(SP)를 발생하게 된다.

예를 들면, 제1 내지 제4 내장형 쉬프트 레지스터들(28) 각각은 게이트 구동 IC(24)로부터 공급된 도 5에 도시된 바와 같은 제1 내지 제4 제어 신호들(CS1 내지 CS4) 각각을, 타이밍 제어부(미도시)로부터 게이트 TCP(26)를 경유하여 공급된 제2 게이트 쉬프트 클럭(GSC2)에 따라 쉬프트시켜 출력하게 된다. 이에 따라, 제1 내장형 쉬프트 레지스터(28)는 제1 내지 제(n/4) 게이트 라인들(GL1 내지 GL(n/4))에, 제2 내장형 쉬프트 레지스터(28)는 제(n/4)+1 내지 제(2n/4) 게이트 라인들(GL{(n/4)+1} 내지 GL(2n/4))에, 제3 내장형 쉬프트 레지스터(28)는 제(2n/4)+1 내지 제(3n/4) 게이트 라인들(GL{(2n/4)+1} 내지 GL(3n/4))에, 제4 내장형 쉬프트 레지스터(28)는 제(3n/4)+1 내지 제n 게이트 라인들(GL{(3n/4)+1} 내지 GLn)에 게이트 하이 전압(VGH)의 스캔 펄스(SP)를 순차적으로 공급하게 된다. 그리고, 제1 내지 제4 내장형 쉬프트 레지스터들(28)은 스캔 펄스(SP)가 공급되는 기간을 제외한 나머지 기간에서는 게이트 로우 전압(VGL)을 공급한다.

한편, 제1 내지 제4 내장형 쉬프트 레지스터들(28) 각각은 게이트 구동 IC(24)로부터 공급된 도 6에 도시된 바와 같은 제1 내지 제4 제어 신호들(CCS1 내지 CCS4)이 공급되는 기간에서, 타이밍 제어부(미도시)로부터 게이트 TCP(26)를 경유하여 공급된 제2 게이트 쉬프트 클럭(GSC2)에 따라 쉬프트 동작을 수행하게 된다. 이에 따라, 제1 내장형 쉬프트 레지스터(28)는 제1 내지 제(n/4) 게이트 라인들(GL1 내지 GL(n/4))에, 제2 내장형 쉬프트 레지스터(28)는 제(n/4)+1 내지 제(2n/4) 게이트 라인들(GL{(n/4)+1} 내지 GL(2n/4))에, 제3 내장형 쉬프트 레지스터(28)는 제(2n/4)+1 내지 제(3n/4) 게이트 라인들(GL{(2n/4)+1} 내지 GL(3n/4))에, 제4 내장형 쉬프트 레지스터(28)는 제(3n/4)+1 내지 제n 게이트 라인들(GL{(3n/4)+1} 내지 GLn)에 게이트 하이 전압(VGH)의 스캔 펄스(SP)를 순차적으로 공급하게 된다. 그리고, 제1 내지 제4 내장형 쉬프트 레지스터들(28)은 스캔 펄스(SP)가 공급되는 기간을 제외한 나머지 기간에서는 게이트 로우 전압(VGL)을 공급한다.

데이터 라인들(DL1 내지 DLm)을 분할하여 구동하기 위한 다수개의 데이터 구동 IC들(30)은 데이터 TCP(32) 상에 실장되어 액정 패널(22)에 부착된다. 이러한 데이터 구동 IC들(30) 각각은 타이밍 제어부(미도시)로부터 공급된 디지털 화소 데이터들을 아날로그 화소 신호들로 변환하여 해당 데이터 라인들 각각에 공급한다.

도 7은 도 4에 도시된 게이트 구동 IC의 구체적인 구성을 도시한 것으로서, 도 7에 도시된 게이트 구동 IC(24)는 다수의 스테이지들(ST1 내지 ST4)을 구비하는 쉬프트 레지스터(23)와, 스테이지들(ST1 내지 ST4) 각각의 출력 라인에 접속된 레벨 쉬프터들(LS1 내지 LS4)을 구비하는 레벨 쉬프터 어레이(25)를 구비한다.

쉬프트 레지스터(23)의 제1 스테이지(ST1)는 타이밍 제어부(미도시)로부터의 게이트 스타트 펄스(GSP)를 입력하고,

제2 내지 제4 스테이지들(ST2 내지 ST4)은 이전단 스테이지의 출력 신호를 입력한다. 또한, 스테이지들(ST1 내지 ST4)은 타이밍 제어부(미도시)로부터의 제1 게이트 쉬프트 클럭(GSC1)을 공통으로 입력한다. 여기서, 제1 게이트 쉬프트 클럭(GSC1)은 다수개의 클럭 신호들을 포함한다. 이러한 스테이지들(ST1 내지 ST4) 각각은 게이트 스타트 펄스(GSP)를 순차적으로 쉬프트시켜 출력한다.

레벨 쉬프터들(LS1 내지 LS4) 각각은 스테이지들(ST1 내지 ST4)에서 출력되는 쉬프트 신호를 레벨 쉬프팅시켜 도 5에 도시된 바와 같이 제1 내지 제4 제어 신호들(CS1 내지 CS4) 또는 도 6에 도시된 제1 내지 제4 제어 신호들(CCS1 내지 CCS4)을 발생하게 된다.

도 8은 도 4에 도시된 내장형 쉬프트 레지스터의 상세 구성을 도시한 것으로서, 도 8에 도시된 내장형 쉬프트 레지스터(28)는 다수의 스테이지들(SST1 내지 SST(n/4))을 구비한다.

도 8에 도시된 다수의 스테이지들(SST1 내지 SST(n/4))은 게이트 구동 IC(24)로부터 입력된 도 5에 도시된 바와 같은 제어 신호(CS)를 타이밍 제어부(미도시)로부터 게이트 TCP(26)를 경유하여 공급된 제2 게이트 쉬프트 클럭(GSC2)에 따라 쉬프트시켜 출력한다.

또는, 도 8에 도시된 다수의 스테이지들(SST1 내지 SST(n/4))은 게이트 구동 IC(24)로부터 입력된 도 6에 도시된 바와 같은 제어 신호(CCS)가 공급되는 기간에서 타이밍 제어부(미도시)로부터 게이트 TCP(26)를 경유하여 공급된 제2 게이트 쉬프트 클럭(GSC2)에 따라 쉬프트 동작을 수행하게 된다.

이에 따라, 내장형 쉬프트 레지스터(28)는 그에 접속된 게이트 라인들을 순차적으로 구동하게 된다.

발명의 효과

상술한 바와 같이, 본 발명에 따른 액정 패널의 게이트 구동 장치 및 방법은 하나의 게이트 구동 IC와 액정 패널에 내장된 내장형 쉬프트 레지스터를 구비하여 게이트 라인들을 구동하게 된다. 이에 따라, 본 발명에 따른 액정 패널의 게이트 구동 장치 및 방법은 게이트 구동 IC와 그 IC가 실장되는 TCP의 수를 줄일 수 있게 되므로 제조 원가를 절감할 수 있게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

(57) 청구의 범위

청구항 1.

게이트 라인에 공급된 스캔 신호에 응답하는 박막 트랜지스터를 통해 데이터 라인에 공급된 화소 신호를 충전하는 액정셀들을 포함하는 액정 패널의 게이트 라인들을 구동하는 장치에 있어서,

상기 액정 패널에 내장되고 상기 게이트 라인들을 분할하여 상기 스캔 신호를 공급하기 위한 다수개의 쉬프트 레지스터들과;

상기 액정 패널에 접속되고 상기 쉬프트 레지스터들을 제어하기 위한 다수의 제어 신호들을 발생하는 게이트 구동 집적 회로를 구비하는 것을 특징으로 하는 액정 패널의 게이트 구동 장치.

청구항 2.

제 1 항에 있어서,

상기 게이트 구동 집적 회로는

외부의 타이밍 제어부로부터 공급된 게이트 스타트 펄스를 상기 타이밍 제어부로부터 공급된 게이트 쉬프트 클럭 신호에 따라 쉬프트시켜 제1 소정기간 단위로 위상 지연된 상기 다수의 제어 신호들을 발생하고, 발생된 다수의 제어 신호들 각각을 상기 쉬프트 레지스터들 각각에 공급하는 것을 특징으로 하는 액정 패널의 게이트 구동 장치.

청구항 3.

제 2 항에 있어서,

상기 쉬프트 레지스터들 각각은

상기 게이트 구동 집적 회로로부터 공급된 해당 제어 신호를 스타트 펄스로 입력하고, 상기 타이밍 제어부로부터 제2 게이트 쉬프트 클럭 신호에 따라 그 스타트 펄스를 쉬프트시켜 상기 스캔 신호를 발생하는 것을 특징으로 하는 액정 패널의 게이트 구동 장치.

청구항 4.

제 2 항에 있어서,

상기 쉬프트 레지스터들 각각은

상기 게이트 구동 집적 회로로부터 공급된 해당 제어 신호의 이네이블 기간에서 상기 타이밍 제어부로부터 상기 게이트 구동 집적 회로를 경유하여 공급된 제2 게이트 쉬프트 클럭 신호를 이용하여 쉬프트 동작을 수행함으로써 상기 스캔 신호를 발생하는 것을 특징으로 하는 액정 패널의 게이트 구동 장치.

청구항 5.

제 1 항에 있어서,

상기 쉬프트 레지스터들 각각은 순차적으로 쉬프트 동작을 수행하는 것을 특징으로 하는 액정 패널의 게이트 구동 장치.

청구항 6.

게이트 라인에 공급된 스캔 신호에 응답하는 박막 트랜지스터를 통해 데이터 라인에 공급된 화소 신호를 충전하는 액정셀들을 포함하는 액정 패널의 게이트 라인들을 구동하는 방법에 있어서,

상기 액정 패널에 접속된 게이트 구동 집적 회로가 입력 게이트 스타트 펄스를 입력 제1 게이트 쉬프트 클럭에 따라 쉬프트시켜 제1 소정기간 단위씩 위상 지연된 다수의 제어 신호들을 발생하는 단계와;

상기 액정 패널에 내장된 다수의 쉬프트 레지스터들 각각이 상기 다수의 제어 신호들 각각에 응답하여 해당 제1 소정기간 내에서 쉬프트 동작을 수행하여 상기 스캔 신호를 발생하는 단계를 포함하는 것을 특징으로 하는 액정 패널의 게이트 구동 방법.

청구항 7.

제 6 항에 있어서,

상기 스캔 신호를 발생하는 단계는

상기 쉬프트 레지스터들 각각이 공급된 해당 제어 신호를 스타트 펄스로 입력하고, 제2 게이트 쉬프트 클럭 신호에 따라 그 스타트 펄스를 쉬프트시켜 상기 스캔 신호를 발생하는 단계를 포함하는 것을 특징으로 하는 액정 패널의 게이트 구동 방법.

청구항 8.

제 6 항에 있어서,

상기 스캔 신호를 발생하는 단계는

상기 쉬프트 레지스터들 각각이 공급된 해당 제어 신호의 이네이블 기간에서 입력된 제2 게이트 쉬프트 클럭 신호를 이용하여 쉬프트 동작을 수행함으로써 상기 스캔 신호를 발생하는 단계를 포함하는 것을 특징으로 하는 액정 패널의 게이트 구동 방법.

청구항 9.


제 6 항에 있어서,

상기 스캔 신호를 발생하는 단계는


상기 쉬프트 레지스터들 각각이 순차적으로 쉬프트 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 액정 패널의 게이트 구동 방법.

도면


도면1




도면2




도면3




도면4




도면5




도면6



도면7



도면8



专利名称(译)	用于液晶面板的栅极驱动的装置和方法		
公开(公告)号	KR1020040077183A	公开(公告)日	2004-09-04
申请号	KR1020030012640	申请日	2003-02-28
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	JANG YONGHO 장용호 KIM CHEOLSE 김철세		
发明人	장용호 김철세		
IPC分类号	G09G3/36 G02F1/133		
CPC分类号	G09G2300/0408 G09G2310/0289 G09G3/3677 G09G2300/0426		
代理人(译)	金勇 年轻的小公园		
其他公开文献	KR100922790B1		
外部链接	Espacenet		

摘要(译)

本发明涉及一种能够减少栅极驱动集成电路数量的栅极驱动装置和液晶面板的方法。本发明的栅极驱动装置是用于驱动液晶面板的栅极线的装置，该液晶面板包括液晶单元，用于对提供给数据线的像素信号进行充电，该像素信号响应于提供给栅极线的扫描信号通过薄膜晶体管，多个移位寄存器嵌入在面板中并划分栅极线以提供扫描信号；栅极驱动集成电路连接到液晶面板并产生多个控制信号以控制移位寄存器。 4

