



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2011년10월20일
(11) 등록번호 10-1075604
(24) 등록일자 2011년10월14일

(51) Int. Cl.

G02F 1/1335 (2006.01)

(21) 출원번호 10-2003-0013177
(22) 출원일자 2003년03월03일
심사청구일자 2008년03월03일
(65) 공개번호 10-2004-0078304
(43) 공개일자 2004년09월10일
(56) 선행기술조사문헌
KR1020000013240 A*
JP15057638 A*
*는 심사관에 의하여 인용된 문헌

(73) 특허권자

삼성전자주식회사

경기도 수원시 영통구 매탄동 416

(72) 발명자

김현영

서울특별시서대문구홍제동홍제원현대아파트114동804호

(74) 대리인

박영우

전체 청구항 수 : 총 6 항


심사관 : 최창락

(54) 반투과형 액정표시장치 및 그 제조방법

(57) 요약

하나의 화소부 내에 반사창 및 투과창이 공존하는 반투과형 액정표시장치가 개시되어 있다. 기관의 각 화소부 상에 박막 트랜지스터들이 형성된다. 상기 박막 트랜지스터들 및 기관 상에는 그 표면에 광 산란을 위한 다수의 요철을 포함하는 유기 절연막이 형성된다. 상기 유기 절연막 상에는 유기 절연막을 관통하는 콘택홀을 통해 상기 박막 트랜지스터와 전기적으로 접속되도록 반사 전극이 형성된다. 상기 반사 전극을 반사창 내의 반사 특성에 이득을 주지 않는 영역들에는 형성되지 않도록 패터닝함으로써 백라이트로부터의 광 투과율을 증가시킬 수 있다.

대표도



특허청구의 범위

청구항 1

하나의 화소부 내에 반사창 및 제1 투과창이 공존하는 반투과형 액정표시장치에 있어서,

기관을 각 화소부 상에 형성된 박막 트랜지스터들;

상기 박막 트랜지스터들 및 기관 상에 형성되고, 그 표면에 광 산란을 위한 다수의 요철을 포함하는 유기 절연막;

상기 유기 절연막을 관통하는 콘택홀을 통해 상기 박막 트랜지스터와 전기적으로 접속되도록 상기 유기 절연막 상에 형성되고, 상기 반사창 내의 반사 특성에 이득을 주지 않는 영역들에는 상기 제1 투과창보다 폭이 작은 제2 투과창이 형성되도록 패터닝된 반사 전극; 및

상기 유기 절연막과 반사 전극 사이에 상기 박막 트랜지스터와 전기적으로 접속되도록 형성되고, 상기 유기 절연막의 요철에 대응되도록 형성된 투명 전극을 구비하고,

상기 제1 투과창은 상기 투명 전극만으로 이루어진 것을 특징으로 하는 반투과형 액정표시장치.

청구항 2

제1항에 있어서, 상기 반사창 내의 반사 특성에 이득을 주지 않는 영역들은 상기 요철 내의 피크부와 홈부 및 상기 유기 절연막의 표면 중 상기 요철이 형성되지 않는 영역을 포함하는 것을 특징으로 하는 반투과형 액정표시장치.

청구항 3

삭제

청구항 4

제1항에 있어서, 각각의 요철마다 상기 투명 전극만 형성되는 부위가 서로 다른 것을 특징으로 하는 반투과형 액정표시장치.

청구항 5

삭제

청구항 6

하나의 화소부 내에 반사창 및 제1 투과창이 공존하는 반투과형 액정표시장치의 제조방법에 있어서,

기관의 각 화소부 상에 박막 트랜지스터들을 형성하는 단계;

상기 박막 트랜지스터들 및 기관 상에 유기 절연막을 형성하는 단계;

상기 유기 절연막의 표면에 광 산란을 위한 다수의 요철을 형성함과 동시에, 각각의 박막 트랜지스터를 노출하는 콘택홀을 형성하는 단계;

상기 유기 절연막 상에 상기 콘택홀을 통해 상기 박막 트랜지스터와 전기적으로 접속되고, 상기 유기 절연막의 요철에 대응되도록 형성되는 투명 전극을 형성하는 단계;

상기 콘택홀 및 유기 절연막 상에 반사막을 형성하는 단계; 및

상기 반사창 내의 반사 특성에 이득을 주지 않는 영역들에는 상기 제1 투과창 및 상기 제1 투과창보다 폭이 작은 제2 투과창이 형성되도록 상기 반사막을 패터닝하여 상기 콘택홀을 통해 상기 박막 트랜지스터와 전기적으로 접속되는 반사 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 반투과형 액정표시장치의 제조방법.

청구항 7

제6항에 있어서, 상기 반사창 내의 반사 특성에 이득을 주지 않는 영역들은 상기 요철 내의 피크부와 홈부 및

상기 유기 절연막의 표면 중 상기 요철이 형성되지 않는 영역을 포함하는 것을 특징으로 하는 반투과형 액정표시장치의 제조방법.

청구항 8

삭제

청구항 9

제6항에 있어서, 상기 반사 전극을 형성하는 단계에서, 각각의 요철부마다 상기 반사막을 패터닝하여 상기 투명 전극만 형성되는 부위들을 서로 다르게 하는 것을 특징으로 하는 반투과형 액정표시장치의 제조방법.

청구항 10

삭제

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

- [0017] 본 발명은 반투과형 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 광 투과율을 증가시킬 수 있는 반투과형 액정표시장치 및 그 제조방법에 관한 것이다.
- [0018] 액정표시장치는 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 상기 전극에 전압을 인가하여 상기 액정층의 액정 분자들을 재배열시켜 투과되는 빛의 양을 조절하여 디스플레이 장치이다. 상기 두 장의 기판에는 각각 전극이 형성되며, 각 전극에 인가되는 전압을 스위칭하기 위한 박막 트랜지스터(thin film transistor; TFT)가 두 장의 기판 중 하나의 기판에 형성된다.
- [0019] 액정표시장치는 백라이트와 같은 광원을 이용하여 화상을 표시하는 투과형 액정표시장치와 자연광을 이용한 반사형 액정표시장치로 구분될 수 있다. 투과형 액정표시장치의 경우, 건물 밖 등 주위의 조도가 높은 곳에서는 표시소자 자체의 내장 광원, 즉 백라이트의 밝기가 태양 광과 같은 외부 광에 비해 현저히 낮기 때문에 그 밝기가 어둡게 보여 콘트라스트가 낮아지게 된다. 이에 따라, 시인성이 저하되어 표시특성이 매우 나빠지게 된다.
- [0020] 이러한 문제를 해결하기 위해서 액정을 구동하기 위한 화소부를 투과 영역과 반사 영역으로 나뉘으로써, 실내나 외부 광원이 존재하지 않는 어두운 곳에서는 표시소자 자체의 내장 광원을 이용하여 디스플레이하는 투과 모드로 작동하고 실외의 고조도 환경에서는 외부의 입사광을 반사시켜 디스플레이하는 반사 모드로 작동하는 반투과형 액정표시장치가 개발되고 있다.
- [0021] 하나의 화소 내에 반사창과 투과창이 공존하는 통상적인 반투과형 액정표시장치는 화소 전극의 하부에 유기 절연막을 형성하고 엠보싱(embossing) 처리를 통해 정면에서 들어오는 직사광에 대해 의도적으로 난반사를 일으켜 반사 모드에서의 반사 효율을 높이는 구조와, 투과창 면적을 최대화하여 투과 모드에서의 투과 효율을 높이는 구조가 복합적으로 이루어져야 한다. 따라서, 좁은 반사창 영역에서 반사 효율을 최대한 확보하는 것이 반투과형 액정표시장치의 주요 이슈가 되고 있다.
- [0022] 도 1은 통상적인 반투과형 액정표시장치의 단면도이고, 도 2a는 도 1에 도시한 장치의 평면도이다.
- [0023] 도 1 및 도 2a를 참조하면, 유리, 석영 또는 사파이어와 같은 절연 물질로 이루어진 기판(10) 상에 제1 금속막을 증착한 후, 사진식각 공정으로 상기 제1 금속막을 패터닝하여 제1 방향으로 신장하는 게이트 라인(11) 및 상기 게이트 라인(11)으로부터 분기된 박막 트랜지스터(40)의 게이트 전극(12)을 포함하는 게이트 배선을 형성한다.
- [0024] 상기 게이트 배선이 형성된 기판 상에 실리콘 질화물로 이루어진 게이트 절연막(14)을 증착하고, 그 위에 비정질실리콘막 및 n^+ 도핑된 비정질실리콘막을 순차적으로 증착한다. 이어서, 사진식각 공정으로 상기 n^+ 도핑된 비정질실리콘막 및 비정질실리콘막을 연속적으로 패터닝하여 비정질실리콘막으로 이루어진 액티브 패턴(16) 및 n^+

도평된 비정질실리콘막으로 이루어진 오믹 콘택 패턴(18)을 형성한다.

- [0025] 상기 오믹 콘택 패턴(18) 및 게이트 절연막(14) 상에 제2 금속막을 증착한 후, 사진식각 공정으로 상기 제2 금속막을 패터닝하여 상기 게이트 라인(11)과 직교하는 제2 방향으로 신장하는 데이터 라인(23) 및 상기 데이터 라인(23)으로부터 분기된 박막 트랜지스터(40)의 소오스/드레인 전극(20, 22)을 포함하는 데이터 배선을 형성한다. 계속해서, 상기 소오스 전극(20)과 드레인 전극(22) 사이로 노출된 오믹 콘택 패턴(18)을 식각하여 박막 트랜지스터(40)의 채널 영역을 형성한다.
- [0026] 상기 데이터 배선 및 게이트 절연막(14) 상에 층간 절연막 및 보호막으로 사용되는 감광성 유기 절연막(24)을 형성한다. 이어서, 부분 노광 또는 슬릿 노광을 통해 상기 유기 절연막(24)의 표면을 엠보싱 처리하여 광 산란을 위한 다수의 요철(25)을 형성하고, 드레인 전극(22) 위의 유기 절연막(24)을 제거하여 콘택홀(26)을 형성한다.
- [0027] 이어서, 결과물의 전면에 투명 도전막, 예컨대 ITO막을 증착하고 이를 사진식각 공정으로 패터닝하여 상기 콘택홀(26)을 통해 드레인 전극(22)과 전기적으로 접속되고 광 투과가 가능한 투명 전극(28)을 형성한다.
- [0028] 상기 투명 전극(28)이 형성된 결과물의 전면에 반사 전극과 유사한 식각율을 갖는 금속, 예컨대 몰리브덴(MoW)으로 이루어진 장벽 금속층을 증착하고, 그 위에 높은 반사율을 갖는 금속막, 예컨대 알루미늄-네오디뮴(AlNd)막을 증착한다. 이어서, 사진식각 공정으로 상기 반사막 및 장벽 금속층을 패터닝하여 상기 투명 전극(28)과 직접 접촉하고 그 하부의 투명 전극(28)을 노출하는 투과창(T)을 갖는 장벽 금속층 패턴(30) 및 반사 전극(32)을 형성한다. 상기 반사 전극(32)은 유기 절연막(24)의 표면과 동일한 요철 구조를 갖는다. 즉, 도 2b에 도시한 바와 같이, 반사 전극(32)의 요철 구조는 돌출 형상의 피크부(25a)와 홈부(25b)로 구성되며, 마이크로 렌즈의 역할을 수행하여 정반사 성분을 억제하고 입사광의 산란 효율 및 반사 효율을 증가시킨다.
- [0029] 상술한 바와 같이 하나의 화소 내에 반사창(R) 및 투과창(T)이 공존하는 통상적인 반투과형 액정표시장치의 기본 구조는, 화소 내에 데이터 신호를 인가할 수 있도록 소오스 전극(20)과 컬러 필터 기판에 형성되는 공통 전극과의 사이에 전계를 인가하는 드레인 전극(22)이 콘택홀(26)을 통해 투명 전극(28) 및 반사 전극(32)에 전기적으로 접속됨으로써 반사 모드와 투과 모드를 공유한다.
- [0030] 이러한 반투과형 액정표시장치의 반사 효율은 반사 전극(32)의 요철 구조가 갖는 경사각으로 결정된다. 전방향 입사 빛에 의해 전방향으로 반사되는 빛을 형성하기 위한 요철 구조의 각도 분포는 10° 이내로 요구되어지며, 반사율이 높은 패넌은 일반적으로 $8^{\circ} \sim 11^{\circ}$ 의 각도 분포를 갖는다.
- [0031] 도 3은 도 1에 도시한 반투과형 액정표시장치에 있어서 요철 구조의 각도 분포를 나타낸 그래프로서, 요철 구조를 이루는 하나의 엠보싱 프로파일에 대해 요철 내의 피크부(25a)와 홈부(25b) 사이를 $0.4\mu\text{m}$ 단위로 하여 ①부터 ⑬까지 거리(mm)를 변화시키면서 요철의 각도를 측정하고 그 결과를 다음의 [표 1]에 나타내었다. 도 3에서, X축은 거리(mm)를 나타내고, Y축은 요철의 높이(μm)를 나타낸다.

표 1

	0.4 μm 당 단차(μm)	0.4 μm 당 요철 각도
①	0.00317	0.41°
②	0.11915	1.5565°
③	0.0211	2.7551°
④	0.030029	3.9179°
⑤	0.039343	5.1274°
⑥	0.04842	6.3017°
⑦	0.057022	7.4097°
⑧	0.078152	10.1063°
⑨	0.139891	17.6951°
⑩	0.131437	16.687°
⑪	0.075789	9.8067°
⑫	0.064923	8.4225°
⑬	0.035339	4.6079°

- [0033] 상기 [표 1]을 참조하면, 요철의 각도 분포 중에서 $8^{\circ} \sim 11^{\circ}$ 의 각도는 극히 일부분임을 확인할 수 있다. 즉, 실제로 반사창(R) 영역에서 원하는 범위 이외의 각도 분포가 대다수로 나타나고 있음을 알 수 있다.
- [0034] 도 4는 도 1에 도시한 반투과형 액정표시장치에 있어서 반사창 내의 표면 맵(surface map)을 나타낸 것으로, 설계 및 공정 상의 여러 가지 문제들로 인하여 각각의 요철(25) 사이에 요철이 형성되지 않고 부분 노광만 되는 영역(A)들이 반사창(R) 내에 다수 존재함을 알 수 있다.
- [0035] 도 5a 내지 도 5d는 도 4에 도시한 반사창 내의 네 개의 영역에 대한 요철 프로파일을 나타낸 그래프들로서, X축은 거리(mm)를 나타내고, Y축은 요철의 높이(μm)를 나타낸다.
- [0036] $2\mu\text{m}$ 의 X축 거리에 대해 요철의 접선 기울기(즉, ●와 ● 사이의 각도)를 측정했을 때, 도 4의 ① 영역은 9.18° 의 요철 각도, ② 영역은 10.52° 의 요철 각도, ③ 영역은 9.39° 의 요철 각도, ④ 영역은 10.8° 의 요철 각도를 갖는 것으로 측정되었다. 즉, 요철의 피크부와 홈부 사이의 각도 또는 동일 사이즈에서의 경사면 각도(즉, 접선 기울기)들이 반사창 내의 부위에 따라 다양하게 나타났다. 이것은 반사창 내에 하부 금속막의 존재 여부 또는 하부 투명 전극의 경계 부위 등에 따라 요철의 노광 정도 및 선폭 등이 다르게 나타나기 때문이다.
- [0037] 이와 같이 종래의 반투과형 액정표시장치에 의하면, 반사창 내에 반사 특성에 기여하지 못하는 부위들이 많아지고 작은 각도를 갖는 요철은 경면 반사에 가까운 특성을 나타냄으로써, 제조반전 및 시인성 저하와 같은 문제들을 발생시킨다.

발명이 이루고자 하는 기술적 과제

- [0038] 따라서, 본 발명의 제1의 목적은 반사창 내의 반사 특성에 이득을 주지 못하는 부위를 투과 영역으로 이용하여 광 투과율을 증가시킬 수 있는 반투과형 액정표시장치를 제공하는데 있다.
- [0039] 또한, 본 발명의 제2의 목적은 반사창 내의 반사 특성에 이득을 주지 못하는 부위를 투과 영역으로 이용하여 광 투과율을 증가시킬 수 있는 반투과형 액정표시장치의 제조방법을 제공하는데 있다.

발명의 구성 및 작용

- [0040] 상술한 본 발명의 제1의 목적을 달성하기 위하여 본 발명은, 하나의 화소부 내에 반사창 및 투과창이 공존하는 반투과형 액정표시장치에 있어서, 기관의 각 화소부 상에 형성된 박막 트랜지스터들; 상기 박막 트랜지스터들 및 기관 상에 형성되고, 그 표면에 광 산란을 위한 다수의 요철을 포함하는 유기 절연막; 및 상기 유기 절연막을 관통하는 콘택홀을 통해 상기 박막 트랜지스터와 전기적으로 접속되도록 상기 유기 절연막 상에 형성되고, 상기 반사창 내의 반사 특성에 이득을 주지 않는 영역들에는 형성되지 않도록 패터닝된 반사 전극을 구비하는 것을 특징으로 하는 반투과형 액정표시장치를 제공한다.
- [0041] 바람직하게는, 상기 반사창 내의 반사 특성에 이득을 주지 않는 영역들은 상기 요철 내의 피크부와 홈부 및 상기 유기 절연막의 표면 중 상기 요철이 형성되지 않는 영역을 포함한다.
- [0042] 본 발명의 바람직한 일 실시예에 의하면, 상기 유기 절연막과 반사 전극 사이에 상기 박막 트랜지스터와 전기적으로 접속되도록 형성된 투명 전극을 더 구비한다. 또한, 각각의 요철마다 상기 투명 전극만 형성되는 부위로서 다르도록 반사 전극을 패터닝할 수 있다.
- [0043] 본 발명의 바람직한 다른 실시예에 의하면, 상기 유기 절연막과 반사 전극 사이에 투명 전극을 형성하지 않고, 주위의 반사 전극과 대향하는 전계를 이용하여 상기 투과창을 통한 전계 응답을 구현한다.
- [0044] 상술한 본 발명의 제2의 목적을 달성하기 위하여 본 발명은, 하나의 화소부 내에 반사창 및 투과창이 공존하는 반투과형 액정표시장치의 제조방법에 있어서, 기관의 각 화소부 상에 박막 트랜지스터들을 형성하는 단계; 상기 박막 트랜지스터들 및 기관 상에 유기 절연막을 형성하는 단계; 상기 유기 절연막의 표면에 광 산란을 위한 다수의 요철을 형성함과 동시에, 각각의 박막 트랜지스터를 노출하는 콘택홀을 형성하는 단계; 상기 콘택홀 및 유기 절연막 상에 반사막을 형성하는 단계; 및 상기 반사창 내의 반사 특성에 이득을 주지 않는 영역들에 대해 반사 전극이 형성되지 않도록 상기 반사막을 패터닝하여 상기 콘택홀을 통해 상기 박막 트랜지스터와 전기적으로 접속되는 반사 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 반투과형 액정표시장치의 제조방법을 제공한다.
- [0045] 본 발명에 의하면, 반사창 내의 반사 특성에 실질적으로 이득을 주지 못하는 부위들에 반사 전극을 형성하지 않음으로써 백라이트로부터의 광 투과율을 증가시킬 수 있다. 또한, 경면 반사로 인한 제조반전 발생과 시인성 저

하 등의 불량들을 제거할 수 있다.

[0046] 이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.

[0047] 실시예 1

[0048] 도 6은 본 발명의 제1 실시예에 의한 반투과형 액정표시장치의 단면도로서, 하나의 화소부 내에 반사창(R) 및 투과창(T)이 공존하는 하부-게이트 구조의 비정질실리콘 박막 트랜지스터-액정표시장치를 도시한다.

[0049] 도 6을 참조하면, 유리, 석영, 사파이어와 같은 절연 기판(100) 상에 크롬(Cr)/알루미늄-네오디뮴(AlNd)과 같은 제1 금속막으로 이루어진 게이트 배선이 형성된다. 상기 게이트 배선은 제1 방향으로 신장되는 게이트 라인(도시하지 않음), 상기 게이트 라인으로부터 분기된 박막 트랜지스터의 게이트 전극(102) 및 상기 게이트 라인의 끝단에 연결되어 게이트 전극(102)에 주사 전압을 인가하기 위한 게이트 패드(도시하지 않음)를 포함한다.

[0050] 상기 게이트 배선 및 기판(100) 상에는 무기물, 예컨대 실리콘 질화물로 이루어진 게이트 절연막(104)이 형성된다. 상기 게이트 전극(102) 위의 게이트 절연막(104) 상에는 비정질실리콘으로 이루어진 액티브 패턴(106) 및 n^+ 로 도핑된 비정질실리콘으로 이루어진 오믹 콘택 패턴(108)이 순차적으로 적층된다.

[0051] 또한, 상기 게이트 절연막(104) 상에는 크롬(Cr)이나 알루미늄(Al) 등의 제2 금속막으로 이루어진 데이터 배선이 형성된다. 상기 데이터 배선은 상기 게이트 라인과 교차하는 제2 방향으로 신장되어 상기 게이트 라인과 함께 화소부를 구획하는 데이터 라인(도시하지 않음), 상기 데이터 라인으로부터 분기되어 상기 액티브 패턴(106)의 제1 영역과 중첩되는 제1 전극(소오스 전극 또는 드레인 전극)(110) 및 상기 제1 영역과 대향되는 제2 영역과 중첩되는 제2 전극(드레인 전극 또는 소오스 전극)(112), 그리고 상기 데이터 라인의 끝단에 연결되어 상기 제1 전극으로 신호 전압을 인가하기 위한 데이터 패드(도시하지 않음)를 포함한다. 이하, 상기 제1 전극(110)을 소오스 전극이라 하고, 상기 제2 전극(112)을 드레인 전극이라 한다. 따라서, 상기 기판(100)의 표시 영역 상에는 게이트 전극(102), 게이트 절연막(104), 액티브 패턴(106), 오믹 콘택 패턴(108), 소오스 전극(110) 및 드레인 전극(112)을 포함한 박막 트랜지스터(115)가 형성된다.

[0052] 상기 데이터 배선 및 게이트 절연막(104) 상에는 층간 절연막 및 보호막으로 사용되는 감광성 유기 절연막(116)이 형성된다. 이때, 트랜지스터 및 패드의 신뢰성 확보 및 COG 본딩의 접착력 향상을 위해 상기 유기 절연막(116)의 하부에 실리콘 질화물로 이루어진 무기 보호막(도시하지 않음)을 형성할 수 있다. 상기 유기 절연막(116)은 패드 영역을 제외한 표시 영역에만 형성하는 것이 바람직하다. 상기 유기 절연막(116)의 표면에는 광 산란을 위한 다수의 요철(118)이 형성된다. 상기 요철(118)은 돌출 형상의 피크부(118a)와 홈부(118b)로 구성된다.

[0053] 상기 유기 절연막(116) 상에는 드레인 전극(112) 위로 유기 절연막(116)을 관통하여 형성된 콘택홀(120)을 통해 상기 드레인 전극(112)과 접속되는 화소 전극이 형성된다. 상기 화소 전극은 ITO 또는 IZO와 같은 도전성 산화막으로 이루어진 투명 전극(122) 및 AlNd와 같은 금속막으로 이루어진 반사 전극(124)이 직접 접촉된 적층 구조로 이루어지며, 게이트 라인과 데이터 라인에 의해 구획되는 화소부 내에 형성된다. 상기 화소 전극은 박막 트랜지스터(115)의 드레인 전극(112)으로부터 화상 신호를 받아 컬러필터 기판의 공통 전극(도시하지 않음)과 함께 전계를 생성하는 역할을 한다.

[0054] 상기 투명 전극(122)과 반사 전극(124) 사이에는 반사 전극(124)을 식각하기 위한 소정의 에천트에 대해 상기 반사 전극(124)과 유사한 식각율을 갖는 금속, 바람직하게는 몰리브덴(MoW)으로 이루어진 장벽 금속층(도시하지 않음)이 형성된다. 상기 장벽 금속층은 반사 전극(124)과 동일하게 패터닝된다.

[0055] 화소 전극 및 반사판으로 제공되는 상기 반사 전극(124)은 유기 절연막(116)의 표면과 동일한 요철 구조를 갖는다. 따라서, 반사 전극(124)의 요철 구조는 마이크로 렌즈의 역할을 수행하여 정반사 성분을 억제하고 입사광의 산란 효율 및 반사 효율을 증가시킨다.

[0056] 본 발명의 제1 실시예에 의하면, 반사창(R) 내의 반사 특성에 실질적으로 이득을 주지 못하는 부위들, 예컨대 상기 요철(118) 내의 피크부(118a)와 홈부(118b) 및 상기 유기 절연막(116)의 표면 중 요철(118)이 형성되지 않는 영역들에 반사 전극(124)을 형성하지 않는다. 따라서, 반사창(R) 내의 반사 특성에 실질적으로 이득을 주지 못하는 부위들에는 투명 전극(122)만 형성되어 백라이트로부터의 광 투과율이 증가된다.

[0057] 도 5에서 설명한 바와 같이, 반사창(R) 내에 하부 금속막(데이터 배선 또는 게이트 배선)의 존재 여부 또는 하

부 투명 전극(122)의 경계 부위 등에 따라 요철의 노광 정도 및 선폭 등이 달라지기 때문에 요철(118)의 피크부(118a)와 홈부(118b) 사이의 각도 또는 동일 사이즈에서의 경사면 각도(즉, 접선 기울기)들이 반사창(R) 내의 여러 부위들에 따라 다양하게 나타난다. 따라서, 반사 특성에 이득을 주지 못하는 부분이 반사창(R) 내의 각각의 요철(118)마다 다르게 존재하기 때문에, 각각의 요철(118)에 대해 반사 전극(124)을 패터닝하여 투명 전극(122)만 형성되는 부위를 모두 다르게 가져갈 수 있다.

[0058] 또한, 본 발명의 제1 실시예에 의하면, 게이트 패드 및 데이터 패드와 각각 전기적으로 접속되는 게이트 패드 전극 및 데이터 패드 전극을 도전성 산화막으로 이루어진 투명 전극과 동일한 층으로 형성하므로 COG(chip on glass) 방식으로 LCD 패널의 패드 전극과 외부의 구동 집적회로(IC)를 본딩시킬 때 금속 부식을 방지하고 신뢰성을 향상시킬 수 있다.

[0059] 도 7a 내지 도 7e는 본 발명의 제1 실시예에 의한 반투과형 액정표시장치의 제조방법을 설명하기 위한 단면도들이다.

[0060] 도 7a는 박막 트랜지스터(115)를 형성하는 단계를 도시한다. 유리, 석영 또는 사파이어와 같은 절연 물질로 이루어진 기판(100) 상에 약 500Å의 크롬(Cr) 및 약 2500Å의 알루미늄-네오디뮴(AlNd)으로 이루어진 제1 금속막을 증착한 후, 사진식각 공정으로 상기 제1 금속막을 패터닝하여 제1 방향으로 신장되는 게이트 라인(도시하지 않음), 상기 게이트 라인으로부터 분기된 게이트 전극(102) 및 상기 게이트 라인의 끝단에 연결되어 게이트 전극(102)에 주사 전압을 인가하기 위한 게이트 패드(도시하지 않음)를 포함하는 게이트 배선을 형성한다.

[0061] 상기 게이트 배선이 형성된 기판(100)의 전면에 실리콘 질화물을 플라즈마 화학기상증착(plasma-enhanced chemical vapor deposition; PECVD) 방법에 의해 약 4500Å의 두께로 증착하여 게이트 절연막(104)을 형성한다.

[0062] 상기 게이트 절연막(104) 상에 액티브층으로서, 예컨대 비정질실리콘막을 PECVD 방법에 의해 약 2000Å의 두께로 증착하고, 그 위에 오믹 콘택층으로서, 예컨대 n^+ 도핑된 비정질실리콘막을 PECVD 방법에 의해 약 500Å의 두께로 증착한다. 바람직하게는, 상기 액티브층 및 오믹 콘택층은 PECVD 설비의 동일한 챔버 내에서 인-시튜(in-situ)로 증착한다. 이어서, 사진식각 공정으로 상기 막들을 패터닝하여 게이트 전극(102) 위의 게이트 절연막(104) 상에 비정질실리콘막으로 이루어진 액티브 패턴(106) 및 n^+ 도핑된 비정질실리콘막으로 이루어진 오믹 콘택 패턴(108)을 형성한다.

[0063] 상기 결과물의 전면에 크롬(Cr)이나 알루미늄(Al)과 같은 제2 금속막을 약 1500~4000Å의 두께로 증착한 후, 사진식각 공정으로 상기 제2 금속막을 패터닝하여 데이터 배선을 형성한다. 상기 데이터 배선은 상기 게이트 라인에 직교하는 데이터 라인(도시하지 않음), 상기 데이터 라인으로부터 분기되는 소오스 전극(110) 및 드레인 전극(112), 그리고 상기 데이터 라인의 끝단에 연결되어 상기 소오스 전극(110)에 신호 전압을 인가하기 위한 데이터 패드(도시하지 않음)를 포함한다.

[0064] 그런 다음, 상기 소오스 전극(110)과 드레인 전극(112) 사이의 노출된 오믹 콘택 패턴(108)을 반응성 이온 식각(reactive ion etching; RIE) 방법에 의해 제거해낸다. 그러면, 상기 소오스 전극(110)과 드레인 전극(112) 사이의 노출된 액티브 영역이 박막 트랜지스터(115)의 채널 영역으로 제공된다.

[0065] 도 7b는 유기 절연막(116)을 형성하는 단계를 도시한다. 상술한 바와 같이 박막 트랜지스터(115)를 형성한 후, 결과물의 전면에 아크릴계 수지와 같은 감광성 유기 절연막(116)을 도포한 후, 유리 전이 온도 근방의 낮은 온도에서 용매(solvent)를 날리기 위한 소프트-베이킹(soft-bake) 공정을 실시한다.

[0066] 이어서, 부분 노광 또는 슬릿 노광을 통해 유기 절연막(116)의 표면을 1차 노광한 후, 드레인 전극(112) 및 패드 영역의 유기 절연막(116)을 2차 노광한다. 테트라메틸-수산화암모늄(tetramethyl-ammonium hydroxide; TMAH) 현상액을 이용하여 상기 유기 절연막(116)을 현상하여 드레인 전극(112)을 노출하는 콘택홀(120)을 형성함과 동시에, 유기 절연막(116)의 표면에 부분 단차를 형성한다.

[0067] 계속해서, 유기 절연막(116)의 리플로우(reflow), 아웃개싱(outgassing) 및 용매 제거의 목적으로 유기 절연막을 하드-베이킹(hard-bake)시킨 다음, 약 200℃ 이상의 온도에서 1시간 이상 큐어링(curing)을 실시하여 유기 절연막(116)을 경화 및 안정화시킨다. 상기 큐어링 단계는 하드-베이킹 효과를 더욱 강화시키기 위해 실시한다. 상술한 단계들을 통해 유기 절연막(116)의 표면에 다수의 요철(118)들이 형성된다. 상기 요철(118)은 피크부(118a)와 홈부(118b)로 구성되며 액정을 투과하는 빛을 산란시켜 시야각을 개선시키는 역할을 한다.

- [0068] 여기서, 상기 유기 절연막(116)을 형성하기 전에, 데이터 배선 및 게이트 절연막(104) 상에 실리콘 질화물과 같은 무기 절연물질로 이루어진 보호막을 형성할 수 있다. 또한, 도시하지는 않았으나, 상기 콘택홀(120)을 형성할 때 패드 영역의 게이트 패드 및 데이터 패드를 각각 노출시키는 패드 콘택홀들이 동시에 형성된다.
- [0069] 도 7c는 투명 전극(122)을 형성하는 단계를 도시한다. 상술한 바와 같이 그 표면에 다수의 요철(118)이 형성된 유기 절연막(116) 및 콘택홀(120) 상에 ITO 또는 IZO와 같은 도전성 산화막을 증착한 후, 이를 사진식각 공정으로 패터닝하여 상기 콘택홀(120)을 통해 드레인 전극(112)과 전기적으로 접속되고 광 투과가 가능한 투명 전극(122)을 형성한다. 이와 동시에, 도시하지는 않았으나, 패드 영역에 게이트 패드 및 데이터 패드와 각각 접속되는 게이트 패드 전극 및 데이터 패드 전극이 형성된다.
- [0070] 도 7d는 반사 전극(124)을 형성하는 단계를 도시한다. 상기 투명 전극(122)이 형성된 결과물의 전면에 반사 전극과 유사한 식각율을 갖는 금속, 예컨대 몰리브덴(MoW)으로 이루어진 장벽 금속층을 증착하고, 그 위에 높은 반사율을 갖는 금속막, 예컨대 알루미늄-네오디뮴(AlNd)막을 증착한다. 이어서, 사진식각 공정으로 상기 반사막 및 장벽 금속층을 패터닝하여 상기 투명 전극(122)과 직접 접촉하고 그 하부의 투명 전극(122)을 노출하는 투과창(T)을 갖는 장벽 금속층 패턴(도시하지 않음) 및 반사 전극(124)을 형성한다. 상기 반사 전극(124)은 유기 절연막(116)의 표면과 동일한 요철 구조를 갖는다.
- [0071] 이때, 도 7e에 도시한 바와 같이 반사창(R) 내의 반사 특성에 실질적으로 이득을 주지 않는 영역들, 예컨대 요철(118) 내의 피크부(118a)와 홈부(118b) 및 상기 유기 절연막(116)의 표면 중 요철(118)이 형성되지 않는 영역들에서 반사 전극(124)이 형성되지 않도록 상기 반사막을 패터닝한다. 따라서, 반사창(R) 내의 반사 특성에 실질적으로 이득을 주지 못하는 부위들에는 투명 전극(122)만 형성되어 백라이트로부터의 광 투과율이 증가된다.
- [0072] 상기 반사 전극(124)의 패터닝 사이즈는 각각의 소자별 반사창 내의 요철 설계 패턴에 따른 실제 패턴 형성, 반사/투과 특성의 설정치(target) 및 공정 흐름에 따른 로트(lot)간 편차 등을 고려하여 변경될 수 있다.
- [0073] 또한, 상기 반사 전극(124)이 형성된 기관(100) 상에 유기 재질의 폴리이미드 계열의 고분자 박막을 도포하고 러빙(rubbing) 처리할 때, 반사 전극(124)의 단차에 의한 이온물 축적에 의해 발생할 수 있는 패널 잔상은 러빙 각도 및 반사 전극(124)의 두께 등을 조절하여 해결할 수 있다.
- [0074] 실시예 2
- [0075] 도 8 및 도 9는 본 발명의 제2 실시예에 의한 반투과형 액정표시장치의 제조방법을 설명하기 위한 단면도들로서, 투명 전극을 생략한 것을 제외하고는 상술한 제1 실시예와 동일하다. 따라서, 제1 실시예와 동일한 참조 부호는 동일한 부재를 나타낸다.
- [0076] 도 8 및 도 9를 참조하면, 상술한 제1 실시예의 도 7a 및 도 7b에서 도시한 바와 동일한 방법으로 수행하여 박막 트랜지스터(115), 그 표면에 다수의 요철(118)을 갖는 유기 절연막(116) 및 드레인 전극(112)을 노출하는 콘택홀(120)을 형성한다.
- [0077] 그런 다음, 상기 유기 절연막(116) 및 콘택홀(120) 상에 몰리브덴(MoW)으로 이루어진 장벽 금속층 및 알루미늄-네오디뮴(AlNd)과 같이 높은 반사율을 갖는 금속막으로 이루어진 반사막을 차례로 증착한다. 이어서, 사진식각 공정으로 상기 반사막 및 장벽 금속층을 패터닝하여 상기 콘택홀(120)을 통해 드레인 전극(112)과 전기적으로 접속되는 장벽 금속층 패턴(도시하지 않음) 및 반사 전극(124)을 형성한다. 상기 반사 전극(124)은 유기 절연막(116)의 표면과 동일한 요철 구조를 갖는다.
- [0078] 이때, 도 9에 도시한 바와 같이 반사창(R) 내의 반사 특성에 실질적으로 이득을 주지 않는 영역들, 예컨대 요철(118) 내의 피크부(118a)와 홈부(118b) 및 상기 유기 절연막(116)의 표면 중 요철(118)이 형성되지 않는 영역들에서 반사 전극(124)이 형성되지 않도록 상기 반사막을 패터닝한다. 또한, 투과창(T)에 투명 전극이 존재하지 않더라도 주위의 반사 전극(124)과 대향하는 전계를 이용하여 상기 투과창(T) 상의 액정의 전계 응답이 가능해진다.
- [0079] 본 발명의 제2 실시예에 의하면, 투명 전극을 형성하지 않고 반사창(R) 내의 반사 특성에 실질적으로 이득을 주지 않는 영역들에 반사 전극이 형성되지 않도록 함으로써 반사 모드와 투과 모드를 공유하는 반투과형 액정표시장치를 제조한다. 따라서, 투명 전극 증착 공정 및 패터닝 공정이 생략되므로 상술한 제1 실시예에 비해 공정을 매우 단순화할 수 있다.

[0080] 또한, 투명 전극이 하부층에 위치하는 화소 전극 구조를 갖는 반투과형 액정표시장치의 경우, 유기 절연막의 버닝(burning)을 막기 위하여 투명 전극용 ITO막을 200℃ 이하의 저온에서 증착하여야 하는데, ITO막은 고온에서는 결정성을 갖는 반면 저온에서는 비정질로 증착되기 때문에 단차 도포성이 나빠진다. 따라서, 유기 절연막 위에서 ITO로 이루어진 투명 전극의 단차 오픈 문제가 발생하게 된다. 또한, 유기 절연막과 투명 전극용 ITO막 간의 접착 불량으로 인해 ITO 에천트에 의해 그 하부의 게이트 배선이 침식되는 문제가 발생하게 된다.

[0081] 따라서, 본 발명의 제2 실시예에 의하면 투명 전극을 형성하지 않고 반사 전극만으로 반투과형 액정표시장치를 구현할 수 있으므로, 상술한 여러 가지 불량들을 방지하고 공정을 단순화할 수 있다.

[0082] 또한, 도시하지는 않았으나 본 발명의 제3 실시예에 의하면, 반사 모드를 강조하기 위해 반사창이 투과창에 비해 매우 큰 반투과형 액정표시장치에 있어서 반사창 내의 반사 특성에 실질적으로 이득을 주지 않는 영역들에서 반사 전극이 형성되지 않도록 패터닝한다. 반사창이 투과창에 비해 매우 클 경우, 투과 모드 및 단색 구동시 투과되지 않는 영역이 블랙 매트릭스처럼 보여짐으로써 시인성이 저하되는 문제가 발생한다. 따라서, 반사 전극을 투과창에 비해 매우 큰 반사창 내에서 반사 특성에 이득을 주지 않는 부분들에는 형성되지 않도록 패터닝하면, 화소 전체에서 균일하게 투과광의 투과율이 증가하므로 시인성 불량과 같은 문제를 해결할 수 있다.

발명의 효과

[0083] 상술한 바와 같이 본 발명에 의하면, 반사창 내의 반사 특성에 실질적으로 이득을 주지 못하는 부위들에 반사 전극을 형성하지 않음으로써 백라이트로부터의 광 투과율을 증가시킬 수 있다. 또한, 경면 반사로 인한 계조반전 발생과 시인성 저하 등의 불량들을 제거할 수 있다.

[0084] 상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

도면의 간단한 설명

[0001] 도 1은 통상적인 반투과형 액정표시장치의 단면도이다.

[0002] 도 2a는 도 1에 도시한 반투과형 액정표시장치의 평면도이고, 도 2b는 요철 구조의 설계 패턴을 나타내는 평면도이다.

[0003] 도 3은 도 1에 도시한 반투과형 액정표시장치에 있어서, 요철 구조의 각도 분포를 나타낸 그래프이다.

[0004] 도 4는 도 1에 도시한 반투과형 액정표시장치에 있어서 반사창 내의 표면 맵을 나타낸다.

[0005] 도 5a 내지 도 5d는 도 4의 여러 부위에 대한 요철 프로파일을 나타낸 그래프들이다.

[0006] 도 6은 본 발명의 제1 실시예에 의한 반투과형 액정표시장치의 단면도이다.

[0007] 도 7a 내지 도 7e는 본 발명의 제1 실시예에 의한 반투과형 액정표시장치의 제조방법을 설명하기 위한 단면도들이다.

[0008] 도 8 및 도 9는 본 발명의 제2 실시예에 의한 반투과형 액정표시장치의 제조방법을 설명하기 위한 단면도들이다.


[0009] <도면의 주요 부분에 대한 부호의 설명>

[0010] 100 : 기판	102 : 게이트 전극
[0011] 104 : 게이트 절연막	106 : 액티브 패턴
[0012] 108 : 오믹 콘택 패턴	110 : 소오스 전극
[0013] 112 : 드레인 전극	115 : 박막 트랜지스터
[0014] 116 : 유기 절연막	118 : 요철
[0015] 120 : 콘택홀	122 : 투명 전극


[0016] 124 : 반사 전극

도면


도면1




도면2a




도면2b




도면3




도면4




도면5a




도면5b




도면5c




도면5d




도면6




도면7a




도면7b




도면7c




도면7d




도면7e



도면8



도면9



专利名称(译)	半透射型液晶显示装置及其制造方法		
公开(公告)号	KR101075604B1	公开(公告)日	2011-10-20
申请号	KR1020030013177	申请日	2003-03-03
[标]申请(专利权)人(译)	三星电子株式会社		
申请(专利权)人(译)	三星电子有限公司		
当前申请(专利权)人(译)	三星电子有限公司		
[标]发明人	KIM HYUNYOUNG		
发明人	KIM, HYUNYOUNG		
IPC分类号	G02F1/1335 G02F		
CPC分类号	G02F1/133345 G02F1/133555 G02F1/136227 G02F1/1368 G02F2001/13625 G02F2203/09		
代理人(译)	PARK , YOUNG WOO		
其他公开文献	KR1020040078304A		
外部链接	Espacenet		

摘要(译)

公开了一个像素内的反射窗口和透射窗口共存的半透射型液晶显示装置。在衬底的每个像素上形成薄膜晶体管。包括用于光散射的多个凹凸的有机绝缘膜形成在薄膜晶体管和基板的表面上。为了通过穿过有机绝缘膜的接触孔与薄膜晶体管电连接在有机绝缘膜上，形成反射电极。在不给反射电极增益反射窗口内的回波损耗的域框架中，可以通过图案化来增加来自背光的透光率，以便不形成。

