

(19)
(12)

(KR)
(A)

(51) 。 Int. Cl.7
G09G 3/36

(11)
(43)

10-2004-0108617
2004 12 24

(21) 10-2004-0040846
(22) 2004 06 04

(30) JP-P-2003-00160538 2003 06 05 (JP)

(71) 가 가
100-6334 2- 4-1

(72) , 2 4-1 가 가

, 2 4-1 가 가

2 4-1 가 가

2 4-1 가 가

2 4-1 가 가

(74)

:

(54) ,

가 , ,
2 1 2 (正負)
가 2 .

, , , , ,

1

2 SEG

3 SEG

4 SEG

5 SEG

6

7 가

8

9

10 1

11

12

13

14

15

16

< >

EOR1 EOR5, ENR1 ENR4 :

SW1 SW7 :

CL, C1 C3 :

INV :

Q1 Q4 : MOSFET

TFT()

11

(正負)

가

가
11

가

가

12, 13

가

0

1

0 31 32

14

가

MOSFE

MOSFET

MOSFET

T

가

가

가

6

2

1

2

1

1

2

가 1
가

2

가

가

6

1 (位)

가,

(1/

)

<

>

1 , TFT LSI(, , LCD 가) .
 CMOS () ,
 TFT LSI , 1 ,
 () , SEG()
 , VCOM TFT
 GATE() .
 , TFT
 TFT LSI , SEG() , VCOM , GATE()
 ,
 LSI , 가 RAM .
 (CPU)가 가
 RAM . CPU가 RAM 가
 , 1 R() , G() , B() . R, G, B
 , 5 (0) 00000 (31) 11111 , 2
 1 가
 , CPU가 , CPU
 ,
 가 ,
 , 가 ,
 ,
 , 가 ,
 , 가 ,
 , 가 ,
 , 가 ,
 CPU , , 가 ,
 , ,
 5 RAM 가 RAM 4
 2 3 , SEG 가 , 2 (1)
 , 3 (2) . 2 3 ,
 , 0 31 VR 32가 V0 V31 . 32
 , 1 「 , 1
 1 가 「 」 2가 가 . 「 , 1
 가 , .

1 가 , 가 , .
 , 4 5 ,
 RAM 가 가 ,
 2 .
 , 16 , 가 ,
 (-10V 15V) , 가 ,
 ,
 MOS () .
 4 5 , SEG 가 ,
 4 , 5 , 가 32 ,
 , RAM 1 TFT LSI RAM EN
 R1 ENR4 , 4, 5 EOR1 , 4 ,
 RAM 가 가 .
 EOR1 , 가 , 4 , , 가 0('0')
 , 5 , ENR1 ENR4 , 가 1('1') 가 , 4
 , 5 , 가 1('1')
 , 가 0('0')
 ,
 , 0 , 2 EOR1 , 2 0('0') 1('1')
 1('0') 0('1') 1
 0('0') 1('1') , 4 1('1') , 2 ENR1 ENR4 , 2
 0 1('0') 0('1')
 0 2 11111 가, 6 , 31 2 00000 ,
 , 가 1 15 0 4 ,
 , 가 0 31 10000 11111 . 4
 , 16 31 2 16 가 00000 01111 4
 4 , 32 0 15 , 16 31
 , 가 1 , ,
 , 4 가 1 , ,
 가 1 .
 4 가 , 4 가 '1' '0' '0' '1' '1' ,
 가 '1' '0' '0' '1' '1' , 6 , 10011

V12 , V12가

5 , 가 '1' '0' '0' '1' '1' , 가 , 가 1 ,
 '0' '0' '0' '1' '1' , , 6

,00011 V19 가 '1' '0' '0' '1' '1' , ,
 V19가 V12 V19가 가 ,

7 8 , 가 , 가 32 (31)
 , i , i, i+1, i+2 V31 V0 V12가
 가 .

32 (0) , i+1
 V31 V0 V19가 V19 ,
 가 . V12 , 7, 8 RAM

가 RAM 가 가 가 .
 V31 V0 , 4, 5 MOSFET
 , V0 , , 9
 , 1.5V 2V , 4
 .5 6V

OSFET Q3 Q4 , N MOSFET Q1 Q2 , VLCD P M
 , MOSFET Q2 , MOSFET Q1 Q2 , MOSFET Q3 Q4 , MOSFET Q3, Q4
 , MOSFET Q1 Q3 INV 가

가 , N MOSFET Q2 , INV 가
 N MOSFET Q1 , MOSFET Q1 P MOSFET Q4가
 , N MOSFET Q2 , P MOSFET Q3 VLCD
 , P MOSFET Q3 , MOSFET Q1

가 , N MOSFET Q2가 , N MOSFET Q1
 N MOSFET Q2 , P MOSFET Q3
 VLCD MOSFET Q3 , MOSFET Q4
 P MOSFET Q4 , P MOSFET Q3
 VLCD 1.5 2.0 [V]

4.5V 6.0 [V]

10 , 1 가 () S
 W1, SW2, SW3, SW4 SW5, SW6, SW7 / , 1.5V 2V ,
 VCC C1, C2 , VCC 3 V
 LCD 가 CL ,

10 SW1, SW2, SW3, SW4 ,
 SW5, SW6, SW7 VCC가 , C1 C2 + SW2 SW4
 SW1 SW3 , C1 C2 -

가 . , C1 C2 , VCC .

W7 , SW1, SW2, SW3, SW4가 , SW5, SW6, S
VCC가 , SW6 SW5 C1 - SW7
3 , C1 C2가 , SW5
2 , VCC 3 , CL . 가 , VLCD ,
12, 13 , 3 ,

15 , 가, 12, 13 , ,
가 (1/) .

가 VLCD VCC 가 . 가 가
, 가 가 가 . 가 가
, LSI 가 720 , 32 5
, 가 12, 13 , (720×5=3600) 가
1/5 가 (720×1=720)
가 / 가 , CMOS ,
1/

32 , 1 5
MOSFET 가 , , 32
가 , 10 15 ,

1 , 가 가 , ,
, 6 , 2 가 , 6
, 가 4 가 ,
가 , 가 ,
가 , 가 ,
가 , 가 ,

2 1 2 1
가, (1/)

, LCD

가 , LCD

, LCD

LCD

, , LCD

CPU

RGB

(57)

1.

1 2 가 1 2 가 , 1 2 가 ,
2 가 1 , 1 2 2 , 1
가 1 , 1 2 2 , 1

2.

1 ,
1 ,

3.

2 ,
1 , 1 2 , 가 가 0
1 , 1 2 1 2 , 가 가 , 가 가
1 1 2 2 2 가 , 가 1 가 0
1 , 2 1 2 2 2 가 가 ,

4.

1 ,
 ,

1 2 , , 가 ,



14 15. ,

12 16. ,


12 17. 16 ,

12 18. ,

1 2



5




부 페이지 : 선택 레벨 [V19]


6

계조	표시 메모리내 표시 데이터	정 페이지		부 페이지	
		데이터 bit	선택 레벨	데이터 bit	선택 레벨
계조 0	11111	11111	V0	01111	V31
계조 1	11110	11110	V1	01110	V30
계조 2	11101	11101	V2	01101	V29
계조 3	11100	11100	V3	01100	V28
계조 4	11011	11011	V4	01011	V27
계조 5	11010	11010	V5	01010	V26
계조 6	11001	11001	V6	01001	V25
계조 7	11000	11000	V7	01000	V24
계조 8	10111	10111	V8	00111	V23
계조 9	10110	10110	V9	00110	V22
계조 10	10101	10101	V10	00101	V21
계조 11	10100	10100	V11	00100	V20
계조 12	10011	10011	V12	00011	V19
계조 13	10010	10010	V13	00010	V18
계조 14	10001	10001	V14	00001	V17
계조 15	10000	10000	V15	00000	V16
계조 16	01111	00000	V16	10000	V15
계조 17	01110	00001	V17	10001	V14
계조 18	01101	00010	V18	10010	V13
계조 19	01100	00011	V19	10011	V12
계조 20	01011	00100	V20	10100	V11
계조 21	01010	00101	V21	10101	V10
계조 22	01001	00110	V22	10110	V9
계조 23	01000	00111	V23	10111	V8
계조 24	00111	01000	V24	11000	V7
계조 25	00110	01001	V25	11001	V6
계조 26	00101	01010	V26	11010	V5
계조 27	00100	01011	V27	11011	V4
계조 28	00011	01100	V28	11100	V3
계조 29	00010	01101	V29	11101	V2
계조 30	00001	01110	V30	11110	V1
계조 31	00000	01111	V31	11111	V0


7




8




9



10




11




12

정 페이지 : 선택 레벨 [V11]



13


부 페이지 : 선택 레벨 [V20]



	표시 메모리내 표시 데이터	정 페이지		부 페이지	
		데이터 bit	선택 레벨	데이터 bit	선택 레벨
계조 0	11111	11111	V0	00000	V31
계조 1	11110	11110	V1	00001	V30
계조 2	11101	11101	V2	00010	V29
계조 3	11100	11100	V3	00011	V28
계조 4	11011	11011	V4	00100	V27
계조 5	11010	11010	V5	00101	V26
계조 6	11001	11001	V6	00110	V25
계조 7	11000	11000	V7	00111	V24
계조 8	10111	10111	V8	01000	V23
계조 9	10110	10110	V9	01001	V22
계조 10	10101	10101	V10	01010	V21
계조 11	10100	10100	V11	01011	V20
계조 12	10011	10011	V12	01100	V19
계조 13	10010	10010	V13	01101	V18
계조 14	10001	10001	V14	01110	V17
계조 15	10000	10000	V15	01111	V16
계조 16	01111	01111	V16	10000	V15
계조 17	01110	01110	V17	10001	V14
계조 18	01101	01101	V18	10010	V13
계조 19	01100	01100	V19	10011	V12
계조 20	01011	01011	V20	10100	V11
계조 21	01010	01010	V21	10101	V10
계조 22	01001	01001	V22	10110	V9
계조 23	01000	01000	V23	10111	V8
계조 24	00111	00111	V24	11000	V7
계조 25	00110	00110	V25	11001	V6
계조 26	00101	00101	V26	11010	V5
계조 27	00100	00100	V27	11011	V4
계조 28	00011	00011	V28	11100	V3
계조 29	00010	00010	V29	11101	V2
계조 30	00001	00001	V30	11110	V1
계조 31	00000	00000	V31	11111	V0


15

정 페이지 : 선택 레벨 [V11]




정부 전환

부 페이지 : 선택 레벨 [V20]



16



专利名称(译)	液晶驱动方法，液晶显示系统和液晶驱动控制装置		
公开(公告)号	KR1020040108617A	公开(公告)日	2004-12-24
申请号	KR1020040040846	申请日	2004-06-04
[标]申请(专利权)人(译)	株式会社瑞萨科技 Sikki瑞萨科技有限公司		
申请(专利权)人(译)	Sikki瑞萨科技有限公司		
当前申请(专利权)人(译)	Sikki瑞萨科技有限公司		
[标]发明人	NOUTOMI SHINOBU OOTA SHIGERU SUZUKI SHINYA 스즈끼신야 IWASAKI YOSHITAKA FUJIHIRA MASAHIITO		
发明人	노도미,시노부 오오따,시게루 스즈끼신야 이와사끼요시따까 후지히라 마사히토		
IPC分类号	G09G3/20 G02F1/133 G09G3/36		
CPC分类号	G09G2310/027 G09G2330/021 G09G2310/0289 G09G3/3614 G09G3/3688		
代理人(译)	CHANG, SOO KIL LEE, JUNG HEE		
优先权	2003160538 2003-06-05 JP		
外部链接	Espacenet		

摘要(译)

本发明提供一种液晶驱动方法，其具有实现可能性的液晶面板的交替驱动时间的低功耗，以及液晶显示系统和液晶驱动控制装置。提供给液晶公共电极的公共电压在gad相和部分相中被转换。并且显示数据的转换被执行到与第一显示数据的特定位置的单个位相同的位模式和与显示存储器内的显示数据相对应的第二显示数据，并且在多个灰度电压中选择PG相位和电压中的2个其中，像素电极内的电位差的绝对值在基于公共电压的部分相位中是相同的。例如，它确实除了最高有效位之外的最低有效位是从中心到二进制值到顶部和底部对称的正和负灰度指示数据的位的分配。液晶面板，交替驱动，低功耗，共电压，相位相位，相位相位。

계조	표시 메모리내 표시 데이터	정 그레이스		부 그레이스	
		데이터 bit	선택 레벨	데이터 bit	선택 레벨
계조 0	11111	11111	V0	01111	V31
계조 1	11110	11110	V1	01110	V30
계조 2	11101	11101	V2	01101	V29
계조 3	11100	11100	V3	01100	V28
계조 4	11011	11011	V4	01011	V27
계조 5	11010	11010	V5	01010	V26
계조 6	11001	11001	V6	01001	V25
계조 7	11000	11000	V7	01000	V24
계조 8	10111	10111	V8	00111	V23
계조 9	10110	10110	V9	00110	V22
계조 10	10101	10101	V10	00101	V21
계조 11	10100	10100	V11	00100	V20
계조 12	10011	10011	V12	00011	V19
계조 13	10010	10010	V13	00010	V18
계조 14	10001	10001	V14	00001	V17
계조 15	10000	10000	V15	00000	V16
계조 16	01111	00000	V16	10000	V15
계조 17	01110	00001	V17	10001	V14
계조 18	01101	00010	V18	10010	V13
계조 19	01100	00011	V19	10011	V12
계조 20	01011	00100	V20	10100	V11
계조 21	01010	00101	V21	10101	V10
계조 22	01001	00110	V22	10110	V9
계조 23	01000	00111	V23	10111	V8
계조 24	00111	01000	V24	11000	V7
계조 25	00110	01001	V25	11001	V6
계조 26	00101	01010	V26	11010	V5
계조 27	00100	01011	V27	11011	V4
계조 28	00011	01100	V28	11100	V3
계조 29	00010	01101	V29	11101	V2
계조 30	00001	01110	V30	11110	V1
계조 31	00000	01111	V31	11111	V0