



(19) 대한민국특허청(KR)

(12) 등록특허공보(B1)

(45) 공고일자 2015년01월08일

(11) 등록번호 10-1480313

(24) 등록일자 2015년01월02일

(51) 국제특허분류(Int. Cl.)

G02F 1/133 (2006.01) G09G 3/36 (2006.01)

(21) 출원번호 10-2007-0045036

(22) 출원일자 2007년05월09일

심사청구일자 2012년04월30일

(65) 공개번호 10-2008-0063020

(43) 공개일자 2008년07월03일

(30) 우선권주장

1020060138514 2006년12월29일 대한민국(KR)

(56) 선행기술조사문헌

JP10214067 A*

JP2004302159 A*

JP02272490 A

JP2004226597 A

*는 심사관에 의하여 인용된 문헌

(73) 특허권자

엘지디스플레이 주식회사

서울특별시 영등포구 여의대로 128(여의도동)

(72) 발명자

김두진

광주광역시 남구 서문대로 760, 신천아파트 101동 602호 (주월동)

(74) 대리인

특허법인네이트

전체 청구항 수 : 총 18 항

심사관 : 이옥우

(54) 발명의 명칭 액정표시장치


(57) 요약

본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 파워-오프(Power-off)시 비정상적인 화상이 표시되는 것을 방지하기 위한 액정표시장치에 관한 것이다.

본 발명의 제1 실시예는, 액정표시장치의 파워-오프(power-off)시에 화소에 잔류하는 데이터신호를 방전하여 비정상적인 화상의 표시를 방지하는 방전회로를 3세개의 전압검출IC를 통하여 구현하는 액정표시장치를 제안한다.

또한, 본 발명의 제2 실시예는, 하나의 전압검출IC로서 세 개의 전압검출IC의 기능을 하는 방전회로를 구현하는 액정표시장치를 제안한다.

대표도 - 도3



특허청구의 범위

청구항 1

다수의 게이트라인 및 데이터라인과, 상기 다수의 게이트라인 및 데이터라인과 연결된 다수의 박막트랜지스터를 구비하는 액정패널과;

외부시스템으로부터 제어신호 및 데이터신호를 공급받고, 상기 제어신호에 대응하여 게이트 및 데이터드라이버를 제어하고, 상기 데이터신호를 프레임 단위로 순서를 교번하여 상기 데이터드라이버에 공급하는 타이밍컨트롤러와;

상기 타이밍컨트롤러 및 상기 게이트드라이버와 연결되고, 파워-오프시에 상기 다수의 박막트랜지스터를 소정기간동안 턴-온 시키는 방전회로와;

상기 게이트드라이버, 데이터드라이버, 방전회로, 타이밍컨트롤러 및 액정패널의 구동전원을 공급하는 전원부를 포함하고,

상기 방전회로는, 입력되는 VCC 구동전압의 크기에 따라, 상기 다수의 박막트랜지스터를 소정기간동안 턴-온 시키는 방전신호(ALL_H)를 생성하는 제1 회로와;

상기 VCC 구동전압의 크기에 따라, 전원관리신호(DPM)를 소정기간 유지시켜주는 전원유지신호(DPM_VCC)를 제1변조플리커신호(V_FLK1)로서 출력하는 제2 회로와;

플리커 제거신호(FLK)와, 게이트슈프트클럭신호(GSC)를 입력받으며, 상기 VCC 구동전압의 크기에 따라, 상기 플리커제거신호(FLK) 또는 게이트슈프트클럭신호(GSC)를 제2변조플리커신호(V_FLK2)신호로서, 출력하는 제3 회로와;

상기 전원관리신호(DPM)와, 상기 제2 및 제3 회로로부터 공급되는 상기 제1, 제2변조플리커신호(V_FLK1, V_FLK2)를 입력받아 상기 방전신호(ALL_H)를 소정기간 유지시켜주는 방전유지신호(VGH_M)를 상기 타이밍컨트롤러에 공급하는 제4 회로;

를 포함하는 것을 특징으로 하는 액정표시장치.

청구항 2

제 1 항에 있어서,

상기 방전회로는, 상기 타이밍컨트롤러로부터 플리커 제거신호(FLK)와 전원관리신호(DPM)를 입력받고, 상기 다수의 박막트랜지스터를 모두 턴-온하는 방전신호(ALL_H)를 상기 게이트드라이버로 출력하는 것을 특징으로 하는 액정표시장치.

청구항 3

제 1 항에 있어서,

상기 타이밍컨트롤러는 상기 게이트드라이버를 제어하기 위한 다수의 게이트제어신호 및 상기 데이터드라이버를 제어하기 위한 다수의 데이터제어신호를 생성하며, 상기 다수의 게이트제어신호는 게이트출력인에이블신호(GOE), 게이트슈프트클럭신호(GSC), 게이트시작펄스신호(GSP)를 포함하고, 상기 다수의 데이터제어신호는 소스출력인에이블신호(SOE), 소스샘플링클럭신호(SSC), 극성반전신호(POL), 소스시작펄스신호(SSP)를 포함하는 것을 특징으로 하는 액정표시장치.

청구항 4

삭제

청구항 5

제 1 항에 있어서,

상기 방전회로는 상기 VCC 구동전압의 크기가 2.5V 이하일 때, 상기 방전신호(ALL_H)를 생성하는 것을 특징으로 하는 액정표시장치.

청구항 6

다수의 게이트라인 및 데이터라인과, 상기 다수의 게이트라인 및 데이터라인과 연결된 다수의 스위칭소자를 구비하는 액정표시장치용 구동회로에 있어서,

상기 다수의 데이터라인에 다수의 데이터신호를 인가하기 위한 데이터드라이버와;

상기 다수의 게이트라인에 다수의 게이트신호를 인가하기 위한 게이트드라이버와;

상기 데이터드라이버 및 게이트드라이버에 다수의 제어신호를 제공하기 위한 타이밍컨트롤러와;

구동전압을 생성하는 전원부와;

상기 구동전압에 따라 상기 게이트드라이버에 제1 및 제2신호를 인가하기 위한 방전회로

를 포함하고,

상기 방전회로는,

상기 구동전압과 기준전압을 비교하여 상기 구동전압이 상기 기준전압보다 낮을 경우 상기 제1신호를 출력하는 제1회로와;

상기 구동전압과 상기 기준전압을 비교하여 상기 구동전압이 상기 기준전압보다 낮을 경우 상기 타이밍컨트롤러에 응답하여 전원유지신호(DPM_VCC)를 공급하는 제2회로와;

상기 구동전압과 상기 기준전압을 비교하여 상기 구동전압이 상기 기준전압보다 높을 경우 상기 타이밍컨트롤러에 응답하여 제어신호를 공급하는 제3회로와;

상기 전원유지신호(DPM_VCC)와 상기 제어신호 중 하나를 받는 제4회로

를 포함하는 것을 특징으로 하는 액정표시장치용 구동회로.

청구항 7

제 6 항에 있어서,

상기 방전회로가 상기 구동전압이 기준전압보다 낮은 것을 검출할 경우 상기 다수의 스위칭소자를 모두 턴-온시키는 제1신호는 상기 게이트드라이버에 인가되는 것을 특징으로 하는 액정표시장치용 구동회로.

청구항 8

제 6 항에 있어서,

상기 방전회로가 상기 구동전압이 기준전압보다 낮은 것을 검출할 경우 상기 제2신호는 전원유지신호(DPM_VCC)에 대응되고,

상기 방전회로가 상기 구동전압이 기준전압보다 높은 것을 검출할 경우 상기 제2신호는 플리커제거신호(FLK)와 게이트스위프트클럭신호(GSC) 중 적어도 하나에 대응되는 것을 특징으로 하는 액정표시장치용 구동회로.

청구항 9

제 8 항에 있어서,

상기 전원유지신호(DPM_VCC)는 다수의 동작전원을 제어하기 위한 전원관리신호(DPM)를 소정기간 동안 유지하도록 하는 신호인 것을 특징으로 하는 액정표시장치용 구동회로.

청구항 10

제 9 항에 있어서,

상기 전원유지신호(DPM_VCC)는 상기 다수의 데이터신호의 시작시점을 결정하는 것을 특징으로 하는 액정표시장치용 구동회로.

청구항 11

삭제

청구항 12

제 6 항에 있어서,

상기 제1회로는 제1커패시터와, 제1전압검출IC를 포함하고, 상기 제2회로는 제2커패시터와, 제1트랜지스터와, 제2전압검출IC를 포함하고, 상기 제3회로는 제3커패시터와, 제2트랜지스터와, 제3전압검출IC를 포함하는 것을 특징으로 하는 액정표시장치용 구동회로.

청구항 13

제 6 항에 있어서,

상기 제어신호는 상기 타이밍컨트롤러로부터 입력받는 게이트쉬프트클럭신호(GSC)와 플리커제거신호(FLK) 중 하나인 것을 특징으로 하는 액정표시장치용 구동회로.

청구항 14

다수의 게이트라인 및 데이터라인과, 상기 다수의 게이트라인 및 데이터라인과 연결된 다수의 스위칭소자를 구비하는 액정표시장치용 구동회로에 있어서,

상기 다수의 데이터라인에 다수의 데이터신호를 인가하기 위한 데이터드라이버와;

상기 다수의 게이트라인에 다수의 게이트신호를 인가하기 위한 게이트드라이버와;

상기 데이터드라이버 및 게이트드라이버에 다수의 제어신호를 제공하기 위한 타이밍컨트롤러와;

구동전압을 생성하는 전원부와;

상기 구동전압에 따라 상기 게이트드라이버에 제1 및 제2신호를 인가하기 위한 방전회로

를 포함하고,

상기 방전회로는,

상기 구동전압과 기준전압을 비교하여 상기 구동전압이 상기 기준전압보다 낮을 경우 상기 제1신호를 출력하는 제1회로와;

상기 구동전압과 상기 기준전압을 비교하여, 상기 구동전압이 상기 기준전압보다 낮을 경우 상기 타이밍컨트롤러에 응답하여 전원유지신호(DPM_VCC)를 공급하고, 상기 구동전압이 상기 기준전압보다 높을 경우 상기 타이밍컨트롤러에 응답하여 제어신호를 공급하는 제2회로와;

상기 전원유지신호(DPM_VCC)와 상기 제어신호 중 하나를 받는 제3회로

를 포함하는 것을 특징으로 하는 액정표시장치용 구동회로.

청구항 15

제 14 항에 있어서,

상기 제1회로는 제1커패시터와, 제1전압검출IC를 포함하고, 상기 제2회로는 제2커패시터와, 제1트랜지스터와, 제2트랜지스터와, 제2전압검출IC를 포함하는 것을 특징으로 하는 액정표시장치용 구동회로.

청구항 16

제 15 항에 있어서,

상기 제어신호는 상기 타이밍컨트롤러로부터 입력받는 게이트스위프트클럭신호(GSC)와 플리커제거신호(FLK) 중 하나인 것을 특징으로 하는 액정표시장치용 구동회로.

청구항 17

다수의 게이트라인 및 데이터라인과, 상기 다수의 게이트라인 및 데이터라인과 연결된 다수의 스위칭소자를 구비하는 액정표시장치용 구동회로에 있어서,

상기 다수의 데이터라인에 다수의 데이터신호를 인가하기 위한 데이터드라이버와;

상기 다수의 게이트라인에 다수의 게이트신호를 인가하기 위한 게이트드라이버와;

상기 데이터드라이버 및 게이트드라이버에 다수의 제어신호를 제공하기 위한 타이밍컨트롤러와;

구동전압을 생성하는 전원부와;

상기 구동전압에 따라 상기 게이트드라이버에 제1 및 제2신호를 인가하기 위하여 제1 및 제2회로로 이루어지는 방전회로

를 포함하고,

상기 제1회로는, 상기 구동전압과 기준전압을 비교하여, 상기 구동전압이 상기 기준전압보다 낮을 경우 상기 제1신호를 상기 게이트드라이버로 출력하고 상기 타이밍컨트롤러에 응답하여 전원유지신호(DPM_VCC)를 상기 제2회로로 출력하고, 상기 구동전압이 상기 기준전압보다 높을 경우 상기 타이밍컨트롤러에 응답하여 제어신호를 상기 제2회로로 출력하고,

상기 제2회로는 상기 전원유지신호(DPM_VCC)와 상기 제어신호 중 하나에 대응하여 상기 제2신호를 상기 게이트드라이버로 출력하는 것을 특징으로 하는 액정표시장치용 구동회로.

청구항 18

제 17 항에 있어서,

상기 제1회로는 커패시터와, 상기 전원유지신호(DPM_VCC)를 출력하는 제1트랜지스터와, 상기 제어신호를 출력하는 제2트랜지스터와, 상기 제1 및 제2트랜지스터를 제어하는 제1전압검출IC를 포함하는 것을 특징으로 하는 액정표시장치용 구동회로.

청구항 19

제 18 항에 있어서,

상기 제1트랜지스터는 PNP형 바이폴라 트랜지스터이고, 상기 제2트랜지스터는 NPN형 바이폴라 트랜지스터인 것을 특징으로 하는 액정표시장치용 구동회로.

청구항 20

제 17 항에 있어서,

상기 제어신호는 상기 타이밍컨트롤러로부터 입력받는 게이트스위프트클럭신호(GSC)와 플리커제거신호(FLK) 중 하나인 것을 특징으로 하는 액정표시장치용 구동회로.

청구항 21

삭제

청구항 22

삭제

청구항 23

삭제

청구항 24

삭제

청구항 25

삭제

청구항 26

삭제

청구항 27

삭제

청구항 28

삭제

청구항 29

삭제

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

- [0017] 본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 파워-오프(Power-off)시 비정상적인 화상이 표시되는 것을 방지하기 위한 액정표시장치에 관한 것이다.
- [0018] 일반적인 액정표시장치의 화상구현원리는 액정(Liquid crystal)의 광학적 이방성과 분극성질을 이용하는 것으로, 이 액정은 분자구조가 가늘고 길며 배향에 방향성을 갖는 광학적 이방성과 전계내에 놓일 경우에 그 크기에 따라 분자배열 방향이 변화되는 분극성질을 띤다. 이에 액정표시장치는 액정층을 사이에 두고 서로 소정거리 이격되어 대향하는 면으로 각각 전계생성전극이 형성되는 한 쌍의 투명기관으로 이루어진 액정패널을 필수적인 구성요소로 하며, 이는 두 전극간의 전계변화를 통해서 액정분자의 배열방향을 인위적으로 조절하고 이에 따른 광 투과율을 변화하여 여러 가지 화상을 표시하게 된다.
- [0019] 일반적으로, 액정표시장치는 박막트랜지스터 및 화소전극이 형성되는 어레이 기관과, 컬러필터 및 공통전극이 형성되는 컬러필터 기관을 소정거리 이격하여 합착하고 상기 두 기관 사이에 액정물질을 주입하여 구성되는 액정패널과, 이 액정패널의 전기적 구동을 위한 구동회로로 구성된다.
- [0020] 도 1은 일반적인 액정표시장치의 기본 구성을 개략적으로 도시한 블록도로서, 영상을 표시하는 액정패널(10)과, 이 액정패널(10)을 구동하는 다수개의 구동회로(60)를 도시하고 있다.
- [0021] 액정패널(10)은 도시한 바와 같이, 글라스를 이용한 기관 상에 다수의 게이트라인(GL1 내지 GLn)과 다수의 데이

터라인(DL1 내지 DLm)이 교차되어 배치되고, 이 교차지점을 화소영역으로 정의하며, 각각의 화소영역에는 박막 트랜지스터(T)와 액정캐패시터(C1c) 및, 저장캐패시터(Cst)가 구성되어 화상을 표시한다.

[0022] 타이밍컨트롤러(20)는 외부시스템(미도시)로부터 입력되는 다수의 제어신호를 이용하여 다수의 드라이브 집적회로들로 구성된 게이트드라이버(30)와, 다수의 드라이브 집적회로들로 구성된 데이터드라이버(40)를 구동하기 위한 제어신호를 생성하고 공급한다.

[0023] 게이트드라이버(30)는 타이밍 컨트롤러(20)로부터 입력되는 제어신호들에 응답하여 액정패널(10)상에 배열된 박막트랜지스터(T)들의 온/오프 제어를 수행하는데, 액정패널(10)상의 게이트라인(GL1 내지 GLn)을 1 수평동기시간(1H)씩 순차적으로 인에이블 시킴으로써 액정패널(10)상의 박막 트랜지스터(T)를 1 라인 분씩 순차적으로 구동시켜 데이터드라이버(40)로부터 공급되는 아날로그 데이터신호들이 각 박막트랜지스터(T)들에 접속된 픽셀들로 인가되도록 한다.

[0024] 데이터드라이버(40)는 타이밍 컨트롤러(20)로부터 입력되는 제어신호들에 응답하여, 입력데이터의 기준전압을 선택하고, 선택한 기준전압을 액정패널(10)에 공급하여 액정 분자의 회전 각도를 제어한다.

[0025] 전원부(50)는 각 구성부(20,30,40)들의 동작전원을 공급하고 액정패널(10)의 공통전극 전압을 생성하여 공급한다.

[0026] 이러한 구조의 액정표시장치에서, 파워-오프(power-off)시에는 각 박막트랜지스터(T)도 Off 되어 상기 액정캐패시터(C1c) 및 저장캐패시터(Cst)에 기 충전되어 있던 데이터신호가 미처 방전되지 못하고 잔류하게 되어, 소정 시간 액정패널이 구동되어 화면상에 잔상이 남거나 비정상적인 화면이 구동되게 된다.

[0027] 이에 따라, 도 2에 도시한 바와 같이, 박막트랜지스터(T)와 연결되어 있는 게이트라인(GL)을 통해 소정의 턴-온(Turn-on)전압을 인가하여, 액정캐패시터(C1c) 및 저장캐패시터(Cst)에 기 충전되어 있던 데이터신호를 방전하는 방전회로(discharging circuit)가 구비되어야 한다.

발명이 이루고자 하는 기술적 과제

[0028] 본 발명은 액정표시장치의 파워-오프(power-off)시에 화소에 잔류하는 데이터신호를 방전하는 액정표시장치 및 이의 구동회로를 제공하는 데 제1 목적이 있다.

[0029] 상기 구동회로는, 특정한 전압검출(Voltage detector)IC로 구현되며, 액정표시장치에서 상기 전압검출IC를 이용하여 생성하는 다른 제어신호들을 하나의 IC를 통해 생성하여 비용절감의 이득을 얻는 액정표시장치를 제공하는 데 제2 목적이 있다.

발명의 구성 및 작용

[0030] 상기의 제1, 제2 목적을 달성하기 위해, 본 발명에 의한 액정표시장치는, 다수의 게이트라인 및 데이터라인과, 상기 다수의 게이트라인 및 데이터라인과 연결된 다수의 박막트랜지스터를 구비하는 액정패널과; 외부시스템으로부터 제어신호 및 데이터신호를 공급받고, 상기 제어신호에 대응하여 게이트 및 데이터드라이버를 제어하고, 상기 데이터신호를 프레임 단위로 순서를 교번하여 상기 데이터드라이버에 공급하는 타이밍컨트롤러와; 상기 타이밍컨트롤러 및 상기 게이트드라이버와 연결되고, 파워-오프시에 상기 다수의 박막트랜지스터를 소정기간동안 턴-온 시키는 방전회로와; 상기 게이트드라이버, 데이터드라이버, 방전회로, 타이밍컨트롤러 및 액정패널의 구동전원을 공급하는 전원부를 포함하는 것을 특징으로 한다.

[0031] 상기 방전회로는, 상기 타이밍컨트롤러로부터 플리커 제거신호 (FLK)와 전원관리신호(DPM)를 입력받고, 상기 다수의 박막트랜지스터를 모두 턴-온하는 방전신호(ALL_H)를 상기 게이트드라이버로 출력하는 것을 특징으로 한다.

[0032] 상기 타이밍컨트롤러는 상기 게이트드라이버를 제어하기 위한 다수의 게이트제어신호 및 상기 데이터드라이버를 제어하기 위한 다수의 데이터제어신호를 생성하며, 상기 다수의 게이트제어신호는 게이트출력인에이블신호(GOE), 게이트쉬프트클럭신호(GSC), 게이트시작펄스신호(GSP)를 포함하고, 다수의 데이터제어신호는 소스출력인에이블신호(SOE), 소스샘플링클럭신호(SSC), 극성반전신호(POL), 소스시작펄스신호(SSP)를 포함하는 것을 특징

으로 한다.

- [0033] 상기 방전회로는, 입력되는 VCC 구동전압의 크기에 따라, 상기 다수의 박막트랜지스터를 소정기간동안 턴-온 시키는 방전신호(ALL_H)를 생성하는 제1 회로와; 상기 VCC 구동전압의 크기에 따라, 전원관리신호(DPM)를 소정기간 유지시켜주는 전원유지신호(DPM_VCC)를 제1변조폴리커신호(V_FLK1)로서 출력하는 제2 회로와; 폴리커 제거신호(FLK)와, 게이트쉬프트클럭신호(GSC)를 입력받으며, 상기 VCC 구동전압의 크기에 따라, 상기 폴리커제거신호(FLK) 또는 게이트 쉬프트클럭신호(GSC)를 제2변조폴리커신호(V_FLK2)신호로서, 출력하는 제3 회로와; 상기 전원관리신호(DPM)와, 상기 제2 및 제3 회로로부터 공급되는 상기 제1, 제2변조폴리커신호(V_FLK1, V_FLK2)를 입력받아 상기 방전신호(ALL_H)를 소정기간 유지시켜주는 방전유지신호(VGH_M)를 상기 타이밍컨트롤러에 공급하는 제4 회로를 포함하는 것을 특징으로 한다.
- [0034] 상기 제1 회로는 저항 및 캐패시터와, 상기 VCC 구동전압의 크기에 따라 상기 방전신호(ALL_H)를 출력하는 하나의 전압검출IC를 포함하는 것을 특징으로 한다.
- [0035] 상기 제2 회로는 다수의 저항과, 캐패시터와, 상기 전원유지신호(DPM_VCC)의 상기 제1변조폴리커신호(V_FLK1)로서의 출력을 제어하는 스위칭소자와, 상기 VCC 구동전압의 크기에 따라 상기 스위칭소자의 온/오프를 결정하는 전압검출IC를 포함하는 것을 특징으로 한다.
- [0036] 상기 스위칭소자는 PNP형 바이폴라 트랜지스터인 것을 특징으로 한다.
- [0037] 상기 제3 회로는 다수의 저항과, 캐패시터와, 상기 폴리커제거신호(FLK) 또는 게이트쉬프트클럭신호(GSC)의 상기 제2변조폴리커신호(V_FLK2)로서의 출력을 제어하는 스위칭소자와, 상기 VCC 구동전압의 크기에 따라 상기 스위칭소자의 온/오프를 결정하는 전압검출IC를 포함하는 것을 특징으로 한다.
- [0038] 상기 스위칭소자는 NPN형 바이폴라 트랜지스터인 것을 특징으로 한다.
- [0039] 상기 방전회로는 상기 VCC 구동전압의 크기가 2.5V 이하일 때, 상기 방전신호(ALL_H)를 생성하는 것을 특징으로 한다.
- [0040] 상기 방전회로는, 상기 타이밍컨트롤러로부터 폴리커제거신호(FLK) 및 전원유지신호(DPM_VCC)를 입력받고, 입력되는 VCC 구동전압의 크기에 따라 상기 다수의 박막트랜지스터를 소정기간동안 턴-온 시키는 방전신호(ALL_H)와, 상기 VCC 구동전압의 크기에 따라, 전원관리신호(DPM)를 소정기간 유지시켜주는 상기 전원유지신호(DPM_VCC) 또는 폴리커 제거신호(FLK 신호)를 변조폴리커신호(V_FLK)로서 출력하는 제1 회로와; 상기 제1 회로로부터 공급되는 변조폴리커신호(V_FLK)를 입력받아 상기 방전신호(ALL_H)를 소정기간 유지시켜주는 방전유지신호(VGH_M)를 상기 타이밍컨트롤러에 출력하는 제2 회로를 포함하는 것을 특징으로 한다.
- [0041] 상기 제1 회로는 다수의 저항과, 캐패시터와, 상기 폴리커제거신호(FLK)의 상기 변조폴리커신호(V_FLK)로서의 출력을 제어하는 제1 스위칭소자와, 상기 전원유지신호(DPM_VCC)의 상기 변조폴리커신호(V_FLK)로서의 출력을 제어하는 제2 스위칭소자와, 상기 VCC 구동전압의 크기에 따라 상기 방전신호(ALL_H)를 출력하고 상기 제1 및 제2스위칭소자의 온/오프를 결정하는 전압검출IC를 포함하는 특징으로 한다.
- [0042] 상기 제1 스위칭소자는 NPN형 바이폴라 트랜지스터이고, 상기 제2 스위칭소자는 PNP형 바이폴라 트랜지스터인 것을 특징으로 한다.
- [0043] 한편, 본 발명에 따른 다수의 게이트라인 및 데이터라인과, 상기 다수의 게이트라인 및 데이터라인과 연결된 다수의 스위칭소자를 구비하는 액정표시장치용 구동회로는, 상기 다수의 데이터라인에 다수의 데이터신호를 인가하기 위한 데이터드라이버와; 상기 다수의 게이트라인에 다수의 게이트신호를 인가하기 위한 게이트드라이버와; 상기 데이터드라이버 및 게이트드라이버에 다수의 제어신호를 제공하기 위한 타이밍컨트롤러와; 구동전압을 생성하는 전원부와; 상기 구동전압에 따라 상기 게이트드라이버에 제1 및 제2신호를 인가하기 위한 방전회로를 포함하는 것을 특징으로 한다.
- [0044] 상기 방전회로가 상기 구동전압이 기준전압보다 낮은 것을 검출할 경우 상기 다수의 스위칭소자를 모두 턴-온 시키는 제1신호는 상기 게이트드라이버에 인가되는 것을 특징으로 한다.
- [0045] 상기 방전회로가 상기 구동전압이 기준전압보다 낮은 것을 검출할 경우 상기 제2신호는 전원유지신호(DPM_VCC)에 대응되고, 상기 방전회로가 상기 구동전압이 기준전압보다 높은 것을 검출할 경우 상기 제2신호는 폴리커제거신호(FLK)와 게이트쉬프트클럭신호(GSC) 중 적어도 하나에 대응되는 것을 특징으로 한다.
- [0046] 상기 전원유지신호(DPM_VCC)는 다수의 동작전원을 제어하기 위한 전원관리신호(DPM)를 소정기간 동안 유지하도

록 하는 신호인 것을 특징으로 한다.

- [0047] 상기 전원유지신호(DPM_VCC)는 상기 다수의 데이터신호의 시작시점을 결정하는 것을 특징으로 한다.
- [0048] 상기 방전회로는, 상기 구동전압과 기준전압을 비교하여 상기 구동전압이 상기 기준전압보다 낮을 경우 상기 제1신호를 출력하는 제1회로와; 상기 구동전압과 상기 기준전압을 비교하여 상기 구동전압이 상기 기준전압보다 낮을 경우 상기 타이밍컨트롤러에 응답하여 전원유지신호(DPM_VCC)를 공급하는 제2회로와; 상기 구동전압과 상기 기준전압을 비교하여 상기 구동전압이 상기 기준전압보다 높을 경우 상기 타이밍컨트롤러에 응답하여 제어신호를 공급하는 제3회로와; 상기 전원유지신호(DPM_VCC)와 상기 제어신호 중 하나를 받는 제4회로를 포함하는 것을 특징으로 한다.
- [0049] 상기 제1회로는 제1커패시터와, 제1전압검출IC를 포함하고, 상기 제2회로는 제2커패시터와, 제1트랜지스터와, 제2전압검출IC를 포함하고, 상기 제3회로는 제3커패시터와, 제2트랜지스터와, 제3전압검출IC를 포함하는 것을 특징으로 한다.
- [0050] 상기 제어신호는 상기 타이밍컨트롤러로부터 입력받는 게이트쉬프트클럭신호(GSC)와 플리커제거신호(FLK) 중 하나인 것을 특징으로 한다.
- [0051] 상기 방전회로는, 상기 구동전압과 기준전압을 비교하여 상기 구동전압이 상기 기준전압보다 낮을 경우 상기 제1신호를 출력하는 제1회로와; 상기 구동전압과 상기 기준전압을 비교하여, 상기 구동전압이 상기 기준전압보다 낮을 경우 상기 타이밍컨트롤러에 응답하여 전원유지신호(DPM_VCC)를 공급하고, 상기 구동전압이 상기 기준전압보다 높을 경우 상기 타이밍컨트롤러에 응답하여 제어신호를 공급하는 제2회로와; 상기 전원유지신호(DPM_VCC)와 상기 제어신호 중 하나를 받는 제3회로를 포함하는 것을 특징으로 한다.
- [0052] 상기 제1회로는 제1커패시터와, 제1전압검출IC를 포함하고, 상기 제2회로는 제2커패시터와, 제1트랜지스터와, 제2트랜지스터와, 제2전압검출IC를 포함하는 것을 특징으로 한다.
- [0053] 상기 제어신호는 상기 타이밍컨트롤러로부터 입력받는 게이트쉬프트클럭신호(GSC)와 플리커제거신호(FLK) 중 하나인 것을 특징으로 한다.
- [0054] 상기 방전회로는, 상기 구동전압과 기준전압을 비교하여, 상기 구동전압이 상기 기준전압보다 낮을 경우 상기 제1신호를 출력하고 상기 타이밍컨트롤러에 응답하여 전원유지신호(DPM_VCC)를 공급하고, 상기 구동전압이 상기 기준전압보다 높을 경우 상기 타이밍컨트롤러에 응답하여 제어신호를 공급하는 제1회로와; 상기 전원유지신호(DPM_VCC)와 상기 제어신호 중 하나를 받는 제2회로를 포함하는 것을 특징으로 한다.
- [0055] 상기 제1회로는 커패시터와, 상기 전원유지신호(DPM_VCC)를 출력하는 제1트랜지스터와, 상기 제어신호를 출력하는 제2트랜지스터와, 상기 제1 및 제2트랜지스터를 제어하는 제1전압검출IC를 포함하는 것을 특징으로 한다.
- [0056] 상기 제1트랜지스터는 PNP형 바이폴라 트랜지스터이고, 상기 제2트랜지스터는 NPN형 바이폴라 트랜지스터인 것을 특징으로 한다.
- [0057] 상기 제어신호는 상기 타이밍컨트롤러로부터 입력받는 게이트쉬프트클럭신호(GSC)와 플리커제거신호(FLK) 중 하나인 것을 특징으로 한다.
- [0058] 한편, 본 발명에 따른 다수의 게이트라인 및 데이터라인과, 상기 다수의 게이트라인 및 데이터라인과 연결된 다수의 스위칭소자와, 상기 다수의 게이트라인을 구동하기 위한 게이트드라이버를 구비하는 액정표시장치의 구동 방법은, 구동전압을 생성하는 단계와; 상기 구동전압을 검출하는 단계와; 상기 구동전압이 기준전압보다 낮은 것으로 검출될 경우 상기 다수의 스위칭소자를 모두 턴-온 시키는 제1신호를 상기 게이트드라이버에 인가하는 단계를 포함하는 것을 특징으로 한다.
- [0059] 상기 구동전압이 상기 기준전압보다 낮은 것으로 검출될 경우에는 전원유지신호(DPM_VCC)에 대응되고, 상기 구동전압이 상기 기준전압보다 높은 것으로 검출될 경우에는 제어신호에 대응되는 제2신호를 상기 게이트드라이버에 인가하는 단계를 더욱 포함하는 것을 특징으로 한다.
- [0060] 상기 전원유지신호(DPM_VCC)를 인가하는 단계는, 다수의 동작전원을 제어하기 위한 전원관리신호(DPM)를 소정기간 동안 유지하도록 하는 신호를 인가하는 단계를 포함하는 것을 특징으로 한다.
- [0061] 상기 제1 및 제2신호를 인가하는 단계는 하나의 전압검출IC에 의하여 수행되는 것을 특징으로 한다.
- [0062] 상기 제1신호를 인가하는 단계는 제1전압검출IC에 의하여 수행되고, 상기 제2신호를 인가하는 단계는 제2전압검

출IC에 의하여 수행되는 것을 특징으로 한다.

- [0063] 상기 제1신호를 인가하는 단계는 제1전압검출IC에 의하여 수행되고, 상기 제2신호를 인가하는 단계는 제2 및 제3전압검출IC에 의하여 수행되는 것을 특징으로 한다.
- [0064] 상기 제어신호는 상기 타이밍컨트롤러로부터 입력받는 게이트쉬프트클럭신호(GSC)와 플리커제거신호(FLK) 중 하나인 것을 특징으로 한다.
- [0065] 한편, 본 발명에 따른 다수의 게이트라인 및 데이터라인과, 상기 다수의 게이트라인 및 데이터라인과 연결된 다수의 스위칭소자와, 상기 다수의 게이트라인을 구동하기 위한 게이트드라이버를 구비하는 액정표시장치의 구동 방법은, 정상동작모드 동안, 구동전압을 생성하고, 상기 구동전압을 이용하여 상기 다수의 스위칭소자를 행별로 순차적으로 인에이블 시키는 단계와; 상기 정상동작모드 이후에, 상기 구동전압이 기준전압보다 낮을 경우 방전기간 동안 상기 다수의 스위칭소자를 동시에 인에이블 시키는 단계를 포함하는 것을 특징으로 한다.
- [0066] 상기 구동방법은, 상기 정상동작모드 동안, 게이트쉬프트클럭신호(GSC)와 플리커제거신호(FLK) 중 하나인 제어신호를 상기 게이트드라이버에 인가하는 단계와; 상기 방전기간 동안, 전원유지신호(DPM_VCC)를 상기 게이트드라이버에 인가하는 단계를 더욱 포함하는 것을 특징으로 한다.
- [0067] 이하, 도면을 참조하여 본 발명의 실시예에 의한 액정표시장치를 설명하면 다음과 같다.
- [0068] 도 3은 본 발명의 제1 실시예에 의한 액정표시장치의 구조를 개략적으로 도시한 블록도이다.
- [0069] 도시한 바와 같이, 본 발명의 실시예에 의한 액정표시장치는, 영상을 표시하는 액정패널(100)과, 이 액정패널(100)을 구동하는 다수개의 구동회로(160)로 구성된다.
- [0070] 액정패널(100)은 도시한 바와 같이, 글라스를 이용한 기판 상에 다수의 게이트라인(GL1 내지 GLn)과 다수의 데이터라인(DL1 내지 DLm)이 교차되어 배치되고, 이 교차지점을 화소영역으로 정의하며, 각각의 화소영역에는 박막트랜지스터(T)와 액정캐패시터(Clc) 및, 저장캐패시터(Cst)가 구성되어 화상을 표시한다.
- [0071] 구동회로(160)는 타이밍컨트롤러(120), 게이트드라이버(130), 데이터드라이버(140), 전원부(150), 방전회로(190)를 포함한다.
- [0072] 타이밍컨트롤러(120)는 외부시스템(미도시)으로부터 입력되는 다수의 제어신호를 이용하여 다수의 드라이브 집적회로들로 구성된 게이트드라이버(130)를 구동하기 위한 게이트출력인에이블신호(Gate Output Enable, 이하 GOE)와, 게이트쉬프트클럭신호(Gate Shift Clock, 이하 GSC)와, 게이트시작펄스신호(Gate Start Pulse, 이하 GSP)등의 게이트제어신호를 생성하고 이를 공급한다.
- [0073] 또한, 타이밍컨트롤러(120)는 다수의 드라이브 집적회로들로 구성된 데이터드라이버(140)를 구동하기 위한 소스출력인에이블신호(Source Output Enable, 이하 SOE)와, 소스샘플링클럭신호(Source Sampling Clock, 이하 SSC)와, 극성반전신호(Polarity reverse, 이하 POL)와 소스시작펄스신호(Source Start Pulse, 이하 SSP)등의 데이터제어신호를 생성하고, 데이터 신호(Vdata)를 공급한다.
- [0074] 그리고, 타이밍컨트롤러(120)는 방전회로(190) 구동에 사용되는 플리커제거신호(FLK), 전원유지신호(DPM_VCC)를 생성하여 게이트쉬프트클럭신호(GSC)와 함께 방전회로(190)에 공급한다.
- [0075] 게이트드라이버(130)는 타이밍 컨트롤러(120)로부터 입력되는 상기 제어신호들에 응답하여 액정패널(100)상에 배열된 박막트랜지스터(T)들의 온/오프 제어를 수행하는데, 액정패널(100)상의 게이트라인(GL1 내지 GLn)을 1수평동기시간(1H)씩 순차적으로 인에이블 시킴으로써 액정패널(100)상의 박막 트랜지스터(T)를 1 라인 분씩 순차적으로 구동시켜 데이터드라이버(140)로부터 공급되는 아날로그 데이터신호들이 각 박막트랜지스터(T)들에 접속된 픽셀들로 인가되도록 한다.
- [0076] 데이터드라이버(140)는 타이밍 컨트롤러(120)로부터 입력되는 제어신호들에 응답하여, 입력데이터의 기준전압을 선택하고, 선택한 기준전압을 액정패널(100)에 공급하여 액정 분자의 회전 각도를 제어한다.
- [0077] 전원부(150)는 각 구성부(120, 130, 140)들의 동작전원(VCC/VDD/GND)을 공급하고 특히, 박막트랜지스터(T)의 턴-온/오프(Turn-on/off)전압인 게이트하이전압(VGH) 및 게이트로우전압(VGL)을 생성하여 게이트드라이버(120)에 공급하고, 액정패널(100)의 공통전극전압(Vcom)을 생성하여 공급한다.
- [0078] 또한, 방전회로(190)는 방전신호(ALL_H)를 생성하고 및 상기 방전신호(ALL_H)를 소정기간 유지하는 4개의 회로

(도4 참조)로 구성되며, 입력되는 동작전원(VCC/VDD/GND)중 VCC전압이 2.5V 이하로 내려갈 경우, 하이(High)레벨의 전압레벨인 방전신호(ALL_H)를 생성하고 이를 통해 게이트드라이버(120)를 제어하여, 모든 게이트라인(GL1 내지 GLm)으로 하이(High)레벨의 신호를 인가하여 상기 박막트랜지스터(T)를 전부 턴-온(Turn-on)하게 된다.

[0079] 또한, 방전회로(190)는 방전신호(ALL_H)를 소정기간 유지하는 방전유지신호(VGH_M)를 생성하여 게이트드라이버(130)에 공급한다.

[0080] 이하, 도4와, 도 5a 내지 도 5c를 참조하여 본 발명의 제1 실시예에 의한 액정표시장치의 구동회로를 설명하도록 한다.

[0081] 도 4는 상기 방전회로(190)의 구조를 개략적으로 도시한 블록도이다.

[0082] 도시한 바와 같이, 본 발명의 방전회로(190)는 VCC/VDD/GND신호를 입력받아 구동하는 제1 내지 제4 회로(192, 194, 196, 198)로 구성되어 있다.

[0083] 보다 상세하게는, 제1 회로(192)는 입력되는 VCC전압이 2.5V 이하로 내려갈 경우, 하이(High)레벨의 전압신호를 출력한다. 이 신호는 방전신호(ALL_H)로서, 게이트드라이버(도 3의 130)로 공급된다.

[0084] 도5a에 도시한 바와 같이, 예를 들어, 이러한 제1 회로(192)는 제1전압검출IC(192a)로 구현될 수 있으며, 이 제1전압검출IC(192a)의 외부에는 적절한 신호의 인가를 위해, 제1저항(R1) 및 제1캐패시터(C1)가 더 구비되게 된다.

[0085] 제2 회로(194)는 입력되는 VCC전압이 2.5V 이하로 내려갈 경우, 제4 회로(198)에 전원유지신호(DPM_VCC)를 제1 변조플리커신호(V_FLK1)로서 입력한다. 여기서, 상기 전원유지신호(DPM_VCC)는, 전원관리신호(DPM)가 1.6V로 소정기간 유지되는 신호이며, 상기 전원관리신호(DPM)는 액정표시장치에 전원이 인가되는 상태에서는 고전위를 유지하며, 이 액정표시장치에 전원이 차단되면 저전위를 유지하는 신호이며, 데이터신호(Vdata)의 시작시점을 결정한다.

[0086] 도5b에 도시한 바와 같이, 예를 들어, 이러한 제2 회로(194)는 제2전압검출IC(194a)로 구현되며, 이 제2전압검출IC(194a)의 외부에는 적절한 신호의 인가를 위해, 제2저항(R2), 제2캐패시터(C2) 및 PNP형 제1트랜지스터(T1)가 더 구비되게 된다.

[0087] 제3 회로(196)는 플리커제거신호(FLK) 또는 GSC신호(GSC)를 입력받으며, 또한 입력되는 VCC전압이 2.5V 이하로 내려갈 경우, 제4 회로(198)에 공급되는 플리커제거신호(FLK)를 제한하게 된다. 여기서 상기 플리커제거신호(FLK)는, 액정표시장치에서 발생하는 플리커를 제거하기 위한 신호로서, 출력되는 게이트 구동신호의 후미측을 일정전압 강하시키는 역할을 하기 위한 것이며, 게이트스위프트클럭신호(GSC)의 한주기 내에서 상대적으로 긴 고전위 구간과, 상대적으로 짧은 저전위 구간을 가지도록 인가되는 신호이다. 즉, VCC전압이 2.5V 이상에서는 타이밍컨트롤러(도 3의 120)로부터 플리커제거신호(FLK)를 입력받아 제2 변조플리커신호(V_FLK2)로서 제4 회로(198)에 공급하고, VCC전압이 2.5V 이하 일 때는, 제4 회로(198)에 신호를 공급하지 않는다. 이때, 플리커제거신호(FLK) 대신 게이트스위프트클럭신호(GSC)를 제2변조플리커신호(V_FLK2)로서 공급할 수도 있다.

[0088] 도5c에 도시한 바와 같이, 이러한 제3 회로(196)는 제3전압검출IC(196a)로 구현되며, 이 제3전압검출IC(196a)의 외부에는 적절한 신호의 인가를 위해, 제4 내지 제8저항(R4 내지 R8), 제3캐패시터(C3) 및 NPN형 제2트랜지스터(T2)가 더 구비되게 된다.

[0089] 제4 회로(198)는 파워블럭으로, 상기 제1, 제2 플리커변조신호(V_FLK1, V_FLK2)에 대응하여, 상기 방전유지신호(VGH_M)를 생성하고, 이를 게이트드라이버(도 3의 130)에 공급한다. 따라서, 제4회로(198)는 VCC전압이 2.5V 이상일 경우, 즉 액정표시장치의 파워-온(power-on) 시에는, 게이트 구동신호를 플리커제거신호(FLK)를 이용하여 변조(modulation)함으로써 방전유지신호(VGH_M)로서 게이트 드라이버(도3의 130)로 공급한다. 그리고, 제4회로(198)는 VCC전압이 2.5V 이하일 경우, 즉 액정표시장치의 파워-오프(power-off) 시에는, 게이트 구동신호를 전원유지신호(DPM_VCC)를 이용하여 변조함으로써 방전유지신호(VGH_M)로서 게이트 드라이버(도3의 130)로 공급하여 방전신호(ALL_H)의 유지시간을 결정할 수 있게 한다.

[0090] 이하, 도6, 7a 및 7b를 참조하여 제1실시예의 제2 및 제3회로를 하나의 전압검출IC로 구현한 본 발명의 제2실시예에 의한 액정표시장치 및 이의 구동회로를 설명하도록 한다.

[0091] 도6은 본 발명의 제2실시예에 의한 액정표시장치의 방전회로를 도시한 블록도로서, 방전회로(290)를 제외한 나머지 액정패널 및 구동회로는 도3에 도시한 바와 동일하며, 도 7a 및 7b는 각각 본 발명의 제2실시예에 따른 액

정표시장치의 방전회로의 제1 및 제2회로를 도시한 회로도이다.

[0092] 도시한 바와 같이, 본 발명의 제2실시예에 따른 방전회로(290)는 VCC/VDD/GND신호를 입력받아 구동하는 제1, 제2, 제3회로(292, 294, 298)로 구성되어 있다.

[0093] 여기서 상기 제3회로(298)는 상기 제1실시예에 의한 방전회로(190)의 제4 회로(도4의 198)와 동일한 회로로 방전유지신호(VGH_M)를 생성하는 파워블럭이다.

[0094] 보다 상세하게는, 제1회로(292)는 입력되는 VCC전압이 2.5V 이하로 내려갈 경우, 하이(High)레벨의 전압신호를 출력한다. 이 신호는 방전신호(ALL_H)로서, 게이트드라이버(도3의 120)로 공급된다.

[0095] 한편, 제2회로(294)는 VCC전압이 2.5V 이하로 내려갈 경우, 제3회로(298)에 전원유지신호(DPM_VCC)를 변조플리커신호(V_FLK)로서 입력한다. 즉, VCC전압이 2.5V 이상에서는 타이밍컨트롤러(도3의 120)로부터 플리커제거신호(FLK)를 입력받아 제3회로(298)에 변조플리커신호(V_FLK)로서 공급하고, VCC전압이 2.5V 미만에서는 타이밍컨트롤러(도3의 120)로부터 전원유지신호(DPM_VCC)를 입력받아 제3회로(298)에 변조플리커신호(V_FLK)로서 공급한다.

[0096] 또한, 제3 회로(298)는 상기 변조플리커신호(V_FLK)에 대응하여, 상기 방전유지신호(VGH_M)를 생성하고, 이를 게이트드라이버(도3의 130)에 공급한다.

[0097] 도7a에 도시한 바와 같이, 예를 들어, 제1회로(292)는 제1전압검출IC(292a)로 구현되며, 제1전압검출IC(292a)의 외부에는 적절한 신호의 인가를 위해, 제1저항(R11) 및 제1캐패시터(C11)가 더 구비되게 된다.

[0098] 한편, 도7b에 도시한 바와 같이, 예를 들어, 제2회로(294)는 제2전압검출IC(294a)로 구현되며, 제2전압검출IC(294a)의 외부에는 적절한 신호 인가를 위하여 제2 내지 제4저항(R12 내지 R14)과, 제2커패시터(C12)와, NPN형 제1트랜지스터(T11)와, PNP형 제2트랜지스터(T12)가 더 구비되게 된다.

[0099] 보다 상세하게는 상기 제1트랜지스터(T11)는 베이스(base)가 상기 제2전압검출IC(294a)의 출력단(Vout)과 연결되고, 컬렉터(collector)가 플리커제거신호(FLK)의 입력단과 연결되고, 이미터(emitter)가 변조플리커신호(V_FLK)의 출력단에 연결된다. 또한 제2트랜지스터(T12)는 베이스가 상기 제2전압검출IC(294a)의 출력단(Vout)과 연결되고, 이미터가 전원유지신호(DPM_VCC)의 입력단과 연결되고, 컬렉터가 변조플리커신호(V_FLK)의 출력단과 연결되는 구조이다.

[0100] 이에 따라, 상기 VCC전압과 제1 및 제2트랜지스터(T11, T12)의 온/오프 상태와 상기 변조플리커신호(V_FLK)의 출력단의 신호를 비교 설명하면 아래의 표 1과 같다.

[0101] 표 1

[0102]

VCC	제1트랜지스터(T11)	제2트랜지스터(T12)	변조플리커신호 출력
On(2.5V이상)	On	Off	FLK
Off(2.5V미만)	Off	On	DPM_VCC

[0103] 따라서, 제2회로(294)는 VCC전압이 2.5V 이상일 경우에는 플리커신호(FLK)를 변조플리커신호(V_FLK)로서 제3회로(298)에 공급하고, VCC전압이 2.5V 미만일 경우에는 전원유지신호(DPM_VCC)를 변조플리커신호로서 제3회로(298)에 공급하며, 제3회로(298)는 변조플리커신호(V_FLK)를 이용하여 방전유지신호(VGH_M)를 생성하여 게이트드라이버(도3의 130)에 공급한다. 그러므로, 두 개의 전압검출IC(292a, 294a)로써 세 개의 전압검출IC(도5a 내지 5c의 19)의 기능을 하는 구동회로를 구현이 가능하다.

[0104] 이하, 도면을 참조하여 제1실시예의 제1 내지 제3 회로를 하나의 전압검출IC로 구현한 본 발명의 제3실시예에 의한 액정표시장치 및 이의 구동회로를 설명하도록 한다.

[0105] 도 8은 본 발명의 제3실시예에 의한 액정표시장치의 방전회로를 도시한 블록도로서, 방전회로(390)를 제외한 나머지 액정패널 및 구동회로는 도 3에 도시한 바와 동일하며, 도9는 본 발명의 제3실시예에 따른 액정표시장치의 방전회로의 제1회로를 도시한 회로도이다.

[0106] 도시한 바와 같이, 본 발명의 제3실시예에 따른 방전회로(390)는 VCC/VDD/GND신호를 입력받아 구동하는 제1, 제2 회로(392, 398)로 구성되어 있다.

[0107] 여기서 상기 제2 회로(398)는 상기 제1 실시예에 의한 방전회로(도4의 190)의 제4 회로(도 4의 198)와 동일한

회로이다.

[0108] 보다 상세하게는, 제1 회로(392)는 입력되는 VCC전압이 2.5V 이하로 내려갈 경우, 하이(High)레벨의 전압신호를 출력한다. 이 신호는 방전신호(ALL_H)로서, 게이트드라이버(도 3의 120)로 공급된다.

[0109] 또한, VCC전압이 2.5V 이하로 내려갈 경우, 제2 회로(398)에 전원유지신호(DPM_VCC)를 변조플리커신호(V_FLK)로서 입력한다. 즉, VCC전압이 2.5V 이상에서는 타이밍컨트롤러(도 3의 120)로부터 플리커제거신호(FLK)를 입력받아 변조플리커신호(V_FLK)로서 제2 회로(298)에 공급하고, VCC전압이 2.5V 이하 일 때는, 제2 회로(298)에 전원유지신호(DPM_VCC)를 변조플리커신호(V_FLK)로서 공급한다.

[0110] 또한, 제2 회로(398)는 파워블럭으로 상기 변조플리커신호(V_FLK)에 대응하여, 상기 방전유지신호(VGH_M)를 생성하고, 이를 게이트드라이버(도 3의 130)에 공급한다.

[0111] 도9에 도시한 바와 같이, 예를 들어, 이러한 제1 회로(392)는 전압검출IC(392a)로 구현되며, 이 전압검출IC(392a)의 외부에는 적절한 신호의 인가를 위해, 제1 내지 제3저항(R21 내지 R23), 제1캐패시터(C21), NPN형 제1트랜지스터(T21)와, PNP형 제2트랜지스터(T22)가 더 구비되게 된다.

[0112] 보다 상세하게는 상기 NPN형 제1트랜지스터(T21)는 베이스가 상기 전압검출IC(392a)의 출력단(Vout)과 연결되고, 컬렉터가 플리커제거신호(FLK)의 입력단과 연결되고, 이미터가 변조플리커신호(V_FLK)의 출력단에 연결된다. 또한 PNP형 제2트랜지스터(T22)는 베이스가 상기 전압검출IC(398a)의 출력단(Vout)과 연결되고, 이미터가 전원유지신호(DPM_VCC)의 입력단과 연결되고, 컬렉터가 변조플리커신호의 출력단과 연결되는 구조이다.

[0113] 이에 따라, 상기 VCC전압과 제1 및 제2트랜지스터(T21, T22)의 온/오프 상태와 상기 변조플리커신호(V_FLK)의 출력단의 신호를 비교 설명하면 아래의 표 2와 같다.

[0114] 표 2

[0115]

VCC	제1트랜지스터(T21)	제2트랜지스터(T22)	변조플리커신호 출력
On(2.5V이상)	On	Off	FLK
Off(2.5V미만)	Off	On	DPM_VCC

[0116] 따라서, 제1회로(392)는 VCC전압이 2.5V 이상일 경우에는 플리커신호(FLK)를 변조플리커신호(V_FLK)로서 제2회로(398)에 공급하고, VCC전압이 2.5V 미만일 경우에는 방전신호(ALL_H)를 게이트드라이버(도3의 130)에 공급함과 동시에 전원유지신호(DPM_VCC)를 변조플리커신호로서 제2회로(398)에 공급하며, 제2회로(398)는 변조플리커신호(V_FLK)를 이용하여 방전유지신호(VGH_M)를 생성하여 게이트드라이버(도3의 130)에 공급한다. 그러므로, 하나의 전압검출IC로서 세 개의 전압검출IC의 기능을 하는 구동회로를 구현이 가능하다.

[0117] 도10은 본 발명의 제4실시예에 따른 액정표시장치의 방전회로의 제1회로를 도시한 회로도이다.

[0118] 도10에 도시한 바와 같이, 제1 회로(492)는 전압검출IC(492a)로 구현되며, 이 전압검출IC(492a)의 외부에는 적절한 신호의 인가를 위해, 제1 내지 제4저항(R31 내지 R34), 제1캐패시터(C31), NPN형 제1트랜지스터(T31)와, PNP형 제2트랜지스터(T32)가 더 구비되게 된다.

[0119] 보다 상세하게는 상기 NPN형 제1트랜지스터(T31)는 베이스가 상기 전압검출IC(492a)의 출력단(Vout)과 연결되고, 컬렉터가 플리커제거신호(FLK) 또는 게이트슈프트클럭신호(GSC)의 입력단과 연결되고, 이미터가 변조플리커신호(V_FLK)의 출력단에 연결된다. 또한 PNP형 제2트랜지스터(T32)는 베이스가 상기 전압검출IC(498a)의 출력단(Vout)과 연결되고, 이미터가 전원유지신호(DPM_VCC)의 입력단과 연결되고, 컬렉터가 변조플리커신호의 출력단과 연결되는 구조이다. 여기서, 제1 및 제4저항(R31, R34)은 비교적 낮은 저항값을 가지며, 제1 및 제4저항(R31, R34) 중 하나가 연결되어 플리커제거신호(FLK)와 게이트슈프트클럭신호(GSC) 중 하나를 제1트랜지스터(T31)에 공급하게 된다.

[0120] 따라서, 제1회로(492)는 VCC전압이 2.5V 이상일 경우에는 플리커신호(FLK) 또는 게이트슈프트클럭신호(GSC)를 변조플리커신호(V_FLK)로서 제2회로(미도시)에 공급하고, VCC전압이 2.5V 미만일 경우에는 방전신호(ALL_H)를 게이트드라이버(도3의 130)에 공급함과 동시에 전원유지신호(DPM_VCC)를 변조플리커신호로서 제2회로(미도시)에 공급한다.

[0121] 도 11은 본 발명의 실시예에 의한 액정표시장치의 동작시 신호파형을 도시한 파형도로서, 도시한 바와 같이, 게이트슈프트클럭신호(GSC)가 인에이블 된 후, 이에 동기하여 소정의 지연기간 후 게이트라인(GL1 내지 GLn)이 순

[0123]

[0124]

[0001]

[0002]

[0003]

[0004]

[0005]

[0006]

[0007]

[0008]

[0009]

[0010]

[0011]

[0012]

[0013]

[0014]


[0015]

[0016]


- 14 -

도면


도면1




도면2




도면3




도면4




도면5a




도면5b




도면5c




도면6




도면7a




도면7b




도면8




도면9



도면10



도면11



专利名称(译)	液晶显示器		
公开(公告)号	KR101480313B1	公开(公告)日	2015-01-08
申请号	KR1020070045036	申请日	2007-05-09
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	KIM DU JIN		
发明人	KIM, DU JIN		
IPC分类号	G02F1/133 G09G3/36		
CPC分类号	G09G3/3659 G09G3/3677 G09G3/3688 G09G2310/08 G09G2320/0247 G09G2320/0257		
优先权	1020060138514 2006-12-29 KR		
其他公开文献	KR1020080063020A		
外部链接	Espacenet		

摘要(译)

用于驱动具有多条栅极线的液晶显示装置的驱动电路，连接到栅极线和数据线的数据线和开关元件包括用于将多个数据信号施加到日期线的数据驱动器，用于应用的栅极驱动器栅极线的多个栅极信号，用于向数据和栅极驱动器提供多个控制信号的定时控制器，用于产生电源电压的电源，以及用于施加第一信号和第二信号的放电电路栅极驱动器按照电源电压。

