



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2008-0045867
(43) 공개일자 2008년05월26일

(51) Int. Cl.

G02F 1/1343 (2006.01)

(21) 출원번호 10-2006-0115085

(22) 출원일자 2006년11월21일

심사청구일자 없음

(71) 출원인

엘지디스플레이 주식회사

서울 영등포구 여의도동 20번지

(72) 발명자

홍성진

서울 관악구 봉천3동 관악현대아파트 124동 1501호

(74) 대리인

특허법인네이트

전체 청구항 수 : 총 16 항

(54) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법


(57) 요약

본 발명은 액정표시장치에 관한 것으로 특히, 고개구율 및 고해상도를 구현할 수 있는 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법에 관한 것이다.

본 발명의 특징은, 상하로 이웃한 화소 영역이 공통 전극(또는 보조 공통전극)의 일부를 공유하도록 구성하는 것을 특징으로 한다.

이와 같이 하면, 종래에 비해 줄어든 공통 전극의 영역만큼 개구율을 확보할 수 있어 개구율 개선을 통한 고휘도 구현이 가능한 장점이 있다.

대표도 - 도4



특허청구의 범위

청구항 1

기관과;

상기 기관 상에 일 방향으로 연장된 복수의 게이트 배선과, 이와 교차하여 화소 영역을 정의하는 복수의 데이터 배선과;

상기 게이트 배선과 데이터 배선의 교차부에 위치하고, 게이트 전극과 액티브층과 소스 전극과 드레인 전극으로 구성된 스위칭 소자와;

상기 복수의 화소 영역 중, 상하로 이웃한 제 1 및 제 2 화소 영역에 걸쳐 위치하고, 제 1 내지 제 3 수평부와, 상기 제 1 내지 제 3 수평부를 양 측에서 하나로 연결하는 제 1 및 제 2 수직부로 구성된 보조 공통 전극과;

상기 화소 영역마다 위치하고, 상기 보조 공통 전극의 제 1 수평부 또는 제 2 수평부 상부에 위치한 수평부와, 상기 수평부에서 화소 영역으로 연장된 다수의 수직부로 구성된 화소 전극과;

상기 제 3 수평의 상부에 위치하는 수평부와, 상기 수평부에서 상기 제 1 및 제 2 화소 영역으로 연장된 다수의 수직부로 구성된 공통 전극

을 포함하는 횡전계 방식 액정표시장치용 어레이 기관.

청구항 2

제 1 항에 있어서,

상기 제 1 수평부는 상기 제 1 화소 영역에 위치하고, 상기 제 2 수평부는 상기 제 2 화소영역에 위치하고, 상기 제 3 수평부는 상기 제 1 화소 영역과 제 2 화소 영역 사이에 위치하는 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기관.

청구항 3

제 2 항에 있어서,

상기 드레인 전극에서 연장되고, 상기 화소 전극의 수평부와 접촉하는 연장부가 더욱 구성된 횡전계 방식 액정표시장치용 어레이 기관.

청구항 4

제 3 항에 있어서,

상기 보조 공통 전극의 제 1 수평부 또는 제 2 수평부를 제 1 전극으로 하고, 상기 드레인 전극의 연장부를 제 2 전극으로 하는 스토리지 캐패시터가 구성된 횡전계 방식 액정표시장치용 어레이기관.

청구항 5

기관에 복수의 화소 영역을 정의하는 단계와;

상기 복수의 화소 영역 중, 상기 상하로 이웃한 화소 영역에 걸쳐 구성되고, 상기 제 1 내지 제 3 수평부와 상기 제 1 내지 제 3 수평부의 양측에 위치하여 이를 하나로 연결하는 제 1 및 제 2 수직부로 구성된 보조 공통 전극을 형성하는 단계와;

상기 보조 공통 전극과 함께, 상하로 이웃한 두 개의 화소 영역마다 구성된 게이트 배선과 게이트 전극을 형성하는 단계와;

상기 게이트 전극의 상부에 게이트 절연막을 사이에 두고 구성된 액티브층과 오믹 콘택층을 형성하는 단계와;

상기 오믹 콘택층과 접촉하면서 이격된 소스 전극과 드레인 전극과, 상기 소스 전극과 연결되고 상기 게이트 선과 교차하여 구성되는 데이터 배선을 형성하는 단계와;

상기 드레인 전극의 일부를 노출하는 제 1 콘택홀과, 상기 보조 공통 전극의 제 3 수평부의 일부를 노출하는 제

2 콘택홀을 포함하는 보호층을 형성하는 단계와;

상기 제 1 콘택홀을 통해 상기 드레인 전극과 접촉하는 수평부와, 상기 수평부에서 연장된 다수의 수직부로 구성된 투명 화소 전극을 형성하는 단계와;

상기 제 2 콘택홀을 통해 상기 보조 공통 전극의 제 3 수평부와 접촉하는 수평부와, 상기 수평부에서 상기 상하로 이웃한 화소 영역으로 동시에 연장된 다수의 수직부로 구성된 투명 공통 전극을 형성하는 단계

를 포함하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.

청구항 6

제 5 항에 있어서,

상기 드레인 전극에서 상기 화소 영역으로 연장되고, 상기 화소 전극의 수평부와 접촉하는 연장부를 더욱 형성하는 단계를 포함하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.

청구항 7

제 6 항에 있어서,

상기 보조 공통 전극의 제 1 수평부를 제 1 전극으로 하고, 상기 드레인 전극의 연장부를 제 2 전극으로 하는 스토리지 캐패시터가 형성된 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.

청구항 8

제 5 항에 있어서,

상기 공통 전극과 화소 전극은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나로 형성된 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판 제조방법.

청구항 9

기판과;

상기 기판 상에 일 방향으로 연장된 복수의 게이트 배선과, 이와 교차하여 화소 영역을 정의하는 복수의 데이터 배선과;

상기 게이트 배선과 데이터 배선의 교차부에 위치하고, 게이트 전극과 액티브층과 소스 전극과 드레인 전극으로 구성된 스위칭 소자와;

상기 복수의 화소 영역 중, 상하로 이웃한 제 1 및 제 2 화소 영역에 걸쳐 구성되고, 제 1 내지 제 3 수평부와, 상기 제 1 내지 제 3 수평부를 양 측에서 하나로 연결하는 제 1 및 제 2 수직부로 구성된 보조 공통 전극과;

상기 보조 공통 전극의 제 3 수평부 상부에 위치하는 수평부와, 상기 수평부에서 상기 화소 영역으로 연장된 다수의 수직부로 구성된 투명한 화소 전극과;

상기 보조 공통 전극의 제 1 수평부 또는 제 2 수평부에 위치하는 수평부와, 상기 수평부에서 상기 제 1 화소 영역 또는 제 2 화소 영역으로 연장된 다수의 수직부로 구성된 투명한 공통 전극

을 포함하는 횡전계 방식 액정표시장치용 어레이 기판.

청구항 10

제 9 항에 있어서,

상기 제 1 수평부는 상기 제 1 화소 영역에 위치하고, 상기 제 2 수평부는 상기 제 2 화소영역에 위치하고, 상기 제 3 수평부는 상기 제 1 화소 영역과 제 2 화소 영역 사이에 위치하는 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판.

청구항 11

제 9 항에 있어서,

상기 드레인 전극에서 화소 영역으로 연장된 제 1 연장부와, 상기 제 1 연장부에서 상기 보조 공통 전극의 제 3 수평부로 수직하게 연장된 제 2 연장부가 더욱 구성된 횡전계 방식 액정표시장치용 어레이기판.

청구항 12

제 10 항 및 제 11 항 중 어느 한 항에 있어서,

상기 제 1 및 제 2 화소 영역마다, 상기 드레인 전극의 제 1 연장부를 제 1 전극으로 하고 상기 공통 전극의 수평부를 제 2 전극으로 하는 제 1 스토리지 캐패시터와, 상기 보조 공통 전극의 제 3 수평부를 제 1 전극으로 하고, 상기 화소 전극의 수평부를 제 2 전극으로 하는 제 2 스토리지 캐패시터가 구성된 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판.

청구항 13

기판에 다수의 화소 영역을 정의하는 단계와;

상기 복수의 화소 영역 중, 상기 상하로 이웃한 화소 영역에 걸쳐 구성되고, 상기 제 1 내지 제 3 수평부와 상기 제 1 내지 제 3 수평부의 양측에 위치하여 이를 하나로 연결하는 제 1 및 제 2 수직부로 구성된 보조 공통 전극을 형성하는 단계와;

상기 보조 공통 전극과 함께, 상하로 이웃한 두 개의 화소 영역마다 구성된 게이트 배선과 게이트 전극을 형성하는 단계와;

상기 게이트 전극의 상부에 상기 게이트 절연막을 사이에 두고 구성된 액티브층과 오믹 콘택층을 형성하는 단계와;

상기 오믹 콘택층과 접촉하면서 이격된 소스 전극과 드레인 전극과 상기 드레인 전극에서 상기 화소 영역으로 연장된 연장부와, 상기 소스 전극과 연결되고 상기 게이트 배선과 교차하여 구성되는 데이터 배선을 형성하는 단계와;

상기 보조 공통 전극의 제 1 수평부 또는 제 2 수평부를 노출하는 제 1 콘택홀과, 상기 드레인 전극의 연장부를 노출하는 제 2 콘택홀을 포함하는 보호층을 형성하는 단계와;

상기 제 1 콘택홀을 통해 상기 수평부와 접촉하는 수평부와, 상기 수평부에서 상기 화소 영역으로 연장된 다수의 수직부로 구성된 투명한 공통전극을 형성하는 단계와;

상기 제 2 콘택홀을 통해 상기 드레인 전극의 연장부와 접촉하면서, 상기 보조 공통 전극의 제 3 수평부 상부에 위치하는 수평부와, 상기 화소 영역으로 연장된 다수의 수직부로 구성된 투명한 화소 전극을 형성하는 단계

를 포함하는 횡전계 방식 액정표시장치용 어레이 기판 제조방법.

청구항 14

제 13 항에 있어서,

상기 드레인 전극의 연장부는, 제 1 연장부와 제 1 연장부에서 상기 보조 공통 전극의 제 3 수평부로 연장된 제 2 연장부를 포함하는 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판 제조방법.

청구항 15

제 14 항에 있어서,

상기 화소 영역 마다 드레인 전극의 제 1 연장부를 제 1 전극으로 하고 공통 전극의 수평부를 제 2 전극으로 하는 제 1 스토리지 캐패시터와, 상기 보조 공통 전극의 제 3 수평부를 제 1 전극으로 하고 상기 화소 전극의 수평부를 제 2 전극으로 하는 제 2 스토리지 캐패시터가 형성된 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.

청구항 16

제 13 항에 있어서,

상기 공통 전극과 화소 전극은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나로 형성된 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판 제조방법.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

- <17> 본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로 특히, 고 개구율 및 고휘도 특성을 가지는 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법에 관한 것이다.
- <18> 일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
- <19> 따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
- <20> 현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소 전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD 이하, 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
- <21> 상기 액정표시장치는 공통 전극이 형성된 컬러필터 기판(상부기판)과 화소 전극이 형성된 어레이기판(하부기판)과, 상부 및 하부기판 사이에 위치한 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통 전극과 화소 전극이 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하다.
- <22> 그러나, 상-하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 우수하지 못한 단점을 가지고 있다. 따라서, 상기의 단점을 극복하기 위해 새로운 기술이 제안되고 있다. 하기 기술될 액정표시장치는 횡전계에 의한 액정구동방법으로 시야각 특성이 우수한 장점을 갖고 있다.
- <23> 이하, 도 1을 참조하여 일반적인 횡전계 방식 액정표시장치에 관해 상세히 설명한다.
- <24> 도 1은 종래의 제 1 예에 따른 횡전계 방식 액정표시장치의 단면을 도시한 확대 단면도이다.
- <25> 도시한 바와 같이, 종래의 제 1 예에 따른 횡전계 방식 액정표시장치(B)는 컬러필터기판(B1)과 어레이기판(B2)이 대향하여 구성되며, 컬러필터기판 및 어레이기판 (B1,B2)사이에는 액정층(LC)이 개재되어 있다.
- <26> 상기 컬러필터 기판(B1)은 투명한 절연기판(40)과, 상기 절연 기판의 각 화소 영역(P)마다 구성된 컬러필터(44a,44b)와, 상기 컬러필터(44a,44b)사이에서 구성된 빛 차단수단인 블랙매트릭스(42)를 포함한다.
- <27> 상기 어레이기판(B2)은, 투명한 절연기판(10)과 상기 절연기판(10)에 정의된 복수의 화소(P)마다 구성된 박막트랜지스터(T)와 공통 전극(18)과 화소 전극(32)을 포함한다.
- <28> 상기 박막트랜지스터(T)는 게이트 전극(12)과, 게이트 전극(12) 상부에 절연막(20)을 사이에 두고 구성된 반도체층(22)과, 반도체층(22)의 상부에 서로 이격하여 구성된 소스 및 드레인 전극(24,26)을 포함한다.
- <29> 그런데 일반적으로, 상기 공통 전극(18)은 상기 게이트 전극(12)과 동일층 동일물질로 구성되고, 상기 화소 전극(32)은 상기 소스 및 드레인 전극(24,26)과 동일층 동일물질로 구성되나, 개구율을 높이기 위해 도시한 바와 같이, 상기 화소전극(32)을 투명한 재질로 형성할 수 있다.
- <30> 그러나, 상기 화소 전극(32)을 투명한 재질로 형성할 경우 일반적으로, 상기 공통 전극은 상기 게이트 배선(미도시)과 동일층 동일물질로 형성하게 되기 때문에, 상기 공통 전극(18)과 화소 전극(32) 사이에는 게이트 절연막(20)과 보호층(PAS)이 존재하게 된다.
- <31> 이러한 경우, 상기 공통전극(18)을 덮는 절연막(20,PAS)의 단차로 인한 전계왜곡으로 액정이 이상배열하게 되고, 이로 인해 빛샘(디스클리네이션)이 발생하는 문제가 있었다.
- <32> 이러한 문제를 해결하고 개구영역을 더욱 확대하기 위한 방법으로, 상기 공통 전극과 화소 전극을 모두 투명한

재질로 동일층에 형성하는 구성이 제안되었다.

- <33> 이에 대해, 이하 도 2와 도 3을 참조하여 설명한다.
- <34> 도 2는 종래의 제 2 예에 따른 횡전계 방식 액정표시장치용 어레이기판의 일부를 확대한 확대 평면도이고, 도 3은 도 2의 II-II를 따라 절단한 단면도이다.
- <35> 도시한 바와 같이, 종래의 제 2 예에 따른 횡전계형 어레이기판(50)은 서로 교차 구성되어 화소 영역(P1,P2)을 정의하는 게이트 배선(52)과 데이터 배선(68)과, 상기 게이트 배선(52)과 데이터 배선(68)의 교차지점에 위치하고 게이트 전극(54)과 액티브층(60)과 소스 전극(64)과 드레인 전극(66)으로 구성된 박막트랜지스터(T)와, 상기 화소 영역(P)에 투명한 도전성 재질로 동일층에 구성된 공통 전극(74a,74b)과 화소 전극(72a,72b)을 포함한다.
- <36> 이때, 상기 공통 전극(74a,74b)과 화소 전극(72a,72b)은 모두 수평부(74a,72a)와 상기 수평부에서 막대형상으로 연장된 복수의 수직부(74b,72b)로 구성된다.
- <37> 상기 화소 영역(P)에는 보조 공통전극(56a,56b,56c,56d)이 구성되며 구체적으로, 화소 영역(P)의 하부와 상부에 각각 위치한 제 1 수평부(56a)와 제 2 수평부와, 상기 제 1 및 제 2 수평부(56a,56b)를 일 측과 타 측에서 연결하는 제 1 수직부(56c)로 제 2 수직부(56d)로 구성된 사각테 형상이다.
- <38> 이때, 상기 보조 공통 전극의 제 1 수평부(56a)를 제 1 전극으로 하고, 상기 제 1 수평부(56a)의 상부에 위치하고 상기 드레인 전극(66)과 접촉하는 화소 전극의 수평부(74a)를 제 2 전극으로 하는 스토리지 캐패시터(Cst)가 형성된다.
- <39> 전술한 종래의 제 2 예에 따른 구성은, 상기 종래의 제 1 예에 비해 공통 전극과 화소 전극을 모두 투명한 재질로 형성하였기 때문에, 개구영역 확보를 통해 휘도가 개선되는 결과를 얻을 수 있다.
- <40> 그러나 여전히, 개구영역으로 사용할 수 없는 영역이 화소 영역의 많은 부분을 차지하고 있는 구성이다.
- <41> 특히, 화소 영역(P1,P2)마다 보조 공통전극(56a,56b,56c,56d)이 사각테 형상으로 구성되므로, 게이트 배선(52)을 중심으로 상.하로 보조 공통 전극이 위치한 영역(D)은 상기 게이트 배선(52) 및 보조 공통전극(56a,56b,56c,56d) 뿐 아니라 그 사이영역을 차지하는 면적이 크기 때문에, 이로 인한 개구영역의 잠식이 매우 크다.
- <42> 따라서, 전술한 종래의 구조는 휘도를 개선하는데 한 계로 작용하는 문제가 있다.

발명이 이루고자 하는 기술적 과제

- <43> 본 발명은 전술한 문제를 해결하기 위해 제안된 것으로, 개구영역을 추가로 확보할 수 있는 새로운 형태의 어레이부를 설계하여, 고휘도 및 높은 표시품위를 구현할 수 있는 액정패널을 제작하는 것을 목적으로 한다.

발명의 구성 및 작용

- <44> 전술한 바와 같은 목적을 달성하기 위한 본 발명의 제 1 특징에 따른 횡전계 방식 액정표시장치용 어레이기판은 기판과; 상기 기판 상에 일 방향으로 연장된 복수의 게이트 배선과, 이와 교차하여 화소 영역을 정의하는 복수의 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차부에 위치하고, 게이트 전극과 액티브층과 소스 전극과 드레인 전극으로 구성된 스위칭 소자와; 상기 복수의 화소 영역 중, 상하로 이웃한 제 1 및 제 2 화소 영역에 걸쳐 위치하고, 제 1 내지 제 3 수평부와, 상기 제 1 내지 제 3 수평부를 양 측에서 하나로 연결하는 제 1 및 제 2 수직부로 구성된 보조 공통 전극과; 상기 화소 영역마다 위치하고, 상기 보조 공통 전극의 제 1 수평부 또는 제 2 수평부 상부에 위치한 수평부와, 상기 수평부에서 화소 영역으로 연장된 다수의 수직부로 구성된 화소 전극과; 상기 제 3 수평의 상부에 위치하는 수평부와, 상기 수평부에서 상기 제 1 및 제 2 화소 영역으로 연장된 다수의 수직부로 구성된 공통 전극을 포함한다.
- <45> 상기 제 1 수평부는 상기 제 1 화소 영역에 위치하고, 상기 제 2 수평부는 상기 제 2 화소영역에 위치하고, 상기 제 3 수평부는 상기 제 1 화소 영역과 제 2 화소 영역 사이에 위치하는 것을 특징으로 한다.
- <46> 상기 드레인 전극에서 연장되고, 상기 화소 전극의 수평부와 접촉하는 연장부가 더욱 구성되고, 상기 보조 공통 전극의 제 1 수평부 또는 제 2 수평부를 제 1 전극으로 하고, 상기 드레인 전극의 연장부를 제 2 전극으로 하는 스토리지 캐패시터가 구성된 것을 특징으로 한다.
- <47> 본 발명의 제 1 특징에 따른 횡전계 방식 액정표시장치용 어레이 기판의 제조방법은 기판에 복수의 화소 영역을

정의하는 단계와; 상기 복수의 화소 영역 중, 상기 상하로 이웃한 화소 영역에 걸쳐 구성되고, 상기 제 1 내지 제 3 수평부와 상기 제 1 내지 제 3 수평부의 양측에 위치하여 이를 하나로 연결하는 제 1 및 제 2 수직부로 구성된 보조 공통 전극을 형성하는 단계와; 상기 보조 공통 전극과 함께, 상하로 이웃한 두 개의 화소 영역마다 구성된 게이트 배선과 게이트 전극을 형성하는 단계와; 상기 게이트 전극의 상부에 게이트 절연막을 사이에 두고 구성된 액티브층과 오믹 콘택층을 형성하는 단계와; 상기 오믹 콘택층과 접촉하면서 이격된 소스 전극과 드레인 전극과, 상기 소스 전극과 연결되고 상기 게이트 선과 교차하여 구성되는 데이터 배선을 형성하는 단계와; 상기 드레인 전극의 일부를 노출하는 제 1 콘택홀과, 상기 보조 공통 전극의 제 3 수평부의 일부를 노출하는 제 2 콘택홀을 포함하는 보호층을 형성하는 단계와; 상기 제 1 콘택홀을 통해 상기 드레인 전극과 접촉하는 수평부와, 상기 수평부에서 연장된 다수의 수직부로 구성된 투명 화소 전극을 형성하는 단계와; 상기 제 2 콘택홀을 통해 상기 보조 공통 전극의 제 3 수평부와 접촉하는 수평부와, 상기 수평부에서 상기 상하로 이웃한 화소 영역으로 동시에 연장된 다수의 수직부로 구성된 투명 공통 전극을 형성하는 단계를 포함한다.

- <48> 상기 드레인 전극에서 상기 화소 영역으로 연장되고, 상기 화소 전극의 수평부와 접촉하는 연장부를 더욱 형성하는 단계를 포함하고, 상기 보조 공통 전극의 제 1 수평부를 제 1 전극으로 하고, 상기 드레인 전극의 연장부를 제 2 전극으로 하는 스토리지 캐패시터가 형성된 것을 특징으로 한다.
- <49> 본 발명의 제 2 특징에 따른 횡전계 방식 액정표시장치용 어레이기판은 기판과; 상기 기판 상에 일 방향으로 연장된 복수의 게이트 배선과, 이와 교차하여 화소 영역을 정의하는 복수의 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차부에 위치하고, 게이트 전극과 액티브층과 소스 전극과 드레인 전극으로 구성된 스위칭 소자와; 상기 복수의 화소 영역 중, 상하로 이웃한 제 1 및 제 2 화소 영역에 걸쳐 구성되고, 제 1 내지 제 3 수평부와, 상기 제 1 내지 제 3 수평부를 양 측에서 하나로 연결하는 제 1 및 제 2 수직부로 구성된 보조 공통 전극과; 상기 보조 공통 전극의 제 3 수평부에 위치하는 수평부와, 상기 수평부에서 상기 화소 영역으로 연장된 다수의 수직부로 구성된 투명한 화소 전극과; 상기 보조 공통 전극의 제 1 수평부 또는 제 2 수평부에 위치하는 수평부와, 상기 수평부에서 상기 제 1 화소 영역 또는 제 2 화소 영역으로 연장된 다수의 수직부로 구성된 투명한 공통 전극을 포함한다.
- <50> 상기 제 1 수평부는 상기 제 1 화소 영역에 위치하고, 상기 제 2 수평부는 상기 제 2 화소영역에 위치하고, 상기 제 3 수평부는 상기 제 1 화소 영역과 제 2 화소 영역 사이에 위치하는 것을 특징으로 한다.
- <51> 상기 드레인 전극에서 화소 영역으로 연장된 제 1 연장부와, 상기 제 1 연장부에서 상기 보조 공통 전극의 제 3 수평부로 수직하게 연장된 제 2 연장부가 더욱 구성된다.
- <52> 상기 제 1 및 제 2 화소 영역마다, 상기 드레인 전극의 제 1 연장부를 제 1 전극으로 하고 상기 공통 전극의 수평부를 제 2 전극으로 하는 제 1 스토리지 캐피시터와, 상기 보조 공통 전극의 제 3 수평부를 제 1 전극으로 하고, 상기 화소 전극의 수평부를 제 2 전극으로 하는 제 2 스토리지 캐피시터가 구성된 것을 특징으로 한다.
- <53> 본 발명의 제 2 특징에 따른 횡전계 방식 액정표시장치용 어레이기판 제조방법은 기판에 다수의 화소 영역을 정의하는 단계와; 상기 복수의 화소 영역 중, 상기 상하로 이웃한 화소 영역에 걸쳐 구성되고, 상기 제 1 내지 제 3 수평부와 상기 제 1 내지 제 3 수평부의 양측에 위치하여 이를 하나로 연결하는 제 1 및 제 2 수직부로 구성된 보조 공통 전극을 형성하는 단계와; 상기 보조 공통 전극과 함께, 상하로 이웃한 두 개의 화소 영역마다 구성된 게이트 배선과 게이트 전극을 형성하는 단계와; 상기 게이트 전극의 상부에 상기 게이트 절연막을 사이에 두고 구성된 액티브층과 오믹 콘택층을 형성하는 단계와; 상기 오믹 콘택층과 접촉하면서 이격된 소스 전극과 드레인 전극과 상기 드레인 전극에서 상기 화소 영역으로 연장된 연장부와, 상기 소스 전극과 연결되고 상기 게이트 배선과 교차하여 구성되는 데이터 배선을 형성하는 단계와; 상기 보조 공통 전극의 제 1 수평부 또는 제 2 수평부를 노출하는 제 1 콘택홀과, 상기 드레인 전극의 연장부를 노출하는 제 2 콘택홀을 포함하는 보호층을 형성하는 단계와; 상기 제 1 콘택홀을 통해 상기 수평부와 접촉하는 수평부와, 상기 수평부에서 상기 화소 영역으로 연장된 다수의 수직부로 구성된 투명한 공통전극을 형성하는 단계와; 상기 제 2 콘택홀을 통해 상기 드레인 전극의 연장부와 접촉하면서 상기 보조 공통전극의 제 3 수평부 상부에 위치한 수평부와, 상기 화소 영역으로 연장된 다수의 수직부로 구성된 투명한 화소 전극을 형성하는 단계를 포함한다.
- <54> 상기 드레인 전극의 연장부는, 제 1 연장부와 제 1 연장부에서 상기 보조 공통 전극의 제 3 수평부로 연장된 제 2 연장부를 포함한다.
- <55> 이때, 상기 화소 영역 마다 드레인 전극의 제 1 연장부를 제 1 전극으로 하고 공통 전극의 수평부를 제 2 전극으로 하는 제 1 스토리지 캐패시터와, 상기 보조 공통 전극의 제 3 수평부를 제 1 전극으로 하고 상기 화소 전

극의 수평부를 제 2 전극으로 하는 제 2 스토리지 캐패시터가 형성된 것을 특징으로 한다.

- <56> 이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
- <57> - - 실시예 - -
- <58> 이하, 도면을 참조하여 본 발명에 따른 어레이 기관의 구성을 설명한다.
- <59> 도 4는 본 발명에 따른 횡전계 방식 액정표시장치용 어레이 기관의 한 화소를 확대한 확대 평면도이다.
- <60> 도시한 바와 같이, 기관(100)상에 일 방향으로 연장된 게이트 배선(102)과, 상기 게이트 배선(102)과 교차하여 화소 영역(P)을 정의하는 데이터 배선(126)을 구성한다.
- <61> 상기 게이트 배선(102)과 데이터 배선(126)의 교차지점에는 스위칭 소자인 박막트랜지스터(T)를 구성한다.
- <62> 상기 박막트랜지스터(T)는 상기 게이트 배선(102)과 접촉하는 게이트 전극(104)과, 게이트 전극(104)상부의 액티브층(112) 및 오믹 콘택층(미도시)과, 액티브층(112)상부에 위치하고 상기 데이터 배선(126)과 연결되는 소스 전극(116)과 이와 이격된 드레인 전극(118)을 포함한다.
- <63> 상기 화소영역(P)에는 각각 보조 공통 전극(106a, 106b, 106c, 106d, 106e)과 공통 전극(132a, 132b)과 화소 전극(134a, 134b)을 구성한다.
- <64> 이때, 특징적인 것은 상.하로 이웃하는 두 개의 화소 영역(P1, P2)이 상기 보조 공통 전극(106a, 106b, 106c, 106d, 106e)의 일부를 공유하도록 구성하고, 이와 접촉하면서 각 화소영역(P1, P2)에 위치하는 투명 공통 전극(134a, 134b)의 일부 또한 공유하도록 구성한 것을 특징으로 한다.
- <65> 자세히는, 상하로 이웃하는 제 1 및 제 2 화소영역(P1, P2)에 걸쳐 보조 공통 전극(106a, 106b, 106c, 106d, 106e)을 구성함에 있어, 제 1 화소 영역(P1)과 제 2 화소 영역(P2)에 위치한 제 1 및 제 2 수평부(106a, 106b)와, 상기 제 1 및 제 2 화소 영역(P1, P2) 사이에 위치한 제 3 수평부(106c)와, 상기 제 1 및 제 2 화소 영역(P1, P2)의 일 측과 타 측에 위치하여 상기 제 1 내지 제 3 수평부(106a, 106b, 106c)의 일 측과 타 측을 하나로 연결하는 제 1 및 제 2 수직부(106d, 106e)로 구성한다.
- <66> 또한, 상기 보조 공통 전극(106a, 106b, 106c, 106d, 106e)과 접촉하는 투명한 공통 전극(134a, 134b)을 구성함에 있어, 상기 제 3 수평부(106c)와 접촉하는 수평부(134a)와, 상기 수평부(134a)에서 각각 제 1 화소 영역(P1)과 제 2 화소 영역(P2)으로 수직하게 연장된 다수의 수직부(134b)로 구성한다.
- <67> 즉, 이웃한 제 1 및 제 2 화소 영역(P1, P2)의 공통 전극(134a, 134b) 또한 수평부(134a)를 공유하는 형태로 구성하는 것을 특징으로 한다.
- <68> 이때, 상기 제 1 및 제 2 화소 영역(P1, P2)에는, 상기 공통 전극의 수직부(134b)사이에 위치하여 일정간격 이격되도록 화소 전극(132a, 132b)을 구성한다.
- <69> 자세히는, 각 영역(P1, P2)에 구성한 스위칭 소자의 드레인 전극(118)과 접촉하면서 각각 상기 보조 공통 전극의 제 1 수평부(106a)와 제 2 수평부(106b)로 연장된 수평부(132a)와, 상기 수평부(132a)에서 상하의 각 화소 영역(P1, P2)으로 연장된 막대 형상의 수직부(132b)로 구성한다.
- <70> 이때, 각 화소 영역(P1, P2)마다 상기 보조 공통 전극의 제 1 및 제 2 수평부(106a, 106b)를 제 1 전극으로 하고 상부의 위치한 화소 전극의 수평부(132a)를 제 2 전극으로 하는 스토리지 캐패시터(Cst)가, 상기 제 1 및 제 2 화소 영역(P1, P2)에 형성되며 다른 구조로, 상기 드레인 전극(118)의 연장부(120)를 상기 제 1 수평부 및 제 2 수평부(106a, 106b) 상부에 구성하는 동시에, 화소 전극(132a)과 연결함으로써, 상기 제 1 및 제 2 수평부(106a, 106b)를 각각 제 1 전극으로 하고 상기 제 1 및 제 2 수평부(106a, 106b)의 상부에 위치한 드레인 전극의 연장부(120)를 제 2 전극으로 하는 스토리지 캐패시터(Cst)를 형성할 수 있다.
- <71> 전술한 구성을 통해 액정패널 전체로 보았을 경우, 상,하로 이웃한 화소 영역의 이격된 영역들 중 1/2 정도는 보조 공통 전극 및 공통 전극을 공유하는 구조이기 때문에, 종래의 비표시 영역의 상당부분이 개구영역으로 대체될 수 있는 장점이 있다.
- <72> 이하, 단면도를 참조하여 본 발명의 제 1 실시예에 따른 횡전계 방식 액정표시장치용 어레이 기관의 단면 구성을 설명한다.
- <73> 도 5는 도 4의 IV-IV를 따라 절단한 단면도이다.

- <74> 도시한 바와 같이, 어레이 기판에 복수의 화소 영역 및 각 화소 영역(P)마다 스위칭 영역(S)과 스토리지 영역(C)을 정의한다.
- <75> 상기 스위칭 영역(S)에는 게이트 전극(104)과 게이트 절연막(110)과 액티브층(112)과 오믹 콘택층(114)과 이격된 소스 및 드레인 전극(116,118)이 적층된 박막트랜지스터(T)를 구성하고, 상하로 이웃하는 화소 영역(P1,P2)에 걸쳐 보조 공통전극(106a,106b,106c,106d,106e)과 게이트 절연막(110)과 상기 드레인 전극(118)에서 연장된 연장부(120)와, 보호층(128)과, 투명한 공통 전극(134a,134b)과 화소 전극(132a,132b)을 적층하여 구성 한다.
- <76> 이때, 상기 보조 공통 전극(106a,106b,106c,106d,106e)은 앞서 언급한 바와 같이, 상하로 이웃한 제 1 및 제 2 화소 영역(P1,P2)에 걸쳐 구성하고, 제 1 내지 제 3 수평부(106a,106b,106c)와, 제 1 및 제 2 수직부(106d,106e)를 포함한다.
- <77> 상기 보조 공통 전극(106a,106b,106c,106d,106e)의 상부에는 게이트 절연막(110)과 보호층(128)을 사이에 두고 화소 전극(132a,132b)과 공통 전극(134a,134b)을 동일층에 구성하며, 상기 공통 전극(134a,134b)은 수평부(134a)와 다수의 수직부(134b)로 구성하며 상기 제 1 및 제 2 화소 영역(P1,P2)에 걸쳐 구성된 형상이다.
- <78> 자세히는, 상기 수평부(134a)는 상기 게이트 절연막 및 보호층(110,128)에 형성한 제 2 콘택홀(CH2)을 통해 하부에 구성된 보조 공통 전극의 제 3 수평부(106c)와 접촉 하도록 구성하고, 상기 수직부(134b)는 상기 수평부(132a)에서 상기 제 1 및 제 2 화소영역(P1,P2)으로 연장된 형태로 구성한다.
- <79> 상기 화소전극(134a,134b)은 화소 영역(P1,P2)마다 위치하며 각각은, 상기 드레인 전극의 연장부(120)와 접촉하는 수평부(132a)와, 상기 수평부(132a)에서 상기 공통 전극의 수직부(134b) 사이로 연장된 다수의 수직부(132b)로 구성한다.
- <80> 상기 제 1 및 제 2 화소 영역(P1,P2)에 위치한 스토리지 영역(C)에는, 상기 보조 공통 전극의 제1 수평부(106a)와 제 2 수평부(106b)를 제 1 전극으로 하고, 상기 화소 전극의 수평부(132a)와 제 1 콘택홀(CH1)을 통해 접촉하는 드레인 전극의 연장부(120)를 제 2 전극으로 하고, 상기 게이트 절연막을 유전체로 하는 스토리지 캐패시터(Cst)가 형성된다.
- <81> 이하, 공정 도면을 참조하여 본 발명의 제 1 실시예에 따른 횡전계 방식 액정표시장치용 어레이 기판의 제조공정을 설명한다.
- <82> 도 6a 내지 도 6e는 도 4의 IV-IV, V-V를 따라 절단하여, 본 발명의 공정순서에 따라 도시한 공정 단면도이다.
- <83> 도 6a에 도시한 바와 같이, 기판(100)상에 복수의 화소 영역(P1,P2)과, 상기 각 화소 영역(P1,P2) 내에 스위칭 영역(S)과 스토리지 영역(C)을 정의한다.
- <84> 상기 복수의 영역(P1,P2)이 정의된 기판(100)의 전면에, 알루미늄(Al), 알루미늄합금(AlNd), 크롬(Cr), 몰리브덴(Mo), 구리(Cu), 티타늄(Ti)등을 포함하는 도전성 금속 그룹 중 선택된 하나 또는 하나 이상의 물질을 적층한 후 패터하여, 상기 기판의 일 방향으로 연장된 게이트 배선(102)과, 상기 게이트 배선과 연결된 게이트 전극(104)을 형성한다.
- <85> 상기 게이트 전극(104)은 상기 게이트 배선(102)에서 돌출된 형태로 구성할 수 있고, 상기 게이트 배선(102)의 일부 영역을 상기 게이트 전극(104)으로 이용할 수 있다.
- <86> 동시에, 상기 상하로 이웃한 제 1 및 제 2 화소 영역(P1,P2)에 걸쳐 보조 공통 전극(106a,106b,106c,106d,106e)을 형성한다.
- <87> 상기 보조 공통 전극(106a,106b,106c,106d,106e)은 상기 제 1 화소 영역(P1)에 구성한 제 1 수평부(106a)와, 상기 제 2 화소 영역(P2)에 구성한 제 2 수평부(106b)와, 상기 제 1 및 제 2 화소 영역(P1,P2)에 사이에 위치한 제 3 수평부(106c)와, 상기 제 1 및 제 2 화소 영역(P1,P2)의 일 측 및 타 측에 위치하여 상기 제 1 내지 제 3 수평부(106a,106b,106c)를 하나로 연결하는 제1 수직부(106d)와 제 2 수직부(106e)를 포함한다.
- <88> 이때, 상기 제 1 수평부(106a)와 제 2 수평부(106b)는 각각 상기 제 1 및 제 2 화소 영역(P1,P2)의 스토리지 영역(C)에 위치하도록 구성한다.
- <89> 도 6b에 도시한 바와 같이, 상기 게이트 배선 및 게이트 전극(102,104)과, 보조 공통전극(106a,106b,106c,106d,106e)이 형성된 기판(100)의 전면에, 질화 실리콘(SiN_x)과 산화 실리콘(SiO_2)을 포함하는 무기 절연물질 그룹 중 선택된 하나를 증착하여 게이트 절연막(110)을 형성한다.

- <90> 상기 게이트 절연막(110)이 형성된 기판(100)의 전면에 순수 비정질 실리콘(a-Si:H)과 불순물 비정질 실리콘(N+a-Si:H)을 순차 증착하여, 비정질 실리콘층(미도시)과 불순물 비정질 실리콘층(미도시)을 형성하고 패터닝하여, 게이트 전극(104)에 대응하는 게이트 절연막(110)의 상부에 적층된 형태의 액티브층(112)과 오믹 콘택층(114)을 형성한다.
- <91> 도 6c에 도시한 바와 같이, 상기 오믹 콘택층(114)이 형성된 기판(100)의 전면에 앞서 언급한 도전성 금속그룹 중 선택된 하나 또는 하나 이상의 금속을 증착하고 패터닝하여, 각 화소 영역(P1,P2)마다 상기 오믹 콘택층(114)의 상부에 이격된 소스 전극(116)과 드레인 전극(118)을 형성하고, 상기 드레인 전극(118)에서 상기 화소 영역(P1, P2)에 구성된 보조 공통 전극의 수평부(106a,106b)로 연장된 연장부(120)를 형성한다.
- <92> 그리고, 상기 소스 전극(116)과 연결되면서 상기 게이트 배선(102)과 교차하는 방향으로 구성 되도록 데이터 배선(126)을 형성 한다.
- <93> 다음으로, 상기 이격된 소스 및 드레인 전극(116,118) 사이로 노출된 오믹 콘택층(114)을 제거하여, 하부의 액티브층(112)을 노출하는 공정을 진행한다.
- <94> 도 6d에 도시한 바와 같이, 상기 소스 및 드레인 전극(116,118)과, 상기 드레인 전극(118)및 연장부(118,120)와, 상기 데이터 배선(126)이 형성된 기판(100)의 전면에 앞서 언급한 절연물질 그룹 중 선택된 하나 또는 하나 이상의 물질을 증착 또는 도포하여 보호층(128)을 형성한다.
- <95> 다음으로, 상기 보호층(128)을 식각하여, 각 화소 영역(P1,P2)마다 상기 드레인 전극(118)의 연장부(120)를 노출하는 제 1 콘택홀(CH1)을 형성하고 동시에, 상기 보호층(128)과 게이트 절연막(110)을 식각하여 상기 보조 공통 전극의 제 3 수평부(106c)의 일부를 노출하는 제 2 콘택홀(CH2)을 형성한다.
- <96> 도 6e에 도시한 바와 같이, 상기 보호층(128)이 형성된 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하고 패터닝하여, 화소 전극(132a,132b)과 공통 전극(134a,134b)을 형성 한다.
- <97> 이때, 상기 화소 전극(132a,132b)은 각 화소 영역(P1,P2) 마다 수평부(132a)와 복수의 수직부(132b)로 구성한다.
- <98> 상기 수평부(132a)는 상기 제 1 콘택홀(도 6d의 CH1)을 통해 상기 드레인 전극(118)의 연장부(120)와 접촉하도록 구성한다.
- <99> 상기 수직부(132b)는 상기 수평부(132a)에서 각 화소 영역(P1,P2)으로 수직한 방향으로 막대형상으로 연장된 형태이며, 서로 일정간격 이격되도록 구성한다.
- <100> 상기 공통 전극(134a,134b) 또한, 수평부(134a)와 복수의 수직부(134b)로 구성하며, 상기 수평부(134a)는 상기 보조 공통전극의 제 3 수평부(106c)와 상부에 위치하여 상기 제 2 콘택홀(도 6d의 CH2)을 통해 상기 제 3 수평부(106c)와 접촉하도록 구성하고, 상기 수직부(134b)는 상기 수평부(134a)에서 제 1 및 제 2 화소 영역(P1,P2)으로 연장된 형태로 구성한다.
- <101> 이때, 상기 공통 전극의 수직부(134b)는 상기 화소 전극의 수직부(132b) 사이에 이와 이격된 형태로 위치한다.
- <102> 상기 각 화소 영역(P1,P2)의 스토리지 영역(C)에는 상기 보조 공통 전극의 제 1 수평부(106a)와 제 수평부(106b)를 제 1 전극으로 하고, 상기 제 1 및 제 2 수평부(106a,106b) 상부에 위치하고 상기 화소 전극의 수평부(132a)와 접촉하는 드레인 전극의 연장부(120)를 제 2 전극으로 하고, 상기 게이트 절연막(210)을 유전체로 하는 스토리지 캐패시터(Cst)를 형성된다.
- <103> 이상으로, 본 발명의 제 1 실시예에 따른 횡전계 방식 액정표시장치용 어레이기판을 제작할 수 있다.
- <104> 본 발명의 제 1 실시예는, 공통전극의 일부를 상하로 이웃한 화소 영역이 공유하도록 구성함으로써, 종래와 비교하여 개구영역을 확장할 수 있는 장점이 있다.
- <105> 이하, 실시예를 통해 본 발명의 제 1 실시예의 변형예를 설명한다.
- <106> -- 제 2 실시예 --
- <107> 이하, 평면도를 참조하여 본 발명의 제 2 실시예에 따른 횡전계형 어레이기판의 평면 구성을 설명한다.
- <108> 도 7은 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치용 어레이 기판의 일부를 도시한 확대 평면도이

다.

- <109> 도시한 바와 같이, 기관(200)상에 일 방향으로 연장된 게이트 배선(202)과, 상기 게이트 배선(202)과 교차하여 화소 영역(P)을 정의하는 데이터 배선(226)을 구성한다.
- <110> 상기 게이트 배선(202)과 데이터 배선(226)의 교차지점에는 스위칭 소자인 박막트랜지스터(T)를 구성한다.
- <111> 상기 박막트랜지스터(T)는 상기 게이트 배선(202)과 접촉하는 게이트 전극(204)과, 게이트 전극(204)상부의 액티브층(212)과, 액티브층(212)상부에 위치하고 상기 데이터 배선(226)과 연결되는 소스 전극(216)과 이와 이격된 드레인 전극(218)을 포함한다.
- <112> 이때, 상기 드레인 전극(220)에서 화소 영역(P1,P2)으로 연장된 제 1 연장부(218)와, 상기 제 1 연장부(218)에서 화소 영역(P1)으로 연장된 제 2 연장부(222)를 포함한다.
- <113> 상기 화소영역(P)에는 각각 보조 공통 전극(206a,206b,206c,206d,206e)과 공통 전극(234a,234b)과 화소 전극(232a,232b)을 구성한다.
- <114> 이때, 특징적인 것은 상.하로 이웃하는 두 개의 화소 영역(P1,P2)이 상기 보조 공통 전극(206a,206b,206c,206d,206e)의 일부를 공유하도록 구성하고, 상기 공유되는 보조 공통 전극(206c)의 상부에 스토리지 캐패시터(Cst2)를 더욱 형성하는 것이다.
- <115> 이를 제 2 실시예에 따른 횡전계형 어레이 기관의 구성을 상세히 설명하면 먼저, 상하로 이웃하는 제 1 및 제 2 화소영역(P1,P2)에 걸쳐 보조 공통 전극(206a,206b,206c,206d,206e)을 구성함에 있어, 제 1 화소 영역(P1)과 제 2 화소 영역(P2)에 위치한 제 1 및 제 2 수평부(206a,206b)와, 상기 제 1 및 제 2 화소 영역(P1,P2)사이에 위치한 제 3 수평부(206c)와, 상기 제 1 및 제 2 화소 영역(P1,P2)의 일 측과 타 측에 위치하여 상기 제 1 내지 제 3 수평부(206a,206b,206c)의 타 측을 하나로 연결하는 제 1 및 제 2 수직부(206d,206e)로 구성한다.
- <116> 상기 공통 전극(234a,234b)은 수평부(234a)와 다수의 수직부(234b)로 구성하며, 상기 보조 공통 전극(206a,206b,206c,206d,206e)과 접촉하여 이를 통해 공통신호를 인가받는 형태이다.
- <117> 자세히는, 상기 각 화소 영역(P1,P2)마다 드레인 전극의 제 1 연장부(220) 상부에 위치하고 상기 보조 공통전극의 제 1 수평부(206a) 또는 제 2 수평부(206b)와 접촉하는 수평부(234a)와, 상기 수평부(234a)에서 화소영역(P1,P2)으로 연장된 다수의 수직부(234b)로 구성 한다.
- <118> 상기 화소 전극 또한 수평부(232a)와 다수의 수직부(232b)로 구성하며, 자세히는 상기 보조 공통 전극의 제 3 수평부(206c)의 일부 상부에 위치하고, 상기 드레인 전극의 제 2 연장부(122)와 접촉하는 수평부(232a)와, 상기 수평부(232a)에서 상기 화소영역(P1 또는 P2)으로 연장된 다수의 수직부(232b)로 구성한다.
- <119> 단순한 구성을 통해 액정패널 전체로 보았을 경우, 상,하로 이웃한 화소 영역의 이격된 영역들 중 1/2 정도는 보조 공통 전극의 일부를 공유하는 구조이기 때문에, 종래의 비표시 영역이 개구영역으로 대체될 수 있는 장점이 있다.
- <120> 또한, 상기 상하로 이웃한 화소 영역마다 두 개의 스토리지 캐패시터(Cst1,Cst2)를 형성할 수 있으므로, 충분한 보조 용량 확보가 가능하므로 종래와 비교하여 스토리지 캐패시터의 면적을 줄여 설계하는 것이 가능 하다.
- <121> 이하, 단면도를 참조하여 본 발명의 제 1 실시예에 따른 횡전계 방식 액정표시장치용 어레이 기관의 단면 구성을 설명한다.
- <122> 도 8은 도 7의 VII-VII를 따라 절단한 단면도이다.
- <123> 도시한 바와 같이, 어레이 기관에 복수의 화소 영역 및 각 화소 영역(P)마다 스위칭 영역(S)과 제 1 및 제 2 스토리지 영역(C)을 정의한다.
- <124> 상기 스위칭 영역(S)에는 게이트 전극(204)과 게이트 절연막(210)과 액티브층(212)과 오믹 콘택층(214)과 이격된 소스 및 드레인 전극(216,218)이 적층된 박막트랜지스터(T)를 구성하고, 상하로 이웃하는 화소 영역(P1,P2)에 걸쳐 보조 공통전극(206a,206b,206c,206d,206d,206e)과 게이트 절연막(210)과 상기 드레인 전극(218)에서 연장된 연장부(220)와, 보호층(228)과, 투명한 공통 전극(234a,234b)과 화소 전극(232a,232b)을 적층하여 구성한다.
- <125> 이때, 상기 보조 공통 전극(206a,206b,206c,206d,206e)은 앞서 언급한 바와 같이, 상하로 이웃한 제 1 및 제 2 화소 영역(P1,P2)에 걸쳐 구성하고, 제 1 내지 제 3 수평부(206a,206b,206c)와, 제 1 및 제 2 수직부

(206d, 206e)를 포함한다.

- <126> 상기 보조 공통 전극(206a, 206b, 206c, 206d, 206e)의 상부에는 게이트 절연막(210)과 보호층(228)을 사이에 두고 화소 전극(232a, 232b)과 공통 전극(234a, 234b)을 동일층에 구성하며, 상기 공통 전극(234a, 234b)은 수평부(234a)와 다수의 수직부(234b)로 구성한다.
- <127> 자세히는, 화소 영역(P1, P2)마다 상기 수평부(234a)는 상기 게이트 절연막 및 보호층(210, 228)에 형성한 제 1 콘택홀을(CH1)통해 하부에 구성된 보조 공통 전극의 제 1 수평부(206a) 또는 제 2 수평부(206b)와 접촉하도록 구성하고, 상기 수직부(234b)는 상기 수평부(234a)에서 막대 형상으로 연장된 형태로 구성 한다.
- <128> 상기 화소 전극(234a, 234b)또한 수평부(234a)와 다수의 수직부(234b)로 구성하며 자세히는, 상기 보호층(228)에 형성된 제 2 콘택홀(CH2)을 통해 상기 드레인 전극의 제 2 연장부(222)와 접촉하는 수평부(232a)와, 상기 수평부(232a)에서 상기 화소 영역(P1, P2)으로 연장된 다수의 수직부(232b)로 구성한다.
- <129> 이때, 상기 보조 공통 전극의 제 3 수평부(206c) 상부에는 이웃하는 화소 영역(P1, P2) 마다 구성된 화소 전극(234a, 234b)의 수평부가 각각 이격되어 위치한 형상이 된다.
- <130> 따라서, 상기 각 화소영역(P1, P2) 마다, 상기 드레인 전극(218)의 제 1 연장부(220)를 제 1 전극으로 하고, 상기 제 1 연장부(220) 상부에 위치하고 하부에 구성된 보조 공통 전극의 제 1 수평부(206a) 또는 제 2 수평부(206b)와 접촉하는 공통 전극의 수평부(232a)를 제 2 전극으로 하고, 상기 제 1 및 제 2 전극 사이에 구성된 보호층을 유전체로 사용한 제 1 스토리지 캐패시터(Cst1)와, 상기 보조 공통 전극의 제 3 수평부(206c)를 제 1 전극으로 하고 상부에 위치한 화소 전극의 수평부(232a)를 제 2 전극으로 하고, 상기 제 1 및 제 2 전극의 사이에 구성된 게이트 절연막(210)과 보호층(228)을 유전체로 사용한 제 2 스토리지 캐피시터(Cst2)가 형성된다.
- <131> 전술한 구성은, 보조 공통 전극의 일부(206c)를 상하로 이웃한 화소 영역(P1, P2)이 공유하도록 구성하여 종래와 비교하여 개구영역을 더욱 확보할 수 있고 더욱이, 화소 영역(P1, P2)마다 2개의 스토리지 캐패시터(Cst1, Cst2)가 구성되므로 충분한 보조 용량을 확보할 수 있기 때문에, 스토리지 캐패시터의 면적을 줄여도 종래와 동일한 수준의 보조 용량을 유지할 수 있기 때문에 이 또한 개구영역을 더욱 확보할 수 있는 장점이 있다.
- <132> 이하, 공정 단면도를 참조하여, 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치용 어레이 기관의 제조 공정을 설명한다.
- <133> 도 9a 내지 도 9e는 도 7의 VII-VIII를 따라 절단하여 본 발명의 공정순서에 따라 도시한 공정 단면도이다.
- <134> 도 9a에 도시한 바와 같이, 기관(200)상에 복수의 화소 영역(P1, P2)과, 상기 각 화소 영역(P1, P2) 내에 스위칭 영역(S)과 스토리지 영역(C1, C2)을 정의한다.
- <135> 상기 복수의 영역(P1, P2)이 정의된 기관(100)의 전면에, 알루미늄(Al), 알루미늄합금(AlNd), 크롬(Cr), 몰리브덴(Mo), 구리(Cu), 티타늄(Ti)등을 포함하는 도전성 금속 그룹 중 선택된 하나 또는 하나 이상의 물질을 적층한 후 패터하여, 상기 기관의 일 방향으로 연장된 게이트 배선(202)과, 상기 게이트 배선(202)과 연결된 게이트 전극(204)을 형성한다.
- <136> 상기 게이트 전극(204)은 상기 게이트 배선(202)에서 돌출된 형태로 구성할 수 있고, 상기 게이트 배선(202)의 일부 영역을 상기 게이트 전극(204)으로 이용할 수 있다.
- <137> 동시에, 상기 상하로 이웃한 제 1 및 제 2 화소 영역(P1, P2)에 걸쳐 보조 공통 전극(206a, 206b, 206c, 206d, 206e)을 형성한다.
- <138> 상기 보조 공통 전극(206a, 206b, 206c, 206d, 206e)은 상기 제 1 화소 영역(P1)에 구성한 제 1 수평부(206a)와, 상기 제 2 화소 영역(P2)에 구성한 제 2 수평부(206b)와, 상기 제 1 및 제 2 화소 영역(P1, P2) 사이에 위치한 제 3 수평부(206c)와, 상기 제 1 및 제 2 화소 영역(P1, P2)의 일 측 및 타 측에 위치하여 상기 제 1 내지 제 3 수평부(206a, 206b, 206c)를 하나로 연결하는 제 1 수직부(206d)와 제 2 수직부(206e)를 포함한다.
- <139> 이때, 상기 제 1 수평부(206a)와 제 2 수평부(206b)는 각각 상기 제 1 및 제 2 화소 영역(P1, P2)의 제 1 스토리지 영역(C1)에 위치하고, 상기 제 3 수평부(206c)는 상기 제 2 스토리지 영역(C2)에 위치한 형태가 된다.
- <140> 도 9b에 도시한 바와 같이, 상기 게이트 배선 및 게이트 전극(202, 204)과, 보조 공통전극(206a, 206b, 206c, 206d, 206e)이 형성된 기관(200)의 전면에, 질화 실리콘(SiN_x)과 산화 실리콘(SiO₂)을 포함하는 무기 절연물질 그룹 중 선택된 하나를 증착하여 게이트 절연막(210)을 형성한다.

- <141> 상기 게이트 절연막(210)이 형성된 기판(200)의 전면에 순수 비정질 실리콘(a-Si:H)과 불순물 비정질 실리콘(N+a-Si:H)을 순차 증착하여, 비정질 실리콘층(미도시)과 불순물 비정질 실리콘층(미도시)을 형성하고 패터닝하여, 게이트 전극(204)에 대응하는 게이트 절연막(210)의 상부에 액티브층(212)과 오믹 콘택층(214)을 형성한다.
- <142> 도 9c에 도시한 바와 같이, 상기 오믹 콘택층(214)이 형성된 기판(200)의 전면에 앞서 언급한 도전성 금속그룹 중 선택된 하나 또는 하나 이상의 금속을 증착하고 패터닝하여, 상기 오믹 콘택층(214)의 상부에 이격된 소스 전극(216)과 드레인 전극(218)을 형성하고, 상기 드레인 전극(218)에서 상기 화소 영역(P1, P2)에 구성된 보조 공통 전극의 수평부(206a, 206b)로 연장된 제 1 연장부(220)와, 상기 제 1 연장부(220)에서 상기 화소 영역(P1, P2)으로 연장된 제 2 연장부(222)를 형성한다.
- <143> 이때, 상기 제 1 및 제 2 화소 영역(P1, P2)에 각각 구성된 제 2 연장부(222)는 상기 제 1 및 제 2 화소 영역(P1, P2) 사이에 위치한 상기 보조 전극의 제 3 수평부(206c)의 상부로 연장된 형태로 형성한다.
- <144> 그리고, 상기 소스 전극(216)과 연결되면서 상기 게이트 배선(202)과 교차하는 방향으로 구성 되도록 데이터 배선(226)을 형성 한다.
- <145> 다음으로, 상기 이격된 소스 및 드레인 전극(216, 218) 사이로 노출된 오믹 콘택층(214)을 제거하여, 하부의 액티브층(212)을 노출하는 공정을 진행한다.
- <146> 도 9d에 도시한 바와 같이, 상기 소스 및 드레인 전극(216, 218)과, 상기 드레인 전극(218) 및 연장부(218, 220)와, 상기 데이터 배선(226)이 형성된 기판(200)의 전면에 앞서 언급한 절연물질 그룹 중 선택된 하나 또는 하나 이상의 물질을 증착 또는 도포하여 보호층(228)을 형성한다.
- <147> 다음으로, 화소 영역(P1, P2)마다 상기 보호층(228)과 하부의 게이트 절연막(210)을 식각하여, 하부에 구성된 보조 공통 전극의 제 1 수평부(206a)와 제 2 수평부(206c)의 일부를 노출하는 제 1 콘택홀(CH1)과, 상기 보호층(228)을 식각하여 상기 드레인 전극(218)의 제 2 연장부(220)의 끝단을 노출하는 제 2 콘택홀(CH2)을 형성한다.
- <148> 도 9e에 도시한 바와 같이, 상기 보호층(228)이 형성된 기판(200)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하고 패터닝하여, 상기 제 1 및 화소 영역(P1, P2)에 화소 전극(232a, 232b)과 공통 전극(234a, 234b)을 형성 한다.
- <149> 이때, 상기 화소 전극(232a, 232b)은 상기 화소 영역(P1, P2) 각각에 구성하며, 수평부(232a)와 복수의 수직부(232b)로 구성한다.
- <150> 상기 수평부(132a)는 상기 제 2 콘택홀(도 9d의 CH2)을 통해 상기 드레인 전극의 제 2 연장부(222)와 접촉하면서 상기 보조 전극의 제 2 수평(206c)의 상부에 구성되고, 상기 수직부(232b)는 상기 수평부(232a)에서 상기 화소 영역(P)으로 연장된 형태로 형성한다.
- <151> 상기 공통 전극(234a, 234b) 또한, 수평부(234a)와 복수의 수직부(234b)로 구성하며, 상기 수평부(234a)는 상기 제 1 콘택홀(도 9d의 CH1)을 통해 하부에 위치한 보조 공통 전극의 제 1 수평부(206a)와 접촉하면서 상기 드레인 전극의 제 1 연장부(220) 상부에 위치하고, 상기 수직부(234b)는 상기 수평부(234a)에서 상기 화소 영역(P1, P2)으로 막대 형상으로 연장된 형태로 구성한다.
- <152> 이때, 상기 공통 전극의 수직부(234b)는 상기 화소 전극의 수직부(232b) 사이에 이와 이격된 형태로 위치한다.
- <153> 상기 제 1 스토리지 영역(C1)에는 상기 드레인 전극의 제 1 연장부(220)를 제 1 전극으로 하고, 상기 보조 공통 전극의 제 1 수평부(206a) 또는 제 2 수평부(206b)와 접촉하는 공통 전극의 수평부(234a)를 제 2 전극으로 하고, 상기 보호층(128)을 유전체로 하는 제 1 스토리지 캐패시터(Cst1)가 구성되고, 상기 제 2 스토리지 영역(C2)에는 보조 공통 전극의 제 3 수평부(206c)를 제 1 전극으로 하고, 화소 전극의 수평부(232a)를 제 2 전극으로 하고, 상기 제 1 및 제 2 전극(206c, 232a)의 사이에 위치하는 게이트 절연막(210)과 보호층(228)을 유전체로 하는 제 2 스토리지 캐패시터(Cst2)가 형성된다.
- <154> 이상의 공정으로 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치용 어레이 기판을 제작할 수 있다.

발명의 효과

- <155> 따라서, 본 발명에 따른 횡전계 방식 액정표시장치용 어레이 기판은, 이웃하는 화소 영역이 공통 전극(보조 공통 전극)의 일부를 공유하는 구조로 구성함으로써, 종래와 비교하여 개구영역을 더욱 확보할 수 있는 효과가 있다

다.

또한, 개구영역 확보를 통해 휘도를 개선할 수 있는 효과가 있다.

도면의 간단한 설명


- <1> 도 1은 종래의 제 1 예에 따른 횡전계 방식 액정표시장치의 구성을 개략적으로 도시한 단면도이고,
- <2> 도 2는 종래의 제 2 예에 따른 횡전계 방식 액정표시장치용 어레이기판의 일부를 확대한 확대 평면도이고,
- <3> 도 3은 도 2의 II-II를 따라 절단한 단면도이고,
- <4> 도 4는 본 발명의 제 1 예에 따른 횡전계 방식 액정표시장치용 어레이 기판의 일부를 확대한 확대 평면도이고,
- <5> 도 5는 도 4의 IV-IV를 따라 절단한 단면도이고,
- <6> 도 6a 내지 도 6e는 도 4의 IV-IV를 따라 절단하여, 본 발명의 제 1 실시예에 따른 횡전계 방식 어레이 기판의 제조공정을 공정순서에 따라 도시한 공정 단면도이고,
- <7> 도 7은 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치용 어레이 기판의 일부를 확대한 확대 평면도이고,
- <8> 도 8은 도 7의 VII-VII를 따라 절단하여, 본 발명의 공정순서에 따라 도시한 공정 단면도이고,
- <9> 도 9a 내지 도 9e는 도 7의 VII-VII를 따라 절단하여, 본 발명의 제 1 실시예에 따른 횡전계 방식 어레이 기판의 제조공정을 공정순서에 따라 도시한 공정 단면도이다.

<도면의 주요부분에 대한 간단한 설명>


- | | |
|--------------------|------------------------------|
| 100 : 기판 | 102 : 게이트 배선 |
| 104 : 게이트 전극 | 106a, 106b, 106c, 106d : 연장부 |
| 112 : 액티브층 | 116 : 소스 전극 |
| 118 : 드레인 전극 | 120 : 연장부 |
| 132a, 132b : 화소 전극 | 134a, 134b : 공통 전극 |

도면


도면1




도면2




도면3




도면4




도면5




도면6a




도면6b




도면6c




도면6d




도면6e




도면7




도면8




도면9a




도면9b




도면9c



도면9d



도면9e



专利名称(译)	用于横向电场型液晶显示装置的阵列基板及其制造方法		
公开(公告)号	KR1020080045867A	公开(公告)日	2008-05-26
申请号	KR1020060115085	申请日	2006-11-21
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	HONG SUNG JIN		
发明人	HONG, SUNG JIN		
IPC分类号	G02F1/1343		
CPC分类号	G02F1/134363 G02F1/136286 G02F1/1368 G02F2201/121 G02F2201/123		
其他公开文献	KR101325980B1		
外部链接	Espacenet		

摘要(译)

本发明涉及平面切换模式液晶显示装置及其制造方法，特别是实现了高孔径比和高分辨率的液晶显示器。它包括使得扮演邻居的像素区域共享公共电极（或辅助公共电极）的一部分到顶部和底部。以这种方式，它具有能够通过提高开口率来实现高强度的优点，可以确保开口面积作为下侧，并且与传统发明相比，公共电极的面积减小。

