



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2013년07월03일
(11) 등록번호 10-1281979
(24) 등록일자 2013년06월27일

(51) 국제특허분류(Int. Cl.)

G02F 1/133 (2006.01)

(21) 출원번호 10-2006-0058571

(22) 출원일자 2006년06월28일

심사청구일자 2011년06월23일

(65) 공개번호 10-2008-0000783

(43) 공개일자 2008년01월03일

(56) 선행기술조사문헌

JP2004264677 A*

US20050140907 A1*

*는 심사관에 의하여 인용된 문헌

(73) 특허권자

엘지디스플레이 주식회사

서울특별시 영등포구 여의대로 128(여의도동)

(72) 발명자

김철세

대구광역시 달서구 도원로 45, 강산타운아파트
409동 205호 (도원동)

(74) 대리인

서교준

전체 청구항 수 : 총 6 항

심사관 : 최봉묵


(54) 발명의 명칭 액정표시장치

(57) 요약

본 발명은 플리커와 잔상을 최소화하여 표시품질을 향상시키도록 한 액정표시장치와 그 구동방법에 관한 것이다.

이 액정표시장치는 다수의 데이터라인들과 다수의 게이트라인들이 교차하고 다수의 액정셀들이 배치되며, 공통전압이 공급되는 공통전극을 가지는 액정표시패널과; 상기 액정표시패널의 제1 표시부분을 기준으로 최적화된 공통전압을 발생하여 상기 액정표시패널의 공통전극에 공급하는 공통전압원; 상기 액정표시패널의 제1 표시부분과 다른 제2 표시부분에 표시될 데이터를 변조하여 상기 액정표시패널의 데이터라인들에 공급하는 데이터 구동회로; 및 상기 액정표시패널의 게이트라인들에 스캔펄스를 공급하는 게이트 구동회로를 구비한다.

대표도 - 도4



특허청구의 범위

청구항 1

다수의 데이터라인들;

상기 데이터라인들에 아날로그 전압을 공급하는 데이터 구동회로;

상기 데이터라인들과 교차되는 다수의 게이트라인들;

제1 기판 상에서 횡방향으로 이웃하는 제 k (k 는 정수) 액정셀 및 제 $k+1$ 액정셀에 공유되는 제 k 화소/공통전극;

상기 횡방향으로 이웃하는 제 $k+1$ 액정셀 및 제 $k+2$ 액정셀에 공유되고 상기 제 k 화소/공통전극과 대향하여 상기 이웃하는 제 $k+1$ 액정셀 및 제 $k+2$ 액정셀 각각에 전계를 형성하기 위한 제 $k+1$ 화소/공통전극;

상기 게이트라인으로부터의 스캔신호에 응답하여 기수 번째 상기 데이터라인과 상기 제 k 화소/공통전극 사이를 도통시키는 제1 스위치소자; 및

상기 게이트라인으로부터의 스캔신호에 응답하여 우수 번째 상기 데이터라인과 상기 제 $k+1$ 화소/공통전극 사이를 도통시키는 제2 스위치소자를 구비하고,

상기 제 k 액정셀은,

상기 데이터 구동회로로부터 발생되고, 상기 제 k 화소/공통전극에 공급되는 제 k 아날로그 전압과

상기 데이터 구동회로로부터 발생되고, 상기 제 $k+1$ 화소/공통전극에 공급되는 제 $k+1$ 아날로그 전압의 전위차로 충전되는 액정표시장치.

청구항 2

제 1 항에 있어서,

상기 데이터 구동회로는,

n 번째 프레임기간 동안 상기 액정셀들에 공급되는 상기 아날로그 전압 범위 내에서 기수 번째 상기 데이터라인들에 아날로그 전압들을 공급하고 우수 번째 상기 데이터라인들에 상기 기수 번째 데이터라인들의 아날로그 전압보다 낮은 아날로그 전압들을 공급하는 것을 특징으로 하는 액정표시장치.

청구항 3

제 1 항에 있어서,

상기 데이터 구동회로는,

$n+1$ 번째 프레임기간 동안 상기 액정셀들에 공급되는 아날로그 전압 범위 내에서 기수 번째 상기 데이터라인들에 아날로그 전압들을 공급하고 우수 번째 상기 데이터라인들에 상기 기수 번째 데이터라인들의 아날로그 전압보다 높은 아날로그 전압들을 공급하는 것을 특징으로 하는 액정표시장치.

청구항 4

제 1 항에 있어서,

상기 데이터라인들과 상기 게이트라인들이 교차되고 상기 액정셀들이 매트릭스 형태로 배치되어 화상을 표시하는 유효 화소 어레이의 일측 바깥 쪽에서 상기 데이터라인들과 나란한 방향으로 형성되는 더미 데이터라인;

상기 더미 데이터라인에 접속되는 더미 공통전극; 및

상기 더미 공통전극에 접속된 더미 액정셀을 더 구비하고;

상기 유효 화소 어레이의 일측 안 쪽에 배치된 상기 제1 화소/공통전극은 상기 유효 화소 어레이 내의 액정셀과 상기 더미 액정셀에 공유되어 상기 더미 공통전극과 함께 상기 더미 액정셀에 전계를 인가하는 것을 특징으로 하는 액정표시장치.

청구항 5

제 4 항에 있어서,

상기 액정셀들을 사이에 두고 상기 제1 기판과 대향하는 제2 기판; 및

상기 제2 기판 상에 형성되어 상기 더미 데이터라인, 상기 더미 공통전극, 및 상기 더미 액정셀을 가리는 블랙 매트릭스를 더 구비하는 것을 특징으로 하는 액정표시장치.

청구항 6

제 5 항에 있어서,

상기 더미 데이터라인은 상기 게이트라인과 교차되는 것을 특징으로 하는 액정표시장치.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

- [0011] 본 발명은 액정표시장치에 관한 것으로, 특히 플리커와 잔상을 최소화하여 표시품질을 향상시키도록 한 액정표시장치에 관한 것이다.
- [0012] 통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시한다. 이러한 액정표시장치는 액정셀들이 매트릭스 형태로 배열된 액정표시패널과 이 액정표시패널을 구동하기 위한 구동회로를 구비한다.
- [0013] 액정표시패널에는 도 1에서 보는 바와 같이 게이트라인(GL)과 데이터라인(DL)이 교차되고 그 게이트라인(GL)과 데이터라인(DL)의 교차부에 액정셀(Clc)을 구동하기 위한 박막트랜지스터(Thin Film Transistor)(TFT)가 형성된다. 박막트랜지스터(TFT)는 게이트라인(GL)을 통해 공급되는 스캔신호에 응답하여 데이터라인을 통해 공급되는 데이터전압(Vd)을 액정셀(Clc)의 화소전극(Ep)에 공급한다. 이를 위하여 박막트랜지스터(TFT)의 게이트전극은 게이트라인(GL)에 접속되고, 소스전극은 데이터라인(DL)에 접속되며, 드레인전극은 액정셀(Clc)의 화소전극에 접속된다. 액정셀(Clc)은 화소전극(Ep)에 공급되는 데이터전압(Vd)과 공통전극(Ec)에 공급되는 공통전압(Vcom)의 전위차로 충전되며, 이 전위차로 형성되는 전계에 의해 액정분자들의 배열이 바뀌면서 투과되는 빛의 광량을 조절하거나 빛을 차단하게 된다. 공통전극(Ec)은 액정셀(Clc)에 전계를 인가하는 방식에 따라 액정표시패널의 상부기판 또는 하부기판에 형성되며, 공통전극(Ec)과 액정셀(Clc) 화소전극(Ep) 사이에는 액정셀(Clc)의 충전 전압을 유지시키기 위한 스토리지 커패시터(Storage Capacitor)(Cst)가 형성된다.
- [0014] 이러한 액정표시장치는 액정셀(Clc)의 열화와 잔상을 방지하기 위하여 데이터전압(Vd)의 극성을 일정주기마다 반전시키는 인버전 방식으로 구동된다. 인버전 방식에는 도트 인버전(Dot Inversion) 방식, 라인 인버전(Line Inversion) 방식, 컬럼 인버전(Column Inversion) 방식 및 프레임 인버전(Frame Inversion) 방식이 있다.
- [0015] 도 2를 참조하면, n 번째 프레임기간(Fn)의 스캔타임(1 수평기간) 동안 특정 액정셀에 정극성 데이터전압이 공급된 후, n+1 번째 프레임기간(Fn+1)의 스캔타임 동안 동일한 액정셀에 부극성 데이터전압이 공급된다. n 번째 프레임기간(Fn) 동안, 액정셀은 데이터 드라이브 집적회로(Data Drive IC, D-IC)로부터 출력되는 정극성 데이터전압만큼 충전된 후, TFT의 기생용량 등에 의해 충전전압보다 ΔV_p 만큼 절대치 전압이 낮은 정극성 화소전압($V_p(+)$)을 유지한다. 반면에, n+1 번째 프레임기간(Fn+1) 동안, 액정셀의 전압은 데이터 드라이브 집적회로(Data Drive IC, D-IC)로부터 출력되는 부극성 데이터전압만큼 충전된 후, 신호배선의 기생용량과 TFT의 기생용량 등에 의해 충전전압보다 ΔV_p 만큼 절대치 전압이 높은 부극성 화소전압($V_p(-)$)을 유지한다. 따라서, 동일한 계조의 데이터전압을 액정셀에 공급한다 하더라도, 액정셀에 충전되는 화소전압 및 휘도는 정극성 데이터전압에 비하여 부극성 데이터전압에서 더 커진다.
- [0016] 액정셀의 정극성 화소전압 $V_p(+)$ 는 정극성 데이터전압($V_{data}(+)$)과 공통전압(V_{com})의 차전압 즉, $V_p(+)=|V_{data}(+)-V_{com}|$ 이다. 그리고 액정셀의 부극성 화소전압 $V_p(-)$ 는 부극성 데이터전압($V_{data}(-)$)과 공통전압(V_{com})의 차전압 즉, $V_p(-)=|V_{data}(-)-V_{com}|$ 이다.
- [0017] 이렇게 동일 계조의 데이터에서도 데이터전압의 극성이 매 프레임기간마다 반전되면 프레임기간 단위로 휘도가

변동하게 되고 그 결과, 관찰자는 주기적으로 화면이 깜빡이는 플리커 현상을 느끼게 된다. 또한, 이렇게 데이터전압의 극성에 따라 액정셀에 충전되는 화소전압이 달라지게 되면 데이터의 비대칭성으로 인하여 화면에 잔상이 나타나게 되므로 표시품질이 더 떨어진다.

발명이 이루고자 하는 기술적 과제

[0018] 따라서, 본 발명의 목적은 제1 화소전극에 공급되는 제1 데이터전압과 수평방향으로 이에 인접하는 제2 화소전극에 공급되는 제2 데이터전압의 전위차로 제1 액정셀을 충전함으로써 플리커와 잔상을 최소화하여 표시품질을 향상시키도록 한 액정표시장치를 제공하는데 있다.

발명의 구성 및 작용

[0019] 상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 다수의 데이터라인들; 상기 데이터라인들에 아날로그 전압을 공급하는 데이터 구동회로; 상기 데이터라인들과 교차되는 다수의 게이트라인들; 제1 기판 상에서 횡방향으로 이웃하는 액정셀들에 공유되는 제1 화소/공통전극; 상기 횡방향으로 이웃하는 액정셀들에 공유되고 상기 제1 기판 상에서 상기 제1 화소/공통전극과 대향하여 상기 이웃하는 액정셀들 각각에 전계를 형성하기 위한 제2 화소/공통전극; 상기 게이트라인으로부터의 스캔신호에 응답하여 기수 번째 상기 데이터라인과 상기 제1 화소/공통전극 사이를 도통시키는 제1 스위치소자; 및 상기 게이트라인으로부터의 스캔신호에 응답하여 우수 번째 상기 데이터라인과 상기 제2 화소/공통전극 사이를 도통시키는 제2 스위치소자를 구비한다.

[0020] 상기 데이터 구동회로는 n 번째 프레임기간 동안 상기 액정셀들에 공급되는 아날로그 전압 범위 내에서 기수 번째 상기 데이터라인들에 아날로그 전압들을 공급하고 우수 번째 상기 데이터라인들에 상기 기수 번째 데이터라인들의 아날로그 전압보다 낮은 아날로그 전압들을 공급한다.

[0021] 상기 데이터 구동회로는 $n+1$ 번째 프레임기간 동안 상기 액정셀들에 공급되는 아날로그 전압 범위 내에서 기수 번째 상기 데이터라인들에 아날로그 전압들을 공급하고 우수 번째 상기 데이터라인들에 상기 기수 번째 데이터라인들의 아날로그 전압보다 높은 아날로그 전압들을 공급한다.

[0022] 상기 데이터라인들과 상기 게이트라인들이 교차되고 상기 액정셀들이 매트릭스 형태로 배치되어 화상을 표시하는 유효 화소 어레이의 일측 바깥 쪽에서 상기 데이터라인들과 나란한 방향으로 형성되는 더미 데이터라인; 상기 더미 데이터라인에 접속되는 더미 공통전극; 및 상기 더미 공통전극에 접속된 더미 액정셀을 더 구비하고; 상기 유효 화소 어레이의 일측 안 쪽에 배치된 상기 제1 화소/공통전극은 상기 유효 화소 어레이 내의 액정셀과 상기 더미 액정셀에 공유되어 상기 더미 공통전극과 함께 상기 더미 액정셀에 전계를 인가한다.

[0023] 상기 액정셀들을 사이에 두고 상기 제1 기판과 대향하는 제2 기판; 및 상기 제2 기판 상에 형성되어 상기 더미 데이터라인, 상기 더미 공통전극, 및 상기 더미 액정셀을 가리는 블랙 매트릭스를 더 구비한다.

[0024] 상기 더미 데이터라인은 상기 게이트라인과 교차된다.

[0025] 상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

[0026] 이하, 도 3 내지 도 8을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

[0027] 도 3은 본 발명의 실시예에 따른 액정표시장치를 나타내는 구성도이다.

[0028] 도 3을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 다수의 게이트라인들(GL1 내지 GL n ; n 은 양의 정수)과 다수의 데이터라인들(DL1 내지 DL m ; m 은 양의 정수)이 서로 교차하고, 그 교차로 정의되는 화소영역들에 형성된 액정셀(C1c)들 및 게이트라인들(GL1 내지 GL n)과 데이터라인들(DL1 내지 DL m)의 교차부마다 형성되어 각각 액정셀(C1c)을 구동하는 박막트랜지스터(TFT)들을 포함하는 액정표시패널(53)과; 데이터라인들(DL1 내지 DL m)에 비디오신호를 공급하는 데이터 구동회로(51)와; 게이트라인들(GL1 내지 GL n)에 스캔신호를 공급하는 게이트 구동회로(52)와; 데이터 구동회로(51) 및 게이트 구동회로(52)를 제어하는 타이밍 컨트롤러(54)를 구비한다.

[0029] 액정표시패널(53)은 상부기판과 하부기판이 합착된 구조로 형성된다. 액정표시패널(53)의 하부기판에는 게이트라인들(GL1 내지 GL n)과 데이터라인들(DL1 내지 DL m)이 서로 교차하도록 형성된다. 제1 데이터라인(DL1)의 전

단에 형성되는 더미 데이터라인(DLd)과 게이트라인들(GL1 내지 GLn)의 교차영역에는 더미전극이 형성되어 더미 데이터라인(DLd)을 통해 일정한 데이터전압을 공급받는다. 이러한 더미전극은 제m 데이터라인(DLm) 후단에 형성될 수도 있다. 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)의 교차부마다 형성된 박막트랜지스터(TFT)들은 각각 제k 게이트라인(GLk ; $1 \leq k \leq n$)으로부터의 스캔신호(Vgk)에 응답하여 제j 데이터라인(DLj ; $1 \leq j \leq m$)으로부터의 데이터전압(Vd)을 액정셀(Clc)의 화소전극(Ep)에 공급한다. 이를 위하여 박막트랜지스터(TFT)들의 게이트 전극들은 각각 게이트라인들(GL1 내지 GLn)에 접속되고, 드레인전극들은 각각 데이터라인들(DL1 내지 DLm)에 접속되며, 소스전극들은 각각 액정셀(Clc)들의 화소전극(Ep)들에 접속된다. 제j 액정셀(Clc)은 제j 화소전극(Epj)에 공급되는 제j 데이터전압(Vdj)과 제(j+1) 화소전극(Ep(j+1)))에 공급되는 제(j+1) 데이터전압(Vd(j+1))의 전위차로 충전되며, 이 전위차로 형성되는 전계에 의해 액정분자들의 배열이 바뀌면서 투과되는 빛의 광량을 조절하거나 빛을 차단하게 된다. 이를 위해, 제j 화소전극(Epj)에 대향되는 공통전극은 제j 화소전극(Epj)과 수평으로 이웃한 제(j+1) 화소전극(Ep(j+1)))으로 구성된다. 이에 대해서는 도 4 및 도 5를 참조하여 상세히 설명한다. 액정셀(Clc)의 화소전극(Ep)과 전단 게이트라인(GL(k-1)) 사이에는 액정셀(Clc)의 충전 전압을 한 프레임 동안 유지시키기 위한 스토리지 커패시터(Cst)가 형성된다. 스토리지 커패시터(Cst)는 액정셀(Clc)의 제j 화소전극(Epj)과 수평으로 이웃한 제(j+1) 화소전극(Ep(j+1)))이 중첩되어 형성될 수도 있다. 액정표시패널(53)의 상부기판에는 색상을 구현하기 위한 컬러필터, 인접한 화소들간의 광간섭을 줄이기 위한 블랙매트릭스 등이 형성된다. 또한, 상부기판 및 하부기판에는 서로 광축이 직교하는 편광판이 각각 부착되고, 기판들의 내면에는 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다.

[0030] 타이밍 콘트롤러(54)는 도시하지 않은 시스템 인터페이스회로로부터 수직/수평 동기신호 및 클럭신호 등을 공급받아 게이트 구동회로(52)를 제어하기 위한 게이트 제어신호(GDC)를 발생하여 게이트 구동회로(52)에 공급한다. 타이밍 콘트롤러(54)는 도시하지 않은 시스템 인터페이스회로로부터 디지털 비디오 데이터(RGB), 수직/수평 동기신호 및 클럭신호 등을 공급받아 데이터 구동회로(51)를 제어하기 위한 데이터 제어신호(DDC)를 발생함과 아울러 디지털 비디오 데이터(RGB)를 클럭신호에 맞춰 재정렬하여 데이터 구동회로(51)에 공급한다. 여기서, 게이트 제어신호(GDC)는 게이트스타트펄스(GSP), 게이트쉬프트클럭(GSC), 게이트출력신호(GOE) 등을 포함하며, 데이터 제어신호(DDC)는 소스스타트펄스(SSP), 소스쉬프트클럭(SSC), 소스출력신호(SOE), 극성제어신호(POL) 등을 포함한다.

[0031] 데이터 구동회로(51)는 타이밍 콘트롤러(54)로부터 공급되는 디지털 비디오 데이터를 아날로그 감마보상전압, 즉 데이터전압(Vd)으로 변환하여 데이터라인들(DL1 내지 DLm)에 공급한다. 이러한 데이터 구동회로(51)는 클럭신호를 샘플링하기 위한 쉬프트레지스터, 디지털 비디오 데이터를 일시저장하기 위한 레지스터, 쉬프트레지스터로부터의 클럭신호에 응답하여 데이터를 1 라인분씩 저장하고 저장된 1 라인분의 데이터를 동시에 출력하기 위한 래치, 래치로부터의 디지털 데이터값에 대응하여 정극성/부극성의 감마전압을 선택하기 위한 디지털/아날로그 변환기, 정극성/부극성 감마전압에 의해 변환된 아날로그 데이터가 공급되는 데이터라인(DLj)을 선택하기 위한 멀티플렉서 및 멀티플렉서와 데이터라인(DLj) 사이에 접속된 출력버퍼 등을 포함한다.

[0032] 게이트 구동회로(52)는 데이터전압(Vd)이 공급될 액정표시패널(53)의 수평라인을 선택하는 스캔신호를 게이트라인들(GL1 내지 GLn)에 순차적으로 공급한다. 이러한 게이트 구동회로(52)는 게이트스타트펄스를 순차적으로 쉬프트시켜 쉬프트출력신호를 발생하는 쉬프트 레지스터와, 쉬프트 레지스터로부터의 쉬프트출력신호를 박막트랜지스터(TFT) 구동에 적합한 전압레벨의 스캔신호로 변환하여 게이트라인들(GL1 내지 GLn)에 공급하는 레벨쉬프터 등을 포함한다.

[0033] 이러한 액정표시장치는 액정셀(Clc)의 열화와 잔상을 방지하기 위하여 데이터전압(Vd)의 극성을 일정주기마다 반전시키는 인버전 방식으로 구동된다.

[0034] 도 4는 본 발명의 실시예에 따른 액정표시패널의 전극구조를 설명하기 위해 액정셀들의 일부분을 나타내는 평면도이다.

[0035] 도 4를 참조하면, 본 발명의 실시예에 따른 액정표시패널(53)은 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)이 서로 교차하도록 형성된다. 제1 데이터라인(DL1)의 전단에 형성되는 더미 데이터라인(DLd)과 게이트라인들(GL1 내지 GLn)의 교차영역에는 더미전극(Ep0)이 형성되어 더미 데이터라인(DLd)을 통해 일정한 데이터전압을 공급받는다. 이러한 더미전극(Ep0)은 제m 데이터라인(DLm) 후단에 형성될 수도 있다. 또한, 이러한 더미전극(Ep0)이 형성되는 더미픽셀 및 더미 데이터라인(DLd)은 상부 기판에 형성되는 블랙 매트릭스에 의해 가려진다. 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)의 교차부마다 형성된 박막트랜지스터(TFT)들은 각각 제k 게이트라인(GLk ; $1 \leq k \leq n$)으로부터의 스캔신호(Vgk)에 응답하여 데이터라인(DL1 내지 DL

m)으로부터의 데이터전압(V_{d1} 내지 V_{dm})을 액정셀($C1c$)의 화소전극($Ep1$ 내지 Epm)에 순차적으로 공급한다. 이를 위하여 박막트랜지스터(TFT)들의 게이트 전극들은 각각 게이트라인들($GL1$ 내지 GLn)에 접속되고, 드레인전극들은 각각 데이터라인들($DL1$ 내지 DLm)에 접속되며, 소스전극들은 각각 액정셀($C1c$)들의 화소전극($Ep1$ 내지 Epm)들에 접속된다. 제j 액정셀($C1c$)은 제j($1 \leq j \leq m$) 화소전극(Epj)에 공급되는 제j 데이터전압(V_{dj})과 제(j+1) 화소전극($Ep(j+1)$)에 공급되는 제(j+1) 데이터전압($V_{d(j+1)}$)의 전위차로 충전되며, 이 전위차로 형성되는 전계에 의해 액정분자들의 배열이 바뀌면서 투과되는 빛의 광량을 조절하거나 빛을 차단하게 된다. 이를 위해, 제j 화소전극(Epj)에 대향되는 공통전극(Ecj)은 제j 화소전극(Epj)과 수평으로 이웃한 제(j+1) 화소전극($Ep(j+1)$)과 접속된다. 즉, 도 4에 도시된 바와 같이 화소전압이 V_{p1} , V_{p2} , V_{p3} , V_{p4} , ...이고, 각 데이터라인($DL1$ 내지 DLm)으로부터 출력되는 데이터전압이 V_{d1} , V_{d2} , V_{d3} , V_{d4} , ... 인 경우, $V_{p1} = V_{d2} - V_{d1}$, $V_{p2} = V_{d3} - V_{d2}$, $V_{p3} = V_{d4} - V_{d3}$, ...의 관계식이 성립한다. 따라서, 데이터전압은 $V_{d1} = V_{d0} + V_{p0}$, $V_{d2} = V_{d1} + V_{p1}$, $V_{d3} = V_{d2} + V_{p2}$, $V_{d4} = V_{d3} + V_{p3}$, ...의 관계식에 따라 결정된다. 여기서, V_{d0} 는 더미 전극($Ep0$)에 공급되는 더미 데이터전압을, V_{p0} 는 더미 액정셀에 충전되는 화소전압을 나타낸다.

[0036] 아래의 표 1은 n 번째 프레임과 n+1 번째 프레임에서 서로 극성이 반전되는 화소전압(V_{pm})을 액정셀($C1c$)에 공급하기 위해 데이터 구동회로(51)로부터 출력되는 데이터전압(V_{dm})의 일 예를 나타낸다.

[0037]표 1을 참조하면, 더미 데이터전압(V_{d0})이 7.5 V, 데이터 구동회로(51)의 출력범위가 0 V ~ 15 V 인 경우, 화소전압(V_{pm})에 상응되는 데이터전압은 $V_{(dm+1)} = V_{pm}(\text{화소전압}) - V_{dm}$ 의 관계식에 따라 결정될 수 있다. 이때, 액정셀($C1c$)의 인접된 화소전극들 사이에는 충전되는 화소전압의 극성이 교번되도록 데이터전압이 설정된다. 그러나, 표 1에 기재된 화소전압 V_{p5} 는 인접하는 화소전압(V_{p4}, V_{p6})과 동일한 극성을 나타내고 있는데, 이는 0 V ~ 15 V 사이에서 데이터 구동회로(51)의 출력범위가 제한되어 있기 때문이다. 즉, 화소전압 V_{p5} 가 인접하는 화소전압(V_{p4}, V_{p6})과 다른 극성을 가지도록 하기 위해서는 데이터전압 V_{d6} 가 -2.5 V 로 설정되어야 하는데, 이는 데이터 구동회로(51)의 출력범위를 벗어나기 때문이다. 이렇게 예외적으로 인접 셀간에 동일한 극성을 가지는 액정셀($C1c$)은 극히 드물게 나타나며, 이에 의한 문제점은 프레임마다 극성을 반전시키는 프레임 인버전 구동에 의해 해결된다. 데이터전압은 프레임이 바뀔 때마다 화소전압의 극성이 반전되도록 설정된다. 표 1에 기재된 n+1 번째 프레임에서의 각 데이터전압 값은 액정셀에 충전되는 화소전압이 n 번째 프레임과 동일계조를 나타내고 그 극성만 반전되도록 하기 위한 것이다.

표 1

m	Fn		Fn+1	
	데이터전압(V_{dm})	화소전압 ($V_{pm}=V_{(dm+1)}-V_{dm}$)	데이터전압(V_{dm})	화소전압 ($V_{pm}=V_{(dm+1)}-V_{dm}$)
0	7.5	0.5	7.5	-0.5
1	8	-4.5	7	4.5
2	3.5	0.5	11.5	-0.5
3	4	-3.5	11	3.5
4	0.5	2.5	14.5	-2.5
5	3	5.5	12	-5.5
6	8.5	3.5	6.5	-3.5
7	12	-5.5	3	5.5
8	6.5	4.5	8.5	-4.5
9	11			

[0039]도 5는 프레임 인버전 방식에 따라 특정 액정셀에 충전되는 정극성 화소전압($V_{pk}(+)$)과 부극성 화소전압($V_{pk}(-)$)을 이용하여 동일 계조를 구현하는 것을 보여주기 위한 파형도이다.

[0040]도 5에 도시된 바와 같이, 정극성의 계조전압을 충전하기 위해 n 번째 프레임기간(F_n)의 스캔타임(1 수평기간) 동안 j 번째 액정셀($C1c$)의 제j 화소전극(Epj)에는 데이터전압(V_{dj})이 공급되고, 제j 화소전극(Epj)에 대향되는 공통전극($Ep(j+1)$)에는 데이터전압(V_{dj})보다 높은 데이터전압($V_{d(j+1)}$)이 공급된다. 예를 들어, 도 4 및 표 1에서 보는 바와 같이, 2 번째 액정셀에 0.5 V의 계조전압을 충전하기 위해 2 번째 액정셀의 화소전극($Ep2$)에 3.5 V가 공급될 때 2 번째 액정셀의 공통전극($Ep3$)에는 이보다 높은 4 V가 공급된다. 화소전극($Ep2$)에 충전된 데이터전압 3.5 V는 TFT의 기생용량 등에 의해 충전전압보다 ΔV_{pm} 만큼 낮게 유지되고, 공통전극($Ep3$)에 충전된

데이터전압 4 V도 역시 TFT의 기생용량 등에 의해 충전전압보다 ΔV_p 만큼 낮게 유지된다. 하지만, n 번째 프레임기간(F_n)의 스캔타임(1 수평기간) 동안 2 번째 액정셀(Clc)에는 원래의 계조전압인 0.5 V(n 프레임에서의 화소전압)가 충전되어 유지된다.

또한, 부극성의 동일 계조전압을 충전하기 위해 $n+1$ 번째 프레임기간(F_{n+1})의 스캔타임(1 수평기간) 동안 j 번째 액정셀(C_{lc})의 제 j 화소전극(E_{pj})에는 데이터전압(V_{dj})이 공급되고, 제 j 화소전극(E_{pj})에 대향되는 공통전극($E_{p(j+1)}$)에는 데이터전압(V_{dj})보다 낮은 데이터전압($V_{d(j+1)}$)이 공급된다. 예를 들어, 도 4 및 표 1에서 보는 바와 같이, 2 번째 액정셀에 -0.5 V의 계조전압을 충전하기 위해 2 번째 액정셀의 화소전극(E_{p2})에 11.5 V가 공급될 때 2 번째 액정셀의 공통전극(E_{p3})에는 이보다 낮은 11 V가 공급된다. 화소전극(E_{p2})에 충전된 데이터전압 11.5 V는 TFT의 기생용량 등에 의해 충전전압보다 ΔV_p 만큼 낮게 유지되고, 공통전극(E_{p3})에 충전된 데이터전압 11 V도 역시 TFT의 기생용량 등에 의해 충전전압보다 ΔV_p 만큼 낮게 유지된다. 하지만, n 번째 프레임기간(F_n)의 스캔타임(1 수평기간) 동안 2 번째 액정셀(C_{lc})에는 원래의 계조전압인 -0.5 V($n+1$ 프레임에서의 화소전압)가 충전되어 유지된다.

이에 의해 결과적으로, 동일한 계조의 화소전압을 액정셀에 충전할때 프레임 인버전 구동되더라도 정극성 화소 전압과 부극성 화소전압의 절대치는 같아진다.

발명의 효과

상술한 바와 같이, 본 발명에 따른 액정표시장치는 제1 화소전극에 공급되는 제1 데이터전압과 수평방향으로 이
에 인접하는 제2 화소전극에 공급되는 제2 데이터전압의 전위차로 제1 액정셀을 충전함으로써 프레임 인버전 구
동시 정극성 화소전압과 부극성 화소전압의 절대치를 동일하게 한다. 이에 따라 본 발명에 따른 액정표시장치
는 플리커와 잔상을 최소화하여 표시품질을 향상시킬 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

도면의 간단한 설명

도 1은 종래의 액정표시패널에 포함된 화소셀을 나타내는 도면.

도 2는 플리커 및 잔상이 나타나는 원인을 설명하기 위한 파형도.

도 3은 본 발명의 실시예에 따른 액정표시장치의 구성도.

도 4는 본 발명의 실시예에 따른 액정표시패널의 전극구조를 설명하기 위해 액정셀들의 일부분을 나타내는 평면도

도 5는 프레임 인버전 방식에 따라 특정 액정셀에 충전되는 정극성 화소전압($V_{pk}(+)$)과 부극성 화소전압($V_{pk}(-)$)을 이용하여 동일 계조를 구현하는 것을 보여주기 위한 파형도

< 도면의 주요 부분에 대한 부호의 설명 >

51 : 데이터 구동회로

52 : 게이트 구동회로

53 : 액정표시패널

54 : 타이밍 컨트롤러

Vd0 내지 Vdm : 데이터전압


V_{p0} 내지 V_{pm} : 화소전압

Ep0 내지 Epm : 화소전극


Ec0 내지 Ecm : 공통전극

도면


도면1




도면2




도면3



도면4



도면5



专利名称(译)	从模拟伽马补偿电路40提供的数字视频数据被转换成模拟伽马补偿电压，		
公开(公告)号	KR101281979B1	公开(公告)日	2013-07-03
申请号	KR1020060058571	申请日	2006-06-28
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	KIM CHEOL SE		
发明人	KIM,CHEOL SE		
IPC分类号	G02F1/133 G02F		
CPC分类号	G09G2320/0247 G09G2300/0439 G09G3/3648 G02F2001/133388 G02F1/1362 G09G3/3614 G09G2300/0426		
其他公开文献	KR1020080000783A		
外部链接	Espacenet		

摘要(译)

本发明涉及液晶显示器及其驱动方法，提高显示质量，使闪烁和余像最小化。该液晶显示器包括多个液晶单元，LCD面板是具有公共电极的LCD面板，公共电压被提供给与多条数据线交叉的多条栅极线;公共电压电源，基于LCD面板的第一显示器产生优化的公共电压，并提供给LCD面板的公共电极; LCD面板的第一个显示屏;用于将扫描脉冲提供给LCD面板的栅极线的栅极驱动电路和由另一个第二显示器前景上指示的LCD面板数据提供的数据驱动电路被调制。

