



(19)대한민국특허청(KR)  
(12) 등록특허공보(B1)

(51) 。 Int. Cl. G09G 3/36 (2006.01)	(45) 공고일자 (11) 등록번호 (24) 등록일자	2007년03월02일 10-0688498 2007년02월22일
--	-------------------------------------	--

(21) 출원번호 (22) 출원일자 심사청구일자	10-2004-0051145 2004년07월01일 2004년07월01일	(65) 공개번호 (43) 공개일자	10-2006-0002204 2006년01월09일
----------------------------------	---	------------------------	--------------------------------

(73) 특허권자           삼성전자주식회사  
                              경기도 수원시 영통구 매탄동 416

(72) 발명자             강원식  
                              서울특별시 동작구 신대방2동 360-17번지 신동아아파트 1-812

김성철  
서울특별시 동작구 노량진동 309-48 6/4

장성진  
서울특별시 강동구 암사4동 대농연립 라-301

우재혁  
경기도 수원시 영통구 영통동 신나무실주공아파트 515-801

정규영  
서울특별시 강동구 명일동 삼익그린1차 103-510

최철  
서울특별시 서초구 잠원동 71-12 김스빌리지 912호

(74) 대리인            리엔목특허법인  
                              이해영

(56) 선행기술조사문헌 JP09211423 A KR100327423 B1 * 심사관에 의하여 인용된 문헌	JP2004287087 A KR1020050071957 A *
--	---------------------------------------

심사관 : 정병락

전체 청구항 수 : 총 20 항

(54) 게이트 드라이버가 내장된 액정 패널 및 이의 구동 방법

(57) 요약

게이트 라인이 내장된 액정 패널이 개시된다. 액정 패널은 외부의 타이밍 제어부로부터 입력되는 게이트 라인 온 신호에 응답하여 액정 패널의 게이트 라인을 k 라인 간격으로 n 개의 게이트 라인 단위의 인터리브 방식으로 순차적으로 스캐닝 하도록 액정 패널의 게이트 라인의 스캔 순서를 설정하는 게이트 라인 쉬프트 회로를 구비하고, 액정 패널은 외부의 소스 드라이버에서 출력된 소스 데이터를 게이트 라인 쉬프트 회로에서 설정된 인터리브 방식의 게이트 라인 스캔 순서로 데이터를 디스플레이한다. 본 발명에 따른 액정 패널은 공통 전극이 1 라인마다 반전되는 것을 N 라인마다 바꿔 주어 소비 전류를 줄이고, k 라인 간격의 인터레이스 방식으로 스캐닝하기 때문에 1 라인 극성의 효과를 얻어 전력 소비의 감소와 동시에 플리커 현상 등의 화질 저하를 막는 효과가 있다.

**대표도**

도 6

**특허청구의 범위**

**청구항 1.**

게이트 드라이버가 내장된 액정 패널에 있어서,

다수의 게이트 라인들과 다수의 데이터 라인들이 교차하는 영역에 형성된 다수의 화소; 및

상기 액정 패널 외부의 타이밍 제어부로부터 입력되는 게이트 라인 온 신호에 응답하여 상기 액정 패널의 게이트 라인을 소정의 k 라인 간격으로 소정의 n 개의 게이트 라인 단위의 인터리브 방식으로 순차적으로 스캐닝 하도록 상기 액정 패널의 게이트 라인의 스캔 순서를 설정하는 게이트 라인 쉬프트 회로를 구비하고,

상기 액정 패널은 외부의 소스 드라이버에서 출력된 소스 데이터를 상기 게이트 라인 쉬프트 회로에서 설정된 상기 인터리브 방식의 게이트 라인 스캔 순서로 데이터를 디스플레이하며,

상기 게이트 라인 쉬프트 회로는 클록 신호 및 반전 클록 신호에 동기하여 동작하는 다수개의 게이트 라인 스위치 블록을 구비하고, 상기 각 게이트 라인 스위치는 대응되는 게이트 라인에 연결되는 것을 특징으로 하는 액정 패널.

**청구항 2.**

제 1 항에 있어서,

상기 게이트 라인 쉬프트 회로는 상기 액정 패널의 게이트 라인을 상기 k 라인 간격으로 상기 n 라인씩 순차적으로 스캐닝 하고, 상기 n 라인의 스캔이 완료되면 상기 스캐닝이 완료된 게이트 라인의 이웃하는 라인에서 상기 k 라인 간격으로 다음 n개의 라인을 스캐닝하고,

k\*n 개의 게이트 라인 블록의 스캐닝이 완료되면, 이웃하는 상기 k\*n 개 게이트 라인 블록의 스캐닝을 반복하여 한 프레임의 스캐닝을 완료하는 것을 특징으로 하는 액정 패널.

**청구항 3.**

제 1 항에 있어서,

상기 액정 패널은 상기 액정 패널이 상기 n 개의 게이트 라인의 스캐닝이 완료될 때마다 게이트 전극의 극성을 반전시키는 것을 특징으로 하는 액정 패널.

#### 청구항 4.

제 3 항에 있어서,

상기 n 라인은 3 라인이고, 상기 k라인의 간격은 2라인 간격이고,

상기 게이트 라인 쉬프트 회로는  $2k+1$  (k는 정수)번째 라인들을 순차적으로 3개 스캐닝한 뒤,  $2k$  번째 라인들을 순차적으로 3개 스캐닝하는 것을 반복하며,

상기 액정 패널은 상기 3개의 게이트 라인들이 스캐닝될 때마다 상기 게이트 전극의 극성을 반전시키는 것을 특징으로 하는 액정 패널.

#### 청구항 5.

제 4 항에 있어서,

상기 게이트 라인 쉬프트 회로는 상기 클록 신호 및 반전 클록 신호에 동기하여 동작하는 6 개의 단위로 구성된 다수개의 게이트 라인 스위치 블록으로 구성되고,

첫 번째 스위치 블록의 첫 번째 게이트 라인 스위치는 외부에서 입력된 게이트 라인 온 신호에 의해 제어되며, 다음 스위치 블록의 첫 번째 게이트 라인 스위치는 이전 스위치 블록의 마지막 게이트 라인의 신호에 의해 제어되는 것을 특징으로 하는 액정 패널.

#### 청구항 6.

제 5 항에 있어서,

상기 각 스위치 블록은, 제1 게이트 라인에 대응되는 제1 스위치, 제2 게이트 라인에 대응되는 제2 스위치, 제3 게이트 라인에 대응되는 제3 스위치, 제4 게이트 라인에 대응되는 제4 스위치, 제5 게이트 라인에 대응되는 제5 스위치, 제6 게이트 라인에 대응되는 제6 스위치를 포함하며,

상기 제1 스위치는 상기 클록 신호 및 상기 게이트 라인 온 신호 또는 이전 스위치 블록의 마지막 스위치의 출력 신호에 응답하여 턴 온 되고, 상기 제3 스위치의 출력 신호에 응답하여 턴 오프 되고,

상기 제2 스위치는 상기 반전 클록 신호 및 상기 제5 스위치의 출력 신호에 응답하여 턴 온 되고, 상기 제4 스위치의 출력 신호에 응답하여 턴 오프 되고,

상기 제3 스위치는 상기 반전 클록 신호 및 상기 제1 스위치의 출력 신호에 응답하여 턴 온 되고, 상기 제5 스위치의 출력 신호에 응답하여 턴 오프 되고,

상기 제4 스위치는 상기 클록 신호 및 상기 제2 스위치의 출력 신호에 응답하여 턴 온 되고, 상기 제6 스위치의 출력 신호에 응답하여 턴 오프 되고,

상기 제5 스위치는 상기 클록 신호 및 상기 제3 스위치의 출력 신호에 응답하여 턴 온 되고, 상기 제2 스위치의 출력 신호에 응답하여 턴 오프 되고,

상기 제6 스위치는 상기 반전 클록 신호 및 상기 제4 스위치의 출력 신호에 응답하여 턴 온 되고, 다음 스위치 블록의 첫 번째 스위치의 출력 신호에 응답하여 턴 오프 되는 것을 특징으로 하는 액정 패널.

#### 청구항 7.

제 6 항에 있어서,

상기 게이트 라인 쉬프트 회로는 상기 각 스위치 블록 내에 있는 6개의 게이트 라인들을 상기 제1 게이트 라인, 상기 제3 게이트 라인, 상기 제5 게이트 라인, 상기 제2 게이트 라인, 상기 제4 게이트 라인 및 상기 제6 게이트 라인의 순서의 인터리빙 방식으로 스캐닝하는 것을 특징으로 하는 액정 패널.

### 청구항 8.

제 5 항에 있어서,

상기 반전 클록 신호는 상기 클록 신호의 반전 신호인 것을 특징으로 하는 액정 패널.

### 청구항 9.

게이트 드라이버가 내장된 액정 패널에서 게이트 라인의 스캔 순서를 지정하는 게이트 라인 쉬프트 회로에 있어서,

상기 게이트 라인 쉬프트 회로는,

클록 신호 및 반전 클록 신호에 동기하여 동작하는 다수개의 게이트 라인 스위치 블록을 구비하고, 상기 각 게이트 라인 스위치는 대응되는 게이트 라인에 연결되며,

상기 액정 패널 외부의 타이밍 제어부로부터 입력되는 게이트 라인 온 신호에 응답하여 상기 액정 패널의 게이트 라인을 소정의 k 라인 간격으로 소정의 n 개의 게이트 라인 단위의 인터리브 방식으로 순차적으로 스캐닝 하도록 상기 액정 패널의 게이트 라인의 스캔 순서를 설정하도록 구성되는 것을 특징으로 하는 게이트 라인 쉬프트 회로.

### 청구항 10.

삭제

### 청구항 11.

제 9 항에 있어서,

상기 게이트 라인 쉬프트 회로는 상기 액정 패널의 게이트 라인을 상기 k 라인 간격으로 상기 n 라인씩 순차적으로 스캐닝 하고, 상기 n 라인의 스캔이 완료되면 상기 스캐닝이 완료된 게이트 라인의 이웃하는 라인에서 상기 k 라인 간격으로 다음 n개의 라인을 스캐닝하고,

$k*n$  개의 게이트 라인 블록의 스캐닝이 완료되면, 이웃하는 상기  $k*n$  개 게이트 라인 블록의 스캐닝을 반복하여 한 프레임의 스캐닝을 완료하는 것을 특징으로 하는 게이트 라인 쉬프트 회로.

### 청구항 12.

제 11 항에 있어서,

상기 n 라인은 3 라인이고, 상기 k라인의 간격은 2라인 간격이고,

상기 게이트 라인 쉬프트 회로는  $2k+1$  (k는 정수)번째 라인들을 순차적으로 3개 스캐닝한 뒤,  $2k$  번째 라인들을 순차적으로 3개 스캐닝하는 것을 반복하도록 구성되는 것을 특징으로 하는 게이트 라인 쉬프트 회로.

### 청구항 13.

제 12 항에 있어서,

상기 게이트 라인 쉬프트 회로는 상기 클록 신호 및 반전 클록 신호에 동기하여 동작하는 6 개의 단위로 구성된 다수개의 게이트 라인 스위치 블록으로 구성되고,

첫 번째 스위치 블록의 첫 번째 게이트 라인 스위치는 외부에서 입력된 게이트 라인 온 신호에 의해 제어되며, 다음 스위치 블록의 첫 번째 게이트 라인 스위치는 이전 스위치 블록의 마지막 게이트 라인의 신호에 의해 제어되도록 구성되는 것을 특징으로 하는 게이트 라인 쉬프트 회로.

### 청구항 14.

제 13 항에 있어서,

상기 각 스위치 블록은, 제1 게이트 라인에 대응되는 제1 스위치, 제2 게이트 라인에 대응되는 제2 스위치, 제3 게이트 라인에 대응되는 제3 스위치, 제4 게이트 라인에 대응되는 제4 스위치, 제5 게이트 라인에 대응되는 제5 스위치, 제6 게이트 라인에 대응되는 제6 스위치를 포함하며,

상기 제1 스위치는 상기 클록 신호 및 상기 게이트 라인 온 신호 또는 이전 스위치 블록의 마지막 스위치의 출력 신호에 응답하여 턴 온 되고, 상기 제3 스위치의 출력 신호에 응답하여 턴 오프 되고,

상기 제2 스위치는 상기 반전 클록 신호 및 상기 제5 스위치의 출력 신호에 응답하여 턴 온 되고, 상기 제4 스위치의 출력 신호에 응답하여 턴 오프 되고,

상기 제3 스위치는 상기 반전 클록 신호 및 상기 제1 스위치의 출력 신호에 응답하여 턴 온 되고, 상기 제5 스위치의 출력 신호에 응답하여 턴 오프 되고,

상기 제4 스위치는 상기 클록 신호 및 상기 제2 스위치의 출력 신호에 응답하여 턴 온 되고, 상기 제6 스위치의 출력 신호에 응답하여 턴 오프 되고,

상기 제5 스위치는 상기 클록 신호 및 상기 제3 스위치의 출력 신호에 응답하여 턴 온 되고, 상기 제2 스위치의 출력 신호에 응답하여 턴 오프 되고,

상기 제6 스위치는 상기 반전 클록 신호 및 상기 제4 스위치의 출력 신호에 응답하여 턴 온 되고, 다음 스위치 블록의 첫 번째 스위치의 출력 신호에 응답하여 턴 오프 되는 것을 특징으로 하는 게이트 라인 쉬프트 회로.

### 청구항 15.

제 14 항에 있어서,

상기 게이트 라인 쉬프트 회로는 상기 각 스위치 블록 내에 있는 6개의 게이트 라인들을 상기 제1 게이트 라인, 상기 제3 게이트 라인, 상기 제5 게이트 라인, 상기 제2 게이트 라인, 상기 제4 게이트 라인 및 상기 제6 게이트 라인의 순서의 인터리빙 방식으로 스캐닝하도록 구성되는 것을 특징으로 하는 게이트 라인 쉬프트 회로.

### 청구항 16.

제 13 항에 있어서,

상기 반전 클록 신호는 상기 클록 신호의 반전 신호인 것을 특징으로 하는 게이트 라인 쉬프트 회로.

### 청구항 17.

다수의 게이트 라인들과 다수의 데이터 라인들이 교차하는 영역에 형성된 다수의 화소, 및

상기 액정 패널 외부의 타이밍 제어부로부터 입력되는 게이트 라인 온 신호에 응답하여 상기 액정 패널의 게이트 라인을 소정의 k 라인 간격으로 소정의 n 개의 게이트 라인 단위의 인터리브 방식으로 순차적으로 스캐닝 하도록 상기 액정 패널의 게이트 라인의 스캔 순서를 설정하는 게이트 라인 쉬프트 회로를 포함하는 액정 패널;

그래픽 소스로부터 화상 데이터를 받아들이고, 상기 화상 데이터의 스캐닝 순서를 소정의 k 라인 간격으로 소정의 n 개의 라인 단위로 재 정렬시키고, 상기 소정의 k 라인 간격으로 소정의 n 개의 게이트 라인 단위로 순차적으로 스캐닝하기 위한 게이트 라인 온 신호를 출력하며, 상기 n 라인 주기로 인가되는 반전 제어 신호를 생성하는 타이밍 제어부;

상기 타이밍 제어부로부터 입력되는 상기 화상 데이터에 따라 상기 액정 패널의 각 화소에 인가하기 위한 계조 전압을 선택하여 상기 액정 패널로 출력시키는 소스 구동부; 및

상기 소스 구동부에 필요한 계조 전압을 생성하여 출력시키며, 상기 반전 제어 신호에 응답하여 상기 액정 패널의 각 화소에 인가되는 공통 전압의 극성을 반전시키는 전압 발생부를 포함하며,

상기 액정 패널은 상기 소스 구동부에서 출력된 소스 데이터를 상기 게이트 라인 쉬프트 회로에서 설정된 상기 인터리브 방식의 게이트 라인 스캔 순서로 데이터를 디스플레이하고,

상기 게이트 라인 쉬프트 회로는 클록 신호 및 반전 클록 신호에 동기하여 동작하는 다수개의 게이트 라인 스위치 블록을 구비하고, 상기 각 게이트 라인 스위치는 대응되는 게이트 라인에 연결되는 것을 특징으로 하는 액정 표시 장치.

### 청구항 18.

제 17 항에 있어서, 액정 표시 장치는,

메모리 어드레스를 상기 k 라인 간격으로 상기 n 개 단위로 반복하여 재 정렬시키는 어드레스 변경부를 더 포함하는 것을 특징으로 하는 액정 표시 장치.

### 청구항 19.

제 17 항에 있어서,

상기 게이트 라인 쉬프트 회로는 상기 액정 패널의 게이트 라인을 상기 k 라인 간격으로 상기 n 라인씩 순차적으로 스캐닝 하고, 상기 n 라인의 스캔이 완료되면 상기 스캐닝이 완료된 게이트 라인의 이웃하는 라인에서 상기 k 라인 간격으로 다음 n개의 라인을 스캐닝하고,

k\*n 개의 게이트 라인 블록의 스캐닝이 완료되면, 이웃하는 상기 k\*n 개 게이트 라인 블록의 스캐닝을 반복하여 한 프레임의 스캐닝을 완료하는 것을 특징으로 하는 액정 표시 장치.

### 청구항 20.

제 17 항에 있어서,

상기 반전 제어 신호는 상기 액정 패널의 상기 n개 게이트 라인의 스캐닝이 완료될 때마다 극성이 반전되는 것을 특징으로 하는 액정 표시 장치.

## 청구항 21.

제 17 항에 있어서,

상기 게이트 라인 쉬프트 회로는 상기 클록 신호 및 반전 클록 신호에 동기하여 동작하는 6 개의 단위로 구성된 다수개의 게이트 라인 스위치 블록으로 구성되고,

첫 번째 스위치 블록의 첫 번째 게이트 라인 스위치는 외부에서 입력된 게이트 라인 온 신호에 의해 제어되며, 다음 스위치 블록의 첫 번째 게이트 라인 스위치는 이전 스위치 블록의 마지막 게이트 라인의 신호에 의해 제어되며,

상기 각 스위치 블록은, 제1 게이트 라인에 대응되는 제1 스위치, 제2 게이트 라인에 대응되는 제2 스위치, 제3 게이트 라인에 대응되는 제3 스위치, 제4 게이트 라인에 대응되는 제4 스위치, 제5 게이트 라인에 대응되는 제5 스위치, 제6 게이트 라인에 대응되는 제6 스위치를 포함하며,

상기 제1 스위치는 상기 클록 신호 및 상기 게이트 라인 온 신호 또는 이전 스위치 블록의 마지막 스위치의 출력 신호에 응답하여 턴 온 되고, 상기 제3 스위치의 출력 신호에 응답하여 턴 오프 되고,

상기 제2 스위치는 상기 반전 클록 신호 및 상기 제5 스위치의 출력 신호에 응답하여 턴 온 되고, 상기 제4 스위치의 출력 신호에 응답하여 턴 오프 되고,

상기 제3 스위치는 상기 반전 클록 신호 및 상기 제1 스위치의 출력 신호에 응답하여 턴 온 되고, 상기 제5 스위치의 출력 신호에 응답하여 턴 오프 되고,

상기 제4 스위치는 상기 클록 신호 및 상기 제2 스위치의 출력 신호에 응답하여 턴 온 되고, 상기 제6 스위치의 출력 신호에 응답하여 턴 오프 되고,

상기 제5 스위치는 상기 클록 신호 및 상기 제3 스위치의 출력 신호에 응답하여 턴 온 되고, 상기 제2 스위치의 출력 신호에 응답하여 턴 오프 되고,

상기 제6 스위치는 상기 반전 클록 신호 및 상기 제4 스위치의 출력 신호에 응답하여 턴 온 되고, 다음 스위치 블록의 첫 번째 스위치의 출력 신호에 응답하여 턴 오프 되는 것을 특징으로 하는 액정 표시 장치.

## 명세서

### 발명의 상세한 설명

#### 발명의 목적

#### 발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 액정 표시 장치에 관한 것으로, 구체적으로는, 액정 표시 장치의 게이트 라인을 소정 라인 단위로 구동하도록 제어하는 구동 드라이버 및 타이밍 컨트롤러와 액정 표시 장치의 구동 방법에 관한 것이다.

일반적으로, 액정 표시 장치(Liquid Crystal Device, 이하 LCD)는 두 기판 사이에 주입되어 있는 이방성 유전율을 갖는 물질에 전압의 세기가 조절된 전계를 인가하여 기판에 투과되는 빛의 양을 조절함으로써 원하는 화상 신호를 얻는 표시 장치이다. 이러한 LCD는 게이트 선택 신호를 전달하는 다수의 스캔 라인들과 색상 데이터 즉 화상 데이터를 전달하는 다수의 데이터 라인들이 교차하여 형성되며, 이들 스캔 라인들과 데이터 라인들에 의해 둘러싸인 각각 스캔 라인과 데이터 라인과 스위칭 소자를 통해 연결되는 행렬 행태의 다수의 화소를 포함한다.

이러한 LCD 장치의 각 화소에 화상 데이터를 인가하는 방법은 먼저, 게이트 라인들에 순차적으로 온/오프 신호를 인가하면, 이 게이트 라인(스캔 라인)에 연결된 스위칭 소자를 순차적으로 턴 온/오프 시키고, 이와 동시에 게이트 라인에 대응되는 화소 행에 인가할 화상 신호를 다수개의 전압으로 구분되는 계조 전압으로 전환시켜 각각의 데이터 라인에 인가한다. 이때 한 프레임 주기동안 모든 스캔 라인들에 순차적으로 게이트 신호를 인가하여 모든 화소 행에 화소 신호를 인가함으로써, 결국 하나의 프레임의 화상을 표시하게 된다.

액정 물질은 물질의 자체적인 특성으로 인해 지속적으로 동일 방향의 전계를 인가시키면 표시 장치로서의 특징이 열화되는 문제점을 가지고 있다. 따라서, 공통 전압에 대한 계조 전압의 극성을 반전시켜 구동할 필요가 있다. 즉, 어느 한 화소의 인가 전압의 극성이 정(+)/극성의 신호 전압을 받았으면 일정 프레임에서는 부(-)극성의 신호 전압을 받아야 한다. 결과적으로 특정 화소의 인가 전압의 극성은 정극성과 부극성을 반복하는 형태로 이루어져야 한다.

이러한 이유로 인해 LCD를 반전 구동하는 방법으로 한 프레임 단위로 극성을 반전시키는 프레임 반전 방법, 게이트 라인 단위로 각 라인을 스캔할 때마다 극성을 반전시키는 라인 반전 및 화소 유니트로 극성을 반전시키는 도트 반전 등의 구동 방법이 있다.

한편, 도트 반전 구동법을 이용하는 액정 표시 장치에서는 윈도우 종료 등의 중간 계조 화면을 디스플레이 할 때에는 화면 떨림 현상이 심하게 나타나는 문제점이 있다. 뿐만 아니라, 도트 반전 구동법은 큰 진폭으로 데이터 라인을 구동해야 하기 때문에 전력 소모가 너무 커서 휴대용 단말기 등의 액정 표시 장치로는 잘 사용되지 않는다.

도 1a는 프레임 반전 방식의 게이트 라인 구동을 나타낸 도이다.

도 1a를 참조하면, 한 프레임 단위로 극성을 반전시키는 프레임 반전 방식을 도시하고 있다. N번째 프레임에서는 게이트 라인의 극성을 정극성(+)의 공통 전압을 인가하여 모든 게이트 라인을 순차적으로 스캐닝하여 한 프레임의 화상 데이터를 출력시키고, N+1 번째 프레임에서는 게이트 라인의 극성을 반전시켜 부극성(-)의 공통 전압을 인가하여 모든 게이트 라인을 순차적으로 스캐닝한다. 만일 프레임을 1초에 60 프레임 단위로 스캔하는 경우, 액정 표시 장치의 극성 반전은 1/60 초에 한 번씩 행해진다.

LCD 구동에서 소비전력은 공통 전압(Vcom)의 극성이 바뀔 때 주로 발생하기 때문에 반전 횟수가 적은 프레임 반전 구동 방법은 다른 반전 구동 방법에 비해 소비전력이 적게 든다. 하지만, 전체 게이트 라인의 극성이 바뀌기 때문에 한 프레임 내에서 모든 화소의 충전 극성이 같게 되어 두 프레임간의 액정 투과율의 차이가 쉽게 인지되어 화면이 깜빡거리는 플리커(flicker)가 발생하게 되는 문제가 있다. 따라서, 프레임 반전 구동 방법은 잘 사용되지 않는다.

도 1b는 라인 반전 방식의 게이트 라인 구동을 나타낸 도이다.

도 1b를 참조하면, N 번째 프레임을 스캔하는 경우 한 개의 게이트 라인을 스캔할 때마다 공통 전압의 극성을 반전시켜 라인을 스캔시킨다. 예를 들어 홀수 번째 라인에는 정극성 데이터를 스캔하면 짝수 번째 라인에서는 부극성의 데이터를 스캔한다. 그리고, N+1 번째 프레임을 스캔하는 경우 다시 홀수 번째 라인과 짝수 번째 라인의 극성을 반전시켜 액정 물질의 열화를 방지한다. 또한, 한 라인 단위로 공통 전압의 극성을 반전시키기 때문에 플리커가 발생하는 문제가 해소될 수 있다.

하지만, 라인 반전 방식에서는 각 라인을 스캔할 때마다 극성을 반전시켜야 하기 때문에 소비전력이 많은 문제점을 안고 있다. 특히, 휴대용 단말기 등과 같이 전력 소비가 중요시되는 휴대 장치에서의 사용 시 라인 반전 방식의 액정 표시 장치는 큰 단점이 된다. 예를 들어, 액정 표시 장치의 게이트 라인이 480개가 존재한다면, 1/(60\*480) 초 단위로 극성을 반전시켜야 하기 때문에 전력 소모가 크다.

도 1c는 n 라인 반전 방식의 게이트 라인 구동을 나타낸 도이다.

도 1c를 참조하면, n 개의 게이트 라인을 스캔한 뒤 극성을 반전시켜, 다시 n 개의 게이트 라인을 스캔하고, 이런 방식으로 하나의 프레임을 전부 스캔한 뒤, n 번째 프레임과 반대되는 극성을 갖는 공통 전압을 인가한다. n 라인 단위로 동일한 극성으로 스캔한 뒤, 극성을 반전시키게 되면, 라인 반전에 비해 n 배 이상의 소비 전력 감소의 효과를 얻을 수 있다. 즉, 3 라인 단위로 극성을 반전시킬 경우, 3/(60\*480) 초 단위로 극성이 반전되게 된다.

하지만, n 라인 반전 구동 방식은 인접하는 n 개의 라인씩 극성이 바뀌게 되기 때문에 플리커의 문제가 발생하는 문제점이 있다.

도 2는 각 구동 방식에 따른 소비 전력을 나타내는 그래프이다.

도 2를 참조하면, 프레임 단위의 극성 반전 방식은 1.35mA의 적은 전류를 소비한다. 하지만, 라인 반전 방식에서는 1.85mA의 비교적 큰 전류를 소비하게 된다. 반면에 2 라인 반전 방식의 구동 방법은 라인 반전과 프레임 반전 방식의 중간 정도인 1.60mA의 전류를 소비하는 것을 볼 수 있다. 한편, 3 라인 반전 방식에서 1.47mA의 전류 소비가 있어, 2 라인 이상의 극성 반전 방식을 사용하는 경우 라인 반전에 비해 큰 전류 소비 감소가 있음을 볼 수 있다. 하지만 2 라인 이상의 라인 반전 게이트 라인 구동 방법은 이웃하는 몇 개의 라인이 동일한 극성으로 이루어지기 때문에 플리커의 문제가 따라오게 된다.

**발명이 이루고자 하는 기술적 과제**

본 발명이 이루고자 하는 기술적 과제는, 소비 전력을 감소시킴과 동시에 디스플레이 화상의 플리커를 발생시키지 않도록 하는 게이트 라인 구동 방법 및 액정 표시 장치를 제공하는 것이다.

**발명의 구성**

상술한 바와 같은 본 발명의 목적을 달성하기 위해, 본 발명의 특징에 의하면, 게이트 드라이버가 내장된 액정 패널이, 다수의 게이트 라인들과 다수의 데이터 라인들이 교차하는 영역에 형성된 다수의 화소, 및 상기 액정 패널 외부의 타이밍 제어부로부터 입력되는 게이트 라인 온 신호에 응답하여 상기 액정 패널의 게이트 라인을 소정의 k 라인 간격으로 소정의 n 개의 게이트 라인 단위의 인터리브 방식으로 순차적으로 스캐닝 하도록 상기 액정 패널의 게이트 라인의 스캔 순서를 설정하는 게이트 라인 쉬프트 회로를 구비하고, 상기 액정 패널은 외부의 소스 드라이버에서 출력된 소스 데이터를 상기 게이트 라인 쉬프트 회로에서 설정된 상기 인터리브 방식의 게이트 라인 스캔 순서로 데이터를 디스플레이 하며, 상기 게이트 라인 쉬프트 회로는 클럭 신호 및 반전 클럭 신호에 동기하여 동작하는 다수개의 게이트 라인 스위치 블록을 구비하고, 상기 각 게이트 라인 스위치는 대응되는 게이트 라인에 연결되는 것을 특징으로 한다.

바람직하게는, 상기 액정 패널은 상기 액정 패널이 상기 n 개의 게이트 라인의 스캐닝이 완료될 때마다 게이트 전극의 극성을 반전시키는 것을 특징으로 한다.

더욱 바람직하게는, 상기 n 라인온은 3 라인이고, 상기 k라인의 간격은 2라인 간격이고, 상기 게이트 라인 쉬프트 회로는  $2k + 1$  (k는 정수)번째 라인들을 순차적으로 3개 스캐닝한 뒤,  $2k$  번째 라인들을 순차적으로 3개 스캐닝하는 것을 반복하며, 상기 액정 패널은 상기 3개의 게이트 라인들이 스캐닝될 때마다 상기 게이트 전극의 극성을 반전한다.

본 발명의 일 실시예에서, 상기 게이트 라인 쉬프트 회로는 상기 클럭 신호 및 반전 클럭 신호에 동기하여 동작하는 6 개의 단위로 구성된 다수개의 게이트 라인 스위치 블록으로 구성되고, 첫 번째 스위치 블록의 첫 번째 게이트 라인 스위치는 외부에서 입력된 게이트 라인 온 신호에 의해 제어되며, 다음 스위치 블록의 첫 번째 게이트 라인 스위치는 이전 스위치 블록의 마지막 게이트 라인의 신호에 의해 제어된다.

바람직하게는, 상기 각 스위치 블록은, 제1 게이트 라인에 대응되는 제1 스위치, 제2 게이트 라인에 대응되는 제2 스위치, 제3 게이트 라인에 대응되는 제3 스위치, 제4 게이트 라인에 대응되는 제4 스위치, 제5 게이트 라인에 대응되는 제5 스위치, 제6 게이트 라인에 대응되는 제6 스위치를 포함하며, 상기 제1 스위치는 상기 클럭 신호 및 상기 게이트 라인 온 신호 또는 이전 스위치 블록의 마지막 스위치의 출력 신호에 응답하여 턴 온 되고, 상기 제3 스위치의 출력 신호에 응답하여 턴 오프 되고, 상기 제2 스위치는 상기 반전 클럭 신호 및 상기 제5 스위치의 출력 신호에 응답하여 턴 온 되고, 상기 제4 스위치의 출력 신호에 응답하여 턴 오프 되고, 상기 제3 스위치는 상기 반전 클럭 신호 및 상기 제1 스위치의 출력 신호에 응답하여 턴 온 되고, 상기 제5 스위치의 출력 신호에 응답하여 턴 오프 되고, 상기 제4 스위치는 상기 클럭 신호 및 상기 제2 스위치의 출력 신호에 응답하여 턴 온 되고, 상기 제6 스위치의 출력 신호에 응답하여 턴 오프 되고, 상기 제5 스위치는 상기 클럭 신호 및 상기 제3 스위치의 출력 신호에 응답하여 턴 온 되고, 상기 제2 스위치의 출력 신호에 응답하여 턴 오프 되고, 상기 제6 스위치는 상기 반전 클럭 신호 및 상기 제4 스위치의 출력 신호에 응답하여 턴 온 되고, 다음 스위치 블록의 첫 번째 스위치의 출력 신호에 응답하여 턴 오프 된다.

본 발명과 본 발명의 동작성의 이점 및 본 발명의 실시예에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 3은 본 발명에 따른 액정 표시 장치와 주변 회로를 나타내는 블록도 이다.

도 3을 참조하면, 액정 표시 장치(300)는 외부의 그래픽 프로세서(350)로부터 RGB 인터페이스(356)를 통해 화상 데이터를 입력받는다. 그래픽 프로세서(350)는 CPU(354) 및 카메라 등의 주변 장치(352)로부터 데이터를 입력받아 액정 표시 장치의 해상도에 대응되는 화상 데이터를 발생시킨다.

액정 표시 장치(300)는 구동 드라이버(302)와 LCD 패널(304)를 포함하며, 구동 드라이버(302)는 데이터 라인 구동부(306), 게이트 라인 구동부(308), 타이밍 컨트롤러(310), 구동 전압 발생부(312) 및 계조 전압 발생부(314) 등을 포함한다.

LCD 패널(304)는 두 개의 기관(예를 들어 TFT 기관이나 컬러필터 기관)으로 이루어지며, 하나의 기관에 다수의 소스 라인과 다수의 게이트 라인이 교차되어 형성되며, 하나의 게이트 라인과 하나의 소스 라인이 교차하는 각각의 영역에 화소가 형성되어 있다.

타이밍 제어부(310)는 그래픽 프로세서(350)로부터 R(red), G(green), B(blue) 데이터 신호, 프레임 구별 신호인 수직 동기 신호(Vsync), 행 구별 신호인 수평 동기 신호(Hsync) 및 메인 클록 신호(Clk)를 제공받아 게이트 라인 구동부(308), 데이터 라인 구동부(306) 및 구동전압 발생부(312)를 구동하기 위한 디지털 신호를 각각 출력한다.

또한, 타이밍 제어부(310)는 게이트 라인 구동부(308)로 게이트 온 전압을 각각의 게이트 라인에 인가하기 위한 게이트 클록 신호 및 게이트 라인 구동부(308)의 출력을 인에이블 시키는 게이트 온 인에이블 신호를 출력한다.

이때, 타이밍 제어부(310)는 게이트 라인 구동부(308)에서의 스캐닝 순서를 기존의 순차적인 스캔 순서에서 소정의 라인(이하 'k 라인'이라 함) 간격으로 다른 소정 개수(이하 'n 개'라 함)의 게이트 라인씩 순차적으로 스캐닝하도록 하는 스캐닝 순서로 변경하여 게이트 클록 신호를 인가한다.

즉, 타이밍 제어부(310)의 게이트 라인 어드레스들  $n*k$  개로 분할한 뒤, 게이트 라인의 스캐닝을 이웃하는 라인을 순차적으로 보내지 않고, k 라인 간격으로 n 개 단위의 게이트 라인씩 재 조정하여 출력한다. 즉, 한 프레임에 480개의 게이트 라인들이 존재하고, 3 라인 간격으로 5 개 단위의 게이트 라인씩 조정하여 스캐닝하는 경우, 1,2,3,4,5,6,7,8,9,....478,479,480의 게이트 라인 스캐닝 순서는, 1,4,7,10,13,2,5,8,11,14,3,6,9,12,15,.....,477,480의 게이트 라인 스캐닝 순서로 재조정되어 게이트 라인 구동부(308)로 출력된다.

또한, 구동 전압 발생부(312)는 타이밍 제어부(310)로부터 n 라인 단위로 게이트 라인이 스캐닝 될 때마다 전극의 극성을 반전시켜 공통 전압을 발생시키는 극성 반전 신호(PICS)를 수신받는다. 즉, 구동 전압 발생부(312)는 타이밍 제어부(310)로부터 출력된 극성 반전 신호에 응답하여 게이트 라인이 n 개 스캐닝될 때 극성이 정(+)극성인 전압을 각각 스캐닝되는 라인에 인가시키고, 다음 n 개의 라인이 스캐닝될 때는 극성을 반전시켜 부(-)극성인 전압을 스캐닝되는 라인에 인가시킨다.

또한, 타이밍 제어부(310)는 입력된 화상 데이터 신호를 기존의 소정의 라인(이하 'k 라인'이라 함) 간격으로 다른 소정 개수(이하 'n 개'라 함)의 데이터 라인씩 순차적으로 재 정렬하여 데이터 라인 구동부(306)로 출력한다. 한 프레임에서 데이터 라인 구동부(306)가 LCD 패널(304)로 화상 데이터 라인을 출력하는 횟수는 게이트 라인의 수에 대응된다. 따라서, 만일 게이트 라인이 전부 480개가 존재하고, 상기 타이밍 제어부(310)가 게이트 라인 구동부(308)에서 상술한 3 라인 간격으로 5 개 단위의 라인씩 구동하도록 제어한다면, 타이밍 제어부(310) 내의 메모리(316) 안에 저장된 화상 데이터의 어드레스를 3 라인 간격으로 5 개 단위의 어드레스를 재조정하여, 1,4,7,10,13,2,5,8,11,14,3,6,9,12,15,.....,480의 순서로 게이트 라인 스캐닝 순서에 맞게 재조정되어 데이터 라인 구동부(306)로 출력시킨다.

데이터 라인 구동부(306)는 소스 구동부라고도 불리우며, 다수개의 데이터 라인 드라이버들을 구비하고, LCD 패널(304) 내의 각 화소에 전달되는 화상 데이터를 소정의 전압 값으로 변경하여 한 라인씩 출력하는 역할을 한다. 좀 더 자세히 설명하면, 데이터 라인 구동부(306)는 타이밍 제어부(310)로부터 출력되는 디지털 데이터를 데이터 라인 구동부(306) 내의 데이터 래치부에 저장한다. 그리고, 데이터를 LCD 패널(304)에 내릴 것을 명령하는 신호에 응답하여 각 데이터에 대응되는 전압을 선택하여 LCD 패널(304)로 전달하는 역할을 한다.

따라서, 데이터 라인 구동부(306)는 타이밍 제어부(310)로부터 출력되는 화상 데이터의 순서대로 LCD 패널(304)로 전달하기 때문에, 화상 데이터는 실질적으로 k 라인 간격으로 n 라인씩 화상 데이터가 출력된다.

게이트 라인 구동부(308)는 스캔 라인 구동부라고도 불리우며, 다수개의 게이트 드라이버들을 구비하고, 데이터 라인 구동부(306)로부터 인가되는 화상 데이터가 화소에 전달될 수 있도록 게이트를 제어하는 역할을 한다. LCD 패널(304)의 각 화소는 스위치 역할을 하는 트랜지스터에 의해 온이나 오프로 되는데, 상기 트랜지스터의 온 오프는 게이트에 일정 전압(Von, Voff)이 인가됨으로써 행해진다.

게이트 라인 구동부(308)는 타이밍 제어부(310)로부터 출력되는 게이트 온 인에이블 신호를 입력받아 입력되는 라인의 순서에 따라 게이트 온 전압을 게이트 라인에 순차적으로 인가한다. 따라서, 실질적으로 게이트 라인은 k 라인 간격으로 n 라인씩 게이트 온 된다.

계조 전압 발생부(314)는 그래픽 프로세서(350)로부터 제공되는 RGB 데이터의 비트 수에 따라 등분된 계조 전압을 발생시켜 데이터 라인 구동부(306)에 제공한다.

구동 전압 발생부(312)는 LCD 패널(304)의 각 화소의 게이트를 온으로 하는 게이트 온 전압(Von)과, 게이트를 오프로 하는 게이트 오프 전압(Voff)를 발생시켜 게이트 라인 구동부(308)로 제공하고, 각 화소의 트랜지스터의 데이터 전압차의 기준이 되는 공통 전압(Vcom)도 생성하여 각 화소의 공통 전극으로 제공한다.

또한, 구동 전압 발생부(312)는 타이밍 제어부(310)로부터 출력되는 극성 반전 제어 신호(PICS)에 응답하여 공통전압의 극성을 반전시킨다.

이러한 구조로 이루어지는 본 발명에 따른 액정 표시 장치는 n 라인 단위로 공통 전극의 극성이 반전되기 때문에 라인 단위의 극성 반전에 비해 소비 전력이 크게 줄어들 수 있다. 또한, k 라인 간격으로 스캐닝이 이루어지기 때문에 휘도 차이에 의해 발생하는 플리커는 라인 반전 정도로 감소시킬 수 있게 된다.

도 4는 본 발명에 따른 타이밍 제어부를 나타내는 블록도이다.

도 4를 참조하면, 타이밍 제어부(310)는 그래픽 프로세서로부터 입력된 화상 데이터의 출력 순서 즉, 어드레스를 생성하는 메모리 스캔 어드레스 생성기(402)와 게이트 라인 드라이버의 게이트 온 순서를 결정하는 라인 순차 생성기(404), 화상 데이터의 출력 순서를 재 정렬하는 어드레스 변경회로(406), 게이트 드라이버의 라인 순차를 재 정렬시키는 라인 순차 변경부(408) 및 변경된 어드레스가 저장되는 메모리(316)를 포함한다.

메모리 스캔 어드레스 생성기(402)는 그래픽 프로세서로부터 입력되는 화상 데이터를 메모리에 저장하기 위한 어드레스를 생성한다. 그리고, 상기 메모리 스캔 어드레스 생성기(402)에서 어드레스는 어드레스 변경부(406)를 통해 k 라인 간격으로 n 개 단위로 재 정렬되어 타이밍 제어부(310)의 메모리(316)로 저장된다. 따라서, 메모리(316)에는 변경된 데이터 출력 순서에 따라 화상 데이터가 저장되고, 이 순서에 의해 데이터 라인 구동부(306)를 통해 데이터가 순차적으로 출력된다.

라인 순차 변경부(408)는 게이트 드라이버 라인 순차 생성기(404)로부터 생성된 게이트 라인 온 순서를 k 라인 간격으로 n 개 단위로 재 정렬되어 게이트 라인 구동부(308)로 출력한다.

이때 어드레스 변경부(406)와 라인 순차 변경부(408)는 타이밍 제어부(310) 안에 내재될 수도 있으며, 타이밍 제어부(310)의 외부에 별도로 생성될 수도 있다.

도 5는 본 발명의 어드레스 변경부에 의해 변경된 어드레스를 나타낸 도이다.

어드레스 변경부(406)는 메모리 스캔 어드레스 생성기(402)로부터 출력된 어드레스를 수신하고 이 어드레스를 본 발명에 따른 인터페이스 방식으로 재 조정하여 변경된 어드레스를 출력하는 기능을 한다.

기존의 화상 데이터 출력 방식은 어드레스 변경부가 없기 때문에 메모리 스캔 어드레스는 순차적으로 생성되고 따라서 화상 데이터도 메모리에 순차적으로 저장되었다.

도 5를 참조하면, 도 5는 2 라인 간격으로 3 개 라인 단위로 재 정렬된 어드레스를 나타낸 도이다. 도 4의 메모리 스캔 어드레스 생성기(402)에 의해 생성된 최초의 어드레스는 1부터 N 까지 순차적으로 생성된다. 이러한 어드레스는 도 4의 어드레스 변경부(406)를 통해 k 라인 간격으로 n 개 단위로 재 정렬되어 타이밍 제어부(310)의 메모리(316)로 저장되고, 변경된 어드레스 즉, 변경된 데이터 출력 순서에 따라 화상 데이터가 저장된다.

도 6은 도 5에 따라 변경된 어드레스에 의한 N 라인 방식의 게이트 라인 구동을 나타낸 도이다.

처음 데이터 라인 구동부에 첫 번째 라인(1)의 화상 데이터가 출력되고, 이와 동시에 첫 번째 라인의 게이트가 턴 온된다. 그리고, 2 라인 간격으로 스캐닝되므로, 세 번째 라인(3)의 화상 데이터가 라인 구동부에서 출력되고, 게이트 라인 구동부에서는 세 번째 라인의 게이트를 턴 온시킨다. 다음, 다섯 번째 라인(5)의 화상 데이터가 라인 구동부에서 출력되고, 게이트 라인 구동부에서는 다섯 번째 라인의 게이트를 턴 온시킨다. 이렇게 3 개의 라인이 스캐닝 된 다음, 반전 제어 신호에 의해 화소의 공통 전극에 인가되는 전압의 극성이 반전된다.

그런 다음, 데이터 라인 구동부에서 두 번째 라인(2)의 화상 데이터가 출력되고, 이와 동시에 두 번째 라인의 게이트가 턴 온된다. 다음, 네 번째 라인(4)의 화상 데이터가 라인 구동부에서 출력되고, 게이트 라인 구동부에서 네 번째 라인의 게이트를 턴 온시킨다. 다음, 여섯 번째 라인(6)의 화상 데이터가 라인 구동부에서 출력되고, 게이트 라인 구동부에서는 여섯 번째 라인의 게이트를 턴 온시킨다. 다시 이렇게 3 개의 라인의 스캐닝 되면, 반전 제어 신호에 의해 공통 전압의 극성이 반전된다.

그리고, 다시 7라인, 9라인, 11라인의 데이터가 차례로 디스플레이 되고, 공통 전압의 극성이 반전된 후에, 다시 8라인 10라인 12라인의 데이터가 차례로 디스플레이 되고, 극성이 반전되는 것을 반복한다.

이러한 본 발명에 따른 N 라인 단위의 극성 반전 방식은 N 라인의 스캔마다 전극의 극성이 반전되기 때문에 라인 반전에 비해(도 2참조) 전류 소비가 크게 줄어든다. 예를 들어 도 6에 도시된 바와 같은 3 라인 단위로 극성이 반전되는 경우 1.47mA의 적은 전류가 소비될 뿐이다.

또한, 본 발명에 따른 N 라인 단위의 극성 반전 방식은 k 라인 간격으로 스캐닝을 하기 때문에 이웃하는 몇 개의 라인이 연속적으로 스캐닝되지 않아 화면이 깜빡거리는 플리커의 문제도 발생하지 않는다. 즉, 공통 전극이 1 라인마다 반전되는 것을 N 라인 마다 바꿔 주어 소비 전류를 줄이고, k 라인 간격의 인터레이스 방식으로 스캐닝하기 때문에 1 라인 극성의 효과를 얻어 플리커 현상 등의 화질 저하를 막는 효과가 있다.

본 발명에 따른 액정 표시 장치는 CPU에서 바로 화상을 입력받는 경우에도 사용될 수 있으며, 또한, 그래픽 소스에서 RGB 인터페이스를 통해 화상 데이터를 입력받는 경우에도 사용될 수 있다.

도 7은 본 발명의 일 실시예에 따른 화상 데이터의 저장 순서를 나타낸 도이다.

도 7을 참조하면, CPU에서 한 프레임 단위로 출력되는 화상 데이터의 저장 순서를 나타낸 것이다.

도 3 및 도 7을 참조하며, 도 3의 CPU(354)에서 생성되는 화상 데이터는 CPU(354) 내의 메모리에 한 프레임 단위로 저장된다. CPU에서 순차적으로 출력된 데이터는 2 라인 간격으로 3 개 라인 단위로 재 정렬된 메모리 어드레스에 의해 1, 3, 5, 3, 4, 6, 7, 9, 11, 8, 10, 12..... 의 순서로 액정 표시 장치의 메모리(316)에 다시 저장된다. 그리고 이렇게 저장된 순서에 의해 데이터 라인 구동부에 전달되고 액정 패널로 출력된다. 한편, 공통 전압(Vcom)은 3 개 라인이 출력될 때마다 극성이 반전된다.

한편, 액정 표시 장치의 메모리(316)에는 CPU에서 출력되는 화상 데이터가 어드레스가 변경되지 않고 출력 순서에 의해 차례로 저장된 다음, 액정 패널로 디스플레이 시킬 때 변경된 어드레스에 의해 메모리에 저장된 화상 데이터의 판독 순서를 변경시켜 액정 패널로 디스플레이 할 수도 있다.

도 8은 본 발명의 다른 실시예에 따른 화상 데이터의 저장 순서를 나타낸 도이다.

도 3 및 도 8을 참조하면, 한 프레임의 데이터를 전부 저장되지 않고 그래픽 소스로부터 RGB 인터페이스를 통해 한 라인씩 차례로 출력되는 화상 데이터의 저장 순서를 나타낸 것이다. 그래픽 소스에서 출력되는 데이터는 2 라인 간격의 3 개 라인 단위의 화상의 한 블록 전체 즉, 6 개 라인의 화상 데이터가 저장될 수 있는 작은 크기의 메모리(316)에 그래픽 소스로부터 6개 라인씩 저장한다.

즉, 그래픽 소스에서 1 내지 6 라인의 데이터가 출력되면, 이를 메모리의 1 내지 6 라인 어드레스에 따라 차례로 저장한 뒤, 2 라인 간격의 3 개 라인으로 재 정렬된 어드레스에 따라 액정 패널로 출력된다. 이렇게 6 라인의 화상 데이터가 모두 출력되면, 다음 7 내지 12 라인의 데이터가 그래픽 소스에서 출력되어 메모리의 1 내지 6 라인 어드레스에 저장된다. 그리고 다시 1, 3, 5, 2, 4, 6 의 어드레스로 재 정렬되어 액정 패널로 출력된다. 즉, 이때 실제 출력되는 화상 데이터는 그래픽 소스에서 출력된 7, 9, 11, 8, 10, 12 라인 순서의 화상 데이터이다.

한편, 그래픽 프로세서에서 순차적으로 출력된 데이터를 액정 표시 장치의 래치(메모리)에 저장할 때 변경된 어드레스에 의해서 변경된 출력 순서로 저장할 수 있다. 이 경우는 래치에 저장된 순서에 따라 차례로 액정 패널로 디스플레이 된다.

이러한 RGB 인터페이스 출력 방식에서는 한 프레임의 데이터 모두를 한꺼번에 재 정렬 할 수 없고, 6 라인 화상 데이터를 받고 이를 재 정렬된 순서로 출력되기 때문에 3 라인 정도의 지연이 있게 된다. 예를 들어 다섯 번째 라인의 경우 그래픽 소스에서는 다섯 번째로 출력되지만, 실제로 데이터 라인 드라이버에서는 세 번째로 출력되기 때문에, 재 정렬된 데이터는 3 라인 정도 지연된 뒤 데이터를 출력시키게 된다. 한편, 이때에도 공통 전압(Vcom)은 3 개 라인이 출력될 때마다 극성이 반전된다.

이와 같은 방법을 사용하는 경우 한 프레임의 데이터가 다 저장되지 않고, 6 라인의 데이터만을 저장할 수 있는 아주 작은 메모리에 화상 데이터를 래치하여 불필요한 메모리의 크기를 줄일 수 있게 된다.

한편, 현재 출시되고 있는 LCD 패널 중에서는 게이트 드라이버를 제어할 수 없는 종류의 패널(예를 들어 LTPS 또는 ASG)이 있을 수 있다. 이러한 패널의 경우는, 게이트 드라이버 없이 소스 드라이버만으로 패널을 제어하게 된다. 이러한 종류의 패널은 게이트 드라이버가 존재하는 패널과 달리 패널의 라인 스캐닝의 순서가 소정 방향으로 순차적으로만 진행되기 때문에 패널 라인에 인터벌을 두어 스캔할 수 없고, 상술한 실시예와 같은 방법을 사용할 수 없다.

따라서, 게이트 내장 액정 패널에 대해서는, 패널 자체에 순차적인 게이트 스캐닝을 인터벌을 갖는 게이트 스캐닝으로 전환시키기 위한 게이트 라인 쉬프트 회로가 내장되어야 한다. 즉, 종래의 게이트 내장 액정 패널은 패널에 내장된 게이트 라인 쉬프트 회로가 게이트 라인을 순차적으로 스캔하도록 설계된 반면, 본 발명에 따른 게이트 내장 액정 패널은 패널에 내장된 게이트 라인 쉬프트 회로가 게이트 라인을 소정의 인터벌을 갖고 스캔하도록 설계된다.

도 9는 종래의 게이트 드라이버 내장 액정 패널의 게이트 라인 쉬프트 회로를 나타낸 회로도이다.

도 9를 참조하면, 종래 액정 패널의 게이트 라인 쉬프트 회로(900)는 다수개의 스위치들(901 내지 908) 및 상기 게이트 라인 쉬프트 회로(900)의 스캔을 동기시키기 위한 클록 신호(CK, CKB)가 연결된 라인 쌍을 포함한다.

클록 신호(CK)는 제1 스위치(901), 제3 스위치(903), 제5 스위치(905) 등에 연결되고, 반전 클록 신호(CKB)는 제2 스위치(902), 제4 스위치(904), 제6 스위치(906) 등에 연결되어, 각각 서로 교대로 각 스위치에 연결된다. 또한, 각 프레임이 액정 패널에 디스플레이 될 때 각 게이트 라인의 스캔을 시작하게 하는 게이트 라인 온 신호(STV)가 타이밍 제어부에서 출력되어 제1 스위치(901)에 입력된다.

또한, 턴 온 된 각 스위치에서 출력되는 게이트 신호는 이전 스위치에 연결되어 이전 스위치를 턴 오프 시키고, 다음 스위치에도 연결되어 다음 스위치를 턴 온시키는 기능을 한다.

도 10은 도 9의 회로에 도시된 각 신호의 타이밍도이다.

도 10에서 클록 신호(CK)와 반전 클록 신호(CKB)는 서로 반전된 위상을 갖고, 클록 신호가 천이될 때마다 게이트 라인들이 순차적으로 턴 온 된다. 신호(GATE1)는 제1 스위치를 통해 출력되는 제1 게이트 라인 제어 신호이며, 신호(GATE2)는 제2 스위치를 통해 출력되는 제2 게이트 라인 제어 신호이고, 신호(GATE3)는 제3 스위치를 통해 출력되는 제3 게이트 라인 제어 신호이다.

도 9 및 도 10을 참조하여 종래 게이트 드라이버 내장 액정 패널의 동작을 살펴보면, 클록 신호(CK)가 하이 이면(1001), 제1 스위치(901)가 턴 온 되어 제1 게이트 신호(GATE1)가 하이 레벨로 천이되고(1002), 제1 게이트 라인(G1)에 데이터가 디스플레이된다. 그런 다음, 반전 클록 신호(CKB)가 하이 레벨로 천이하면(1003), 제1 게이트 신호(GATE1)는 제2 스위치(902)를 턴 온 시켜, 제2 게이트 신호(GATE2)가 하이 레벨로 천이되고(1004), 이로 인해 제1 스위치(901)는 턴 오프된다. 그러면 제2 게이트 라인(G2)에 데이터가 디스플레이 된다. 그런 다음, 다시 클록 신호(CK)가 하이 레벨로 천이하면(1005), 제2 게이트 신호(GATE2)는 제3 스위치(903)를 턴 온 시켜, 제3 게이트 신호(GATE3)가 하이 레벨로 천이되고(1006), 이로 인해 제2 스위치(902)는 턴 오프 된다. 그러면 제3 게이트 라인(G3)에 데이터가 디스플레이 된다.

따라서, 도 9에 도시된 게이트 드라이버 내장 액정 패널을 사용하면, 게이트 라인이 순차적으로 턴 온 되기 때문에, 본 발명에 따른 인터리브 방식의 스캐닝 방법을 사용할 수 없게 된다.

도 11은 본 발명에 따른 게이트 드라이버 내장 액정 패널의 게이트 라인 쉬프트 회로를 나타낸 회로도이다.

도 11을 참조하면, 종래 액정 패널의 게이트 라인 쉬프트 회로(1100)는 다수개의 스위치들(1101 내지 1108) 및 상기 게이트 라인 쉬프트 회로(1100)의 스캔을 동기시키기 위한 클록 신호(CK, CKB)가 연결된 라인 쌍을 포함한다.

이때, 클록 신호(CK) 및 반전 클록 신호(CKB)는 인터리브 방식에 따른 스캔 순서로 각 스위치들에 교대로 연결된다. 도 11의 실시예에서는 2 라인 간격으로 3 라인씩 스캐닝되기 때문에 제1 스위치(1101)에 클록 신호(CK)가 연결되고, 제3 스위치(1103)에 반전 클록 신호(CKB)가 연결되고, 제5 스위치(1105)에 클록 신호(CK)가 연결되고, 제2 스위치(1102)에 반전 클록 신호(CKB)가 연결되고, 제4 스위치(1104)에 클록 신호(CK)가 연결되며, 제6 스위치(1106)에 반전 클록 신호(CKB)가 연결된다. 마찬가지로, 제7 스위치부터 제12 스위치까지도 이와 동일한 방식으로 클록 신호 및 반전 클록 신호가 연결된다. 또한, 각 프레임이 액정 패널에 디스플레이 될 때 각 게이트 라인의 스캔을 시작하게 하는 게이트 라인 온 신호(STV)가 타이밍 제어부에서 출력되어 제1 스위치(1101)에 입력된다.

또한, 턴 온 된 각 스위치에서 출력되는 게이트 신호는 이전 클록에 턴 온 되었던 스위치에 연결되어 이전 스위치를 턴 오프 시키고, 다음 클록에 턴 온 될 스위치에 연결되어 다음 스위치를 턴 온 시키도록 한다.

도 12는 도 11의 회로에 도시된 각 신호의 타이밍도이다.

도 12에서 클록 신호(CK)와 반전 클록 신호(CKB)는 도 10에서와 같이 서로 반전된 위상을 갖고, 클록 신호가 천이될 때마다 게이트 라인들이 순차적으로 턴 온 된다. 또한, 각 게이트 신호(GATE1 내지 GATE8)는 각 스위치(1101 내지 1108)에서 액정 패널의 게이트 라인으로 출력되는 신호로, 각 게이트 신호가 하이 레벨일 때 대응되는 게이트 라인이 턴 온 되고, 상기 대응되는 게이트 라인에 소스 데이터가 디스플레이 된다.

도 11 및 도 12를 참조하여 본 발명에 따른 게이트 드라이버 내장 액정 패널의 동작을 살펴보면, 먼저, 클록 신호(CK)가 하이 이면, 제1 스위치(1101)가 턴 온 되어 제1 게이트 라인 신호(GATE1)가 하이 레벨이 되어, 제1 게이트 라인(G1)에 데이터가 디스플레이 된다. 그런 다음, 반전 클록 신호(CKB)가 하이 레벨로 천이하면, 제1 게이트 신호(GATE1)에 연결된 제3 스위치(1103)가 턴 온 되고, 제1 스위치(1101)는 턴 오프 된다. 그때, 제3 게이트 신호(GATE3)가 하이 레벨이 되고 제3 게이트 라인(G3)에 데이터가 디스플레이 된다. 그런 다음, 다시 클록 신호(CK)가 하이 레벨로 천이하면, 제3 게이트 신호(GATE3)에 연결된 제5 스위치(1105)가 턴 온 되고, 제3 스위치(1103)는 턴 오프 된다. 그때, 제5 게이트 신호(GATE5)가 하이 레벨이 되고 제5 게이트 라인(G5)에 데이터가 디스플레이 된다.

그런 다음, 반전 클록 신호(CKB)가 하이 레벨로 천이하면, 제5 게이트 신호(GATE5)에 연결된 제2 스위치(1102)가 턴 온 되고, 제5 스위치(1105)는 턴 오프 된다. 이때, 제2 게이트 신호(GATE2)가 하이 레벨이 되고 제2 게이트 라인(G2)에 데이터가 디스플레이 된다. 그런 다음, 클록 신호(CK)가 하이 레벨로 천이하면, 제2 게이트 신호(GATE2)에 연결된 제4 스위치(1104)가 턴 온 되고, 제2 스위치(1102)는 턴 오프 된다. 이때, 제4 게이트 신호(GATE4)가 하이 레벨이 되고 제4 게이트 라인(G4)에 데이터가 디스플레이 된다. 그런 다음, 반전 클록 신호(CKB)가 하이 레벨로 천이하면, 제4 게이트 신호(GATE4)에 연결된 제6 스위치(1106)가 턴 온 되고, 제4 스위치(1104)는 턴 오프 된다. 이때, 제6 게이트 신호(GATE6)가 하이 레벨이 되고, 제6 게이트 라인(G6)에 데이터가 디스플레이 된다.

그런 다음 다시 클록 신호(CK)가 하이 레벨이 되면, 제7 게이트 라인(G7)부터 제12 게이트 라인(G12)까지 상술한 바와 같은 방식으로 게이트 라인이 순차적으로 턴 온 된다.

본 발명에 따른 게이트 라인 쉬프트 회로(1100)에 의해 게이트 라인이 스캐닝되는 순서는 도 11의 오른쪽 게이트 라인의 옆에 사각으로 표시되어 있다.

한편, 이때에도 공통 전압(Vcom)은 3 개 라인이 출력될 때마다 극성이 반전된다. 즉, 제1 게이트 라인, 제3 게이트 라인, 제5 게이트 라인의 세 개의 게이트 라인이 순차적으로 턴 온 될 때 공통 전압(Vcom)은 정극성을 갖고, 제2 게이트 라인, 제4 게이트 라인, 제6 게이트 라인의 세 개의 게이트 라인이 순차적으로 턴 온 될 때는 공통 전압은 부극성을 갖는다. 이는 다음 게이트 라인에도 동일한 방식으로 적용되고, 다음 프레임이 디스플레이될 때는 이전 프레임과 반대되는 극성의 공통 전압이 인가되어 디스플레이 장치의 열화를 방지한다.

따라서, 도 11에 도시된 본 발명의 일 실시예에 따른 게이트 라인 쉬프트 회로를 이용하면, 게이트 드라이버 내장 액정 패널의 경우에도 인터리브 방식의 게이트 라인 스캐닝이 가능하다.

도 11 및 도 12에서는 2 라인 간격으로 3라인씩 동일한 극성의 공통 전압이 인가되는 인터리브 방식이 개시되고 있지만, 일반적으로 소정의 k 라인 간격으로 소정의 n 개의 라인 단위로 동일한 극성의 공통 전압을 인가하는 방법의 경우에도 액정 패널의 게이트 라인 쉬프트 회로가 상술한 실시예와 유사한 방식으로 k 라인 간격의 n 개 라인 단위의 인터리브 순서를 갖고 스캔될 수 있도록 설계되어 구현될 수 있다.

물론, 이때의 액정 패널의 소스 드라이버는 소스 데이터를 게이트 드라이버가 별도로 구비되는 실시예에서와 동일한 방식으로 스캔 순서를 재 정렬하여 디스플레이 한다.

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

### 발명의 효과

본 발명에 따른 액정 표시 장치에 의하면, 공통 전극이 1 라인마다 반전되는 것을 N 라인 마다 바꿔 주어 소비 전류를 줄이고, 아주 작은 사이즈의 메모리를 삽입하여 매 라인의 데이터를 그 메모리에 랫치하여 k 라인 간격의 인터레이스 방식으로 스캐닝하기 때문에 1 라인 극성의 효과를 얻어 전력 소비의 감소와 동시에 플리커 현상 등의 화질 저하를 막는 효과가 있다.

### 도면의 간단한 설명

도 1a 내지 도 1c는 종래의 다양한 액정 패널 반전 방식의 게이트 라인 구동 방법을 나타낸 도이다.

도 2는 각 구동 방식에 따른 소비 전력을 나타내는 그래프이다.

도 3은 본 발명에 따른 액정 표시 장치와 주변 회로를 나타내는 블록도 이다.

도 4는 본 발명에 따른 타이밍 제어부를 나타내는 블록도 이다.

도 5는 본 발명의 어드레스 변경부에 의해 변경된 어드레스를 나타낸 도이다.

도 6은 도 5에 따라 변경된 어드레스에 의한 N 라인 방식의 게이트 라인 구동을 나타낸 도이다.

도 7은 본 발명의 일 실시예에 따른 화상 데이터의 저장 순서를 나타낸 도이다.

도 8은 본 발명의 다른 실시예에 따른 화상 데이터의 저장 순서를 나타낸 도이다.

도 9는 종래의 게이트 드라이버 내장 액정 패널의 게이트 라인 쉬프트 회로를 나타낸 회로도이다.


도 10은 도 9의 회로에 도시된 각 신호의 타이밍도이다.

도 11은 본 발명에 따른 게이트 드라이버 내장 액정 패널의 게이트 라인 쉬프트 회로를 나타낸 회로도이다.


도 12는 도 11의 회로에 도시된 각 신호의 타이밍도이다.

도면


도면1a




도면1b




도면1c




도면2




도면3




도면4




도면5




도면6



도면7




RGB INTERFACE 적용




도면8


도면9




도면10



도면11



도면12



专利名称(译)	具有内置栅极驱动器的液晶面板及其驱动方法		
公开(公告)号	<a href="#">KR100688498B1</a>	公开(公告)日	2007-03-02
申请号	KR1020040051145	申请日	2004-07-01
[标]申请(专利权)人(译)	三星电子株式会社		
申请(专利权)人(译)	三星电子有限公司		
当前申请(专利权)人(译)	三星电子有限公司		
[标]发明人	KANG WONSIK 강원식 KIM SEONGCHEOL 김성철 JANG SUNGJIN 장성진 WOO JAEHYUCK 우재혁 CHUNG KYUYOUNG 정규영 CHOI CHUL 최철		
发明人	강원식 김성철 장성진 우재혁 정규영 최철		
IPC分类号	G09G3/36		
CPC分类号	G09G2320/0247 G09G3/3648 G09G3/3677 G09G2330/021 G09G2310/0213 G09G3/3614 G09G2310/0224 G09G3/3666		
代理人(译)	李, 杨HAE		
其他公开文献	KR1020060002204A		
外部链接	<a href="#">Espacenet</a>		

#### 摘要(译)

面板具有在一组栅极线和数据线的交叉点处形成的一组像素。栅极线移位电路响应于从LCD面板外部的定时控制单元 ( 310 ) 接收的栅极线接通信号, 基于交错方法在每个单元中的每对相邻栅极线之间设置栅极线扫描顺序, LCD面板再现LCD面板外部的源数据输出。

Vcom

