

(19)대한민국특허청(KR) (12) 등록특허공보(B1)

(51) 。 Int. Cl.⁷
G02F 1/133

(45) 공고일자 2005년03월10일
(11) 등록번호 10-0476045
(24) 등록일자 2005년03월02일

(21) 출원번호 10-2000-0075510
(22) 출원일자 2000년12월12일

(65) 공개번호 10-2002-0046022
(43) 공개일자 2002년06월20일

(73) 특허권자 비오이 하이디스 테크놀로지 주식회사
경기도 이천시 부발읍 아미리 산 136-1

(72) 발명자 이석열
경기도이천시부발읍아미리현대7차아파트706동1401호

(74) 대리인 강성배

심사관 : 고종욱

(54) 프린지 필드 스위칭 모드 액정표시장치

요약

본 발명은 게이트전극과 공통전극간의 단락 발생이 방지되도록 한 프린지 필드 스위칭(Fringe Field Switching) 모드 액정표시장치를 개시한다. 개시된 본 발명의 프린지 필드 스위칭 모드 액정표시장치는, 게이트 라인의 일부분인 게이트전극과 투명금속으로 이루어진 공통전극간 단락 발생이 방지되도록 한 FFS 모드 액정표시장치로서, 유리기판; 상기 유리기판 상에 게이트절연막의 개재하에 상호 직교하도록 배치된 복수개의 게이트 라인 및 데이터 라인; 상기 게이트 라인과 데이터 라인의 교차부에 배치된 박막트랜지스터; 상기 게이트 라인과 데이터 라인에 의해 한정된 각 화소 내에 배치된 공통전극; 및 상기 각 화소에 공통전극과 오버랩하게 배치되면서 박막트랜지스터와 콘택되게 배치된 화소전극을 포함하며, 상기 게이트전극을 포함한 게이트 라인은 상기 공통전극과의 단락 발생이 방지되도록 상기 공통전극이 형성된 유리기판 상에 절연막의 개재하에 형성되고, 상기 공통전극은, 각 화소 마다 배치되는 박스패턴과, 인접하는 박스패턴들간을 상호 연결하면서 게이트 라인 및 데이터 라인과 오버랩하게 배치되고 상기 두 배선과의 커플링 캡이 최소화되도록 하는 선폭을 갖는 연결라인으로 구성되어 매트릭스 형태로 구비되는 것을 특징으로 한다.

대표도

도 2a

명세서

도면의 간단한 설명

도 1a 및 도 1b는 종래의 프린지 필드 스위칭 모드 액정표시장치를 하부기판을 도시한 평면도 및 단면도.

도 2a 내지 도 2c는 본 발명의 일실시예에 따른 프린지 필드 스위칭 모드 액정표시장치를 설명하기 위한 도면.

도 3은 본 발명의 다른 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치를 설명하기 위한 도면.

<도면의 주요부분에 대한 부호의 설명>

1: 유리기판 2: 게이트 라인 2a: 게이트전극 3: 공통전극 라인

4: 공통전극 4a: 박스패턴 4b: 연결라인 6: 화소전극

8: 데이터 라인 8a,8b: 소오스/드레인전극10: TFT 12: 절연막

14: 게이트절연막 16: 패시베이션막

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는, 게이트전극과 공통전극간 단락 발생이 방지되도록 한 프린지 필드 스위칭 모드 액정표시장치에 관한 것이다.

주지된 바와 같이, 액정표시장치는 휴대형 단말기기의 정보 표시창, 노트북 PC의 화면표시기, 랩탑 컴퓨터의 모니터, 최근에 각광 받는 평판 모니터 등의 정보표시장치로 사용되고 있다. 특히, 액정표시장치는 기존의 브라운관형 모니터를 대체할 수 있는 표시장치로서 산업상 그 활용도가 매우 높으며, 그 기술의 발달로 인한 응용분야가 점차 증가되고 있는 실정이다.

이러한 액정표시장치는 전형적으로 TN(Twist Nematic) 모드를 채용하여 왔다. 그런데, 상기 TN 모드는 시야각이 협소하다는 치명적인 결함이 있는 바, 이를 해결하기 위해 IPS(In Plain Switching) 모드가 제안되었고, 또한, IPS 모드가 갖는 낮은 개구율 및 투과율의 특성을 개선하고자 프린지 필드 스위칭(Fringe Field Switching; 이하, FFS) 모드가 제안되었고, 이에 대해 대한민국 특허출원 98-9243호로 출원되었다.

도 1a 및 도 1b는 종래의 FFS 모드 액정표시장치의 하부기판을 도시한 평면도 및 단면도이다.

도시된 바와 같이, 유리기판(1) 상에 게이트 라인(2)과 공통전극 라인(3)이 서로 평행하게 배치되어 있고, 상기 게이트 라인(2)과 직교하도록 데이터 라인(8)이 배치되어 있으며, 상기 게이트 라인(2)과 데이터 라인(8)의 교차부에는 박막트랜지스터(Thin Film Transistor; 이하, TFT)(10)가 배치되어 있고, 그리고, 게이트 라인(2)과 데이터 라인(8)에 의해 한정된 화소 내에는 투명 재질의 공통전극(4)이 배치되어 있으며, 아울러, 화소 내에는 공통전극(4)과 오버랩하면서 TFT(10)와 콘택되게 화소전극(6)이 배치되어져 있다.

발명이 이루고자 하는 기술적 과제

그러나, 이와 같은 종래의 구조에서는, 도 2b에 도시된 바와 같이, 게이트 라인의 일부분인 게이트전극(2a)과 공통전극(4)이 동일층에 형성되어지는 것과 관련해서 그들간에 단락이 일어날 수 있으며, 이에 따라, 액정표시장치의 불량률이 유발되는 문제점이 있다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 게이트전극과 공통전극간 단락 발생이 방지되도록 한 FFS 모드 액정표시장치를 제공함에 그 목적이 있다.

발명의 구성 및 작용

상기와 같은 목적을 달성하기 위하여, 본 발명은, 게이트 라인의 일부분인 게이트전극과 투명금속으로 이루어진 공통전극간 단락 발생이 방지되도록 한 FFS 모드 액정표시장치로서, 유리기판; 상기 유리기판 상에 게이트절연막의 개재하에 상호 직교하도록 배치된 복수개의 게이트 라인 및 데이터 라인; 상기 게이트 라인과 데이터 라인의 교차부에 배치된 박막트랜지스터; 상기 게이트 라인과 데이터 라인에 의해 한정된 각 화소 내에 배치된 공통전극; 및 상기 각 화소에 공통전극과 오버랩하게 배치되면서 박막트랜지스터와 콘택되게 배치된 화소전극을 포함하며, 상기 게이트전극을 포함한 게이트 라인은 상기 공통전극과의 단락 발생이 방지되도록 상기 공통전극이 형성된 유리기판 상에 절연막의 개재하에 형성되고, 상기 공통전극은, 각 화소마다 배치되는 박스패턴과, 인접하는 박스패턴들간을 상호 연결하면서 게이트 라인 및 데이터 라인과 오버랩하게 배치되고 상기 두 배선과의 커플링 캡이 최소화되도록 하는 선폭을 갖는 연결라인으로 구성되어 매트릭스 형태로 구비되는 것을 특징으로 하는 FFS 모드 액정표시장치를 제공한다.

삭제

또한, 본 발명에 따른 FFS 모드 액정표시장치는, 상기 게이트전극을 포함한 게이트 라인과 함께 각 화소 내의 화소전극 주변에 부양 형태로 형성되며 광 차단층으로 기능하는 실드 링을 더 포함하는 것을 특징으로 한다. (실시예)

이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상술하기로 한다.

도 2a 내지 도 2c는 본 발명의 일실시예에 따른 FFS 모드 액정표시장치를 설명하기 위한 도면들로서, 여기서, 도 2a 및 도 2b는 본 발명에 따른 FFS 모드 액정표시장치의 하부기판을 도시한 평면도 및 단면도이고, 도 2c는 본 발명에 따른 FFS 모드 액정표시장치에서의 공통전극을 도시한 도면이다.

도시된 바와 같이, 본 발명의 일실시예에 따른 FFS 모드 액정표시장치에 있어 하부기판은 유리기판(1) 상에 복수개의 게이트 라인(2)과 데이터 라인(8)이 상호 직교하도록 배치되어 있고, 상기 게이트 라인(2)과 데이터 라인(8)의 교차부에는 TFT(10)가 배치되어 있으며, 그리고, 상기 게이트 라인(2)과 데이터 라인(8)에 의해 한정된 화소 내에는

ITO와 같은 투명 금속으로 이루어진 공통전극(4)이 배치되어 있으며, 아울러, 상기 화소 내에는 ITO와 같은 투명 금속으로 이루어지고 공통전극(4)과 오버랩하면서 TFT(10)와 콘택되게 화소전극(6)이 배치되어져 있는 구조이다.

여기서, 본 발명에 따른 공통전극(4)은 매트릭스 형태로 배치되면서 상호 연결되는 구조로 구성된다. 즉, 상기 공통전극(4)은, 도 2c에 도시된 바와 같이, 각 단위 화소 내에 배치되는 박스 패턴(4a)과, 인접하는 박스 패턴들(4a)간을 상호 연결하는 연결라인(4b)으로 구성되며, 이때, 상기 게이트 라인(2) 및 데이터 라인(8)과 오버랩되게 배치되는 연결라인(4b)은 상기 두 배선들(2, 8)과의 커플링 캡(coupling cap.)이 최소화 될 수 있도록 그 선포이 작게 구성된다. 특별히, 본 발명에 따른 FFS 모드 액정표시장치에 있어, 각 화소에 공통전압을 인가하기 위한 별도의 공통전극 라인이 형성되지 않으며, 따라서, 각 화소에 배치된 박스 패턴(4a)에의 공통전압 인가는 박스 패턴(4a) 자신과 연결라인(4b)에 의해 이루어지게 되어, 공통전압 인가를 위한 공통전극 라인은 ITO와 같은 투명금속으로만 이루어지게 된다.

상기 공통전극(4)과 게이트전극을 포함한 게이트 라인(2)은, 도 2b에 도시된 바와 같이, 별도의 절연막(12)에 의해 전기적으로 절연된다. 이에 따라, 본 발명에 따른 FFS 모드 액정표시장치에 있어 게이트전극과 공통전극(4)은 상호 다른 평면 상에 배치되는 바, 그들간의 단락은 일어나지 않는다.

삭제

삭제

삭제

이하에서는 상기한 구성의 본 발명의 일실시예에 따른 FFS 모드 액정표시장치의 제조방법을 도 2b를 참조하여 설명하도록 한다.

도 2b를 참조하면, 유리기관(1) 상에 ITO와 같은 투명금속을 증착한 후, 이를 패터닝하여 각 화소에 배치되는 박스 패턴(4a)과 인접하는 박스 패턴들(4a)간을 상호 연결하는 연결라인을 포함하는 공통전극을 형성한다. 그다음, 상기 공통전극을 덮도록 기관 전면 상에 절연막(12)을 증착한다. 다음으로, 상기 절연막(12) 상에 게이트용 금속막을 증착한 후, 이를 패터닝하여 게이트전극(2a)을 포함한 게이트 라인을 형성한다. 이때, 상기 게이트전극과 공통전극 사이에 절연막(12)이 개재된 것으로 인해 상기 전극들간 단락은 발생되지 않는다. 상기 게이트전극(2a)을 포함한 게이트 라인을 덮도록 전면 상에 게이트절연막(14)을 증착한 후, 상기 게이트전극(2a) 상부의 게이트절연막 부분 상에 반도체층을 형성한다. 그 다음, 상기 결과물 상에 소오스/드레인용 금속막을 증착한 후, 이를 패터닝하여 반도체층 상에 배치되는 소오스/드레인전극(8a, 8b)을 포함하여 게이트 라인과 직교하여 단위 화소를 한정하는 데이터 라인을 형성하고, 이를 통해, 게이트 라인과 데이터 라인의 교차부에 TFT(10)를 구성한다. 다음으로, 결과물 상에 패시베이션막(16)을 증착한 후, 화소전극(6)과 콘택될 소오스전극(8a) 및 패드부분을 노출시키도록 상기 패시베이션막을 식각한다. 이어서, 패시베이션막 상에 ITO와 같은 투명 금속막을 증착한 후, 이를 패터닝하여 TFT(10)의 소오스전극(8a)과 콘택되면서 공통전극, 보다 정확하게는 공통전극의 박스 패턴(4a)과 오버랩되며, 아울러, 슬릿 구조를 갖는 화소전극(6)을 형성한다.

도 3은 본 발명의 다른 실시예에 따른 FFS 모드 액정표시장치를 설명하기 위한 도면이다. 도시된 바와 같이, 이 실시예에 있어서는 각 화소 내의 화소전극(6) 주변에 광 차단층으로서 실드 링(shield ring; 18)이 부양(floating)된 형태로 더 구비된다. 이때, 상기 실드 링은 게이트전극을 포함한 게이트 라인(2)과 함께 형성된다.

삭제

발명의 효과

상기한 바와 같이, 본 발명은 게이트전극과 공통전극 사이에 절연막을 개재시킴으로써 이러한 절연막에 의해 상기 전극들간 단락 발생을 방지할 수 있으며, 이에 따라, 수율을 향상시킬 수 있다. 본 발명을 특정의 바람직한 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니고 이하의 특허청구의 범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.

(57) 청구의 범위

청구항 1.

게이트 라인의 일부분인 게이트전극과 투명금속으로 이루어진 공통전극간 단락 발생이 방지되도록 한 프린지 필드 스위칭 모드 액정표시장치로서,

유리기관; 상기 유리기관 상에 게이트절연막의 개재하에 상호 직교하도록 배치된 복수개의 게이트 라인 및 데이터 라인; 상기 게이트 라인과 데이터 라인의 교차부에 배치된 박막트랜지스터; 상기 게이트 라인과 데이터 라인에 의해 한정된 각 화소 내에 배치된 공통전극; 및 상기 각 화소에 공통전극과 오버랩하게 배치되면서 박막트랜지스터와 콘택되게 배치된 화소전극을 포함하며,

상기 게이트전극을 포함한 게이트 라인은 상기 공통전극과의 단락 발생이 방지되도록 상기 공통전극이 형성된 유리기관 상에 절연막의 개재하에 형성되고,

상기 공통전극은, 각 화소마다 배치되는 박스패턴과, 인접하는 박스패턴들간을 상호 연결하면서 게이트 라인 및 데이터 라인과 오버랩하게 배치되고 상기 두 배선과의 커플링 캡이 최소화되도록 하는 선폭을 갖는 연결라인으로 구성되어 매트릭스 형태로 구비되는 것을 특징으로 하는 프린지 필드 스위칭 모드 액정표시장치.

청구항 2.

삭제

청구항 3.

제 1 항에 있어서,


상기 게이트전극을 포함한 게이트 라인과 함께 각 화소 내의 화소전극 주변에 부양 형태로 형성되며, 광 차단층으로 기능하는 실드 링을 더 포함하는 것을 특징으로 하는 프린지 필드 스위칭 모드 액정표시장치.

청구항 4.


삭제

도면


도면1a




도면1b




도면2a




도면2b



도면2c



도면3



专利名称(译)	边缘场切换模式液晶显示器		
公开(公告)号	KR100476045B1	公开(公告)日	2005-03-10
申请号	KR1020000075510	申请日	2000-12-12
[标]申请(专利权)人(译)	HYDIS TECH HYDIS技术有限公司		
申请(专利权)人(译)	하이디스테크놀로지주식회사		
当前申请(专利权)人(译)	하이디스테크놀로지주식회사		
[标]发明人	LEE SEOKLYUL		
发明人	LEE,SEOKLYUL		
IPC分类号	G02F1/133		
其他公开文献	KR1020020046022A		
外部链接	Espacenet		

摘要(译)

本发明公开了一种边缘场切换模式液晶显示装置，其中防止了栅电极和公共电极之间的短路。根据本发明的一个方面，提供一种FFS模式液晶显示装置，其防止作为栅极线的一部分的栅极电极和由透明金属制成的公共电极之间的短路，在玻璃基板上多条栅极线和数据线被布置成彼此相互正交，栅极绝缘膜介于其间，薄膜晶体管设置在栅极线和数据线的交叉处，公共电极设置在由栅极线和数据线限定的每个像素中；并且像素电极布置成在与每个像素中的公共电极重叠的同时与薄膜晶体管接触，其中包括栅电极的栅极线其中，公共电极形成在其上形成有公共电极的玻璃基板上，以防止与公共电极发生短路，并且其中公共电极包括为每个像素布置的盒形图案，并且连接线具有与线和数据线重叠的线宽并且使两条线之间的耦合帽最小化，并且以矩阵形式提供。度

