

(19)대한민국특허청(KR)
(12) 공개특허공보(A)

(51) Int. Cl. (11) 공개번호 10-2006-0063323
G02F 1/133 (2006.01) (43) 공개일자 2006년06월12일

(21) 출원번호 10-2004-0102459
(22) 출원일자 2004년12월07일

(71) 출원인 삼성전자주식회사
경기도 수원시 영통구 매탄동 416
(72) 발명자 허준
경기 수원시 권선구 권선동 벽산아파트 401-1302
(74) 대리인 허성원
윤창일

심사청구 : 없음

(54) 액정표시장치

요약

본발명은 액정표시장치에 관한 것이다. 본발명에 따른 액정표시장치는 각각 주사신호를 전송하는 제1게이트선으로 이루어진 제1게이트선 블록 및 제2게이트선으로 이루어진 제2게이트선 블록과, 상기 제1게이트선 블록에 화상신호를 전송하는 제1데이터선으로 이루어진 제1데이터선 블록 및 상기 제2게이트선 블록에 화상신호를 전송하는 제2데이터선으로 이루어진 제2데이터선 블록과, 상기 게이트선과 상기 데이터선이 교차되어 형성되며 각각 박막트랜지스터를 가지는 화소를 포함하며, 상기 박막트랜지스터는 상기 제1게이트선 블록과 상기 제2게이트선 블록 사이의 경계선을 중심으로 선대칭되도록 분포되어 있는 것을 특징으로 한다. 이에 의하여 듀얼 스캔 액정표시장치에서 경계가 인식되는 문제를 감소시킬 수 있다.

대표도

도 3

명세서

도면의 간단한 설명

도 1은 본발명의 실시예에 따른 액정표시장치의 블록도이고,
도 2a 및 도 2b는 본발명의 실시예에 따른 액정표시장치의 구동방향을 나타낸 그림이고,
도 3은 본발명의 실시예에 따른 박막 트랜지스터 기관의 배치도이다.

* 도면의 주요부분의 부호에 대한 설명 *

100 : 액정 표시 패널 210 : 제1데이터 구동부 220 : 제2데이터 구동부 300 : 게이트 구동부
 400 : 메모리 500 : 타이밍 제어기

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은, 액정표시장치와 그 구동방법에 관한 것으로서, 보다 상세하게는, 듀얼 스캔 액정표시장치의 경계 인식 문제를 감소시킨 액정표시장치와 그 구동방법에 관한 것이다.

액정표시장치는 박막트랜지스터가 형성되어 있는 박막트랜지스터 기판과 컬러필터층이 형성되어 있는 컬러필터 기판, 그리고 이들 사이에 액정층이 위치하고 있는 액정 표시 패널을 포함한다. 액정 표시 패널은 비발광소자이기 때문에 박막트랜지스터 기판의 후면에는 빛을 조사하기 위한 백라이트 유닛이 위치할 수 있다. 백라이트 유닛에서 조사된 빛은 액정층의 배열상태에 따라 투과량이 조절된다.

액정표시장치의 박막트랜지스터 기판은 게이트 온 전압(Von) 등의 주사 신호를 전달하는 다수의 게이트선과 이 게이트선에 교차하여 형성되며 화상 신호를 전달하는 데이터선을 포함하며, 이들 게이트선과 데이터선에 의해 둘러싸인 영역에 형성되며 각각 게이트선 및 데이터선과 스위칭 소자(박막트랜지스터)를 통해 연결되는 행렬 형태의 다수의 화소를 포함한다.

이러한 구조의 액정표시장치에서 각 화소에 화상 신호를 인가하는 방법은 다음과 같다.

먼저 게이트선들에 순차적으로 주사 신호인 게이트 온 신호(V_{on})를 인가하여 게이트선에 연결된 박막트랜지스터를 순차적으로 턴 온시키고, 이와 동시에 상기 게이트선에 대응하는 화소 행에 인가할 화상 신호(계조 전압)를 각 데이터선에 공급한다. 그러면, 데이터선에 공급된 화상신호는 턴 온된 박막트랜지스터를 통해 각 화소에 인가된다. 이때, 한 프레임 주기 동안 모든 게이트선들에 순차적으로 게이트 온 신호를 인가하여 모든 화소 행에 화상 신호를 인가함으로써, 결국 하나의 프레임의 화상을 표시한다.

한편, 최근에는 액정표시장치의 해상도가 높아짐에 따라 더욱 많은 수의 게이트선이 필요해지고 있다. 그런데 한 프레임을 주사하는데 걸리는 시간은, 예를 들어, 1/60초로 제한되어 있기 때문에 각 게이트선에 인가되는 게이트 온 신호의 시구간(time interval)은 그 만큼 작아지게 된다. 따라서 박막트랜지스터의 턴 온 시간 동안 충분한 화상 신호가 인가되지 않아 화질이 떨어지는 문제점이 있다.

따라서 최근에는 충분한 게이트 온 시간을 확보하기 위해, 화면(게이트선)을 상하로 2분할하여 액정표시장치를 구동하는 방식(듀얼 스캔 방식)이 제안되고 있다.

그런데 듀얼 스캔 구동에 있어서는, 상하로 나누어진 표시 화면의 경계가 사용자에게 인지되는 문제가 있다.

발명이 이루고자 하는 기술적 과제

따라서 본 발명의 목적은 경계가 인식되는 문제가 감소된 듀얼 스캔 구동 액정표시장치를 제공하는 것이다.

발명의 구성 및 작용

상기의 목적은, 각각 주사신호를 전송하는 제1게이트선으로 이루어진 제1게이트선 블록 및 제2게이트선으로 이루어진 제2게이트선 블록과, 상기 제1게이트선 블록에 화상신호를 전송하는 제1데이터선으로 이루어진 제1데이터선 블록 및 상기 제2게이트선 블록에 화상신호를 전송하는 제2데이터선으로 이루어진 제2데이터선 블록과, 상기 게이트선과 상기 데이터선이 교차되어 형성되며 각각 박막트랜지스터를 가지는 화소를 포함하며, 상기 박막트랜지스터는 상기 제1게이트선 블록과 상기 제2게이트선 블록 사이의 경계선을 중심으로 선대칭되도록 분포되어 있는 액정표시장치에 의하여 달성될 수 있다.

상기 게이트선은 2m개로 마련되고, 상기 제1게이트선 블록은 첫번째 내지 m번째 게이트선을 포함하며, 상기 제2게이트선 블록은 m+ 1번째 내지 2m번째 게이트선을 포함하는 것이 바람직하다.

상기 m번째 게이트선과 상기 m+ 1번째 게이트선 사이에는 더미 게이트선이 형성되어 있는 것이 바람직하다.

상기 게이트 구동부를 제어하는 타이밍 제어부를 더 포함하며, 상기 타이밍 제어부는, 한 프레임에 있어서, 주사신호가 제1게이트선 블록에서는 m번째 게이트선에서부터 시작하여 첫번째 게이트선까지 순차적으로 인가되며, 제2게이트선 블록에서는 m+ 1번째 게이트선에서부터 시작하여 2m번째 게이트선까지 순차적으로 인가되도록 상기 게이트 구동부를 제어하는 것이 바람직하다.

상기 게이트 구동부를 제어하는 타이밍 제어부를 더 포함하며, 상기 타이밍 제어부는, 한 프레임에 있어서, 주사신호가 제1게이트선 블록에서는 첫번째 게이트선에서부터 시작하여 m번째 게이트선까지 순차적으로 인가되며, 제2게이트선 블록에서는 2m번째 게이트선에서부터 시작하여 m+ 1번째 게이트선까지 순차적으로 인가되도록 상기 게이트 구동부를 제어하는 것이 바람직하다.

상기 제1데이터선과 상기 제2데이터선은 상기 제1게이트선 블록과 상기 제2게이트선 블록의 경계에서 절단되어 있는 것이 바람직하다.

상기 박막트랜지스터는 연결되어 있는 게이트선과 상기 경계선 사이에 위치하는 것이 바람직하다.

종래의 듀얼 스캔 액정표시장치에서는 구동방향이 서로 다른 2개 구역이 존재하는데 반해 각 화소의 형태는 구역에 관계없이 동일하게 마련되어 있다. 즉 각 화소 내에서의 박막트랜지스터와 화소전극의 배치가 동일한 것이다. 이에 따라 액정표시장치 구동시에 사용자는 구역의 경계선을 중심으로 2개의 패널이 있는 것같이 인식하는 문제가 있다.

본발명의 화소의 형태를 변형하여 이와 같은 문제를 해결하고자 한다.

이하 첨부된 도면을 참조로 하여 본발명을 더욱 상세히 설명하겠다.

도 1은 본발명의 제1실시예에 따른 액정표시장치(1)의 블록도이다.

제1실시예에 따른 액정표시장치(1)는 액정 표시 패널(100), 제1 및 제2 데이터 구동부(210, 220), 게이트 구동부(300), 메모리(400)와 타이밍 제어기(500)를 포함한다.

액정 표시 패널(100)에는 게이트 온 신호를 전달하기 위한 다수의 게이트선(G_1 내지 G_{2m})이 형성되어 있으며, 화상 신호를 나타내는 계조 전압을 전달하기 위한 데이터선(D_1 - D_n , C_1 - C_n)이 형성되어 있다. 게이트선과 데이터선에 의해 둘러싸인 영역은 각각 화소를 이룬다. 각 화소는 게이트선과 데이터선에 각각 게이트 전극 및 소스 전극이 연결되는 박막트랜지스터와, 박막트랜지스터의 드레인 전극에 연결되는 화소 전극 그리고 공통 전압이 인가되는 공통 전극을 포함한다.

여기서 다수의 게이트선은 첫번째 게이트선(G_1) 내지 m번째 게이트선(G_m)으로 이루어진 제1게이트선 블록과, m+ 1번째 게이트선(G_{m+1}) 내지 2m번째 게이트선(G_{2m})으로 이루어진 제2게이트선 블록으로 나누어진다. 제1게이트선 블록과 제2게이트선 블록은 경계선을 중심으로 나누어지는데 실시예에서는 경계선에 더미 게이트선(G_{dummy})이 위치하고 있다. 또한 게이트선에 대응하는 화소에 연결된 데이터선은 제1게이트선 블록과 연결되어 있으며 첫번째 데이터선(D_1) 내지 n번째 데이터선(D_n)으로 이루어진 제1데이터선 블록과, 제2게이트선 블록과 연결되어 있으며 첫번째 데이터선(C_1) 내지 n번째 데이터선(C_n)으로 이루어진 제2데이터선 블록으로 분리된다. 각 데이터선, 예를 들어 D_1 과 C_1 은, 제1게이트선 블록과 제2게이트선 블록의 경계에서 서로 분리되어 있다.

따라서 제1실시예에 따른 액정 표시 패널(100)은 제1게이트선 블록과 제1데이터선 블록을 포함하는 제1패널(100A)과 제2게이트선 블록과 제2데이터선 블록을 포함하는 제2패널(100B)로 나눌 수 있다.

제1데이터 구동부(210)과 제2 데이터 구동부(220)는 각각 액정 표시 패널(100)의 상부 및 하부에 형성되며, 메모리(400)로부터 인가되는 화상신호 데이터에 따라 각각 제1데이터선 블록과 제2데이터선 블록에 화상 신호를 나타내는 계조 전압을 인가한다.

타이밍 제어기(500)는 외부로부터 화상 데이터 신호(DATA), 메인클럭(MCLK), 수평동기신호(Hsync), 수직 동기 신호(Vsync)를 입력받아 필요한 타이밍 신호를 각각 메모리(400), 게이트 구동부(300), 제1 데이터 구동부(210) 그리고 제2 데이터 구동부(220)에 공급하며 이들을 제어한다.

메모리(400)는 타이밍 제어기(500)로부터 공급되는 쓰기 클럭 신호(WCLK)와 쓰기 클럭 신호(WCLK) 주파수의 1/2인 읽기 클럭신호(RCLK)에 동기하여 각각 제1데이터 구동부(210) 및 제2데이터 구동부(220)에 인가될 화상 데이터 신호를 쓰고 읽는다. 여기서는 메모리(400)가 상부 메모리 및 하부 메모리로 분류되어 있으나, 반드시 이에 한정되지 않는다.

이하에서는 도1과 함께 액정표시장치의 구동방향을 나타낸 도2를 참조하여 액정표시장치(1)의 동작을 설명한다.

먼저, 외부로부터 화상 데이터 신호(DATA), 메인 클럭(MCLK), 프레임 동기 신호인 수직동기신호(Vsync), 수평 라인(즉, 주사 라인)의 동기신호인 수직 동기 신호(Hsync)가 타이밍 제어기(500)로 입력된다.

메모리(400)는 타이밍 제어기(500)로부터 출력되는 쓰기 클럭(WCLK)에 동기하여 데이터를 기록한다. 즉 첫번째 화소 행에 인가될 화소 데이터부터 차례로 쓰기 클럭신호(WCLK)에 동기하여 메모리(400)에 기록한다.

상기와 같이 메모리(400)에 각 화소행에 인가될 화소 데이터가 모두 기록되면, 읽기 클럭신호(RCLK)에 동기하여 제1데이터 구동부(210) 또는 제2데이터 구동부(220)로 화상 데이터가 전송된다.

제1 데이터 구동부(210)과 제2 데이터 구동부(220)는 클럭(HCLK)에 동기되어 전송된 화상 데이터 신호를 각각 대응하는 계조 전압으로 바꾼 다음에, 타이밍 제어기(500)로부터 출력되는 로드(LOAD)신호에 따라 제1데이터선 블록(D₁ 내지 D_n) 및 제2데이터선 블록(C₁ 내지 C_n)에 라인 단위로 인가한다.

게이트 구동부(300)는 타이밍 제어기(500)로부터 출력되는 시작신호(STV)와 게이트 클럭(CPV)에 동기되어 제1게이트선 블록의 게이트선과 제2게이트선 블록의 게이트선에 게이트 온 전압을 인가한다.

게이트 온 전압 인가 순서는 2가지가 가능하다. 첫번째는 도 2a와 같이, 제1게이트선 블록에서는 상부의 첫번째 게이트선(G₁)에서 시작하여 경계에 인접한 m번째 게이트선(G_m)방향으로 인가하며, 제2게이트선 블록에서는 하부의 2m번째 게이트선(G_{2m})에서 시작하여 경계에 위치한 m+1번째 게이트선(G_{m+1})방향으로 인가한다. 즉 액정 표시 패널(100)의 양쪽 끝에서 시작되어 가운데(경계)를 향해 인가되는 것이다. 두번째는 도 2b와 같이 게이트 온 전압은, 제1게이트선 블록에서는 경계에 위치한 m번째 게이트선(G_m)에서 시작하여 상부의 첫번째 게이트선(G₁)방향으로 인가되며, 제2게이트선 블록에서는 경계에 위치한 m+1번째 게이트선(G_{m+1})에서 시작하여 하부의 2m번째 게이트선(G_{2m})방향으로 인가된다. 즉 액정 표시 패널(100)의 가운데(경계)에서 시작하여 양쪽 방향으로 인가되는 것이다

게이트 온 전압이 인가되면, 제1게이트선 블록 및 제2게이트선 블록의 게이트선에 연결된 박막트랜지스터는 턴온되어, 각각 제1데이터 구동부(210)와 제2데이터 구동부(220)로부터 전달된 계조 전압이 턴 온된 박막 트랜지스터를 통해 화소 전극에 전달된다.

이렇게 모든 게이트선에 게이트 온 전압이 인가되면 한 프레임이 완성된다. 이후 블랭킹 구간을 거친 후 다음 프레임이 시작된다. 이상과 같이 듀얼 스캔 방식에서는 게이트선을 제1게이트선 블록과 제2게이트선 블록으로 나누어 동시에 게이트 온 전압을 인가하기 때문에 단일 스캔 방식에 비하여 게이트선당 2배의 게이트 온 전압 인가 시간을 확보할 수 있다. 이에 따라 화상 신호의 인가가 충분히 이루어져 화질이 우수하다.

이하 도 3을 참조하여 본발명의 실시예에 따른 박막 트랜지스터 기판(50)의 배치를 설명하겠다. 도 3은 제1게이트선 블록과 제2게이트선 블록 사이에 위치하는 더미 게이트선(13)을 중심으로 도시되었으며, 여기서 더미 게이트선(13)이 제1게이트선 블록과 제2게이트선 블록 간의 경계선이 된다.

박막트랜지스터 기관(50)의 배치를 더미 게이트선(13)의 상부에 있는 제1패널영역(100A)을 중심으로 설명하면 다음과 같다.

게이트선(11a)과 데이터선(21a)은 서로 직교하며 화소를 형성하고 있다. 화소에 형성되어 있는 스위칭 소자, 즉 박막트랜지스터(Ta)는 게이트선(11a)에서 연장되어 있는 게이트 전극(12a), 데이터선(21a)의 분지인 소스 전극(22a), 게이트 전극(12a)을 중심으로 상기 소스 전극(22a)과 이격되어 있는 드레인 전극(23a)을 포함한다. 화소전극(41a)은 접촉구(31a)를 통해 드레인 전극(23a)과 전기적으로 접촉하고 있다.

더미 게이트선(13)은 화소와 연결되어 있지 않으며 게이트 구동부(300)로부터도 게이트 구동신호가 인가되지 않는다.

더미 게이트선(13)을 중심으로 제1패널 영역(100A)과 마주하고 있는 제2패널 영역(100B)의 화소 역시 게이트선(11a) 및 데이터선(21a), 게이트 전극(12a)과 소스 전극(22a) 그리고 드레인 전극(23a)을 포함하는 박막트랜지스터(Tb), 접촉구(31b)를 통해 드레인 전극(23b)과 전기적으로 접촉하고 있는 화소전극(41b)을 포함한다.

각 패널영역(100A, 100B)의 데이터선(21a, 21b)은 더미 게이트선(13)을 경계로 서로 분리되어 있다.

여기서 제1패널영역(100A)의 화소와 제2패널영역(100B)의 화소 형태는 더미 게이트선(13)을 중심으로 선대칭되어 있다. 즉, 박막트랜지스터 기관(50)에 형성되어 있는 박막트랜지스터(Ta, Tb)의 위치와 형성방향은 더미 게이트선(13)을 중심으로 선대칭으로 분포하고 있으며, 박막트랜지스터(Ta, Tb)는 연결되어 있는 게이트선(11a, 11b)과 더미 게이트선(13)사이에 위치한다. 화소전극(41a, 41b)의 형태와 배치 역시 더미 게이트선(13)을 중심으로 선대칭으로 분포하고 있다.

이러한 박막트랜지스터 기관(50)의 구성에서 도 2a 또는 도 2b와 같은 구동이 이루어지면 구동의 진행방향과 박막트랜지스터(Ta, Tb)의 배치방향은 제1패널영역(100A)와 제2패널영역(100B)에서 동일하게 된다.

예를 들어, 도 2a와 같이 제1패널영역(100A)의 상부에서 더미 게이트선(13)방향으로 구동이 진행되면, 구동 진행 방향에서 볼 때 박막트랜지스터(Ta)는 연결되어 있는 게이트 전극(11a)보다 앞에 위치한다. 제2패널영역(100B)에서는 하부에서 더미 게이트선(13) 방향으로 구동이 진행되는데, 구동 진행 방향에서 볼 때 제1패널영역(100A)과 마찬가지로 박막트랜지스터(Tb)는 연결되어 있는 게이트 전극(11b)보다 앞에 위치한다.

따라서 사용자가 제1패널영역(100A)과 제2패널영역(100B)을 서로 다른 패널로 인식하는 문제가 감소한다.

발명의 효과

이상 설명한 바와 같이, 본 발명에 따르면, 경계 인식문제가 감소된 액정표시장치가 제공된다.

(57) 청구의 범위

청구항 1.

각각 주사신호를 전송하는 제1게이트선으로 이루어진 제1게이트선 블록 및 제2게이트선으로 이루어진 제2게이트선 블록과;

상기 제1게이트선 블록에 화상신호를 전송하는 제1데이터선으로 이루어진 제1데이터선 블록 및 상기 제2게이트선 블록에 화상신호를 전송하는 제2데이터선으로 이루어진 제2데이터선 블록과;

상기 게이트선과 상기 데이터선이 교차되어 형성되며 각각 박막트랜지스터를 가지는 화소를 포함하며,

상기 박막트랜지스터는 상기 제1게이트선 블록과 상기 제2게이트선 블록 사이의 경계선을 중심으로 선대칭되도록 분포되어 있는 것을 특징으로 하는 액정표시장치.

청구항 2.

제 1항에 있어서,

상기 게이트선은 2m개로 마련되고,

상기 제1게이트선 블록은 첫번째 내지 m번째 게이트선을 포함하며, 상기 제2게이트선 블록은 m+ 1번째 내지 2m번째 게이트선을 포함하는 것을 특징으로 하는 액정표시장치.

청구항 3.

제 1항에 있어서,

상기 m번째 게이트선과 상기 m+ 1번째 게이트선 사이에는 더미 게이트선이 형성되어 있는 것을 특징으로 하는 액정표시장치.

청구항 4.

제 1항에 있어서,

상기 게이트 구동부를 제어하는 타이밍 제어부를 더 포함하며,

상기 타이밍 제어부는, 한 프레임에 있어서, 주사신호가 제1게이트선 블록에서는 m번째 게이트선에서부터 시작하여 첫번째 게이트선까지 순차적으로 인가되며, 제2게이트선 블록에서는 m+ 1번째 게이트선에서부터 시작하여 2m번째 게이트선까지 순차적으로 인가되도록 상기 게이트 구동부를 제어하는 것을 특징으로 하는 액정표시장치.

청구항 5.

제 1항에 있어서,

상기 게이트 구동부를 제어하는 타이밍 제어부를 더 포함하며,

상기 타이밍 제어부는, 한 프레임에 있어서, 주사신호가 제1게이트선 블록에서는 첫번째 게이트선에서부터 시작하여 m번째 게이트선까지 순차적으로 인가되며, 제2게이트선 블록에서는 2m번째 게이트선에서부터 시작하여 m+ 1번째 게이트선까지 순차적으로 인가되도록 상기 게이트 구동부를 제어하는 것을 특징으로 하는 액정표시장치.

청구항 6.

제 1항에 있어서,

상기 제1데이터선과 상기 제2데이터선은 상기 제1게이트선 블록과 상기 제2게이트선 블록의 경계에서 절단되어 있는 것을 특징으로 하는 액정표시장치.


청구항 7.

제 1항에 있어서,


상기 박막트랜지스터는 연결되어 있는 게이트선과 상기 경계선 사이에 위치하는 것을 특징으로 하는 액정표시장치.

도면


도면1




도면2a



도면2b



도면3



专利名称(译)	液晶显示器		
公开(公告)号	KR1020060063323A	公开(公告)日	2006-06-12
申请号	KR1020040102459	申请日	2004-12-07
[标]申请(专利权)人(译)	三星电子株式会社		
申请(专利权)人(译)	三星电子有限公司		
当前申请(专利权)人(译)	三星电子有限公司		
[标]发明人	HER JUNE		
发明人	HER,JUNE		
IPC分类号	G02F1/133		
CPC分类号	G02F1/136286 G02F1/13306 G02F1/1333 G02F1/1368		
代理人(译)	PARK , YOUNG WOO		
外部链接	Espacenet		

摘要(译)

液晶显示装置技术领域本发明涉及液晶显示装置。根据本发明的液晶显示装置包括：第一栅极线块，包括用于传输扫描信号的第一栅极线和包括第二栅极线的第二栅极线块，第二数据线块，包括由第一数据线和第二数据线构成的第一数据线块，该第二数据线将图像信号传输到第二栅极线块，以及通过使栅极线和数据线交叉形成的第二数据线块其中，薄膜晶体管分布成关于第一栅极线区和第二栅极线区之间的边界线对称。因此，可以减少在双扫描液晶显示装置中识别边界的问题。 3

