



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2007년09월18일
(11) 등록번호 10-0759965
(24) 등록일자 2007년09월12일

(51) Int. Cl.

G02F 1/136(2006.01)

(21) 출원번호 10-2000-0063451
(22) 출원일자 2000년10월27일
심사청구일자 2005년10월27일
(65) 공개번호 10-2002-0032790
공개일자 2002년05월04일
(56) 선행기술조사문헌
KR2019940013256 U

(73) 특허권자

삼성전자주식회사

경기도 수원시 영통구 매탄동 416

(72) 발명자

곽상기

경기도수원시팔달구원천동원천주공2단지202동1203호

최권영

서울특별시동작구사당3동대림아파트1동809호

(뒷면에 계속)

(74) 대리인

김원근, 팬코리아특허법인

전체 청구항 수 : 총 8 항


심사관 : 김주승

(54) 액정 표시 장치

(57) 요약

본 발명은 액정 표시 장치에 관한 것으로, 빛샘 현상을 최소화하여 안정된 화질을 구현하기 위하여, 테스트 패드를 게이트선에 분리시켜 공통 전압용 패턴에 연결시키거나, 공통 전압용 패턴으로 차폐시킨다. 본 발명에 따른 액정 표시 장치에서는, 기판 위에 다수개의 화소 영역이 배열되어 있는 표시 영역이 정의되어 있다. 화소 영역은 게이트선, 게이트선에 교차하여 형성되는 데이터선, 게이트선과 데이터선에 전기적으로 연결되는 박막 트랜지스터, 박막 트랜지스터에 전기적으로 연결되는 화소 전극선 및 화소 전극선 사이에 형성되는 공통 전극선을 포함하고 있다. 그리고, 공통 전압용 패턴이 다수개의 화소 영역의 공통 전극선을 공통으로 연결하고 있으며, 표시 영역의 외부에는 공통 전압용 패턴에 연결되며, 게이트선과는 분리되어 있는 테스트 패드가 형성되어 있다.

대표도 - 도1



(72) 발명자

탁영재

경기도수원시팔달구영통동진흥아파트551동1702호

박명재

광주광역시북구연제동현대아파트104동104호

박운용

경기도수원시팔달구매탄1동주공5단지아파트521
동1107호

특허청구의 범위

청구항 1

기관,

상기 기관 위에 형성되는 게이트선, 상기 게이트선에 교차하여 형성되는 데이터선, 상기 게이트선과 상기 데이터선에 전기적으로 연결되는 박막 트랜지스터, 상기 박막 트랜지스터에 전기적으로 연결되는 화소 전극선 및 상기 화소 전극선 사이에 형성되는 공통 전극선을 포함하는 화소 영역이 다수개 배열되어 있는 표시 영역,

상기 다수개의 화소 영역의 공통 전극선을 공통으로 연결하는 공통 전압용 패턴,

상기 표시 영역의 외부에 형성되고, 상기 공통 전압용 패턴에 연결되고, 상기 게이트선과는 분리되어 있는 테스트 패드를 포함하는 액정 표시 장치,

청구항 2

제1항에서,

상기 테스트 패드가 상기 공통 전압용 패턴에 연결되는 구조는,

상기 기관 위에 상기 테스트 패드 및 상기 공통 전압용 패턴이 형성되고,

상기 테스트 패드와 상기 공통 전압용 패턴을 덮는 절연막,

상기 테스트 패드와 상기 공통 전압용 패턴을 각각 드러내는 접촉 구멍,

상기 접촉 구멍을 통하여 상기 테스트 패드와 상기 공통 전압용 패턴을 연결하는 도전 패턴을 포함하는 액정 표시 장치.

청구항 3

제2항에서,

상기 기관에 대응되는 상부 기관,

상기 상부 기관에 화소 영역의 내부 영역을 제외한 기관의 영역을 덮도록 형성되는 블랙 매트릭스를 더 포함하는 액정 표시 장치.

청구항 4

기관,

상기 기관 위에 형성되는 게이트선, 상기 게이트선에 교차하여 형성되는 데이터선, 상기 게이트선과 상기 데이터선에 전기적으로 연결되는 박막 트랜지스터, 상기 박막 트랜지스터에 전기적으로 연결되는 화소 전극선, 상기 화소 전극선 사이에 형성되는 공통 전극선을 가지는 다수개의 화소 영역을 배열되어 있는 표시 영역,

상기 공통 전극선에 연결되어 상기 표시 영역의 외부에 형성되는 공통 전압용 패턴,

상기 게이트선에 연결되어 상기 표시 영역의 외부에 형성되는 테스트 패드,

상기 공통 전압용 패턴에 연결되고, 상기 테스트 패드에 중첩되고, 상기 테스트 패드에 절연되어 있는 도전 패턴을 포함하는 액정 표시 장치.

청구항 5

제4항에서,

상기 도전 패턴이 상기 테스트 패드를 중첩하는 구조는,

상기 기관 위에 상기 테스트 패드 및 상기 공통 전압용 패턴이 형성되고,

상기 테스트 패드와 상기 공통 전압용 패턴을 덮는 절연막,

상기 절연막에 상기 공통 전압용 패턴을 드러내는 접촉 구멍을 포함하고,

상기 도전 패턴이 상기 접촉 구멍을 통하여 상기 공통 전압용 패턴과 연결되되, 상기 테스트 패드와는 상기 절연막을 사이에 두고 중첩하는 액정 표시 장치.

청구항 6

제4항에서,

상기 기관에 대응되는 상부 기관,

상기 상부 기관에 화소 영역의 내부 영역을 제외한 기관의 영역을 덮도록 형성되는 블랙 매트릭스를 더 포함하는 액정 표시 장치.

청구항 7

기관,

상기 기관 위에 형성되는 게이트선, 상기 게이트선에 교차하여 형성되는 데이터선, 상기 게이트선과 상기 데이터선에 전기적으로 연결되는 박막 트랜지스터, 상기 박막 트랜지스터에 전기적으로 연결되는 화소 전극선, 상기 화소 전극선 사이에 형성되는 공통 전극선을 가지는 다수개의 화소 영역을 배열되어 있는 표시 영역,

상기 공통 전극선에 연결되어 상기 표시 영역의 외부에 형성되는 공통 전압용 패턴,

상기 게이트선에 연결되어 있으며, 상기 표시 영역으로부터 상기 화소 영역 폭의 두 배 이상의 간격을 두고 배치되어 있는 테스트 패드

를 포함하는 액정 표시 장치.

청구항 8

제7항에서,

상기 테스트 패드와 상기 표시 영역으로부터 200 μ m 이상의 간격을 두고 배치되어 있는 액정 표시 장치.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

- <5> 본 발명은 액정 표시 장치에 관한 것으로 특히, 수평 전계(Coplanar Electrode, CE) 모드의 액정 표시 장치 및 그 제조 방법에 관한 것이다.
- <6> 수평 전계(Coplanar Electrode, CE) 모드의 액정 표시 장치는 화소 전극과 공통 전극이 동일 평면에 형성되며, 화소 전극과 공통 전극 사이에 발생하는 수평 전계를 이용하여 액정을 구동함으로써, 광시야각을 구현한다.
- <7> 수평 전계 모드의 액정 표시 장치에서, 하부 기관의 표시 영역에는 다수개의 게이트선과 다수개의 데이터선의 교차하여 정의된 다수개의 화소셀 영역이 매트릭스 형상으로 배열되어 있다. 화소셀은 게이트선 및 데이터선에 전기적으로 연결되는 스위칭소자, 스위칭소자에 전기적으로 연결되는 화소 전극 및 화소 전극과의 사이에 수평 전계를 발생시키는 공통 전극을 포함한다. 그리고, 게이트선 각각의 일단에 연결되는 게이트 패드, 데이터선 각각의 일단에 연결되는 데이터 패드 및 화소셀 영역 각각의 공통 전극을 공통으로 연결하는 공통 전압용 패턴 등이 형성되어 있다.
- <8> 수평 전계 모드의 액정 표시 장치에서, 상부 기관에는 하부 기관의 화소셀 대응되는 적(R), 녹(G), 청(B)의 칼라 필터 셀 및 하부 기관의 화소셀 내부를 제외한 전 영역에 중첩되는 블랙 매트릭스가 형성되어 있다.
- <9> 한편, 액정 표시 장치의 배선 결함을 점검하기 위하여, 액정 표시 장치의 제작 완성 즈음에 패널 테스트를 실시한다. 패널 테스트를 위하여, 액정 표시 장치의 제작 공정 중에는 게이트선의 일단을 공통으로 연결시키고, 게

이트선의 다른 일단에 테스트 패드를 형성한다. 패털 테스트시에는 두 개의 게이트선을 선택하고, 선택된 게이트선의 테스트 패드에 테스트 전압을 인가함으로써, 두 게이트선에 연결된 화소셀의 배선 결합을 점검한다. 이러한 패털 테스트는 게이트선 모두에 대하여 실시한다.

<10> 패털 테스트 작업이 끝나면, 액정 표시 장치의 작동을 위하여 공통으로 연결된 게이트선을 모두 분리시킨다.

<11> 그런데, 액정 표시 장치의 테스트 과정에서 사용된 테스트 패드는 패털 테스트가 끝난 후에도 게이트선에 연결된 상태로 존재하여, 액정 표시 장치의 작동시에 게이트 전압을 인가 받는다. 특히, 오프 작동시에, 테스트 패드에 전달된 게이트 오프 전압은 마지막 라인에 위치하는 화소셀 내의 수평 전계를 왜곡시키고, 이 부분에서의 액정 운동을 왜곡시켜 빛샘 현상을 유발한다.

발명이 이루고자 하는 기술적 과제

<12> 본 발명은 빛샘 현상을 최소화하여 안정된 화질을 구현하는 액정 표시 장치를 제공하고자 한다.

발명의 구성 및 작용

<13> 이를 위하여, 본 발명에서는 테스트 패드를 게이트선에 분리시켜 공통 전압용 패턴에 연결시키거나, 공통 전압용 패턴으로 차폐시킨다.

<14> 상세하게 본 발명에 따른 액정 표시 장치에서는, 기관 위에 다수개의 화소 영역이 배열되어 있는 표시 영역이 정의되어 있다. 화소 영역은 게이트선, 게이트선에 교차하여 형성되는 데이터선, 게이트선과 데이터선에 전기적으로 연결되는 박막 트랜지스터, 박막 트랜지스터에 전기적으로 연결되는 화소 전극선 및 화소 전극선 사이에 형성되는 공통 전극선을 포함하고 있다. 그리고, 공통 전압용 패턴이 다수개의 화소 영역의 공통 전극선을 공통으로 연결하고 있으며, 표시 영역의 외부에는 공통 전압용 패턴에 연결되며, 게이트선과는 분리되어 있는 테스트 패드가 형성되어 있다.

<15> 여기서, 테스트 패드가 공통 전압용 패턴에 연결되는 구조는, 기관 위에 테스트 패드 및 공통 전압용 패턴이 형성되고, 절연막이 테스트 패드와 공통 전압용 패턴을 덮고 있으며, 도전 패턴이 테스트 패드와 공통 전압용 패턴을 각각 드러내는 접촉 구멍을 통하여 테스트 패드와 공통 전압용 패턴을 연결하고 있다.

<16> 이 때, 기관에 대응되는 상부 기관, 상부 기관에 화소 영역의 내부 영역을 제외한 기관의 영역을 덮도록 형성되는 블랙 매트릭스를 더 포함할 수 있다.

<17> 본 발명에 따른 액정 표시 장치에서는, 기관 위에 다수개의 화소 영역이 배열되어 있는 표시 영역이 정의되어 있다. 화소 영역은 게이트선, 게이트선에 교차하여 형성되는 데이터선, 게이트선과 데이터선에 전기적으로 연결되는 박막 트랜지스터, 박막 트랜지스터에 전기적으로 연결되는 화소 전극선 및 화소 전극선 사이에 형성되는 공통 전극선을 포함하고 있다. 그리고, 공통 전압용 패턴이 공통 전극선에 연결되어 표시 영역의 외부에 형성되어 있고, 테스트 패드가 게이트선에 연결되어 표시 영역의 외부에 형성되어 있으며, 도전 패턴이 공통 전압용 패턴에 연결되고, 테스트 패드에 중첩되며, 테스트 패드에 절연되어 있다.

<18> 여기서, 도전 패턴이 테스트 패드를 중첩하는 구조는, 기관 위에 테스트 패드 및 공통 전압용 패턴이 형성되고, 절연막이 테스트 패드와 공통 전압용 패턴을 덮고 있으며, 도전 패턴이 절연막에 공통 전압용 패턴을 드러내는 접촉 구멍을 통하여 공통 전압용 패턴과 연결되며, 테스트 패드와는 절연막을 사이에 두고 중첩하고 있다. 이 때, 기관에 대응되는 상부 기관, 상부 기관에 화소 영역의 내부 영역을 제외한 기관의 영역을 덮도록 형성되는 블랙 매트릭스를 더 포함할 수 있다.

<19> 또한, 본 발명에 따른 액정 표시 장치에서는, 본 발명에 따른 액정 표시 장치에서는, 기관 위에 다수개의 화소 영역이 배열되어 있는 표시 영역이 정의되어 있다. 화소 영역은 게이트선, 게이트선에 교차하여 형성되는 데이터선, 게이트선과 데이터선에 전기적으로 연결되는 박막 트랜지스터, 박막 트랜지스터에 전기적으로 연결되는 화소 전극선 및 화소 전극선 사이에 형성되는 공통 전극선을 포함하고 있다. 그리고, 공통 전압용 패턴이 공통 전극선에 연결되어 표시 영역의 외부에 형성되어 있고, 테스트 패드가 게이트선에 연결되며, 표시 영역의 마지막 라인에 위치하는 화소 영역과는 화소 영역의 폭의 두 배 이상의 간격을 두고 형성되어 있다. 여기서, 테스트 패드와 표시 영역의 마지막 라인에 위치하는 화소 영역과는 200 μ m 이상의 간격을 두고 형성될 수 있다.

<20> 이하, 다음 도면을 참조하여 본 발명에 대하여 설명한다.

<21> 도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치에서의 하부 기관의 평면도이고, 도 2는 도 1에서의 절단선

II-II'에 따른 액정 표시 장치의 단면도이다.

- <22> 수평 전계 모드의 액정 표시 장치에서는, 하부 기관(100)과 상부 기관(200)이 합착되어 있으며, "표시 영역"과 "주변 영역"이 정의되어 있다. 도면은 설명의 편의를 위하여, "표시 영역"의 마지막 라인에 위치하는 화소셀들과 그에 이웃하는 "주변 영역"의 테스트 패드(26) 및 공통 전압용 패턴(29)을 나타낸 것이다.
- <23> "표시 영역"에는 다수개의 게이트선(22)과 다수개의 데이터선(62)이 서로 교차하여 다수개의 화소 영역을 정의하고 있다. 각각의 화소 영역에는 게이트선(22)과 데이터선(62)에 전기적으로 연결되는 박막 트랜지스터(TFT)가 형성되어 있고, 박막 트랜지스터(TFT)에는 화소 전극 배선(67, 68)이 연결되어 있다. 그리고, 액정 표시 장치 구동시에, 화소 전극 배선(67, 68)과 수평 전계를 형성하는 공통 전극 배선(27, 28)이 형성되어 있다.
- <24> "주변 영역"에는 각각의 화소 영역에 형성되어 있는 공통 전극 배선(27, 28)을 공통으로 연결하는 공통 전압용 패턴(29)과 게이트선(22)의 일단에 연결되다가 끊긴 상태의 테스트 패드(26)가 형성되어 있다. 도면에는 표시하지 않았지만, 게이트선(22)의 다른 일단에는 게이트선(22)에 게이트 전압을 인가하기 위한 외부 구동 회로에 연결되는 게이트 패드가 형성되어 있다.
- <25> 이러한 액정 표시 장치의 구조의 구체적인 설명은 다음과 같다.
- <26> 우선, 하부 기관(100) 위에 크롬 계열 또는 몰리브덴 계열로 이루어진 하부 금속층(201)과 알루미늄 계열로 이루어진 상부 금속층(202)의 이중층 구조의 게이트 배선(22, 24, 26) 및 공통 전극 배선(27, 28, 29)이 형성되어 있다.
- <27> 게이트 배선(22, 24, 26)은 가로 방향으로 연장된 게이트선(22), 게이트선(22)의 일단에 형성되어 외부 구동회로로부터 게이트 신호를 받는 게이트 패드(도면 미표시), 게이트선(22)의 일부인 게이트 전극(24) 및 게이트선(22)의 다른 일단 부근에 위치하되, 게이트선(22)과 분리되어 있는 테스트 패드(26)를 포함한다.
- <28> 게이트선(22)과 테스트 패드(26)는 제작 공정에서 서로 연결되도록 형성되다가, 액정 표시 장치의 테스트 후에는 후술되는 분리 공정을 통하여 도면에 보인 바와 같이, 서로 분리된다.
- <29> 공통 전극 배선(27, 28, 29)은 화소 영역에 형성되는 공통 전극 주선(27) 및 공통 전극 주선(27)으로부터 연장되는 다수개의 공통 전극 가지선(28) 및 각각의 화소 영역에 형성된 다수개의 공통 전극 주선(27)을 공통으로 연결하는 공통 전압용 패턴(29)을 포함한다.
- <30> 그리고, 게이트 배선(22, 24, 26) 및 공통 전극 배선(27, 28, 29)을 질화 규소와 같은 절연 물질로 이루어진 게이트 절연막(30)이 덮고 있다.
- <31> 게이트 절연막(30) 위에는 비정질 실리콘과 같은 반도체 물질로 이루어진 반도체 패턴(42)이 형성되어 있고, 반도체 패턴(42) 위에는 불순물이 도핑된 비정질 실리콘과 같은 불순물이 도핑된 반도체 물질로 이루어진 저항성 접촉층(55, 56)이 형성되어 있다.
- <32> 그리고, 도전 물질로 이루어진 데이터 배선(62, 65, 66) 및 화소 전극 배선(67, 68)이 반도체 패턴(42)과 전기적으로 연결되어 있다.
- <33> 데이터 배선(62, 65, 66)은 게이트선(22)에 교차하여 세로 방향으로 연장되는 데이터선(62), 데이터선(62)의 일단에 형성되어 외부 구동 회로로부터 데이터 신호를 인가받는 데이터 패드(도면 미표시), 데이터선(62)의 일부로 하나의 저항성 접촉층(55)에 접촉되는 소스 전극(65), 다른 하나의 저항성 접촉층(56)에 접촉되는 드레인 전극(66)을 포함한다.
- <34> 화소 전극 배선(67, 68)은 드레인 전극(66)에 연결되어 공통 전극 주선(27)에 평행하게 배열되는 화소 전극 주선(67) 및 화소 전극 주선(67)으로부터 연장되는 다수개의 화소 전극 가지선(68)을 포함하고 있다.
- <35> 데이터 배선(62, 65, 66) 및 화소 전극 배선(67, 68)을 질화 규소와 같은 절연 물질로 이루어진 보호막(70)이 덮고 있다.
- <36> 그리고, 게이트선(22)과 테스트 패드(26)를 전기적으로 절연시키는 분리용 구멍(C)이 형성되어 있다. 이 분리용 구멍(C)은 보호막(70), 게이트 절연막(30) 및 게이트선(22)에 형성되어, 일체로 형성되어 있던 게이트선(22)과 테스트 패드(26)를 분리시키고 있다.
- <37> 그리고, "주변 영역"에는 테스트 패드(26) 및 공통 전압용 패턴(29)을 드러내는 제1 및 제2 접촉 구멍(72, 74)이 형성되어 있다. 제1 접촉 구멍(72)은 보호막(70), 게이트 절연막(30) 및 테스트 패드(26)의 상부 금속층인

알루미늄층(202)에 형성되어 있고, 제2 접촉 구멍(74)은 보호막(70), 게이트 절연막(30) 및 공통 전압용 패턴(29)의 상부 금속층인 알루미늄층(202)에 형성되어 있다.

- <38> 그리고, 보호막(70) 위에 제1 및 제2 접촉 구멍(72, 74)을 통하여 테스트 패드(26)와 공통 전압용 패턴(29)을 전기적으로 연결하는 연결 패턴(82)이 형성되어 있다.
- <39> 이러한 하부 기관(100)에 대응하는 상부 기관(200)에는 흑색 유기 물질로 이루어진 블랙 매트릭스(210)와 칼라 필터(220)가 형성되어 있다. 칼라 필터(220)는 하부 기관(200)의 화소 영역에 대응하여 형성되고, 블랙 매트릭스(210)는 화소셀의 내부 영역을 제외한 전 영역에 증착되어 있다.
- <40> 그리고, 상부 기관(100)과 하부 기관(200) 사이에는 액정층(300)이 개재되어 있다.
- <41> 이러한 구조를 가지는 액정 표시 장치를 구동하는 과정에서, 오프 작동시, 게이트 패드(도면 미표시)를 통하여 게이트선(22)에 -7V의 게이트 오프 전압을 인가하고, 공통 전압용 패턴(29)을 통하여 공통 전극 배선(27, 28, 29)에 5V의 공통 전압을 인가한다고 하자.
- <42> 테스트 패드(26)가 게이트선(22)에서 분리되어 공통 전압용 패턴(29)에 연결되어 있으므로, 테스트 패드(26) 및 공통 전압용 패턴(29) 모두에 5V의 전압이 걸린다. 그에 따라 이들 패턴(26, 29)에 근접한 상부 기관(200)의 블랙 매트릭스(210) 전 영역에 테스트 패드(26) 및 공통 전압용 패턴(29) 각각에 걸린 전압에 영향을 받아 5V의 전압이 균일하게 걸린다.
- <43> 게이트 오프 전압이 걸린 상태에서 공통 전압과 동일한 크기의 전압이 걸리는 블랙 매트릭스(210)의 전압은 화소셀 내의 수평 전계를 왜곡시키지 못하며, 액정 구동에도 영향을 주지 못한다. 따라서, 본 발명의 제1 실시예에 따른 액정 표시 장치에서는, 마지막 라인에 위치하는 화소셀에서 액정 구동의 왜곡으로 인하여 야기되는 빛샘 현상을 방지할 수 있다.
- <44> 그러나, 테스트 패드(26)는 액정 표시 장치를 테스트하는 과정에서는 게이트선(22)과 연결되어야 한다. 즉, 테스트 패드(26)는 게이트선(22)과 연결되는 상태로 제작되어 테스트를 끝낸 후에 분리용 구멍(C), 제1 및 제2 접촉 구멍(72, 74)과 연결 패턴(82)을 형성하여, 테스트 패드(26)를 게이트선(22)에서 분리하고 공통 전압용 패턴(29)과 연결해야 한다.
- <45> 테스트 패드(26)를 게이트선(22)에서 분리하는 공정은 다음과 같다.
- <46> 우선, 액정 표시 장치 테스트 전에는, 하부 기관(10) 위에 테스트 패드(26)가 게이트선(22)에 연결되어 있고, 공통 전압용 패턴(29)에는 분리되어 있으며, 그 상부에 게이트 절연막(30) 및 보호막(70)이 형성되어 있다.
- <47> 액정 표시 장치 테스트 후에는, 분리용 구멍(C), 제1 및 제2 접촉 구멍(72, 74)을 정의하는 마스크를 사용하는 사진 식각 공정을 통하여 보호막(70)과 게이트 절연막(30)을 식각하여 테스트 패드(26)의 상부 금속층인 알루미늄층(202)과 공통 전압용 패턴(29)의 상부 금속층인 알루미늄층(202)을 선택적으로 드러낸다. 이어, 알루미늄층 식각액을 사용하여 알루미늄층(202)의 드러난 부분을 제거하여 테스트 패드(26)와 공통 전압용 패턴(29)의 하부 금속층(201)을 드러낸다. 이로써, 제1 및 제2 접촉 구멍(72, 74)이 완성된다. 이 후, 기관 전면에 도전층을 형성한 후, 사진 식각하여 제1 및 제2 접촉 구멍(72, 74)을 통하여 테스트 패드(26)와 공통 전압용 패턴(29)을 연결하는 연결 패턴(82)을 형성한다. 이 과정에서 테스트 패드(26)의 하부 금속층(201)의 드러난 부분도 함께 제거되어 게이트선(22)과 테스트 패드(26)를 분리하는 분리 구멍(C)이 완성된다.
- <48> 이후, 후속 공정을 거쳐서 하부 기관의 제작을 완료하고, 상부 기관을 제작한 후, 두 기관을 합착하여 액정 표시 장치를 제작한다.
- <49> 테스트 패드(26)와 게이트선(22)의 분리 공정은 상술된 방법 이외에 후속 공정을 통하여 다양한 방법으로 실시할 수 있다.
- <50> 도 3은 본 발명의 제2 실시예에 따른 액정 표시 장치의 평면도이고, 도 4는 도 3에서의 절단선 IV-IV'에 따른 액정 표시 장치의 단면도이다.
- <51> 본 발명의 제2 실시예에 따른 액정 표시 장치에서는, 게이트선(22)에 연결되는 테스트 패드(26)를 공통 전압용 패턴(29)에 연결된 도전 패턴(84)으로 차폐시키고 있다. 이 경우, 테스트 패드(26)에 걸린 전압을 도전 패턴(84)이 차폐시키고 있기 때문에 테스트 패드(26)에 걸린 전압이 테스트 패드(26) 상부의 블랙 매트릭스(210)에 영향을 주지 못한다.

- <52> 본 발명의 제1 실시예에 따른 액정 표시 장치와 비교하여, 상부 기관과 하부 기관의 "표시 영역"은 동일하므로 이에 대한 설명은 생략하고, 하부 기관의 "주변 영역"에 대해서만 설명한다.
- <53> 하부 기관(100) 위에 "표시 영역"의 게이트선(22)에 연결되는 테스트 패드(26) 및 "표시 영역"의 공통 전극 주선(27)에 연결되는 공통 전압용 패턴(29)이 형성되어 있다. 테스트 패드(26) 및 공통 전압용 패턴(29)은 게이트선(22) 및 공통 전극 주선(27)과 같이, 크롬 계열 또는 몰리브덴 계열로 이루어지는 하부 금속층(201)과 알루미늄 계열로 이루어지는 상부 금속층(202)의 이중층 구조로 되어 있다. 그리고, 게이트 절연막(30)과 보호막(70)이 테스트 패드(26)와 공통 전압용 패턴(29)을 덮고 있다.
- <54> 게이트 절연막(30)과 보호막(70) 및 공통 전압용 패턴(29)의 상부 금속층인 알루미늄층(202)에는 공통 전압용 패턴(29)의 하부 금속층(201)을 드러내는 접촉 구멍(74)이 형성되어 있다. 그리고, 보호막(70) 위에는 접촉 구멍(74)을 통하여 공통 전압용 패턴(29)에 연결되는 도전 패턴(84)이 형성되어 있는데, 이 도전 패턴(84)은 보호막(70)과 게이트 절연막(30)을 사이에 두고 테스트 패드(26)를 충분히 덮고 있어서 테스트 패드(26)를 차폐시키고 있다.
- <55> 이러한 구조를 가지는 액정 표시 장치를 구동하는 과정에서, 오프 작동시, 게이트 패드(도면 미표시)를 통하여 게이트선(22)에 -7V의 게이트 오프 전압을 인가하고, 공통 전압용 패턴(29)을 통하여 공통 전극 배선(27, 28, 29)에 5V의 공통 전압을 인가한다고 하자.
- <56> 게이트선(22)에 연결되어 있는 테스트 패드(26)에는 -7V의 게이트 오프 전압이 걸리고, 공통 전압용 패턴(29)에는 5V의 공통 전압이 걸린다. 그런데, 테스트 패드(26)는 공통 전압용 패턴(29)에 연결된 도전 패턴(84)에 의하여 차폐되어 있으므로, 테스트 패드(26)에 걸린 -7V의 게이트 오프 전압은 그 상부의 블랙 매트릭스(210)에 영향을 주지 못한다. 테스트 패드(26) 위의 블랙 매트릭스(210) 부분은 도전 패턴(84)에 걸린 5V의 공통 전압에 영향을 받게 된다. 그에 따라 블랙 매트릭스(210) 전 영역에는 테스트 패드(26) 및 공통 전압용 패턴(29) 각각에 걸린 전압에 영향을 받아 5V의 전압이 균일하게 걸린다. 게이트 오프 전압이 걸린 상태에서 공통 전압과 동일한 크기의 전압이 걸리는 블랙 매트릭스(210)의 전압은 화소셀 내의 수평 전계를 왜곡시키지 못하며, 액정 구동에도 영향을 주지 못한다. 따라서, 본 발명의 제1 실시예에 따른 액정 표시 장치에서는, 마지막 라인에 위치하는 화소셀에서 액정 구동의 왜곡으로 인하여 야기되는 빛샘 현상을 방지할 수 있다.
- <57> 이러한 구조에서는 테스트 패드(26)가 게이트선(22)에 연결되어 있으므로, 액정 표시 장치를 테스트하는 것이 가능하므로, 본 발명의 제1 실시예에서와 같이, 테스트 패드(26)를 게이트선(22)에서 분리시킬 필요가 없다.
- <58> 한 편, 테스트 패드에 걸린 전압에 의하여 블랙 매트릭스에 걸리는 전압이 주위의 화소셀에 영향을 주지 않기 위하여, 테스트 패드를 화소셀과 소정의 간격을 두고 형성하는 방법이 있다. 즉, 테스트 패드를 마지막 라인에 위치하는 화소셀로부터 화소셀 폭의 두 배 이상이 되는 간격 예를 들어, 200 μ m이상의 간격을 두고 형성할 수 있다. 이 경우, 테스트 패드의 게이트 오프 전압에 의하여 블랙 매트릭스에 걸리는 전압이 마지막 라인의 화소셀에까지 영향을 줄 수 없을 정도로 멀리 떨어져 있기 때문에 마지막 라인에 위치하는 화소셀 내의 수평 전계를 왜곡시키지 못하며, 액정 구동에도 영향을 주지 못한다. 따라서, 마지막 라인에 위치하는 화소셀에서 액정 구동의 왜곡으로 인하여 야기되는 빛샘 현상을 방지할 수 있다.
- <59> 여기서, 테스트 패드와 마지막 라인에 위치하는 화소셀의 간격은 제조 공정 조건에 따라 적절하게 설정될 수 있다.

발명의 효과

- <60> 본 발명에서는, 액정 표시 장치 구동시, 테스트 패드에 걸린 게이트 전압으로 인하여 블랙 매트릭스에 걸리는 전압이 마지막 라인에 위치하는 화소셀 내에 형성되는 수평 전계를 왜곡시키는 것을 방지하도록 액정 표시 장치의 구조를 개선시킴으로써, 수평 전계의 왜곡으로 발생하는 빛샘 현상을 방지하고 안정된 화질을 구현할 수 있다.


도면의 간단한 설명

- <1> 도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치의 평면도이고,
- <2> 도 2는 도 1에 보인 절단선 II-II'에 따른 액정 표시 장치의 단면도이고,


- <3> 도 3은 본 발명의 제2 실시예에 따른 액정 표시 장치의 평면도이고,
- <4> 도 4는 도 3에 보인 절단선 IV-IV'에 따른 액정 표시 장치의 단면도이다.

도면


도면1




도면2



도면3



도면4



专利名称(译)	液晶显示器		
公开(公告)号	KR100759965B1	公开(公告)日	2007-09-18
申请号	KR1020000063451	申请日	2000-10-27
[标]申请(专利权)人(译)	三星电子株式会社		
申请(专利权)人(译)	三星电子有限公司		
当前申请(专利权)人(译)	三星电子有限公司		
[标]发明人	KWAK SANGKI 곽상기 CHOI KWONYOUNG 최권영 TAK YOUNGJAE 탁영재 PARK MYUNGJAE 박명재 PARK WOONYONG 박운용		
发明人	곽상기 최권영 탁영재 박명재 박운용		
IPC分类号	G02F1/1362 G02F1/1368 G02F1/1345 G09F9/30 G09F9/00 G02F1/136 G02F1/13 G09F9/35		
CPC分类号	G02F1/1309 G02F1/13458 G02F1/1345		
代理人(译)	KIM , WON GUN		
其他公开文献	KR1020020032790A		
外部链接	Espacenet		

摘要(译)

本发明涉及一种液晶显示装置中，为了实现具有最小光泄漏的稳定的图像质量，在栅极线分开测试垫为图案，或者，对于屏蔽共电压模式的公共电压连接。在根据本发明的液晶显示装置中，限定了其中多个像素区域布置在基板上的显示区域。像素区域包括被栅极线之间形成的公共电极线，所述数据线与栅线交叉以形成栅线和电连接到数据线的薄膜晶体管，电连接到所述薄膜晶体管电极线和所述像素电极线上的像素。然后，将共用电压和零，并且图案被连接到多个普通像素区域的公共电极线，连接到一个共同的电压的图案的显示区域的doedoe外侧，形成栅线，测试焊盘被去除。

