



(19)대한민국특허청(KR)
(12) 공개특허공보(A)

(51) 。 Int. Cl. (11) 공개번호 10-2007-0080722
G02F 1/136 (2006.01) (43) 공개일자 2007년08월13일

(21) 출원번호 10-2006-0012122
(22) 출원일자 2006년02월08일
심사청구일자 없음

(71) 출원인 삼성전자주식회사
경기도 수원시 영통구 매탄동 416
(72) 발명자 유두환
경기 광명시 소하2동 미도아파트 101동 602호
(74) 대리인 정상빈
특허법인가산

전체 청구항 수 : 총 9 항

(54) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치

(57) 요약

시인성을 향상시킬 수 있는 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치가 제공된다. 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치는, 게이트선, 상기 게이트선을 사이에 두고 상기 게이트선과 각각 평행한 제1 및 제2 유지 전극선을 포함하는 게이트 배선, 상기 게이트선, 상기 제1 및 제2 유지 전극선과 각각 절연되어 교차하며 제1 및 제2 서브 화소 영역을 정의하는 데이터선을 포함하는 데이터 배선, 상기 제1 및 제2 서브 화소마다 상기 게이트선 및 상기 데이터선에 연결되어 있는 제1 및 제2 박막 트랜지스터 및 상기 제1 및 제2 박막 트랜지스터에 각각 연결되어 있는 제1 및 제2 서브 화소 전극을 포함하는 화소 전극을 포함한다.

대표도

도 1

특허청구의 범위

청구항 1.

게이트선, 상기 게이트선을 사이에 두고 상기 게이트선과 각각 평행한 제1 및 제2 유지 전극선을 포함하는 게이트 배선;

상기 게이트선, 상기 제1 및 제2 유지 전극선과 각각 절연되어 교차하며 제1 및 제2 서브 화소 영역을 정의하는 데이터선을 포함하는 데이터 배선;

상기 제1 및 제2 서브 화소마다 상기 게이트선 및 상기 데이터선에 연결되어 있는 제1 및 제2 박막 트랜지스터; 및

상기 제1 및 제2 박막 트랜지스터에 각각 연결되어 있는 제1 및 제2 서브 화소 전극을 포함하는 화소 전극을 포함하는 박막 트랜지스터 표시판.

청구항 2.

제 1 항에 있어서,

상기 제2 유지 전극선에는 상기 제1 유지 전극선에 인가되는 전압의 반대 위상을 갖는 전압이 인가되는 박막 트랜지스터 표시판.

청구항 3.

제 1 항에 있어서,

상기 제1 유지 전극선 및 제2 유지 전극선에 인가되는 전압비는 0.60~0.75인 박막 트랜지스터 표시판.

청구항 4.

제 1 항에 있어서,

상기 제1 및 제2 서브 화소 영역의 면적비는 0.3~0.4인 박막 트랜지스터 표시판.

청구항 5.

게이트선, 상기 게이트선 사이에 두고 상기 게이트선과 각각 평행한 제1 및 제2 유지 전극선을 포함하는 게이트 배선;

상기 게이트선, 상기 제1 및 제2 유지 전극선과 각각 절연되어 교차하며 제1 및 제2 서브 화소 영역을 정의하는 데이터선을 포함하는 데이터 배선;

상기 제1 및 제2 서브 화소마다 상기 게이트선 및 상기 데이터선에 연결되어 있는 제1 및 제2 박막 트랜지스터; 및

상기 제1 및 제2 박막 트랜지스터에 각각 연결되어 있는 제1 및 제2 서브 화소 전극을 포함하는 화소 전극을 포함하는 제1 표시판;

상기 제1 표시판에 대향 배치되는 제2 표시판; 및

상기 제1 및 제2 표시판 사이에 개재되어 있는 액정층을 포함하는 액정 표시 장치.

청구항 6.

제 5 항에 있어서,

상기 제2 유지 전극선에는 상기 제1 유지 전극선에 인가되는 전압의 반대 위상을 갖는 전압이 인가되는 액정 표시 장치.

청구항 7.

제 5 항에 있어서,

상기 제1 유지 전극선 및 제2 유지 전극선에 인가되는 전압비는 0.60~0.75인 액정 표시 장치.

청구항 8.

제 5 항에 있어서,

상기 제1 및 제2 서브 화소 영역의 면적비는 0.3~0.4인 액정 표시 장치.

청구항 9.

제 5 항에 있어서,

상기 액정의 유전율 이방성은 5~10인 액정 표시 장치.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치에 관한 것으로, 보다 상세하게는 시인성을 향상시킬 수 있는 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치에 관한 것이다.

일반적으로, 액정표시장치(Liquid Crystal Display)는 기준전극과 컬러필터 등이 형성되어 있는 상부기판과 박막트랜지스터와 화소전극 등이 형성되어 있는 하부기판 사이에 액정층이 개재되며, 화소전극과 기준전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현한다.

이와 같이 정의된 액정 표시 장치는 여러 가지로 구분될 수 있으며, 이들 중 트위스트 네마틱(Twist Nematic) 액정을 사용하는 TN 모드형 액정 표시 장치가 있다. TN 모드 액정 표시 장치는 액정에 전원을 인가하지 않은 노멀(normal)한 상태에서 광이 디스플레이 되는 노멀리 화이트 모드(normally white mode)와 액정에 전원을 인가하지 않은 노멀한 상태에서 광이 디스플레이 되지 않는 노멀리 블랙 모드(normally black mode)로 나누어진다.

이때, 노멀리 블랙 모드를 갖는 TN 액정 표시 장치는 휘도비(contrast ration)가 우수한 특성을 갖고, 노멀리 화이트 모드를 갖는 TN 액정 표시 장치는 시야각 범위가 넓은 특성을 갖는다.

그러나, 노멀리 블랙 모드를 갖는 TN 액정 표시 장치는 광이 액정을 통과하면서 위상차($\Delta n d$, Δn 은 굴절률 이방성, d 는 빛이 매질을 통과해서 출사되는 거리)의 변조가 발생된다. 이처럼 위상차의 변조가 발생될 경우, 누설광이 증가되며 명암 대비율이 떨어져 결과적으로 시야각이 축소되는 문제점이 발생하게 되고, 또한, 계조 반전 문제가 함께 발생하여 노멀리 블랙 모드를 갖는 TN 액정 표시 장치에서의 디스플레이 성능 저하가 발생된다.

발명이 이루고자 하는 기술적 과제

본 발명이 이루고자 하는 기술적 과제는, 시인성을 향상시킬 수 있는 박막 트랜지스터 표시판을 제공하고자 하는 것이다.

본 발명이 이루고자 하는 기술적 과제는, 시인성을 향상시킬 수 있는 박막 트랜지스터를 포함하는 액정 표시 장치를 제공하고자 하는 것이다.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

발명의 구성

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은, 게이트선, 상기 게이트선을 사이에 두고 상기 게이트선과 각각 평행한 제1 및 제2 유지 전극선을 포함하는 게이트 배선, 상기 게이트선, 상기 제1 및 제2 유지 전극선과 각각 절연되어 교차하며 제1 및 제2 서브 화소 영역을 정의하는 데이터선을 포함하는 데이터 배선, 상기 제1 및 제2 서브 화소마다 상기 게이트선 및 상기 데이터선에 연결되어 있는 제1 및 제2 박막 트랜지스터 및 상기 제1 및 제2 박막 트랜지스터에 각각 연결되어 있는 제1 및 제2 서브 화소 전극을 포함하는 화소 전극을 포함한다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는, 게이트선, 상기 게이트선을 사이에 두고 상기 게이트선과 각각 평행한 제1 및 제2 유지 전극선을 포함하는 게이트 배선, 상기 게이트선, 상기 제1 및 제2 유지 전극선과 각각 절연되어 교차하며 제1 및 제2 서브 화소 영역을 정의하는 데이터선을 포함하는 데이터 배선, 상기 제1 및 제2 서브 화소마다 상기 게이트선 및 상기 데이터선에 연결되어 있는 제1 및 제2 박막 트랜지스터 및 상기 제1 및 제2 박막 트랜지스터에 각각 연결되어 있는 제1 및 제2 서브 화소 전극을 포함하는 화소 전극을 포함하는 제1 표시판, 상기 제1 표시판에 대향 배치되는 제2 표시판 및 상기 제1 및 제2 표시판 사이에 개재되어 있는 액정층을 포함한다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있을 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것으로, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다.

도 1은 전형적인 액정 표시 장치의 개략 구성도이다. 전형적인 액정표시장치는 도 1을 참조하면, 액정 패널(100), 게이트 구동부(200) 및 데이터 구동부(300)를 포함한다.

액정 패널(100)은 다수의 게이트 라인(G1 내지 Gn)과 다수의 데이터 라인(D1 내지 Dm)에 연결되어 있는 다수의 화소들을 포함하며, 각 화소는 다수의 게이트 라인(G1 내지 Gn)과 다수의 데이터 라인(D1 내지 Dm)에 연결된 스위칭 소자(M1, M2)와 이에 연결된 액정 커패시터(Clc1, Clc2) 및 스토리지 커패시터(Cst1, Cst2)를 포함한다.

행 방향으로 형성되어 있는 다수의 게이트 라인(G1 내지 Gn)은 스위칭 소자(M1, M2)에 게이트 신호를 전달하며, 열 방향으로 형성되어 있는 다수의 데이터 라인(D1 내지 Dm)은 스위칭 소자(M1, M2)에 데이터 신호에 해당되는 계조 전압을 전달한다. 그리고 스위칭 소자(M1, M2)는 삼단자 소자로서, 제어 단자는 게이트 라인(G1 내지 Gn)에 연결되어 있고, 입력 단자는 데이터 라인(D1 내지 Dm)에 연결되어 있으며, 출력 단자는 액정 커패시터(Clc1, Clc2) 및 스토리지 커패시터(Cst1, Cst2)의 한 단자에 연결되어 있다. 액정 커패시터(Clc1, Clc2)는 스위칭 소자(M)의 출력 단자와 공통 전극(도시하지 않음) 사이에 연결되고, 스토리지 커패시터(Cst1, Cst2)는 스위칭 소자(M1, M2)의 출력 단자와 공통 전극 사이에 연결(독립 배선 방식)되거나 스위칭 소자(M1, M2)의 출력 단자와 바로 위의 게이트 라인(G1 내지 Gn) 사이에 연결(전단 게이트 방식)될 수 있다.

게이트 구동부(200)는 다수의 게이트 라인(G1 내지 Gn)에 연결되어 있고, 스위칭 소자(M1, M2)를 활성화시키는 게이트 신호를 다수의 게이트 라인(G1 내지 Gn)으로 제공하며, 데이터 구동부(300)는 다수의 데이터 라인(D1 내지 Dm)에 연결되어 있다.

여기에서 스위칭 소자(M1, M2)는 모스 트랜지스터가 이용되며, 이러한 모스 트랜지스터는 폴리실리콘을 채널 영역으로 하는 박막 트랜지스터로 구현될 수 있다. 그리고 게이트 구동부(200)나 데이터 구동부(300)도 모스 트랜지스터로 구성되며, 이러한 모스 트랜지스터는 폴리실리콘을 채널 영역으로 하는 박막 트랜지스터로 구현될 수 있다.

도 2는 본 발명의 일 실시예에 따른 액정표시장치용 박막 트랜지스터 표시판의 배치도이고, 도 3은 도 2의 액정표시장치용 박막 트랜지스터 표시판과 색필터 표시판을 포함하는 액정 표시 장치의 배치도이고, 도 4는 도 2의 IIa-IIa'선에 대한 단면도이고, 도 5는 도 2의 IIb-IIb'선 및 IIb'-IIb''선에 대한 단면도이고, 도 6은 도 2의 IIc-IIc'선에 대한 단면도이다.

본 발명의 일 실시예에 따른 액정 표시 장치는 도 3에 도시된 바와 같이, 박막 트랜지스터 표시판(1)과 이와 마주보고 있는 색필터 표시판(2) 및 이들 두 표시판(1, 2) 사이에 개재되어 있는 액정층(3)으로 이루어진다.

먼저, 도 2, 도 4, 도 5 및 도 6을 참조하여 박막 트랜지스터 표시판에 대하여 좀 더 상세히 설명한다.

절연 기판(10) 위에 가로 방향으로 게이트선(22)이 형성되어 있고, 게이트선(22)에는 돌기의 형태로 이루어진 게이트 전극(26)이 형성되어 있다. 이때, 게이트선(22)에 형성된 돌기는 하부와 상부 두 개의 돌기로 이루어져 있으며, 이는 하나의 화소를 두 개의 서브 화소로 분할하기 위해 형성된 것이다. 그리고, 게이트선(22)의 끝에는 다른 층 또는 외부로부터 게이트 신호를 인가 받아 게이트선(22)에 전달하는 게이트선 끝단(24)이 형성되어 있고, 게이트선 끝단(24)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다. 이러한 게이트선(22), 게이트 전극(26) 및 게이트선 끝단(24)을 게이트 배선이라고 한다.

또한, 절연 기판(10) 위에는 유지 전극선(28a, 28b)이 형성되어 있다. 유지 전극선(28a, 28b)은 게이트선(22)과 평행하게 가로 방향으로 뻗어 있다. 여기에서, 도 1의 스토리지 캐패시터(29a, 29b)는 유지 전극선(28a, 28b)과 화소 전극(82a, 82b) 사이에 개재된 게이트 절연막(30) 및 보호막(70)으로 이루어지며, 게이트선(22)을 사이에 두고 게이트선과 평행하게 형성되어 있다. 이는 하나의 화소 영역을 두 개의 화소 영역 즉, 제1 및 제2 서브 화소 영역(A, B)으로 분할하여 유지 전극선(28a, 28b)에 인가되는 공통 전압을 각각 다르게 인가하기 위해서이다. 이때, 제1 및 제2 서브 화소 영역(A, B)에 각각 형성된 유지 전극선(28a, 28b)에는 서로 반대의 위상을 갖는 공통 전압이 인가되며, 유지 전극선(28a, 28b)에 인가되는 공통 전압은 아래와 같은 수학적식으로 나타낼 수 있다.

$$V_{\text{subpixel A}} = V_1 + \Delta V$$

$$V_{\text{subpixel B}} = V_2 - \Delta V$$

이때, V_1 과 V_2 는 4~6V, ΔV 는 0.5~1V의 사이의 값을 가질 수 있다. 예를 들면, V_1 과 V_2 를 5V, ΔV 는 0.5V라고 가정한다면, 제1 서브 화소 영역(A)의 유지 전극선(28a)에 인가되는 공통 전압은 5.5V가 인가되어 어두운 계조를 나타내며, 제2 서브 화소 영역(B)의 유지 전극선(28b)에 인가되는 공통 전압은 4.5V가 인가되어 상대적으로 밝은 계조를 나타낸다.

이렇게 유지 전극선(28a, 28b)에 서로 반대의 위상을 갖는 공통 전압을 인가하게 되면, 제1 및 제2 서브 화소 영역(A, B)에 형성된 화소 전극(82a, 82b)은 하나의 데이터선(62)을 통해 인가되는 계조 전압을 동시에 충전한 후에 유지 전극선(28a, 28b)에 각각 인가되는 공통 전압에 의해 한 프레임 동안 제1 및 제2 서브 화소 영역(A, B)은 각각 어두운 계조과 밝은 계조를 나타나게 된다.

또한, 도 7 및 도 8은 액정 표시 장치의 정면 및 측면의 시인성을 시뮬레이션을 통하여 측정한 결과를 나타낸 것이며, 제1 서브 화소 영역(A)과 제2 서브 화소 영역(B)의 전압비가 0.60~0.75, 제1 서브 화소 영역(A)과 제2 서브 화소 영역(B)의 면적비가 0.3~0.4의 조건하에서 액정 표시 장치의 시인성이 향상됨을 알 수 있다.

게이트 배선(22, 24, 26) 및 유지 전극선(28a, 28b)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 이루어질 수 있다. 또한, 게이트 배선(22, 24, 26) 및 유지 전극선(28a, 28b)은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 게이트 배선(22, 24, 26) 및 유지 전극선(28a, 28b)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 게이트 배선(22, 24, 26) 및 유지 전극 배선(28, 29)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.

게이트 배선(22, 24, 26) 및 유지 전극선(28a, 28b)의 위에는 게이트 절연막(30)이 형성되어 있다.

게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소 등으로 이루어진 반도체층(40)이 형성되어 있다. 이러한 반도체층(40)은 섬형, 선형 등과 같이 다양한 형상을 가질 수 있으며, 본 발명에서와 같이 게이트 전극(26) 상에 섬형으로 형성될 수 있다. 또한, 반도체층(40)이 선형으로 형성되는 경우, 데이터선(62) 아래에 위치하여 게이트 전극(26) 상부까지 연장된 형상을 가질 수 있다.

반도체층(40)의 위에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 섬형의 저항성 접촉층 및 선형의 저항성 접촉층이 형성되어 있다. 여기에서, 저항성 접촉층(55, 56a, 56b)은 섬형 저항성 접촉층으로서, 드레인 전극(66a, 66b) 및 소스 전극(65) 아래에 위치한다. 선형의 저항성 접촉층의 경우, 데이터선(62)의 아래까지 연장되어 형성된다.

저항성 접촉층(55, 56a, 56b) 및 게이트 절연막(30) 위에는 데이터선(62) 및 드레인 전극(66a, 66b)이 형성되어 있다. 데이터선(62)은 길게 뻗어 있으며 게이트선(22)과 교차하여 화소를 정의한다. 데이터선(62)으로부터 가지 형태로 저항성 접촉층(55)의 상부까지 연장되어 있는 소스 전극(65)이 형성되어 있다.

그리고, 데이터선(62)의 끝에는 다른 층 또는 외부로부터 데이터 신호를 인가 받아 데이터선(62)에 전달하는 데이터선 끝단(68)이 형성되어 있고, 데이터선 끝단(68)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다. 드레인 전극(66a, 66b)은 소스 전극(65)과 분리되어 있으며 소스 전극(65)을 중앙에 두고 저항성 접촉층(56a, 56b) 상부에 위치한다. 이러한 데이터선(62), 데이터선 끝단(68), 소스 전극(65)을 데이터 배선이라고 한다.

여기서, 데이터선(62)은 화소의 길이를 주기로 하여 반복적으로 형성되어 있다. 데이터선(62)의 세로로 뻗은 부분에는 소스 전극(65)이 연결되어 있고, 이 부분이 게이트선(22) 및 유지 전극선(28a, 28b)과 교차한다.

또한, 데이터선(62), 소스 전극(65) 및 드레인 전극(66a, 66b)은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어지는 것이 바람직하며, 내화성 금속 따위의 하부막(미도시)과 그 위에 위치한 저저항 물질 상부막(미도시)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 앞서 설명한 크롬 하부막과 알루미늄 상부막 또는 알루미늄 하부막과 몰리브덴 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.

소스 전극(65)은 반도체층(40)과 적어도 일부분이 중첩되고, 드레인 전극(66a, 66b)은 소스 전극(65)을 중심으로 반도체층(40)과 적어도 일부분이 중첩된다. 여기서, 저항성 접촉층(55, 56a, 56b)은 그 하부의 반도체층(40)과, 그 상부의 소스 전극(65) 및 드레인 전극(66a, 66b) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다.

드레인 전극(66a, 66b)은 반도체층(40)과 중첩되는 막대형 끝 부분과 이로부터 연장되어 넓은 면적의 드레인 전극 확장부(67a, 67b)를 가진다.

데이터선(62), 드레인 전극(66a, 66b) 및 노출된 반도체층(40) 위에는 유기 절연막으로 이루어진 보호막(70)이 형성되어 있다. 여기서 보호막(70)은 질화규소 또는 산화규소로 이루어진 무기물, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물 또는 플라즈마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진다. 또한, 보호막(70)은 유기막의 우수한 특성을 살리면서도 노출된 반도체층(40) 부분을 보호하기 위하여 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.

보호막(70)에는 데이터선 끝단(68) 및 드레인 전극 확장부(67a, 67b)를 각각 드러내는 접촉 구멍(contact hole)(78, 76a, 76b)이 형성되어 있으며, 보호막(70)과 게이트 절연막(30)에는 게이트선 끝단(24)을 드러내는 접촉 구멍(74)이 형성되어 있다. 접촉 구멍(76a, 76b)을 통하여 드레인 전극(66a, 66b)과 전기적으로 연결되는 평판 형태의 화소 전극(82a, 82b)이 형성되어 있다. 여기에서, 화소 전극(82a, 82b)은 게이트선(22)을 사이에 두고 상부와 하부에 각각 형성되어 있으며, 게이트선(22)과 박막 트랜지스터가 형성된 영역과 대응되는 색필터 표시판에는 블랙 매트릭스가 형성되도록 하여 화소 전극이 분할됨으로 인해 발생하는 빛샘 현상을 방지할 수 있다.

또한, 보호막(70) 위에는 접촉 구멍(74, 78)을 통하여 각각 게이트선 끝단(24)과 데이터선 끝단(68)과 연결되어 있는 보조 게이트선 끝단(86) 및 보조 데이터선 끝단(88)이 형성되어 있다. 여기서, 화소 전극(82a, 82b)과 보조 게이트 및 데이터선 끝단(86, 88)은 ITO 또는 IZO 따위의 투명 도전체 또는 알루미늄 따위의 반사성 도전체로 이루어진다. 보조 게이트선 및 데이터선 끝단(86, 88)은 게이트선 끝단(24) 및 데이터선 끝단(68)과 외부 장치와의 접촉성을 보완하고 이들을 보호하는 역할을 한다.

화소 전극(82a, 82b)은 접촉 구멍(76a, 76b)을 통하여 드레인 전극(66a, 66b)과 물리적·전기적으로 연결되어 있는 드레인 전극(66a, 66b)으로부터 데이터 전압을 인가 받는다.

데이터 전압이 인가된 화소 전극(82a, 82b)은 색필터 표시판의 공통 전극과 함께 전기장을 생성함으로써 화소 전극(82a, 82b)과 공통 전극 사이의 액정층의 액정 분자들의 배열을 결정한다. 이때, 액정의 유전율은 5~10 사이의 값을 갖는다.

화소 전극(82a, 82b), 보조 게이트선 및 데이터선 끝단(86, 88) 및 보호막(70) 위에는 액정층을 배향할 수 있는 배향막(미도시)이 도포될 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해되어야만 한다.

발명의 효과

상기한 바와 같은 본 발명에 따른 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치에 의하면, 하나의 화소 영역을 두 개의 서브 화소 영역으로 분할하여 서브 화소 영역에 인가되는 공통 전압을 각각 다르게 인가함으로써 계조 반전 문제를 해결하여 TN 모드 액정 표시 장치의 시인성을 향상시킬 수 있다.

도면의 간단한 설명

도 1은 전형적인 액정 표시 장치의 개략 구성도이다.

도 2는 본 발명의 일 실시예에 따른 액정표시장치용 박막 트랜지스터 표시판의 배치도이다.

도 3은 도 2의 액정표시장치용 박막 트랜지스터 표시판과 색필터 표시판을 포함하는 액정 표시 장치의 배치도이다.

도 4는 도 2의 IIa-IIa'선에 대한 단면도이다.

도 5는 도 2의 IIb-IIb'선 및 IIb'-IIb''선에 대한 단면도이다.

도 6은 도 2의 IIc-IIc'선에 대한 단면도이다.

도 7 및 도 8은 본 발명에 일 실시예에 따른 시뮬레이션 결과를 나타내는 그래프이다.

(도면의 주요부분에 대한 부호의 설명)

1: 박막 트랜지스터 표시판 2: 색필터 표시판

3: 액정층 22: 게이트선

24: 게이트선 끝단 26: 게이트 전극


28a, 28b: 유지전극선 30: 게이트 절연막

40: 반도체층 55, 56a, 56b : 저항성 접촉층


62: 데이터선 65: 소스 전극

66a, 66b: 드레인 전극 68: 데이터선 끝단


도면2




도면3




도면4




도면5




도면6



도면7



도면8



专利名称(译)	薄膜晶体管显示面板和包括其的液晶显示装置		
公开(公告)号	KR1020070080722A	公开(公告)日	2007-08-13
申请号	KR1020060012122	申请日	2006-02-08
[标]申请(专利权)人(译)	三星电子株式会社		
申请(专利权)人(译)	三星电子有限公司		
当前申请(专利权)人(译)	三星电子有限公司		
[标]发明人	YOU DOO HWAN		
发明人	YOU, DOO HWAN		
IPC分类号	G02F1/136		
CPC分类号	G02F1/136286 G02F1/136213 G02F1/136227 G02F1/1368 H01L27/124		
代理人(译)	JEONG, SANG BIN		
外部链接	Espacenet		

摘要(译)

本发明提供一种提高可视性的薄膜晶体管基板和包括该薄膜晶体管基板的液晶显示器。薄膜晶体管基板和包括其的液晶显示器包括栅极线和栅极线，并且栅极线被置于间隔中，栅极布线包括各自平行的第一和第二维持电极线和栅极线，以及第一和第二维持电极线，以及包括限定与数据线交叉的第一和第二子像素区域数据线的的数据线的数据线是绝缘的，并且第一和第二子像素连接到栅极线的第一和第二薄膜晶体管和和数据线和像素电极包括在第一和第二薄膜晶体管中的相应连接的第一和第二子像素电极。像素分割，灰度反转和液晶显示。

