



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2008-0001505
(43) 공개일자 2008년01월03일

(51) Int. Cl.

G02F 1/136 (2006.01)

(21) 출원번호 10-2006-0059975

(22) 출원일자 2006년06월29일

심사청구일자 없음

(71) 출원인

엘지.필립스 엘시디 주식회사

서울 영등포구 여의도동 20번지

(72) 발명자

박상욱

대구 수성구 범어3동 40-12 네오빌 402호

(74) 대리인

박장원


전체 청구항 수 : 총 18 항

(54) 박막 트랜지스터 제조방법 및 액정표시소자의 제조방법

(57) 요약

본 발명은 박막 트랜지스터 제조방법에 관해 개시한다. 개시된 방법은 절연기판 상에 게이트전극을 형성한다. 상기 게이트전극을 가진 기판 상에 차례로 적층된 액티브층 및 에치스톱퍼를 형성한다. 상기 에치스톱퍼를 가진 기판 상에 금속막을 형성한다. 상기 금속막을 선택적으로 식각하여 상기 에치스톱퍼를 노출한다. 상기 잔류된 금속막을 식각하여 상기 소오스/드레인전극을 형성한다. 상기 소오스/드레인전극을 가진 기판 상에 상기 드레인전극과 연결되는 화소전극을 형성한다. 상기한 구성에 의하면, 본 발명은 박막 트랜지스터부의 액티브층 위에 보호막 역할을 하는 에치스톱퍼를 형성함으로써, 박막 트랜지스터의 오프 전류를 낮추어 신뢰성 확보할 수 있으며, 보호막 형성 및 콘택공정을 생략하여 공정을 단순화할 수 있다.

대표도 - 도4i



특허청구의 범위

청구항 1

절연기판 상에 게이트전극을 형성하고,
 상기 게이트전극을 가진 기판 상에 차례로 적층된 액티브층 및 에치스톱퍼를 형성하고,
 상기 에치스톱퍼를 가진 기판 상에 금속막을 형성하고,
 상기 금속막을 선택적으로 식각하여 상기 에치스톱퍼를 노출하고,
 상기 잔류된 금속막을 식각하여 상기 소오스/드레인전극을 형성하고,
 상기 소오스/드레인전극을 가진 기판 상에 상기 드레인전극과 연결되는 화소전극을 형성하는 것을 특징으로 하는 박막 트랜지스터 제조방법.

청구항 2

제 1항에 있어서, 상기 게이트전극을 가진 기판 상에 액티브층 및 에치스톱퍼를 차례로 형성하는 것은,
 상기 게이트전극을 가진 기판 상에 실리콘층, 절연막 및 두께가 서로 다른 제 1마스크를 차례로 형성하되, 상기 제 1마스크는 상기 게이트전극과 대응된 부위가 상대적으로 두껍게 형성되고,
 상기 제 1마스크를 이용하여 상기 절연막 및 상기 실리콘층을 패터닝하여 차례로 적층된 상기 액티브층 및 절연 패턴을 형성하고,
 상기 제 1마스크를 에칭하여 제 1마스크 패턴을 형성하되, 상기 제 1마스크패턴은 상기 제 1마스크의 상대적으로 두께가 얇은 부위가 제거되고,
 상기 제 1마스크 패턴을 이용하여 상기 절연 패턴을 식각하여 상기 에치스톱퍼를 형성하는 것을 포함하는 박막 트랜지스터 제조방법.

청구항 3

제 1항에 있어서, 상기 금속막은 몰리브덴(Mo) 및 몰리브덴 합금 중 적어도 어느 하나인 것을 특징으로 하는 박막 트랜지스터 제조방법.

청구항 4

제 2항에 있어서, 상기 소오스/드레인전극은,
 상기 제 1마스크 패턴 및 에치스톱퍼를 가진 기판 상에 금속막을 형성하고,
 상기 제 1마스크 패턴 및 상기 제 1마스크 패턴 상부의 금속막을 선택적으로 제거하고,
 상기 결과의 기판 상에 서로 다른 두께를 가진 제 2마스크를 형성하되, 상기 제 2마스크는 드레인전극이 형성될 부위가 상대적으로 얇게 형성되고,
 상기 제 2마스크를 이용하여 상기 잔류된 금속막을 패터닝하여 형성하는 것을 포함하는 박막 트랜지스터 제조방법.

청구항 5

제 4항에 있어서, 상기 제 1마스크 패턴 및 상기 제 1마스크 패턴 상부의 금속막을 선택적으로 제거하는 것은 리프트-오프법을 이용하는 것을 특징으로 하는 박막 트랜지스터 제조방법.

청구항 6

제 4항에 있어서, 상기 금속막을 형성하기 전에,
 상기 제 1마스크 패턴 및 에치스톱퍼를 가진 기판 상에 오믹콘택층을 형성하는 것을 더 포함하는 박막 트랜지스터 제조방법.

청구항 7

제 4항에 있어서, 상기 제 2마스크를 이용하여 상기 잔류된 금속막을 패터닝하는 것은 습식 식각공정으로 진행하는 것을 특징으로 하는 박막 트랜지스터 제조방법.

청구항 8

제 4항에 있어서, 상기 화소전극을 형성하는 것은,
 상기 제 2마스크를 에칭하여 제 2마스크 패턴을 형성하고,
 상기 제 2마스크 패턴을 가진 기판 상에 투명도전막을 형성하고,
 상기 제 2마스크 패턴 및 상기 제 2마스크 패턴 상의 투명도전막을 선택적으로 제거하는 것을 포함하는 박막 트랜지스터 제조방법.

청구항 9

제 5항에 있어서, 상기 제 2마스크 패턴 및 상기 제 2마스크 패턴 상의 투명도전막을 선택적으로 제거하는 것은 리프트-오프법을 이용하는 것을 특징으로 하는 박막 트랜지스터 제조방법.

청구항 10

박막 트랜지스터부, 데이터배선부, 게이트 패드부 및 데이터 패드부가 각각 정의된 절연기판을 제공하고,
 상기 절연기판 상에 게이트배선을 형성하되, 상기 게이트배선은 상기 박막 트랜지스터부에는 게이트전극이, 그리고 상기 게이트 패드부에는 게이트 패드가 각각 구비되고,
 상기 게이트배선을 가진 기판 상에 차례로 적층된 액티브층 및 에치스톱퍼를 형성하고,
 상기 에치스톱퍼를 가진 기판 상에 금속막을 형성하고,
 상기 금속막을 선택적으로 식각하여 상기 박막 트랜지스터부 및 게이트 패드부의 에치스톱퍼를 노출하고,
 상기 잔류된 금속막을 식각하여 데이터배선을 형성하되, 상기 데이터배선은 상기 게이트 배선과 수직인 방향으로 배열되며, 상기 박막 트랜지스터부에는 소오스/드레인 전극이, 그리고 상기 데이터 패드부에는 데이터 패드가 각각 구비되고,
 상기 데이터배선을 가진 기판 상에 상기 드레인전극과 연결되는 화소전극을 형성하는 것을 특징으로 하는 액정 표시소자의 제조방법.

청구항 11

제 10항에 있어서, 상기 게이트전극을 가진 기판 상에 액티브층 및 에치스톱퍼를 차례로 형성하는 것은,
 상기 게이트전극을 가진 기판 상에 실리콘층, 절연막 및 두께가 서로 다른 제 1마스크를 차례로 형성하되, 상기 제 1마스크는 상기 게이트전극과 대응된 부위가 상대적으로 두껍게 형성되고,
 상기 제 1마스크를 이용하여 상기 절연막 및 상기 실리콘층을 패터닝하여 차례로 적층된 상기 액티브층 및 절연 패턴을 형성하고,
 상기 제 1마스크를 에칭하여 제 1마스크 패턴을 형성하되, 상기 제 1마스크 패턴은 상기 제 1마스크의 상대적으로 두께가 얇은 부위가 제거되고,
 상기 제 1마스크 패턴을 이용하여 상기 절연 패턴을 식각하여 상기 에치스톱퍼를 형성하는 것을 포함하는 액정 표시소자의 제조방법.

청구항 12

제 10항에 있어서, 상기 금속막은 몰리브덴(Mo) 및 몰리브덴 합금 중 적어도 어느 하나인 것을 특징으로 하는 액정표시소자의 제조방법.

청구항 13

제 11항에 있어서, 상기 소오스/드레인전극을 형성하는 것은,
 상기 제 1마스크 패턴 및 에치스탑퍼를 가진 기관 상에 금속막을 형성하고,
 상기 제 1마스크 패턴 및 상기 제 1마스크 패턴 상부의 금속막을 선택적으로 제거하고,
 상기 결과의 기관 상에 서로 다른 두께를 가진 제 2마스크를 형성하되, 상기 제 2마스크는 드레인전극이 형성될 부위가 상대적으로 얇게 형성되도록 하고,
 상기 제 2마스크를 이용하여 상기 잔류된 금속막을 패터닝하는 것을 포함하는 액정표시소자의 제조방법.

청구항 14

제 13항에 있어서, 상기 제 1마스크 패턴 및 상기 제 1마스크 패턴 상부의 금속막을 선택적으로 제거하는 것은 리프트-오프법을 이용하는 것을 특징으로 하는 액정표시소자의 제조방법.

청구항 15

제 13항에 있어서, 상기 금속막을 형성하기 전에,
 상기 제 1마스크 패턴 및 에치스탑퍼를 가진 기관 상에 오믹콘택층을 형성하는 것을 더 포함하는 액정표시소자의 제조방법.

청구항 16

제 13항에 있어서, 상기 제 2마스크를 이용하여 상기 잔류된 금속막을 패터닝하는 것은 습식 식각공정으로 진행하는 것을 특징으로 하는 액정표시소자의 제조방법.

청구항 17

제 13항에 있어서, 상기 화소전극을 형성하는 것은,
 상기 제 2마스크를 에칭하여 제 2마스크 패턴을 형성하고,
 상기 제 2마스크 패턴을 가진 기관 상에 투명도전막을 형성하고,
 상기 제 2마스크 패턴 및 상기 제 2마스크 패턴 상의 투명도전막을 선택적으로 제거하는 것을 포함하는 액정표시소자의 제조방법.

청구항 18

제 17항에 있어서, 상기 제 2마스크 패턴 및 상기 제 2마스크 패턴 상의 투명도전막을 선택적으로 제거하는 것은 리프트-오프법을 이용하는 것을 특징으로 하는 액정표시소자의 제조방법.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

- <5> 본 발명은 액정표시소자의 제조방법에 관한 것으로서, 보다 구체적으로는 3마스크를 적용하여 포토 마스크 수를 절감할 수 있는 액정표시소자의 제조방법에 관한 것이다.
- <6> 최근 영상표시장치에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube:CRT)를 대체하는 경량 박막형 평판표시장치(Flat Panel Display: FPD)에 대한 연구 및 상업화가 활발하게 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 적용되고 있다.
- <7> 상기 액정표시장치는 크게 제 1기관인 컬러필터(color filter)기관, 제 2기관인 어레이(array)기관 및 상기 컬러

러필터기판과 어레이기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다. 상기 액정표시장치의 스위칭 소자로는 일반적으로 박막 트랜지스터를 포함하는 어레이기판의 제작에 다수의 마스크 공정(즉, 포토리소그래피(photolithography)공정)를 필요로 하므로 생산성 면에서 상기 마스크 공정 수를 줄이는 방안이 연구되고 있다.

- <8> 도 1은 일반적인 박막 트랜지스터 어레이기판 일부를 나타낸 평면도로서, 도 3에서 I-I`절단선은 박막 트랜지스터부 및 데이터 배선부를, II-II`절단선은 데이터 패드부를, 그리고 III-III`절단선은 게이트 패드부를 각각 나타낸 것이다. 또한, 도 4a 내지 도 4f는 도 3의 I-I`, II-II` 및 III-III`의 절단면을 보인 공정별 단면도로서, 4마스크를 사용하여 액정표시소자를 제조하는 것을 보인 것이다.
- <9> 도 1 및 도 2a에 도시된 바와 같이, 채널영역, 데이터라인부, 게이트 패드부 및 데이터 패드부가 각각 정의된 절연 기판(1)을 제공한다. 상기 절연 기판(1)은 유리 등의 투명한 기판일 수 있다. 상기 절연 기판(1) 상에 게이트 배선용 물질막(3)을 형성한다. 상기 게이트배선용 물질막(3)은 금속막을 이용할 수 있다. 상기 게이트배선용 물질막(3) 위에 소정의 제 1마스크(31)를 형성한다. 상기 제 1마스크(31)는 포토레지스트 패턴일 수 있다.
- <10> 도 1 및 도 2b에 도시된 바와 같이, 상기 제 1마스크를 이용하여 상기 제 1금속막을 패터닝하여 게이트 배선(3P)을 형성한다. 상기 게이트 배선(3P1)은 기판 상에 일방향으로 연장되되, 일 끝단에는 게이트 패드(3P1)를, 그리고 박막 트랜지스터부에는 게이트 전극(3P2)을 포함한다. 이어, 제 1마스크를 제거한다. 그 다음, 상기 제 1마스크가 제거된 기판 상에 게이트 산화막(5), 실리콘층(7) 및 제 2금속막(9)을 차례로 형성한다. 상기 제 2금속막(9)은 상기 제 1금속막과 식각선택비가 서로 다른 금속을 이용할 수 있다. 상기 제 2금속막(9)을 가진 기판 상에 소정의 제 2마스크(33)를 형성한다. 상기 제 2마스크(33)는 포토레지스트 패턴일 수 있다.
- <11> 도 1 및 도 2c에 도시된 바와 같이, 상기 제 2마스크를 이용하여 상기 제 2금속막 및 실리콘층을 패터닝하여 차례로 적층된 액티브층(7P) 및 데이터 배선(9P)을 형성한다. 상기 데이터 배선(9P)은 상기 게이트 배선(3P)과 수직하게 교차하여 화소영역(A)을 정의하며, 데이터 패드부에 데이터 패드(9P1)를, 그리고 채널영역에 소오스/드레인전극(9P2)(9P3)을 포함한다. 상기 제 2마스크를 제거한다. 상기 제 3마스크가 제거된 기판 위에 보호막(11)을 형성한다. 상기 보호막(11)을 포함한 기판 상에 소정의 제 3마스크(35)를 형성한다.
- <12> 도 1 및 도 2d에 도시된 바와 같이, 상기 제 3마스크를 이용하여 상기 보호막을 패터닝하여 상기 채널영역의 드레인전극(11Pc)을 노출하는 콘택홀(13H)를 형성한다. 상기 보호막을 식각하여 상기 채널영역에 드레인전극(11Pc)을 노출하는 콘택홀(13H)을 형성하는 동안, 상기 게이트 패드부에서는 보호막 뿐만 아니라 게이트 산화막까지 식각되어 상기 게이트 패드(3P1)를 노출하는 콘택홀이 형성되고, 상기 데이터패드부에서는 데이터 패드(11Pa)가 과도 식각되어 상기 데이터 패드(11Pa) 하부의 게이트 산화막을 노출하는 콘택홀이 형성될 수 있다. 이어, 제 3마스크를 제거한다. 그 다음, 상기 제 3마스크가 제거된 기판 상에 투명 도전막(15)을 형성한다. 상기 투명 도전막(15)을 포함한 기판 상에 소정의 제 4마스크(37)를 형성한다. 상기 제 4마스크(37)는 이후의 공정에서 화소전극을 형성하기 위한 것이다.
- <13> 도 1 및 도 2e에 도시된 바와 같이, 상기 제 4마스크를 이용하여 상기 투명 도전막을 패터닝하여 상기 콘택홀(13H)을 통해 상기 드레인전극(11Pc)과 접촉하는 화소전극(15P)을 형성한다. 이때, 상기 화소전극(15P)은 상기 게이트 패드부 및 데이터 패드부 내의 콘택홀들을 덮을 수 있다. 이어, 상기 제 4마스크를 제거한다.
- <14> 그러나, 이와 같은 종래 액정표시소자를 제조하기 위해서는 게이트전극을 형성하기 위한 제 1마스크, 액티브층 및 소오스/드레인전극을 형성하기 위한 제 2마스크, 콘택홀을 형성하기 위한 제 3마스크, 및 화소전극 형성하기 위한 제 4마스크 등 총 4개의 마스크를 필요로 한다. 그러므로, 상술한 종래 액정표시소자를 제조하기 위해서는 다수의 공정이 요구되며, 또한 공정 수가 증가할수록 재료비 등의 공정비용이 상승하는 문제점이 있다.
- <15> 따라서, 마스크 수를 절감하여 공정을 단순화할 수 있는 새로운 액정 표시소자의 제조 공정이 요구된다.

발명이 이루고자 하는 기술적 과제

- <16> 본 발명의 과제는 마스크 수를 줄여 공정을 단순화할 수 있는 액정표시소자의 제조방법을 제공하려는 것이다.

발명의 구성 및 작용

- <17> 상기 과제를 달성하고자, 본 발명은 3마스크를 적용한 액정표시소자의 제조방법을 제공한다. 상기 방법은 절연 기판 상에 게이트전극을 형성한다. 상기 게이트전극을 가진 기판 상에 차례로 적층된 액티브층 및 에치스톱퍼를 형성한다. 상기 에치스톱퍼를 가진 기판 상에 금속막을 형성한다. 상기 금속막을 선택적으로 식각하여 상기 에

치스톱퍼를 노출한다. 상기 잔류된 금속막을 식각하여 상기 소오스/드레인전극을 형성한다. 상기 소오스/드레인 전극을 가진 기판 상에 상기 드레인전극과 연결되는 화소전극을 형성한다.

- <18> 상기 게이트전극을 가진 기판 상에 액티브층 및 에치스톱퍼를 차례로 형성하는 것은, 상기 게이트전극을 가진 기판 상에 실리콘층, 절연막 및 두께가 서로 다른 제 1마스크를 차례로 형성하되, 상기 제 1마스크는 상기 게이트전극과 대응된 부위가 상대적으로 두껍게 형성되고, 상기 제 1마스크를 이용하여 상기 절연막 및 상기 실리콘층을 패터닝하여 차례로 적층된 상기 액티브층 및 절연 패턴을 형성하고, 상기 제 1마스크를 에칭하여 제 1마스크 패턴을 형성하되 상기 제 1마스크 패턴은 상기 제 1마스크의 상대적으로 두께가 얇은 부위가 제거되고, 상기 제 1마스크 패턴을 이용하여 상기 절연 패턴을 식각하여 상기 에치스톱퍼를 형성하는 것을 포함한다.
- <19> 상기 금속막은 몰리브덴(Mo) 및 몰리브덴 합금 중 적어도 어느 하나인 것이 바람직하다.
- <20> 상기 소오스/드레인전극은 상기 제 1마스크 패턴 및 에치스톱퍼를 가진 기판 상에 금속막을 형성하고, 상기 제 1마스크 패턴 및 상기 제 1마스크 패턴 상부의 금속막을 선택적으로 제거하고, 상기 결과의 기판 상에 서로 다른 두께를 가진 제 2마스크를 형성하되, 상기 제 2마스크는 드레인전극이 형성될 부위가 상대적으로 얇게 형성되고, 상기 제 2마스크를 이용하여 상기 잔류된 금속막을 패터닝하여 형성하는 것을 포함한다.
- <21> 상기 제 1마스크 패턴 및 상기 제 1마스크 패턴 상부의 금속막을 선택적으로 제거하는 것은 리프트-오프법을 이용하는 것이 바람직하다.
- <22> 상기 금속막을 형성하기 전에, 상기 제 1마스크 패턴 및 에치스톱퍼를 가진 기판 상에 오믹콘택층을 형성하는 것을 더 포함한다.
- <23> 상기 제 2마스크를 이용하여 상기 잔류된 금속막을 패터닝하는 것은 습식 식각공정으로 진행하는 것이 바람직하다.
- <24> 상기 화소전극을 형성하는 것은 상기 제 2마스크를 에칭하여 제 2마스크 패턴을 형성하고, 상기 제 2마스크 패턴을 가진 기판 상에 투명도전막을 형성하고, 상기 제 2마스크 패턴 및 상기 제 2마스크 패턴 상의 투명도전막을 선택적으로 제거하는 것을 포함한다.
- <25> 상기 제 2마스크 패턴 및 상기 제 2마스크 패턴 상의 투명도전막을 선택적으로 제거하는 것은 리프트-오프법을 이용하는 것이 바람직하다.
- <26> 상기 과제를 달성하고자, 본 발명은 액정표시소자의 제조방법을 제공한다. 상기 방법은 박막 트랜지스터부, 데이터배선부, 게이트 패드부 및 데이터 패드부가 각각 정의된 절연기판을 제공한다. 상기 절연기판 상에 게이트 배선을 형성하되, 상기 게이트배선은 상기 박막 트랜지스터부에는 게이트전극이, 그리고 상기 게이트 패드부에는 게이트 패드가 각각 구비된다. 상기 게이트배선을 가진 기판 상에 차례로 적층된 액티브층 및 에치스톱퍼를 형성한다. 상기 에치스톱퍼를 가진 기판 상에 금속막을 형성한다. 상기 금속막을 선택적으로 식각하여 상기 박막 트랜지스터부 및 게이트 패드부의 에치스톱퍼를 노출한다. 상기 잔류된 금속막을 식각하여 데이터배선을 형성하되, 상기 데이터배선은 상기 게이트 배선과 수직인 방향으로 배열되며, 상기 박막 트랜지스터부에는 소오스/드레인 전극이, 그리고 상기 데이터 패드부에는 데이터 패드가 각각 구비된다. 상기 데이터배선을 가진 기판 상에 상기 드레인전극과 연결되는 화소전극을 형성한다.
- <27> 상기 게이트전극을 가진 기판 상에 액티브층 및 에치스톱퍼를 차례로 형성하는 것은 상기 게이트전극을 가진 기판 상에 실리콘층, 절연막 및 두께가 서로 다른 제 1마스크를 차례로 형성하되, 상기 제 1마스크는 상기 게이트전극과 대응된 부위가 상대적으로 두껍게 형성되고, 상기 제 1마스크를 이용하여 상기 절연막 및 상기 실리콘층을 패터닝하여 차례로 적층된 상기 액티브층 및 절연 패턴을 형성하고, 상기 제 1마스크를 에칭하여 제 1마스크 패턴을 형성하되 상기 제 1마스크 패턴은 상기 제 1마스크의 상대적으로 두께가 얇은 부위가 제거되고, 상기 제 1마스크 패턴을 이용하여 상기 절연 패턴을 식각하여 상기 에치스톱퍼를 형성하는 것을 포함한다.
- <28> 상기 금속막은 몰리브덴(Mo) 및 몰리브덴 합금 중 적어도 어느 하나인 것이 바람직하다.
- <29> 상기 소오스/드레인전극을 형성하는 것은 상기 제 1마스크 패턴 및 에치스톱퍼를 가진 기판 상에 금속막을 형성하고, 상기 제 1마스크 패턴 및 상기 제 1마스크 패턴 상부의 금속막을 선택적으로 제거하고, 상기 결과의 기판 상에 서로 다른 두께를 가진 제 2마스크를 형성하되, 상기 제 2마스크는 드레인전극이 형성될 부위가 상대적으로 얇게 형성되도록 하고, 상기 제 2마스크를 이용하여 상기 잔류된 금속막을 패터닝하는 것을 포함한다.
- <30> 상기 제 1마스크 패턴 및 상기 제 1마스크 패턴 상부의 금속막을 선택적으로 제거하는 것은 리프트-오프법을 이

용하는 것이 바람직하다.

- <31> 상기 금속막을 형성하기 전에, 상기 제 1마스크 패턴 및 에치스톱퍼를 가진 기판 상에 오믹콘택층을 형성하는 것을 더 포함한다.
- <32> 상기 제 2마스크를 이용하여 상기 잔류된 금속막을 패터닝하는 것은 습식 식각공정으로 진행하는 것이 바람직하다.
- <33> 상기 화소전극을 형성하는 것은 상기 제 2마스크를 에싱하여 제 2마스크 패턴을 형성하고, 상기 제 2마스크 패턴을 가진 기판 상에 투명도전막을 형성하고, 상기 제 2마스크 패턴 및 상기 제 2마스크 패턴 상의 투명도전막을 선택적으로 제거하는 것을 포함한다.
- <34> 상기 제 2마스크 패턴 및 상기 제 2마스크 패턴 상의 투명도전막을 선택적으로 제거하는 것은 리프트-오프법을 이용하는 것이 바람직하다.
- <35> (실시예)
- <36> 이하, 첨부된 도면을 참고로 하여 본 발명에 따른 3마스크를 적용한 액정표시소자의 제조방법을 설명하기로 한다.
- <37> 도 3은 본 발명에 따른 박막 트랜지스터 어레이기판 일부를 나타낸 평면도로서, 도 3에서 IV-IV`절단선은 박막 트랜지스터부 및 데이터 배선부를, V-V`절단선은 데이터 패드부를, 그리고 VI- VI`절단선은 게이트 패드부를 각각 나타낸 것이다. 또한, 도 4a 내지 도 4f는 도 3의 IV-IV`, V-V` 및 VI- VI`의 절단면을 보인 공정별 단면도로서, 3마스크를 사용하여 본 발명에 따른 액정표시소자를 제조하는 것을 보인 것이다.
- <38> 도 3 및 도 4a에 도시된 바와 같이, 박막트랜지스터부, 데이터배선부, 게이트 패드부 및 데이터 패드부가 각각 정의된 절연 기판(51)을 제공한다. 상기 절연 기판(51)은 유리 등의 투명한 기판일 수 있다. 상기 절연 기판(51) 상에 제 1금속막(53)을 형성한다. 상기 제 1금속막(53)은 알루미늄(Al), 알루미늄 합금(AlNd), 텅스텐(W), 크롬(Cr) 등을 포함하는 도전성 금속 그룹 중 선택된 하나 또는 그 이상일 수 있다. 상기 제 1금속막(53)은 스퍼터링(sputtering) 방법으로 형성할 수 있다. 상기 제 1금속막(53) 위에 소정의 제 1마스크(81)를 형성한다. 상기 제 1마스크(81)는 포토레지스트 패턴일 수 있다. 상기 제 1마스크(81)는 이후의 공정에서 게이트 패드, 게이트 전극이 구비된 게이트 배선을 형성하기 위한 것이다.
- <39> 도 3 및 도 4b에 도시된 바와 같이, 상기 제 1마스크를 이용하여 상기 제 1금속막을 패터닝하여 게이트 배선(53P)을 형성한다. 상기 게이트 배선(53P)은 기판(51) 상에 일방향으로 연장되고, 일 끝단에는 게이트 패드(53P1)를, 그리고 박막 트랜지스터부에는 게이트 전극(53P2)을 구비한다. 이어, 제 1마스크를 제거한다. 그 다음, 상기 제 1마스크가 제거된 기판 상에 게이트 산화막(53), 실리콘층(55) 및 절연막(57)을 차례로 형성한다. 상기 실리콘층(55)은 비정질실리콘(amorphous silicon layer)과 고농도의 불순물이 도핑된 비정질실리콘층을 차례로 적층하여 형성할 수 있다. 상기 절연막(57)은 이후의 공정에서 에치스톱퍼를 형성하기 위한 것이다. 상기 절연막(57)을 가진 기판 상에 포토레지스트막(83)을 도포한다. 상기 포토레지스트막(83)은 포지티브형 포토레지스트막 및 네거티브 포토레지스트막 중 어느 하나를 이용할 수 있다. 여기서는, 편의상 포지티브형 포토레지스트막이 사용되는 것을 예로 하여 설명한다. 상기 포토레지스트막(83)을 가진 기판 상부에 회절 마스크(90)를 준비한다. 상기 회절 마스크(90)에는 광을 모두 투과하는 투과영역(A1)과, 광을 일부만 투과하는 반투과영역(A2)과, 광을 차단하는 차단영역(A3)이 구비되어 있다. 상기 회절 마스크(90)를 이용하여 광을 선택적으로 포토레지스트막에 조사한다.
- <40> 도 3 및 도 4c에 도시된 바와 같이, 상기 회절 마스크를 통해 노광된 포토레지스트막을 현상한다. 그 결과, 상기 회절 마스크의 투과영역을 통해 광이 조사된 부위는 포토레지스트막이 모두 제거되고, 반투과영역 및 차단영역을 통해 광이 조사된 부위는 포토레지스트막이 일부 또는 전부 잔류되어, 제 2마스크(83P1)가 형성된다. 상기 제 2마스크(83P1)은 두께가 서로 다른 포토레지스트 패턴일 수 있다. 구체적으로, 상기 제 2마스크(83P1)는 박막 트랜지스터부에서는 채널이 형성될 부위가 상대적으로 포토레지스트막이 두껍게 형성되고, 상기 게이트 패드부에서는 포토레지스트막이 두껍게 형성되고, 상기 데이터 배선부 및 데이터 패드부에서는 포토레지스트막이 상대적으로 얇게 형성되도록 패터닝된다.
- <41> 도 3 및 도 4d에 도시된 바와 같이, 상기 제 2마스크를 이용하여 상기 절연막, 실리콘층 및 게이트 산화막을 패터닝한다. 그 결과, 박막 트랜지스터부에는 차례로 적층된 액티브층(55P) 및 절연패턴(57P)이 형성된다. 이어, 상기 제 2마스크를 에싱처리하여 박막 트랜지스터부 및 게이트 패드부에만 선택적으로 잔류되는 제 2마스크 패

턴(83P2)을 형성한다. 즉, 상기 제 2마스크 패턴(83P2)은 제 2마스크에 있어서 상대적으로 두께가 두꺼운 부분만 잔류하게 되고 그렇지 못한 부위는 모두 제거된다.

<42> 도 3 및 도 4e에 도시된 바와 같이, 상기 제 2마스크 패턴(83P2)을 마스크로 이용하여 상기 박막 트랜지스터부에 잔류된 절연패턴을 패터닝하여 에치스톱퍼(57P2)를 형성한다. 이때, 상기 게이트 패드부는 상기 제 2마스크 패턴(83P2)에 의해 덮여져 있으므로 패터닝 공정이 진행되지 않는다. 또한, 상기 데이터 배선부 및 데이터 패드부에는 상기 제 2마스크 패턴이 존재하지 않기 때문에 절연 패턴이 모두 제거된다. 이어, 상기 제 2마스크 패턴 및 상기 절연 패턴을 가진 기판 상에 오믹콘택층(59) 및 제 2금속막(61)을 차례로 형성한다. 상기 제 2금속막(61)은 제 1금속막과 식각선택비가 서로 다른 물질을 이용할 수 있다. 상기 제 2금속막(61)은 몰리브덴(Mo) 또는 몰리브덴 합금 등을 포함하는 도전성 금속 그룹 중 선택된 하나 또는 그 이상일 수 있다. 상기 제 2금속막(61)은 증착이나 스퍼터링(sputtering) 방법으로 형성할 수 있다.

<43> 도 3 및 도 4f에 도시된 바와 같이, 상기 제 2마스크 패턴 및 상기 제 2마스크 패턴 상부의 상기 제 2금속막 및 오믹콘택층을 선택적으로 제거한다. 상기 제 2마스크 패턴 및 상기 제 2마스크 패턴 상부의 상기 제 2금속막 및 오믹콘택층을 선택적으로 제거하는 것은 리프트 오프법을 이용할 수 있다. 그 결과, 상기 제 2마스크 패턴이 덮고 있던 박막 트랜지스터부 및 게이트 패드부의 에치스톱퍼 상에는 제 2금속막 및 오믹 콘택층이 존재하지 않게 된다. 이후, 상기 결과의 기판 전면에 제 3마스크(85)를 형성한다. 상기 제 3마스크(85)는 회절 마스크를 적용한 두께가 서로 다른 포토레지스트 패턴일 수 있다. 상기 제 3마스크(85) 형성은 제 2마스크와 동일한 방법으로 진행된다. 즉, 제 3마스크(85)는 상기 결과의 기판 전면에 포토레지스트막을 도포하고, 회절 마스크를 통한 상기 포토레지스트막의 노광 및 현상 공정을 거쳐서 형성된다. 그 결과, 상기 제 3마스크(85)는 상기 박막 트랜지스터부에서 드레인전극이 형성될 부위는 상대적으로 얇게 형성되고, 상기 게이트 패드부는 소정부위가 개구되되 전체적으로 포토레지스트막이 두껍게 형성되고, 상기 데이터 배선부 및 데이터 패드부에는 포토레지스트막이 상대적으로 얇게 형성되도록 패터닝된다.

<44> 도 3 및 도 4g에 도시된 바와 같이, 상기 제 3마스크를 이용하여 상기 잔류된 제 2금속막 및 오믹콘택층을 식각하여 데이터 배선(61P)을 형성한다. 상기 데이터 배선(61P)은 상기 게이트 배선(53P)과 수직하게 교차하여 화소 영역(B)을 정의하며, 상기 데이터 패드부에는 데이터 패드(61P1)가, 그리고 상기 박막 트랜지스터부에는 소오스/드레인 전극(61P2,61P3)이 각각 구비된다.

<45> 도 3 및 도 4h에 도시된 바와 같이, 상기 제 3마스크를 에칭하여 제 3마스크 패턴(85P)을 형성한다. 상기 제 3마스크 패턴(85P)을 가진 기판 상에 투명도전막(63)을 형성한다. 상기 투명 도전막(63)은 인듐-틴-옥사이드(Indium Tin Oxide) 또는 인듐-징크-옥사이드(Indium Zinc Oxide) 중 어느 하나일 수 있다.

<46> 도 3 및 도 4i에 도시된 바와 같이, 상기 제 3마스크 패턴 및 상기 제 3마스크 패턴 상의 투명 도전막을 선택적으로 제거하여 상기 드레인전극(61P3)과 연결되는 화소전극(63P)을 형성한다. 이때, 상기 화소전극(63P)은 상기 게이트 패드부 및 데이터 패드부 내의 각각의 콘택홀을 덮을 수 있다. 상기 제 3마스크 패턴 및 상기 제 3마스크 패턴 상의 투명 도전막을 선택적으로 제거하는 것은 리프트-오프법을 적용할 수 있다. 본 발명에서는 박막 트랜지스터부의 액티브층 위에 보호막 역할을 하는 에치스톱퍼를 형성한다. 따라서, 상기 박막 트랜지스터의 오프 전류를 낮추어 신뢰성 확보할 수 있다. 또한, 보호막 형성 및 콘택공정을 생략 가능하여 공정을 단순화할 수 있다.

발명의 효과

<47> 본 발명에 따르면, 리프트 오프법을 적용한 3마스크 공정을 통해 액정표시소자를 제조할 수 있다. 본 발명은 박막 트랜지스터부의 액티브층 위에 보호막 역할을 하는 에치스톱퍼를 형성함으로써, 박막 트랜지스터의 오프 전류를 낮추어 신뢰성 확보할 수 있으며, 실제로 보호막 형성 및 콘택공정을 생략할 수 있다. 따라서, 본 발명의 3마스크 공정을 적용하게 되면, 기존의 4마스크 공정에 비해, 마스크 형성을 위한 포토 공정, 스트립 공정, 세정공정 등을 생략 가능하여 공정이 단순화되며, 그 결과, 제조 원가가 절감되는 이점이 있다. 또한, 생산효율이 증대되는 이점이 있다.

도면의 간단한 설명


<1> 도 1은 일반적인 박막 트랜지스터 어레이기판의 일부를 나타낸 평면도.

<2> 도 2a 내지 도 2e는 도 1의 선의 절단면을 보인 공정별 단면도.


- <3> 도 3은 본 발명에 따른 박막 트랜지스터 어레이기판의 일부를 나타낸 평면도.
- <4> 도 4a 내지 4i는 도 3의 선의 절단면을 보인 공정별 단면도.

도면


도면1




도면2a




도면2b




도면2c




도면2d




도면2e




도면3




도면4a




도면4b




도면4c




도면4d




도면4e




도면4f




도면4g



도면4h



도면4i



专利名称(译)	薄膜晶体管的制造方法和液晶显示元件的制造方法		
公开(公告)号	KR1020080001505A	公开(公告)日	2008-01-03
申请号	KR1020060059975	申请日	2006-06-29
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	PARK SANG WOOK		
发明人	PARK,SANG WOOK		
IPC分类号	G02F1/136		
CPC分类号	H01L27/1288 H01L29/66765 H01L29/4908 G02F2001/136236 H01L27/1214 G02F2001/136231		
代理人(译)	PARK , JANG WON		
其他公开文献	KR101277218B1		
外部链接	Espacenet		

摘要(译)

本发明公开了一种薄膜晶体管的制造方法。所公开的方法在绝缘基板上形成栅电极。形成顺序堆叠在具有栅电极的基板上的有源层和蚀刻阻挡层。在具有蚀刻阻挡层的基板上形成金属膜。选择性地蚀刻金属膜以暴露蚀刻阻挡层。蚀刻剩余的金属膜以形成源/漏电极。并且连接到漏电极的像素电极形成在具有源/漏电极的基板上。根据本发明，通过在薄膜晶体管部分的有源层上形成用作保护膜的蚀刻阻挡层，可以降低薄膜晶体管的截止电流以确保可靠性，并且通过省略保护膜形成和接触工艺可以简化工艺。可以。

