

(19)대한민국특허청(KR)
(12) 공개특허공보(A)

(51) 。 Int. Cl.⁸ (11) 공개번호 10-2006-0001030
G02F 1/1343 (2006.01) (43) 공개일자 2006년01월06일

(21) 출원번호 10-2004-0050041
(22) 출원일자 2004년06월30일

(71) 출원인 엘지.필립스 엘시디 주식회사
서울 영등포구 여의도동 20번지
(72) 발명자 황한욱
서울특별시 영등포구 양평동6가 86번지 덕양연립 5동 105호
김상호
충청남도 금산군 금산읍 상옥리 5구 88
(74) 대리인 김용인
심창섭

심사청구 : 없음

(54) 횡전계방식 액정표시소자 및 그 제조방법

요약

본 발명은 폴리실리콘을 적용하는 탑-게이트형 박막트랜지스터에 있어서, 소스전극과 액티브층이 콘택되는 콘택홀의 개수를 줄여 소자의 개구율을 향상시키고자 하는 횡전계방식 액정표시소자 및 그 제조방법에 관한 것으로, 기판 상에 형성된 액티브층과, 상기 액티브층을 포함한 전면에 형성된 게이트 절연막과, 상기 게이트 절연막 상에 형성되어 n번째 및 n+1번째 라인이 서로 인접하는 게이트 배선 및 상기 게이트 배선에서 분기되는 게이트 전극과, 상기 게이트 배선을 포함한 전면에 형성된 층간절연막과, 상기 층간절연막 상에서 상기 게이트 배선에 수직교차하여 화소를 정의하고 n번째 및 n+1번째 게이트 배선 사이에서 상기 액티브층에 콘택되는 데이터 배선 및 독립된 패턴으로 형성되어 상기 액티브층에 콘택되는 드레인 전극과, 상기 게이트 배선에 평행하는 공통배선 및 상기 공통배선에서 분기되어 상기 데이터 배선에 평행하는 공통전극과, 상기 드레인 전극에 접속하고 상기 공통전극에 평행하는 화소전극을 포함하여 구성되는 것을 특징으로 한다.

대표도

도 4

색인어

LTPS, 개구율, 콘택홀, 소스전극, 폴리실리콘

명세서

도면의 간단한 설명

도 1은 종래 기술에 의한 횡전계방식 액정표시소자의 평면도.

도 2는 도 1의 I-I'선상에서의 단면도.

도 3a 내지 도 3d는 종래 기술에 의한 횡전계방식 액정표시소자의 제조과정을 나타낸 평면도.

도 4는 본 발명에 의한 횡전계방식 액정표시소자의 평면도.

도 5는 도 4의 II-II'선상에서의 단면도.

도 6은 본 발명에 의한 횡전계방식 액정표시소자의 구동회로도.

도 7a 내지 도 7d는 본 발명에 의한 횡전계방식 액정표시소자의 제조과정을 나타낸 평면도.

*도면의 주요 부분에 대한 부호설명

110 : 기판 111 : 게이트 절연막

112 : 게이트 배선 112a : 게이트 전극

113 : 층간절연막 114 : 액티브층

115 : 데이터 배선 115b : 드레인 전극

116 : 보호막 118 : 유기막

117 : 화소전극 121,122 : 제 1, 제 2 콘택홀

124 : 공통전극 125 : 공통배선

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 폴리실리콘을 적용하는 탑-게이트 형 박막트랜지스터에 있어서, 소스전극과 액티브층이 콘택되는 콘택홀의 개수를 줄여 소자의 개구율을 향상시키고자 하는 횡전계방식 액정표시소자 및 그 제조방법에 관한 것이다.

최근, 계속해서 주목받고 있는 평판표시소자 중 하나인 액정표시소자는 액체의 유동성과 결정의 광학적 성질을 겸비하는 액정에 전계를 가하여 광학적 이방성을 변화시키는 소자로서, 종래 음극선관(Cathode Ray Tube)에 비해 소비전력이 낮고 부피가 작으며 대형화 및 고정세가 가능하여 널리 사용되고 있다.

상기 액정표시소자는 액정의 성질과 패턴의 구조에 따라서 여러 가지 다양한 모드가 있다.

구체적으로, 액정 방향자가 90°트위스트 되도록 배열한 후 전압을 가하여 액정 방향자를 제어하는 TN 모드(Twisted Nematic Mode)와, 한 화소를 여러 도메인으로 나눠 각각의 도메인의 주시야각 방향을 달리하여 광시야각을 구현하는 멀티도메인 모드(Multi-Domain Mode)와, 보상필름을 기판에 부착하여 빛의 진행방향에 따른 빛의 위상변화를 보상하는 OCB 모드(Optically Compensated Birefringence Mode)와, 한 기판 상에 두개의 전극을 형성하여 액정의 방향자가 배향막의 나란한 평면에서 꼬이게 하는 횡전계방식(In-Plane Switching Mode)과, 네가티브형 액정과 수직배향막을 이용하여 액정 분자의 장축이 배향막 평면에 수직 배열되도록 하는 VA 모드(Vertical Alignment Mode) 등 다양하다.

이중, 상기 횡전계방식 액정표시소자는 통상, 서로 대향 배치되어 그 사이에 액정층을 구비한 컬러필터 어레이 기판과 박막트랜지스터 어레이 기판으로 구성된다.

즉, 상기 컬러필터 어레이 기판에는 빛샘을 방지하기 위한 블랙 매트릭스와, 상기 블랙 매트릭스 상에 색상을 구현하기 위한 R,G,B의 컬러필터층이 형성된다.

그리고, 상기 박막트랜지스터 어레이 기판에는 단위 화소를 정의하는 게이트 배선 및 데이터 배선과, 상기 게이트 배선 및 데이터 배선의 교차 지점에 형성된 스위칭소자와, 서로 엇갈리게 교차되어 횡전계를 발생시키는 공통전극 및 화소전극이 형성된다.

이 때, 상기 스위칭 소자로서 박막트랜지스터(TFT : Thin Film Transistor)를 주로 이용하는데, 상기 박막트랜지스터는 액티브층으로 어떤 실리콘을 사용하느냐에 따라, 비정질 실리콘(아몰퍼스 실리콘:a-Si)으로 이루어지는 반도체막을 사용하는 것과 결정상을 갖는 다결정질 실리콘으로 이루어지는 반도체막을 사용하는 것으로 분류할 수 있다. 다결정질 실리콘 으로서는 주로 폴리 실리콘(poly-Si), 또는 미결정 실리콘(μ c-Si)이 알려져 있다.

다결정질 실리콘으로 이루어지는 반도체는 비정질 실리콘으로 이루어지는 반도체와 비교하여 캐리어의 이동도가 10배에서 100배 정도 크다는 특징이 있고, 스위칭 소자의 구성 재료로서 대단히 뛰어난 특성을 갖고 있다.

한편, 다결정 실리콘을 사용하는 경우, 고온의 결정화 과정이 수행되지 않기 때문에 저온공정이 가능하다.

다결정 실리콘을 사용하는 LTPS(Low Temperature Polycrystalline Silicon) 기술이 적용되는 액정표시소자는, 서로 대향하는 액티브층 및 게이트 패턴과 그 사이에 형성되는 얇은 게이트 절연막에 의해 스토리지 커패시턴스를 발생시키므로 스토리지 전극의 면적을 감소시킬 수 있고, 감소된 스토리지 전극의 면적만큼의 개구율이 향상된다.

이하, 도면을 참조하여 종래 기술의 횡전계방식 액정표시소자 및 그 제조방법에 대해 설명하면 다음과 같다. 이하에서는 주로 횡전계방식 액정표시소자의 박막트랜지스터 어레이 기판에 관하여 서술한다.

도 1은 종래 기술에 의한 횡전계방식 액정표시소자의 평면도이고, 도 2는 도 1의 I-I'선상에서의 단면도이며, 도 3a 내지 도 3d는 종래 기술에 의한 횡전계방식 액정표시소자의 제조과정을 나타낸 평면도이다.

박막트랜지스터 어레이 기판(10) 상에는, 도 1 및 도 2에 도시된 바와 같이, 수직으로 교차 배치되어 단위 화소를 정의하는 게이트 배선(12) 및 데이터 배선(15)과, 상기 게이트 배선(12) 및 데이터 배선(15)의 교차 부위에 배치된 박막트랜지스터(TFT)와, 상기 게이트 배선(12)과 평행하도록 화소 내에 배치된 공통배선(25)과, 상기 공통배선(25)에서 분기되어 각 화소영역에 상기 데이터 배선(15)에 평행하도록 형성되는 다수개의 공통전극(24)과, 상기 박막트랜지스터(TFT)의 드레인 전극(15b)에 연결되어 각 화소영역의 상기 공통전극(24) 사이에서 상기 공통전극과 평행하게 교차 배치된 다수개의 화소 전극(17)이 구비되어, 상기 공통전극(124)과 화소전극(17) 사이에 발생하는 횡전계에 의해 액정을 구동시킨다.

상기 박막트랜지스터(TFT)는 기판 상에 형성된 액티브층(14)과, 게이트 절연막(11)에 의해 상기 액티브층(14)과 절연되고 상기 게이트 배선(12)에서 분기되는 게이트 전극(12a)과, 상기 게이트 전극(12a)을 포함한 전면에 형성된 층간절연막(13)과, 상기 게이트 절연막(11) 및 층간절연막(13)을 제거하여 형성한 제 1, 제 2 콘택홀(21,22)을 통하여 상기 액티브층(14)에 콘택되는 소스/드레인 전극(12a)으로 구성된다.

여기서, 상기 액티브층(14)은 폴리실리콘을 사용하여 형성되고, 상기 소스전극(15a)은 상기 데이터 배선(15)에서 분기되어 형성되고, 상기 드레인 전극(15b)은 독립된 패턴 형태로 화소 내부에 형성되어 있다.

이 때, 상기 액티브층(14)은 상기 공통전극(24) 하부까지 연장형성되어 상기 공통전극(24)과 더불어 스토리지 커패시턴스(도 2의 Cst)를 발생시킨다. 따라서, 별도의 스토리지 전극을 형성하지 않아도 되므로, 스토리지 전극 면적 만큼의 개구율을 확보할 수 있다. 참고로, 상기 공통전극(24)은 게이트 전극(12a)과 동일층에 구비되므로, 상기 액티브층(14)과 공통전극(24) 사이에는 게이트 절연막(11)이 형성되어 있다.

한편, 상기 드레인 전극(15b)은 독립된 섬 모양으로 형성되며, 상기 드레인 전극(15b) 상부에 형성되는 보호막(16) 및 유기막(18)을 제거하여 형성한 제 3 콘택홀(23)을 통해 상기 화소전극(17)과 콘택된다. 상기 제 3 콘택홀(23) 및 제 2 콘택홀(22)은 동일한 부분에 형성하여 드레인 전극(115b)의 면적을 작게 형성할 수 있다.

이와같이, 종래기술에 의한 액정표시소자는 하나의 단위 화소에 3개의 콘택홀을 가지게 되는데, 콘택홀이 형성되는 부분은 콘택마진을 확보하기 위해 패터닝정도 커지게 되므로 개구율이 떨어진다. IPS 모드의 액정표시소자에서는 개구율 감소가 가장 큰 문제점이므로 개구율 향상에 대한 연구가 절대적으로 필요하다.

상기와 같은 횡전계방식 액정표시소자의 제조방법을 구체적으로 살펴보면 다음과 같다.

먼저, 도 3a에 도시된 바와 같이, 기판 전면에 폴리실리콘층으로 형성하고 패터닝하여 액티브층(14)을 형성하고, 상기 액티브층(14)을 포함한 전면에 무기절연막을 증착하여 게이트 절연막(도 2의 11)을 형성한다.

다음, 도 3b에 도시된 바와 같이, 상기 게이트 절연막 상에 저저항 금속을 증착한 후 패터닝하여 복수개의 게이트 배선(12), 게이트 전극(12a), 공통배선(25) 및 공통전극(24)을 형성한다.

상기 게이트 전극(12a)은 상기 게이트 배선(12)에서 분기되도록 형성하고, 상기 공통전극(24)은 상기 게이트 배선(12)에 평행하는 공통배선(25)에서 분기되도록 형성한다.

다음, 상기 게이트 배선(12)을 포함한 전면에 무기 절연물질을 증착하여 층간 절연막(도 2의 13)을 형성하고, 상기 액티브층(14)의 소정부위가 노출되도록 상기 게이트 절연막 및 층간절연막을 제거하여 제 1, 제 2 콘택홀(21,22)을 형성한다.

상기 제 1 콘택홀(21)은 이후 소스전극이 형성될 부분에 형성하고, 상기 제 2 콘택홀(22)은 이후 드레인 전극이 형성될 부분에 형성한다.

그리고, 도 3c에 도시된 바와 같이, 상기 층간절연막 상에 저저항 금속을 증착한 후 패터닝하여 복수개의 데이터 배선(15) 및 소스/드레인 전극(15a,15b)을 형성한다.

이 때, 상기 데이터 배선(15)은 상기 게이트 배선(12)에 교차하여 단위화소를 정의하고, 상기 소스전극(15a)은 상기 제 1 콘택홀(21)을 통하여 액티브층(14)에 콘택되며, 상기 드레인 전극(15b)은 상기 제 2 콘택홀(22)을 통하여 액티브층(14)에 콘택된다.

다음, 상기 데이터 배선(15)을 포함한 전면에 무기절연물질 및 유기절연물질을 차례로 증착하여 보호막(도2의 16) 및 유기막(도 2의 18)을 형성하고, 상기 드레인 전극(15b)이 노출되도록 상기 보호막 및 유기막을 제거하여 제 3 콘택홀(23)을 형성한다.

마지막으로, 도 3d에 도시된 바와 같이, 상기 유기막을 포함한 전면에 투명한전물질을 증착하고 패터닝하여 상기 제 3 콘택홀(23)을 통해 드레인 전극(15b)에 접속하고, 상기 공통전극(24)에 평행하는 화소전극(17)을 형성함으로써 횡전계방식 액정표시소자를 완성한다.

발명이 이루고자 하는 기술적 과제

그러나, 종래 기술에 의한 횡전계방식 액정표시소자 및 그 제조방법은 다음과 같은 문제점이 있다.

즉, 종래 기술에 의한 횡전계방식 액정표시소자는 상,하부 도전층을 콘택시키기 위해 콘택홀을 형성함에 있어서, 하나의 단위 화소에 액티브층과 소스/드레인 전극을 콘택시키기 위한 2개의 콘택홀과, 드레인 전극과 화소전극을 콘택시키기 위한 1개의 콘택홀을 형성하므로 그 면적만큼의 개구율이 떨어진다.

특히, 콘택홀이 형성되는 부분의 도전층은 콘택마진을 확보하기 위해 그 면적을 좀더 크게 형성하므로 개구율 확보가 필요한 횡전계방식 액정표시소자에서는 콘택홀의 개수를 줄이는 방안이 요구된다.

더욱이 콘택홀에 의한 개구율 저하는 LTPS기술을 통한 개구율 향상의 효과를 반감시킬 수 있다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 2개의 단위 화소가 하나의 콘택홀을 동시에 공유함으로써, 액티브층과 소스/드레인 전극을 콘택시키기 위한 2개의 콘택홀을 1.5개의 콘택홀로 줄여 개구율을 향상시키고자 하는 횡전계방식 액정표시소자 및 그 제조방법을 제공하는데 그 목적이 있다.

발명의 구성 및 작용

상기와 같은 목적을 달성하기 위한 본 발명의 횡전계방식 액정표시소자는 기판 상에 형성된 액티브층과, 상기 액티브층을 포함한 전면에 형성된 게이트 절연막과, 상기 게이트 절연막 상에 형성되어 n 번째 및 $n+1$ 번째 라인이 서로 인접하는 게이트 배선 및 상기 게이트 배선에서 분기되는 게이트 전극과, 상기 게이트 배선을 포함한 전면에 형성된 층간절연막과, 상기 층간절연막 상에서 상기 게이트 배선에 수직교차하여 화소를 정의하고 n 번째 및 $n+1$ 번째 게이트 배선 사이에서 상기 액티브층에 콘택되는 데이터 배선 및 독립된 패턴으로 형성되어 상기 액티브층에 콘택되는 드레인 전극과, 상기 게이트 배선에 평행하는 공통배선 및 상기 공통배선에서 분기되어 상기 데이터 배선에 평행하는 공통전극과, 상기 드레인 전극에 접속하고 상기 공통전극에 평행하는 화소전극을 포함하여 구성되는 것을 특징으로 한다.

한편, 상기 횡전계방식 액정표시소자의 제조방법은 기판 상에 액티브층을 형성하는 단계와, 상기 액티브층을 포함한 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에서 n 번째 및 $n+1$ 번째 라인이 서로 인접하는 게이트 배선과, 상기 게이트 배선에 평행하는 공통배선과, 상기 게이트 배선 및 공통배선에서 각각 분기하는 게이트 전극 및 공통전극을 형성하는 단계와, 상기 게이트 배선을 포함한 전면에 층간절연막을 형성하는 단계와, 상기 층간절연막 상의 상기 n 번째 및 $n+1$ 번째 게이트 배선 사이에서 상기 액티브층에 콘택되는 데이터 배선 및 상기 액티브층의 양끝에 각각 콘택되는 드레인 전극을 형성하는 단계와, 상기 데이터 배선을 포함한 전면에 보호막을 형성하는 단계와, 상기 보호막 상에 상기 공통전극에 평행하고 상기 드레인 전극에 콘택하는 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

즉, n 번째 화소 및 $n+1$ 번째 화소가 소스전극을 공유시켜, 소스전극과 액티브층을 콘택시키기 위한 콘택홀 개수를 저감시킴으로써, 콘택홀에 의한 개구율 저하를 방지하는 것을 특징으로 한다.

이하, 도면을 참조하여 본 발명에 따른 횡전계방식 액정표시소자 및 그 제조방법에 대해 상세히 설명하면 다음과 같다.

도 4는 본 발명에 의한 횡전계방식 액정표시소자의 평면도이고, 도 5는 도 4의 II-II'선상에서의 단면도이다. 그리고, 도 6은 본 발명에 의한 횡전계방식 액정표시소자의 구동회로도이고, 도 7a 내지 도 7d는 본 발명에 의한 횡전계방식 액정표시소자의 제조과정을 나타낸 평면도이다.

본발명에 의한 횡전계방식 액정표시소자의 박막 어레이 기판에는, 도 4 및 도 5에 도시된 바와 같이, 일렬로 배치되어 n 번째와 $n+1$ 번째 라인이 서로 인접하는 복수개의 게이트 배선(112)과, 상기 게이트 배선(112)에서 분기되는 게이트 전극(112a)과, 상기 게이트 배선(112)에 평행하게 배열된 공통배선(125)과, 상기 공통배선(125)에서 분기되어 각 화소영역에 상기 데이터 배선(115)에 평행하게 형성된 복수개의 공통전극(124)과, 단위 화소를 정의하기 위해 상기 게이트 배선(112)에 수직 교차하고 n 번째와 $n+1$ 번째 게이트 배선 사이에 형성된 제 1 콘택홀(121)을 통해 하부의 액티브층(114)에 콘택되는 복수개의 데이터 배선(115)과, 상기 단위 화소 내부의 소정부위에 독립패턴으로 형성되어 제 2 콘택홀(122)을 통해 상기 액티브층(114)에 콘택되는 드레인 전극(115b)과, 제 3 콘택홀(123)을 통해 상기 드레인 전극(115b)에 콘택되고 상기 공통전극(124)에 평행하여 횡전계를 발생시키는 화소전극(117)이 구비되어 있다.

이 때, 상기 액티브층(114)은 n 번째와 $n+1$ 번째 게이트 배선 사이의 데이터 배선(115)에 오버랩되고, n 번째와 $n+1$ 번째 화소의 게이트 전극(112a) 및 드레인 전극(115b)에 오버랩되는데, 일체형으로 연결된다. 여기서, n 번째 게이트 배선이 속하는 화소를 n 번째 화소라 하고, $n+1$ 번째 게이트 배선이 속하는 화소를 $n+1$ 번째 화소라 하기로 한다.

다시말해, 도 6에 도시된 바와 같이, n 번째 게이트 배선(112)의 주사신호에 의해 전압의 온/오프를 결정하는 n 번째 박막트랜지스터(TFT_n)와 $n+1$ 번째 게이트 배선(112)의 주사신호에 의해 전압의 온/오프를 결정하는 $n+1$ 번째 박막트랜지스터(TFT_{n+1})가, 일체형으로 연결된 하나의 액티브층을 공유하는 것이다.

일반적으로, 박막트랜지스터는 게이트 배선 및 데이터 배선의 교차 지점에 형성되어, 게이트 전극, 액티브층, 소스/드레인 전극을 포함하여 구성되는데, 액티브층(114)에 콘택되는 데이터 배선(115)이 박막트랜지스터의 소스 전극(S) 역할을 하게 된다.

즉, n 번째와 $n+1$ 번째 화소가 하나의 소스 전극(S)을 공유하는 것이 되므로, 2개의 화소에 대해 하나의 콘택홀 개수를 줄일 수 있어, 콘택홀에 의한 개구율 저하를 방지할 수 있다. 다시말해, 하나의 화소에 대해 액티브층과 소스/드레인 전극을 콘택시키기 위한 2개의 콘택홀을 1.5개의 콘택홀로 줄임을 의미한다.

더욱이, 본 발명에 의한 소스 전극(115a)은 데이터 배선(115)에서 분기되어 형성되는 것이 아니고, 데이터 배선 임의의 부분이 소스전극이 되는 것이므로 소스전극 면적 만큼의 개구율도 확보할 수 있다.

이 때, 상기 액티브층(114)은 저온에서도 공정이 가능한 폴리실리콘을 사용하므로, 게이트 전극(112a)이 액티브층(114) 상부에 형성되는 탑-게이트(top-gate) 타입의 박막트랜지스터가 된다.

구체적으로, 본 발명에 의한 박막트랜지스터는 기판(110) 상에 형성되는 액티브층(114)과, 게이트 절연막(111)에 의해 상기 액티브층(114)과 절연되는 게이트 전극(112a)과, 층간절연막(113)에 의해 상기 게이트 전극(112a)과 절연되는 소스/드레인 전극(115a, 115b)으로 구성된다. 이때, 데이터 배선(115)의 소정부위가 소스 전극(115a)이 되며 상기 소스 전극(115a)이 제 1 콘택홀(121)을 통해 액티브층(114)에 콘택되고, 드레인 전극(115b)은 제 2 콘택홀(122)을 통해 액티브층(114)에 콘택된다.

따라서, 액티브층(114)이, 도 4에 도시된 바와 같이, π 자형으로 형성되는데, 중간에서는 제 1 콘택홀(121)을 통해 소스 전극 역할을 하는 데이터 배선(115)에 콘택되고 양끝단에서는 제 2 콘택홀(122)을 통해 드레인 전극(115b)에 콘택된다. 다만, 액티브층(114)의 패턴을 π 자형에 한정하는 것은 아니다.

한편, 상기 공통배선(125) 및 공통전극(124)은 게이트 배선(112)과 동일층에 구비되는데, 도시하지는 않았으나, 연장형성되어 상기 공통전극(124)에 오버랩되는 화소전극(117) 또는 액티브층(114)과 더불어 스토리지 커패시터를 구성한다.

그리고, 상기 데이터 배선(115) 및 화소전극(117) 사이의 전면에는 보호막(116) 또는 유기막(118)이 더 구비된다.

이하, 본 발명에 의한 횡전계방식 액정표시소자에 대해 구체적으로 살펴본다.

먼저, 도 7a에 도시된 바와 같이, 기판 전면에 비정질실리콘층을 형성하고 엑시머 레이저(Excimer Laser)를 이용한 어닐링(Annealing)공정을 수행하여 폴리실리콘층으로 결정화한 뒤, 결정화된 폴리실리콘층을 패터닝하여 액티브층(114)을 형성하고, 상기 액티브층(114)을 포함한 전면에 실리콘질화물(SiNx) 또는 실리콘산화물(SiOx) 등의 무기절연막을 증착하여 게이트 절연막(도 5의 111)을 형성한다.

다음, 도 7b에 도시된 바와 같이, 상기 게이트 절연막 상에 신호지연의 방지를 위해서 낮은 비저항을 가지는 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 몰리브덴-텅스텐(MoW) 등의 금속을 증착한 후 패터닝하여 복수개의 게이트 배선(112), 게이트 전극(112a), 공통배선(125) 및 공통전극(124)을 형성한다.

상기 게이트 배선(112)은 n번째와 n+1번째 라인이 서로 인접하도록 형성하고, 상기 게이트 전극(112a)은 상기 게이트 배선(112)에서 분기되도록 형성하고, 상기 공통배선(125)은 상기 게이트 배선(112)에 평행하도록 형성하며, 상기 공통전극(124)은 상기 공통배선(125)에서 분기되도록 형성한다.

다음, 상기 게이트 배선(112)을 포함한 전면에 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등의 무기 절연물질을 PECVD 방법으로 증착하여 층간 절연막(도 5의 113)을 형성하고, 상기 액티브층(114)의 소정부위가 노출되도록 상기 게이트 절연막 및 층간절연막을 제거하여 제 1, 제 2 콘택홀(121, 122)을 형성한다.

상기 제 1 콘택홀(121)은 상기 n번째와 n+1번째 게이트 배선 사이에 이후 데이터 배선이 형성될 부분에 형성하고, 상기 제 2 콘택홀(122)은 이후 드레인 전극이 형성될 부분에 형성한다.

그리고, 도 7c에 도시된 바와 같이, 상기 층간절연막 상에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 몰리브덴-텅스텐(MoW) 등의 금속을 증착한 후 패터닝하여 복수개의 데이터 배선(115) 및 드레인 전극(115b)을 형성한다.

이 때, 상기 데이터 배선(115)은 상기 게이트 배선(112)에 교차하여 단위화소를 정의하고 상기 제 1 콘택홀(121)을 통하여 액티브층(114)에 콘택되며, 상기 드레인 전극(115b)은 상기 제 2 콘택홀(122)을 통하여 액티브층(114)에 콘택된다. 여기서, 액티브층(114)에 콘택되는 데이터 배선(115) 부분이 소스전극의 역할을 하게 되는데, n번째와 n+1번째 화소가 하나의 소스전극을 공유하므로 종래에 비해, 액티브층과 소스전극을 콘택시키기 위한 콘택홀을 저감할 수 있다.

다음, 상기 데이터 배선(115)을 포함한 전면에 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등의 무기절연물질을 증착하여 보호막(도5의 116)을 형성하고, 그 위에 BCB(Benzocyclobutene), 아크릴계 물질과 같은 유기절연물질을 도포하여 유기막(도5의 118)을 형성한다.

이후, 상기 드레인 전극(115b)이 노출되도록 상기 보호막 및 유기막을 제거하여 제3 콘택홀(123)을 형성한다.

다음, 도 7d에 도시된 바와 같이, 상기 유기막을 포함한 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명도전물질을 증착하고 패터닝하여 상기 제3 콘택홀(123)을 통해 드레인 전극(115b)에 접속하고, 상기 공통전극(124)에 평행하는 화소전극(117)을 형성한다.

이로써, 2개의 화소가 하나의 소스 전극을 공유하는 횡전계방식 액정표시소자가 완성된다.

한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

발명의 효과

상기와 같은 본 발명의 횡전계방식 액정표시소자 및 그 제조방법은 다음과 같은 효과가 있다.

첫째, 폴리실리콘을 적용하는 탑-게이트형 박막트랜지스터에 있어서, n번째 박막트랜지스터(TFTn)와 n+1번째 박막트랜지스터(TFTn+1)가 하나의 소스 전극을 공유하게 됨으로써, 소스전극과 액티브층을 콘택시키기 위한 콘택홀이 하나 저감되므로, 콘택홀에 의한 개구율 저하를 방지할 수 있다.

둘째, 본 발명에 의한 소스 전극은 데이터 배선에서 분기되어 형성되는 것이 아니고, 데이터 배선 임의의 부분이 소스전극이 되는 것이므로 소스전극 면적 만큼의 개구율도 확보할 수 있다.

따라서, 높은 개구율을 가지는 횡전계방식 액정표시소자를 획득할 수 있다.

(57) 청구의 범위

청구항 1.

기관 상에 형성된 액티브층;

상기 액티브층을 포함한 전면에 형성된 게이트 절연막;

상기 게이트 절연막 상에 형성되어 n번째 및 n+1번째 라인이 서로 인접하는 게이트 배선 및 상기 게이트 배선에서 분기되는 게이트 전극;

상기 게이트 배선을 포함한 전면에 형성된 층간절연막;

상기 층간절연막 상에서 상기 게이트 배선에 수직교차하여 화소를 정의하고 n번째 및 n+1번째 게이트 배선 사이에서 상기 액티브층에 콘택되는 데이터 배선 및 독립된 패턴으로 형성되어 상기 액티브층에 콘택되는 드레인 전극;

상기 게이트 배선에 평행하는 공통배선 및 상기 공통배선에서 분기되어 상기 데이터 배선에 평행하는 공통전극;

상기 드레인 전극에 접속하고 상기 공통전극에 평행하는 화소전극을 포함하여 구성되는 것을 특징으로 하는 횡전계방식 액정표시소자.

청구항 2.

제 1 항에 있어서,

상기 액티브층, 게이트 절연막, 게이트 전극, 층간절연막, 드레인 전극이 박막트랜지스터를 구성하는 것을 특징으로 하는 횡전계방식 액정표시소자.

청구항 3.

제 2 항에 있어서,

상기 n 번째 및 $n+1$ 번째 게이트 배선 사이에서 상기 액티브층에 콘택되는 데이터 배선 부분이 상기 박막트랜지스터의 소스전극이 되는 것을 특징으로 하는 횡전계방식 액정표시소자.

청구항 4.

제 1 항에 있어서,

상기 n 번째 및 $n+1$ 번째 게이트 배선 사이에서 상기 데이터 배선에 콘택되는 액티브층은 n 번째 및 $n+1$ 번째 박막트랜지스터까지 일체형으로 연장형성되는 것을 특징으로 하는 횡전계방식 액정표시소자.

청구항 5.

제 1 항에 있어서,

상기 액티브층은 폴리실리콘층인 것을 특징으로 하는 횡전계방식 액정표시소자.

청구항 6.

제 1 항에 있어서,

상기 공통배선 및 공통전극은 상기 게이트 배선과 동일층에 구비되는 것을 특징으로 하는 횡전계방식 액정표시소자.

청구항 7.

제 1 항에 있어서,

상기 드레인 전극은 화소 내부에 형성되는 것을 특징으로 하는 횡전계방식 액정표시소자.

청구항 8.

제 1 항에 있어서,

상기 공통전극 상부에 상기 화소전극 또는 액티브층이 연장형성되어 스토리지 커패시터를 구성하는 것을 특징으로 하는 횡전계방식 액정표시소자.

청구항 9.

기관 상에 액티브층을 형성하는 단계;

상기 액티브층을 포함한 전면에 게이트 절연막을 형성하는 단계;

상기 게이트 절연막 상에서 n 번째 및 $n+1$ 번째 라인이 서로 인접하는 게이트 배선과, 상기 게이트 배선에 평행하는 공통배선과, 상기 게이트 배선 및 공통배선에서 각각 분기하는 게이트 전극 및 공통전극을 형성하는 단계;

상기 게이트 배선을 포함한 전면에 층간절연막을 형성하는 단계;

상기 층간절연막 상의 상기 n 번째 및 $n+1$ 번째 게이트 배선 사이에서 상기 액티브층에 콘택되는 데이터 배선 및 상기 액티브층의 양끝에 각각 콘택되는 드레인 전극을 형성하는 단계;

상기 데이터 배선을 포함한 전면에 보호막을 형성하는 단계;

상기 보호막 상에 상기 공통전극에 평행하고 상기 드레인 전극에 콘택하는 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 횡전계방식 액정표시소자의 제조방법.

청구항 10.

제 9 항에 있어서,


상기 n 번째 및 $n+1$ 번째 게이트 배선에서 흐르는 주사신호에 의해 전압을 스위칭하는 n 번째 및 $n+1$ 번째 박막트랜지스터가 소스전극을 공유하도록 형성하는 것을 특징으로 하는 횡전계방식 액정표시소자의 제조방법.

청구항 11.


제 10 항에 있어서, 상기 소스전극은 상기 데이터 배선이 액티브층에 콘택되는 부분인 것을 특징으로 하는 횡전계방식 액정표시소자의 제조방법.

도면


도면1




도면2




도면3a




도면3b




도면3c




도면3d




도면4




도면5




도면6




도면7a




도면7b



도면7c



도면7d



专利名称(译)	横向电场型液晶显示元件及其制造方法		
公开(公告)号	KR1020060001030A	公开(公告)日	2006-01-06
申请号	KR1020040050041	申请日	2004-06-30
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	HWANG HANWOOK 황한욱 KIM SANGHO 김상호		
发明人	황한욱 김상호		
IPC分类号	G02F1/1343		
代理人(译)	金勇 年轻的小公园 PARK, YOUNG BOK		
其他公开文献	KR101066482B1		
外部链接	Espacenet		

摘要(译)

本发明是聚塔施加硅氧烷在栅型薄膜晶体管，通过减少接触所述源电极和所述横向电场型的液晶显示装置上的有源层和制造该装置的椅子和开口率的方法和接触孔的数量形成在基板上的有源层;形成在包括有源层的整个表面上的栅极绝缘膜;形成在栅极绝缘膜上并具有nth和 (n + 1) 的栅极布线的栅电极，形成在所述前表面包括栅极布线上的层间绝缘膜，所定义的像素，以垂直相交的层间绝缘膜在栅布线和所述第n和n + 1中的第二栅极布线之间的有源层上的数据接头并且漏电极以独立的图案形成并与有源层接触，从共用配线与所述共用配线，其平行于连接到所述公共电极线，并且在平行于所述数据线的漏电极，并且其特征在于包括一个像素电极与所述公共电极平行发散。 4 指数方面 LTPS，开口率，接触孔，源电极，多晶硅

