

(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(51) Int. Cl.⁷
G02F 1/136

(11) 공개번호 특2001-0015383
(43) 공개일자 2001년02월26일

(21) 출원번호	10-2000-0041662
(22) 출원일자	2000년07월20일
(30) 우선권주장	11-206090 1999년07월21일 일본(JP)
(71) 출원인	샤프 가부시카가이사 마찌다 가쯔히코
(72) 발명자	일본 오사카후 오사카시 아베노꾸 나가이게쵸 22방 22고 카츠야요코
(74) 대리인	일본국나라켄나라시오오미야쵸2쵸메4-15-705 백덕열, 이태희

심사청구 : 있음

(54) 높은 광이용 효율을 갖는 액정표시장치

요약

화소의 개구율을 감소시키지 않고, 높은 광이용 효율 및 충분한 보조용량을 얻을 수 있고, 고세 밀화에 대응할 수 있는 액정표시장치를 제공한다. 화소전극(3)의 하측에 보조용량용 투명절연막으로 작용하는 질화실리콘(22)을 형성한다. 상기 질화실리콘(22)의 하측에 IT0로 형성되고 대향전극과 공통의 전위에 접속되는 공통전극(21)을 형성한다. 상기 화소전극(3), 질화실리콘(22) 및 공통전극(21)은 보조용량을 구성하고, 화소전극(3), 질화실리콘(22) 및 공통전극(21)은 간섭에 의해 소정의 파장에서 투과율이 증가하도록 각각 막두께를 갖게 된다.

대표도

도2

명세서

도면의 간단한 설명

도 1은 본 발명의 실시예 1의 액정표시장치의 박막트랜지스터 어레이기판의 평면도,
도 2는 도 1의 II-II 선으로부터 본 단면도,
도 3은 도 1의 III-III 선으로부터 본 단면도,
도 4는 보조용량용 투명절연막의 굴절율과 투과율 사이의 관계를 나타낸 도,
도 5는 투명절연막의 두께에 따른 굴절율과 투과율 사이의 관계를 나타낸 도,
도 6은 소스전극을 증가시킨 경우의 박막트랜지스터 어레이기판의 평면도, 및
도 7은 종래의 액정표시장치의 박막트랜지스터 어레이기판의 주요부의 단면도이다.

발명의 상세한 설명

발명의 목적

발명이 속하는 기술분야 및 그 분야의 종래기술

본 발명은 각 화소마다 보조용량이 제공된 박막트랜지스터 어레이기판을 채용한 액정표시장치에 관한 것이다.

최근, 저소비전력의 박형 경량 디스플레이로서, 특히 액정표시장치중에서도, 각 화소전극마다 제공된 박막트랜지스터 등의 반도체소자에 의해 각 화소전극을 제어하는 액티브 매트릭스형 액정표시장치가, 뛰어난 해상도와 선명한 화상을 얻을 수 있기 때문에 주목되고 있다. 이하, 상기 액티브 매트릭스형 액정표시장치에 관해 설명한다.

종래의 액티브 매트릭스형 액정표시장치에 사용되는 반도체소자로서, 비정질 실리콘박막으로 구성되는 박막트랜지스터가 알려져 있고, 현재, 상기 박막트랜지스터를 탑재한 많은 액티브 매트릭스형 액정표시장치가 상품화되어 있다. 이 액티브 매트릭스형 액정표시장치는, OA 기기 및 상업기기의 디스플레이로서 주류의 위치를 차지하고 있다.

상기 액티브 매트릭스형의 액정표시장치에서는, 화소전극에 ITO(Indium Tin Oxide)등의 투명도전성 박막을 채용한 투과형 액정표시장치가 일반적이다. 상기 액티브 매트릭스형의 액정표시장치에서는, 화소전극과 대향기관측에 제공된 대향전극 사이에 액정층을 끼워 유지함으로써 콘덴서를 구성하고, 화상신호에 대응하여 화소전극의 전위가 일정기간동안 소정의 전압에서 유지됨으로써 표시가 행해진다. 그러나, 화소용 박막트랜지스터가 OFF되는 경우, 리크전류 등에 의한 콘덴서의 방전에 의해, 화소전극의 전위가 감소하여 표시가 열화될 수 있다. 주변 배선의 전위의 영향으로, 화소전위가 변동하는 경우도 있다. 따라서, 상기 화소전극의 전위의 변동을 방지하기 위해, 통상 보조용량이 커패시터에 병렬로 형성된다.

종래의 보조용량은, 게이트절연막을 보조용량 형성을 위한 유전체막으로서 사용하고, 게이트배선과 동일한 층에 형성되는 용량배선 또는 게이트배선을 한편의 전극으로 사용하며, 상기 한편의 전극과 드레인전극 또는 화소전극 사이에 유전체막을 끼워 유지함으로써 형성된다. 이는, 유전체막이 박막트랜지스터의 제작과 동시에 형성될 수 있고, 품질이 좋은 게이트절연막을 유전체막에 이용할 수 있기 때문이다.

상기 제작방법에 의해 보조용량이 형성된 액정표시장치를 도 7에 나타낸다. 상기 액정표시장치는, 도 7에 나타낸 바와 같이, 투명기판(51)상에 형성되고 섬모양(island-like shape)으로 패터닝된 다결정실리콘(52), 상기 다결정실리콘(52)상에 형성된 게이트절연막(53), 상기 게이트절연막(53)상에 형성된 게이트전극(54) 및 공통전극(55), 상기 게이트절연막(53), 게이트전극(54) 및 공통전극(55)상에 형성된 제 1 층간절연막(58), 상기 제 1 층간절연막(58)상에 형성된 드레인전극(56) 및 소사전극(57), 상기 제 1 층간절연막(58), 드레인전극(56) 및 소사전극(57)상에 형성된 제 2 층간절연막(59), 상기 제 2 층간절연막(59)에 형성된 투명도전막(61) 및 상기 투명도전막(61)상에 형성되고 콘택트홀(60)에서 드레인전극(56)에 전기적으로 접속된 화소전극(62)을 갖고 있다. 상기 게이트절연막(53)을 유전체막으로서 이용하고, 그 게이트절연막(53)을 공통전극(55)과 다결정실리콘(52)(드레인 전극(56)이 접속된 층의 영역) 사이에 끼워 유지함으로써 보조용량을 형성하고 있다.

그러나, 상기 액정표시장치에서는, 게이트절연막(53)을 직접 보조용량을 형성하기 위한 유전체막으로서 사용하기 때문에, 그 제조방법은 비교적 간단해지지만, 박막트랜지스터의 성능을 확보하기 위해 게이트절연막의 막두께 등이 일정한 제약을 받는 경우가 종종 있다. 상기 제약 때문에, 게이트절연막 및 유전체막에 요구되는 성능을 동시에 확보하는 것은 쉽지 않다. 또한, 게이트배선과 동일한 층에 용량배선을 형성하기 때문에, 포토리소그래픽 공정 및 에칭공정의 가공정밀도 또는 화소의 개구율을 확보하는 데 있어서, 충분한 보조용량을 형성하기 위한 용량전극면적을 확보하는 것이 어렵다. 상기 사실은 박막트랜지스터의 가공치수가 작아짐에 따라, 즉, 패널이 화소의 치수 감소 때문에 더욱 고세밀화됨에 따라, 보다 현저하여 지는 경향이 있었다. 상기한 바와 같이, 종래의 액정표시장치는, 액정표시장치의 고세밀화에 따라, 충분한 보조용량을 형성하는 것이 매우 어려운 문제가 있다.

또한, 일반적으로 액정표시장치는, 화소전극의 경계부에서 인접하는 전극의 전계의 영향 및 버스라인의 전계의 영향을 받기 때문에, 상기 화소의 표시하고자 하는 영상과 다른 영상의 표시 및 전계의 공백에 의한 빛의 누설이 발생하기도 한다. 따라서, 서로 인접하는 화소전극의 경계부를 표시에 사용하는 것은 적당하지 않고, 통상 이 부분을 블랙매트릭스에 의해 차광한다. 종래는, 블랙매트릭스를 다른 층으로 구성하는 것이 요구되었다. 예컨대, 일본공공특허공보 제 5-216067호 등에 버스라인을 블랙매트릭스로서 사용하는 것이 제안되어 있다. 그러나, 실제로는, 버스라인의 신호가 화소전극에 영향을 주는 것에 의해 표시가 불안정하게 되는 문제가 있다.

발명이 이루고자 하는 기술적 과제

따라서, 본 발명의 목적은, 화소의 개구율을 감소시키지 않고 높은 광이용 효율 및 충분한 보조용량을 얻을 수 있고, 고세밀화를 달성할 수 있는 표시품위가 양호한 액정표시장치를 제공하는 것이다.

상기 목적을 달성하기 위해, 본 발명은 절연기판상에 형성되고 각각 게이트전극, 소사전극 및 드레인전극을 갖는 화소용 박막트랜지스터; 상기 절연기판상에 형성되고 상기 화소용 박막트랜지스터에 각각 접속된 투명도전막을 포함하는 화소전극; 및 상기 화소전극의 전하를 유지하기 위한 보조용량을 포함하는 박막트랜지스터 어레이기판을 포함하고, 상기 박막트랜지스터 어레이기판과 대향기판 사이에 액정층을 끼워 유지하는 액정표시장치에 있어서,

상기 보조용량은, 상기 화소전극, 적어도 상기 화소전극의 하측에 형성된 보조용량용 투명절연막 및 상기 보조용량용 투명절연막의 하측에 형성되어 소정의 전위에 접속되는 투명도전막을 포함하는 공통전극이 제공되며,

상기 화소전극, 상기 보조용량용 투명절연막 및 상기 공통전극은, 전극 및 막이 간섭에 의해 소정의 파장에서 증가되는 투과율을 갖도록, 막두께를 갖는 액정표시장치를 제공한다.

상기 구성의 액정표시장치에 의하면, 상기 화소전극과 대향기관측에 제공된 대향전극 사이에 액정층을 끼워 유지함으로써 형성된 커패시턴스에 의해, 상기 화소용 박막트랜지스터에 의해 인가된 화소전극의 전위가 유지된다. 또한, 상기 화소전극, 보조용량용 투명절연막 및 공통전극으로 구성된 보조전극에 의해, 화소용 박막트랜지스터가 OFF된 경우의 리크전류 및 주변 배선의 전위 등에 의한 화소전극의 전위의 변동을 방지한다. 상기 공통전극과 화소전극 모두는 투명도전막(ITO 등)으로 형성된다. 상기 구성은 표시를 방해하는 요인이 되지 않고, 개구율이 높게 유지된다. 상기 투명도전막으로 형성되는 화소전극 및 공통전극은 유리기판 등과 비교하여 굴절율이 크다. 따라서, 성막조건에 따라, 막은 단파장 영역의 빛을 흡수하는 막이 되는 한편, 굴절율이 유리기판 및 산화실리콘막과 다르기 때문에 화소전극 및 공통전극의 계면에서 반사가 발생하여, 종종 광이용 효율의 저하를 발생시키는 경향이 있다. 따라서, 화소전극 및 공통전극의 막두께를 소정의 파장에서 투과율이 높게 되도록 최적화하고, 보조용량용 투명절연막의 막두께도 소정의 파장에서 투과율이 높게 되도록 최적화한다. 상기 구성에서는, 상기 화소전극, 보조용량용 투명절연막 및 공통전극을 빛흡수가 작은 고품위막으로 형성하기 때문에, 공통전극을 전면에 대충 형성하더라도, 투과광의 손실을 막을 수 있다. 이에 의해, 화소의 개구율을 감소시키지 않고, 보조용량을 증가시킬 수 있고, 물리적인 개구율 뿐만 아니라 개구부에서의 투과율을 최적화하여, 광이용 효율을 증가시킬 수 있다. 따라서, 고세밀의 패널에서도, 화소의 개구율을 감소시키지 않고 높은 광이용 효율 및 충

분한 보조용량을 얻을 수 있어, 표시품위가 양호한 액정표시장치를 제공할 수 있다.

일 실시예에서, 상기 보조용량용 투명절연막과 화소전극의 굴절율의 차이를 0.6 이하의 값으로 설정하고, 보조용량용 투명절연막과 공통전극의 굴절율의 차이를 0.6 이하의 값으로 설정한다.

상기 실시예의 액정표시장치에 의하면, 상기 굴절율의 차가 각각 0.6 이하이기 때문에, 안정화된 높은 광투과특성을 얻을 수 있다.

일 실시예에서, 상기 화소전극 및 상기 공통전극은, 저항율이 $1 \text{ m}\Omega \cdot \text{cm}$ 이하인 재료로 형성된다.

상기 실시예의 액정표시장치에 의하면, 상기 투명도전막으로 구성되는 화소전극 및 공통전극은, 그 저항이 높으면 면내에서 전위차가 발생하여, 표시에 영향을 준다. 그러나, 상기 화소전극 및 공통전극을 화면의 전면에 대충 형성하기 때문에, 전극들을 리니어 형태로 형성한 경우보다, 그 저항치는 문제가 되지 않는다. 그러나, $1 \text{ m}\Omega \cdot \text{cm}$ 이하의 저항율을 갖는 재료가 바람직하다.

일 실시예의 액정표시장치는, 상기 절연성기판상에 형성된 게이트버스라인 및 소스버스라인에 상기 화소전극의 테두리부가 겹치며,

상기 게이트버스라인과 상기 화소전극 사이 및 상기 소스버스라인과 상기 화소전극과의 사이에, 상기 게이트버스라인 및 상기 소스버스라인을 커버하도록 상기 공통전극이 배치되어 있다.

상기 실시예의 액정표시장치에 의하면, 상기 화소전극의 테두리부를, 소스버스라인 및 게이트버스라인과 겹치도록 하여, 서로 인접하는 화소전극의 경계를 소스버스라인상 및 게이트버스라인상에 제공함으로써, 소스버스라인 및 게이트버스라인을 블랙매트릭스로서 이용할 수 있다. 상기 구성에서는, 별도로 블랙매트릭스를 형성할 필요가 없고, 블랙매트릭스 형성공정을 생략할 수 있으며, 비용을 절감할 수 있다. 또한, 상기 게이트버스라인과 화소전극 사이 및 소스버스라인과 화소전극 사이에, 게이트버스라인 및 소스버스라인을 커버하도록 공통전극을 배치함으로써, 버스라인의 신호에 기인하는 전계를 공통전극에 의해 차폐하여, 화소전극의 전위가 버스라인의 신호의 영향을 받기 어렵게 되기 때문에, 양호한 표시품위를 얻을 수 있다.

일 실시예의 액정표시장치에서는, 상기 보조용량용 투명절연막은 실리콘 산화막, 실리콘 질화막 및 유기수지막중 어느 하나이거나, 상기 실리콘 산화막, 실리콘 질화막 및 유기수지막중 적어도 2개를 포함하는 적층막이다.

상기 실시예의 액정표시장치에 의하면, 상기 보조용량의 형성을 위한 공통전극과 화소전극 사이의 절연재료로서, 무기재료인 실리콘 산화막 및 실리콘의 질화막, 및 유기수지막(아크릴계수지나 폴리이미드 등)중 어느 하나를, 스펀코팅법 등에 의해 평탄한 절연층을 형성하면, 표면의 요철이 감소하여, 액정분자에 인가되는 전계를 균일하게 하는 데 효과적이다. 또한, 상기 실리콘 산화막, 실리콘 질화막 및 유기수지막중 적어도 2개를 적층하여 보조용량용 투명절연막을 형성함으로써, 절연성과 평탄성 모두를 확보할 수 있다.

일 실시예의 액정표시장치에서는, 상기 화소용 박막트랜지스터의 활성층은 다결정실리콘으로 형성되며,

상기 화소용 박막트랜지스터가 형성된 기판과 동일한 상기 절연성기판상에, 활성층이 다결정실리콘으로 형성되는 구동회로용 박막트랜지스터를 형성한다.

상기 실시예의 액정표시장치에 의하면, 활성층이 다결정실리콘으로 형성되는 상기 화소용 박막트랜지스터 및 구동회로용 박막트랜지스터는, 종래의 박막트랜지스터에 채용되고 있는 비정질실리콘박막과 비교하여 고이동도를 갖기 때문에, 고성능의 박막트랜지스터를 작은 면적에 형성할 수 있다. 따라서, 상기 화소용 박막트랜지스터와 그 화소용 박막트랜지스터를 구동시키기 위한 구동회로용 박막트랜지스터를 영가의 유리기판상에 일체 형성할 수 있고, IC(집적회로) 및 LSI(대규모집적회로)로 구성되는 구동회로부용의 기판을 별도로 제공할 필요가 없게 되어, 종래 경우와 비교하여 제조비용을 대폭 절감할 수 있다. 따라서, 구동회로가 집적된 박막트랜지스터 어레이기판을 채용한 저비용의 액정표시장치를 제공할 수 있다.

일 실시예의 액정표시장치에서는, 상기 화소용 박막트랜지스터 및 상기 구동 회로용 박막트랜지스터는, 도입된 촉매원소의 촉매효과를 이용하여 결정화된 다결정실리콘막이다.

상기 실시예의 액정표시장치에 의하면, 촉매원소(예컨대, 니켈)를 도입하고 그 촉매효과를 이용하여 결정화된 다결정실리콘막을 박막트랜지스터의 활성층에 이용함으로써, 고정세의 패널에서도, 구동회로부를 작은 면적으로 용이하게 형성할 수 있다.

발명의 구성 및 작용

이하, 본 발명의 실시예에 의한 액정표시장치를 도면을 참조하여 상세히 설명한다.

도 1은 본 발명의 실시예 1에 따른 액정표시장치의 박막트랜지스터 어레이기판의 평면도이고, 상기 박막트랜지스터 어레이기판의 다결정실리콘을 채용한 플래너형 박막트랜지스터 어레이를 나타낸다.

도 1에 나타낸 바와 같이, 상기 박막트랜지스터 어레이기판에 따르면, 복수의 게이트버스라인(1), 상기 복수의 게이트버스라인(1)과 수직으로 형성된 복수의 신호선(2) 및 상기 게이트버스라인(1)과 신호선(2)에 테두리부가 겹치도록 배열된 복수의 화소전극(3)이 투명기판(11)상에 형성된다. 상기 투명기판(11)은 고내열성을 갖는 알루미늄오비로 실리케이트 유리로 형성된다. 도 1은 도를 보기 쉽게 하기 위해 화소전극수를 3×3 개로 하였지만, 화소전극수는 이에 한정되지 않는다. 상기 박막트랜지스터 어레이기판과 대향전극을 갖는 대향기판(도시 안함) 사이에 액정층(도시 안함)을 끼워 유지함으로써 액정표시장치를 구성한다.

도 2는 도 1의 II-II 선으로부터 본 단면도를 나타내고, 도 3은 도 1의 III-III선으로부터 본 단면도를 나타낸다.

도 2 및 도 3에 나타난 바와 같이, 투명기관(11)상에 베이스 코트층(도시 안함)을 형성하고, 상기 베이스 코트층상에 다결정실리콘막을 성장시킨 후, 섬모양(island-like shape)으로 다결정실리콘(12)을 패터닝한다. 상기 다결정실리콘(12)은 촉매로서 도입된 니켈(nickel)과 함께 결정형태로 성장된다. 그 후, 투명기관(11) 및 다결정실리콘(12)상에 CVD(Chemical Vapor Deposition)법에 의해 SiO₂막을 약 100 nm의 두께로 형성하여 게이트절연막(13)을 형성한다. 상기 게이트절연막(13)은 플라즈마 CVD법, 상압 CVD법 또는 스퍼터링법에 의해 형성될 수 있다.

다음, 상기 게이트절연막(13)상에, A1 합금으로 게이트버스라인(1) 및 신호선(2)(도 1에 나타냄)을 형성하고, 상기 게이트버스라인(1)에 접속되는 게이트전극(14)을 형성한다. 게이트버스라인(1) 및 게이트전극(14)상에 제 1 층간절연막으로서 산화실리콘막(15)을 형성한다. 다음, 금속으로 드레인전극(16) 및 소스전극(17)을 약 700 nm의 두께로 형성하고, 그 후, 보호막 및 제 2 층간절연막으로서 평탄화용 수지막(18)을 형성한다.

그 후, 커패시턴스의 형성을 위한 공통전극(21)으로 작용하는 투명도전막을 약 140 nm의 두께로 형성하고, 보조용량용 투명절연막으로 작용하는 질화실리콘막(22)을 약 145 nm의 두께로 형성한다. 상기 게이트버스라인(1) 및 신호선(2)은 테이퍼(taper) 에칭을 하여 단선을 방지한다. 상기 커패시턴스 형성용의 공통전극(21)은 콘택트 형성부분(콘택트홀(20)근방)을 제외하고 거의 전면에 형성된다.

그리고, 드레인전극(16)상의 평탄화용 수지막(18) 및 질화실리콘막(22)을 통해 콘택트홀(20)을 형성한다. 그 후, 질화실리콘막(22) 및 콘택트홀(20)상에 투명도전막을 140 nm의 두께로 형성한 후, 패터닝하여 화소전극(3)을 형성한다. 상기 화소전극(3)은 콘택트홀(20)을 통해 드레인전극(16)에 접속된다. 상기 화소전극(3)은 통상 IT0로 형성된다. 그리고, 화면의 외측에, 공통전극(21) 및 대향전극(도시 안함)이 동전위가 되도록 서로 접속된다.

상기 보조용량용 투명전도막으로 작용하는 질화실리콘막(22)의 막두께(d)는, 질화실리콘막의 굴절율을 n으로 하고, 투과율을 증가시키고 싶은 파장을 λ로 하였을 때,

$$d = \lambda / (2 \times n) \times m \quad (m \text{은 정수})$$

를 만족하는 두께로 주어진다. 이와 같이, 화소전극(3) 및 공통전극(21)은 최대투과율을 제공하는 두께로 설정된다.

즉, 상기 실시예에 따르면, IT0로 형성되는 화소전극(3) 및 공통전극(21), 및 질화실리콘막(22)의 각각의 막두께는,

IT0의 굴절율 : 1.9~2.0,

질화실리콘의 굴절율 : 1.9, 및

투과율을 증가시키고 싶은 파장 : 540~550 nm이라는 조건에 따라 결정된다.

이와 같이, 막두께를 결정할 때, 녹색(550 nm)을 중시하고 있는 것은, 인간의 눈이 상기 파장영역에 민감하고, 조도 및 백색투과율의 값이 인간의 시각도를 바탕으로 결정되기 때문이다. 물론, 녹색의 투과율만이 높으면 백색의 색미가 시프트하기 때문에, R(적색), G(녹색) 및 B(청색)에서 투과율이 높은 것이 바람직하지만, 모든 요소를 만족시키는 막두께는 상기 구성으로서는 실용적이지 않다.

상기와 같이, 상기 보조용량용 투명절연막으로서 작용하는 질화실리콘막(22)을 통해 투명도전막인 IT0로 형성되는 화소전극(3) 및 공통전극(21)이 서로 겹쳐 보조용량을 형성한다. 따라서, 표시를 방해하지 않고 개구율을 유지하고, 화소전극(3) 및 공통전극(21)의 막두께를 소정의 파장 540 nm~550 nm의 빛에 대한 투과율이 높게 되도록 최적화하여, 화소전극(3) 및 공통전극(21)을 적은 양의 빛을 흡수하는 고품위막으로 형성함으로써, 투과광의 손실을 막는다. 상기 구성은, 화소의 개구율을 감소시키지 않고 보조용량을 증가시킬 수 있는 동시에, 개구부의 투과율을 최적화함으로써 광이용 효율을 증가시킨다. 따라서, 고세밀의 패널에서도, 빛의 이용 효율을 저하시키지 않고, 충분한 보조용량을 얻을 수 있는 표시품위가 양호한 액정표시장치를 실현할 수 있다.

상기 보조용량용 투명절연막(질화실리콘막(22))의 굴절율을 1.4 이상의 값으로 설정하고, 보조용량용 투명절연막(22)과 화소전극(3)의 굴절율의 차이 및 보조용량용 투명절연막(22)과 공통전극(21)의 굴절율의 차이를 각각 0.6 이하의 값으로 설정하면, 다음과 같이 간섭에 의해 높은 투과율을 제공하도록 막두께를 용이하게 제어할 수 있다.

수직입사광에 대한 계면에서의 투과율(T) 및 반사율(R)은 매체(0)(굴절율 n₀)부터 매체(1)(굴절율 n₁)에 입사하는 경우에,

$$R = (n_1 - n_0)^2 / (n_1 + n_0)^2$$

$$T = 1 - R$$

이 된다. 이 경우, n₁과 n₀간의 차이가 작으면, 반사율은 작게 되고, 투과율은 커진다.

계면반사가 모두 로스(loss)라는 가정하에서, IT0(n = 2.0)간에 끼워진 보조용량용 투명절연막의 계산결과를 도 4에 나타낸다. 굴절율의 차이가 0.6이라면, 투과율이 약 5%(차이가 0일 때 100%에 대해) 감소된다.

실제로, 박막의 경우에는, 반사된 빛은 다른 계면에 반사하여, 간섭을 일으킨다. 계산된 두께에 따른 투과율을 도 5에 나타낸다. 상기한 바와 같이, 두께 및 굴절율에 따라 투과율은 변화하지만, 실제의 막에서는, 막의 계면이 완전히 평행이 아니고, 계면에서의 산란 등도 발생하기 때문에, 실제로는, 도 4

및 도 5를 조합한 투과율로 된다.

간섭과의 관계로 최적 굴절율은 변화하지만, 굴절율의 차이가 0.6을 초과하면 막두께에 대한 변동폭도 커져, 안정한 특성을 얻기 어렵게 된다.

굴절율 차이가 작으면, 계면에서의 반사자체가 감소하기 때문에, 계면의 구조에 의한 영향 등도 감소되어 안정한 광투과특성을 얻을 수 있다.

상기 화소전극(3) 및 공통전극(21)의 저항율을 $1 \text{ m}\Omega \cdot \text{cm}$ 이하의 재료로 형성함으로써, 고저항 때문에 화면내에서 전위차가 생겨, 표시에 악영향을 주지 않는다.

상기 화소전극(3)의 테두리부를 신호선(2)(소스버스라인) 및 게이트버스라인(1)에 겹치도록 하여, 서로 인접하는 화소전극(3) 사이의 경계를 신호선(2) 및 게이트버스라인(1)에 제공한다. 상기 게이트버스라인(1)과 화소전극(3)사이 및 신호선(2)과 화소전극(3) 사이에, 게이트버스라인(1) 및 신호선(2)을 커버하도록 공통전극(21)을 배치함으로써, 신호선(2) 및 게이트버스라인(1)을 블랙매트릭스로서 사용할 수 있다. 따라서, 별도로 블랙매트릭스를 형성할 필요가 없게 되고, 블랙매트릭스의 형성공정을 생략할 수 있어, 비용을 절감할 수 있다. 또한, 상기 게이트버스라인(1)과 화소전극(3)사이 및 신호선(2)과 화소전극(3) 사이에, 공통전극(21)이 존재하기 때문에, 게이트버스라인(1) 및 신호선(2)의 신호에 기인하는 전계를 공통전극(21)에 의해 실드하여, 화소전극(3)의 전위가 게이트버스라인(1) 및 신호선(2)의 신호의 영향을 받기 어렵게 되어, 양호한 표시를 제공할 수 있다.

상기 보조용량용 투명절연막에 질화실리콘막(22)을 사용하지만, 실리콘 산화막 또는 유기수지막(아크릴계수지, 폴리이미드 등)중 어느 하나로, 스핀(spin) 코팅법 등에 의해 평탄한 절연층을 형성하면, 표면의 요철을 감소시키고, 액정분자에 인가되는 전계를 균일하게 하는 데 효과적이다. 또한, 상기 실리콘 산화막, 실리콘의 질화막 및 유기수지막중 적어도 2개를 적층하여 보조용량용 투명절연막을 형성함으로써, 절연성과 평탄성 모두를 확보할 수 있다.

또한, 활성층이 다결정실리콘으로 형성되는 고이동성 고성능의 박막트랜지스터를 화소용 박막트랜지스터 및 구동회로용 박막트랜지스터에 사용함으로써, 화소용 박막트랜지스터 및 구동회로용 박막트랜지스터를 영가의 유기기판상에 일체 형성할 수 있고, IC(집적회로) 및 LSI(대규모집적회로)로 구성되는 구동회로부용의 기판을 별도로 제공할 필요가 없게 되어, 제조비용을 대폭 절감할 수 있다.

또한, 촉매원소(예컨대 니켈)를 도입하고 그 촉매효과를 이용하여 결정화된 다결정실리콘막을 박막트랜지스터의 활성층에 이용함으로써, 고세밀의 패널에서도, 구동회로부를 작은 면적내에 용이하게 형성할 수 있다.

또한, 상기 화소용 트랜지스터로서, 톱(top)게이트형(게이트전극이 반도체층의 위에 있는 구조의 트랜지스터)을 사용하는 경우에는, 주된 빛을 절연성기판의 위쪽(즉, 화소전극측)으로부터 입사시키면, 화소용 박막트랜지스터의 게이트전극하에서 활성층에 빛이 입사하는 것을 방지할 수 있고, 이는 트랜지스터의 동작을 안정화시키는 데 효과적이다. 상기 박막트랜지스터의 활성층 및 게이트버스라인이 서로 교차하는 부분에서, 게이트버스라인의 상층에 소스버스라인과 동일한 층의 재료로 형성되는 피막을 제공하면, 자광의 효과가 더욱 높아져, 동작을 더욱 안정시킬 수 있다.

상기 실시예에서는, 화소전극(3) 및 공통전극(21)에 ITO를 사용하지만, ITO 외에 SnO_2 또는 상기 재료들을 주성분으로 하는 재료를 사용할 수 있다.

상기 실시예에서는, 드레인전극(16)을 콘택트홀(20)이 상기 드레인전극(16)에 접속될 수 있도록 설정하였지만, 도 6에 나타낸 바와 같이, 개구율을 필요이상으로 감소시키지 않을 정도의 영역으로 확대된 소스전극(40)을 형성함으로써, 소스전극(40), 공통전극(21)(도 2에 나타냄) 및 수지막(18)(도 2에 나타냄)으로 보조용량을 구성하여, 화소전극의 전위를 유지하는 능력을 향상시킬 수 있다.

상기 실시예에서는, 제 1 층간절연막으로서 산화실리콘막(15)을 형성하였지만, 막재료는 산화실리콘에 한정되지 않는다. 보조용량용 투명절연막으로서 질화실리콘막(22)을 형성하였지만, 보조용량용 투명절연막은 산화실리콘, 산화알루미늄 등으로 형성될 수 있다.

발명의 효과

상기로부터 명백한 바와 같이, 본 발명의 액정표시장치에 의하면, 보조용량용 투명절연막을 통해서 겹치는 투명도전막으로 형성되는 화소전극 및 공통전극을 이용하여 보조용량을 형성하면, 고세밀의 패널에도 광이용 효율을 감소시키지 않고, 충분한 보조용량을 형성할 수 있다. 또한, 라인들을 커버하도록 버스라인의 상층에 공통전극을 형성함으로써, 공통전극이 버스라인의 전계를 실드한다. 상기 구성에 의해, 화소전극의 전위는 버스라인의 신호의 영향을 받기 어렵게 되어, 표시품위가 향상된다.

본 발명은 상기한 바와 같이 기재되어 있지만, 다양하게 변경될 수 있다. 이러한 변경은 본 발명의 정신과 범위에서 벗어나는 것으로 간주되지 않고, 당업자들에게 명백한 바와 같이 그러한 모든 변경은 이하의 특허청구범위내에 포괄되는 것이다.

(57) 청구의 범위

청구항 1

절연기판상에 형성되고 각각 게이트전극, 소스전극 및 드레인전극을 갖는 화소용 박막트랜지스터; 상기 절연기판상에 형성되고 상기 화소용 박막트랜지스터에 각각 접속된 투명도전막을 포함하는 화소전극; 및 상기 화소전극의 전하를 유지하기 위한 보조용량을 포함하는 박막트랜지스터 어레이기판을 포함하고, 상기 박막트랜지스터 어레이기판과 대향기판 사이에 액정층을 끼워 유지하는 액정표시장치에 있어서,

상기 보조용량에는, 상기 화소전극, 적어도 상기 화소전극의 하측에 형성된 보조용량용 투명절연막 및 상기 보조용량용 투명절연막의 하측에 형성되어 소정의 전위에 접속되는 투명도전막을 포함하는 공통전극이 제공되며,

상기 화소전극, 상기 보조용량용 투명절연막 및 상기 공통전극은, 전극 및 막이 간섭에 의해 소정의 파장에서 증가되는 투과율을 갖도록, 막두께를 갖는 액정표시장치.

청구항 2

제 1항 있어서,

상기 보조용량용 투명절연막과 화소전극의 굴절율의 차이를 0.6 이하의 값으로 설정하고, 보조용량용 투명절연막과 공통전극과의 굴절율의 차이를 0.6 이하의 값으로 설정하는 액정표시장치.

청구항 3

제 1항에 있어서,

상기 화소전극 및 상기 공통전극은 소정 저항율이 $1 \text{ m}\Omega \cdot \text{cm}$ 이하인 재료로 형성되는 액정표시장치.

청구항 4

제 1항에 있어서,

상기 절연성기판상에 형성된 게이트버스라인 및 소스버스라인에 상기 화소전극의 테두리부가 겹치며,

상기 게이트버스라인과 상기 화소전극 사이 및 상기 소스버스라인과 상기 화소전극 사이에, 상기 게이트버스라인 및 상기 소스버스라인을 커버하도록 상기 공통전극이 배치되는 액정표시장치.

청구항 5

제 1항에 있어서,

상기 보조용량용 투명절연막은, 실리콘 산화막, 실리콘 질화막 및 유기수지막중 어느 하나이거나 또는 상기 실리콘 산화막, 실리콘 질화막 및 유기수지막중 적어도 2개를 포함하는 적층막인 액정표시장치.

청구항 6

제 1항에 있어서,

상기 화소용 박막트랜지스터의 활성층은 다결정실리콘으로 형성되며,

상기 화소용 박막트랜지스터가 형성된 동일한 상기 절연기판상에, 활성층이 다결정실리콘으로 형성되는 구동회로용 박막트랜지스터를 형성하는 액정표시장치.


청구항 7

제 6항에 있어서,


상기 화소용 박막트랜지스터 및 상기 구동회로용 박막트랜지스터의 활성층은 도입된 촉매소자의 촉매효과를 이용하여 결정화된 다결정실리콘막인 액정표시장치.

도면


도면1




도면2




도면3




도면4




도면5



도면6



도면7



专利名称(译)	一种具有高光利用效率的液晶显示装置		
公开(公告)号	KR1020010015383A	公开(公告)日	2001-02-26
申请号	KR1020000041662	申请日	2000-07-20
[标]申请(专利权)人(译)	夏普株式会社		
申请(专利权)人(译)	夏普株式会社		
当前申请(专利权)人(译)	夏普株式会社		
[标]发明人	KATSUYA YOKO 카츠야요코		
发明人	카츠야요코		
IPC分类号	G02F1/13 G02F1/1368 G02F1/1365 G09F9/30 G02F1/1362 H01L21/336 H01L29/786 G02F1/136 G02F1/1333 G09F G02F1/1335 G02F H01L		
CPC分类号	G02F1/136213 G02F1/133502 G02F1/136227		
代理人(译)	LEE, 金泰熙		
优先权	1999206090 1999-07-21 JP		
其他公开文献	KR100380893B1		
外部链接	Espacenet		

摘要(译)

像素的孔径比不会降低。提供了对应于其可以获得的Ghose致密化的液晶显示器的高光学使用效率和足够的辅助容量。形成作用在用于辅助电容的透明绝缘膜上的像素电极(3)下侧的氮化硅(22)。公共电极(21)形成在氮化硅(22)的下侧中形成ITO并连接到公共电极和相对电极的电位。像素电极(3),氮化硅(22)和公共电极(21)具有透射率增加的相应膜厚度,在像素电极(3)处,并且氮化硅(22)具有组织的辅助容量,并且公共电极(21)是干涉的预定波长。

