



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2009-0058424
(43) 공개일자 2009년06월09일

(51) Int. Cl.

G02F 1/1337 (2006.01) C09K 19/56 (2006.01)

(21) 출원번호 10-2007-0125193

(22) 출원일자 2007년12월04일

심사청구일자 없음

(71) 출원인

엘지디스플레이 주식회사

서울 영등포구 여의도동 20번지

(72) 발명자

김동국

경기 안양시 동안구 호계동 호계현대아파트 102동 701호

(74) 대리인

김용인, 박영복

전체 청구항 수 : 총 10 항


(54) 액정 표시 패널과 그 제조 방법

(57) 요약

본 발명은 효과적인 불순물 차폐 및 잔상 특성 개선할 수 있는 액정 표시 패널과 그 제조 방법에 관한 것이다.

본 발명에 따른 액정 표시 패널은 칼라 필터 기판과; 상기 칼라 필터 기판과 액정을 사이에 두고 마주보는 박막 트랜지스터 기판과; 상기 칼라 필터 기판과 박막 트랜지스터 기판 각각에 적어도 하나 이상의 폴리 이미드를 혼합한 혼합물에 상기 칼라 필터 기판과 박막 트랜지스터 기판의 불순물을 차폐할 수 있고, 잔상 특성을 개선할 수 있는 적어도 하나 이상의 첨가제가 포함된 배향막을 구비하는 것을 특징으로 한다.

대표도 - 도2



특허청구의 범위

청구항 1

칼라 필터 기판과;

상기 칼라 필터 기판과 액정을 사이에 두고 마주보는 박막 트랜지스터 기판과;

상기 칼라 필터 기판과 박막 트랜지스터 기판 각각에 적어도 하나 이상의 폴리 이미드를 혼합한 혼합물에 상기 칼라 필터 기판과 박막 트랜지스터 기판의 불순물을 차폐할 수 있고, 잔상 특성을 개선할 수 있는 적어도 하나 이상의 첨가제가 포함된 배향막을 구비하는 것을 특징으로 하는 액정 표시 패널.

청구항 2

제1항에 있어서,

상기 적어도 하나 이상의 폴리 이미드(Polyimide)를 혼합한 혼합물에는 폴리 아미산 타입(Poly amic acid Type)의 폴리 이미드(Polyimide)와 솔루블 폴리 이미드(Solube Polyimide)를 혼합한 것을 특징으로 하는 액정 표시 패널.

청구항 3

제1항에 있어서,

상기 첨가제는 트리엔(triene)과 비스 말레 이미드(Bis Malei Imide)인 것을 특징으로 하는 액정 표시 패널.

청구항 4

제1항에 있어서,

상기 배향막은 인쇄 후, 극성 및 분자량의 차이로 상분리되어 폴리 아미산 타입(Poly amic acid Type)의 폴리 이미드(Polyimide)으로 이루어진 제1 배향막과;

상기 제1 배향막 상에 형성되며, 솔루블 폴리 이미드(Solube Polyimide)으로 이루어진 제2 배향막을 포함하는 것을 특징으로 하는 액정 표시 패널.

청구항 5

칼라 필터 기판을 마련하는 단계와;

상기 칼라 필터 기판과 액정을 사이에 두고 마주보는 박막 트랜지스터 기판을 마련하는 단계와;

상기 칼라 필터 기판과 박막 트랜지스터 기판 각각에 적어도 하나 이상의 폴리 이미드를 혼합한 혼합물에 상기 칼라 필터 기판과 박막 트랜지스터 기판의 불순물을 차폐할 수 있고, 잔상 특성을 개선할 수 있는 적어도 하나 이상의 첨가제가 포함된 배향막을 도포하는 단계를 포함하는 것을 특징으로 하는 액정 표시 패널의 제조 방법.

청구항 6

제5항에 있어서,

상기 적어도 하나 이상의 폴리 이미드(Polyimide)를 혼합한 혼합물에는 폴리 아미산 타입(Poly amic acid Type)의 폴리 이미드(Polyimide)와 솔루블 폴리 이미드(Solube Polyimide)를 혼합한 것을 특징으로 하는 액정 표시 패널의 제조 방법.


청구항 7

제5항에 있어서,

상기 첨가제는 트리엔(triene)과 비스 말레 이미드(Bis Malei Imide)인 것을 특징으로 하는 액정 표시 패널의 제조 방법.

청구항 8


제7항에 있어서,
상기 트리엔(triene)은



중 어느 하나를 선택하는 것을 특징으로 하는 액정 표시 패널의 제조 방법.

청구항 9

제7항에 있어서,
상기 비스 말레 이미드(Bis Malei Imide)는



와 같은 화학식을 가지는 것을 특징으로 하는 액정 표시 패널의 제조 방법.

청구항 10

제5항에 있어서,
상기 배향막은 인쇄 후, 극성 및 분자량의 차이로 상분리되어 폴리 아믹산 타입(Poly amic acid Type)의 폴리 이미드(Polyimide)으로 이루어진 제1 배향막과;

상기 제1 배향막 상에 형성되며, 솔루블 폴리 이미드(Soluble Polyimide)으로 이루어진 제2 배향막을 포함하는 것을 특징으로 하는 액정 표시 패널의 제조 방법.

명세서

발명의 상세한 설명

기술 분야

- <1> 본 발명은 액정 표시 패널과 그 제조 방법에 관한 것으로, 효과적인 불순물 차폐 및 잔상 특성 개선할 수 있는 액정 표시 패널과 그 제조 방법에 관한 것이다.

배경 기술

- <2> 액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정 표시 장치는 서로 대향하여 합착된 박막 트랜지스터 기관 및 칼라 필터 기관과, 두 기관 사이에서 셀갭을 일정하게 유지시키기 위한 스페이서와, 그 셀갭에 채워진 액정을 구비한다.
- <3> 칼라 필터 기관은 칼라 구현을 위한 칼라 필터 및 빛샘 방지를 위한 블랙 매트릭스와, 화소 전극과 수직 전계를 이루는 공통 전극과, 그들 위에 액정 배향을 위해 도포된 상부 배향막으로 구성된다.
- <4> 박막 트랜지스터 기관은 하부 기관 위에 게이트 절연막을 사이에 두고 교차하게 형성된 게이트 라인 및 데이터 라인과, 그 교차부마다 형성된 박막 트랜지스터(TFT)와, 그 교차 구조로 마련된 화소 영역에 형성된 화소 전극과, 그들 위에 도포된 하부 배향막을 포함한다.
- <5> 이러한, 액정 표시 패널 내에는 잔류 전압 성분이 편재화되고, 축적됨에 따라 액정에 실제 인가되는 유효 전압 차로 인해 잔상이 발생된다. 이러한 잔류 전압 성분의 영향을 최소화하기 위해 상부 및 하부 기관의 최외곽을 덮고 있는 배향막이 불순물을 차폐하고 잔류 직류 전압(DC) 성분을 빠르게 방전시켜야 한다.

발명의 내용

해결 하고자하는 과제

- <6> 따라서, 본 발명이 이루고자 하는 기술적 과제는 효과적인 불순물 차폐 및 잔상 특성 개선할 수 있는 액정 표시 패널과 그 제조 방법에 관한 것이다.

과제 해결수단

- <7> 상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 액정 표시 패널은 칼라 필터 기판과; 상기 칼라 필터 기판과 액정을 사이에 두고 마주보는 박막 트랜지스터 기판과; 상기 칼라 필터 기판과 박막 트랜지스터 기판 각각에 적어도 하나 이상의 폴리 이미드를 혼합한 혼합물에 상기 칼라 필터 기판과 박막 트랜지스터 기판의 불순물을 차폐할 수 있고, 잔상 특성을 개선할 수 있는 적어도 하나 이상의 첨가제가 포함된 배향막을 구비하는 것을 특징으로 한다.
- <8> 상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 액정 표시 패널의 제조 방법은 칼라 필터 기판을 마련하는 단계와; 상기 칼라 필터 기판과 액정을 사이에 두고 마주보는 박막 트랜지스터 기판을 마련하는 단계와; 상기 칼라 필터 기판과 박막 트랜지스터 기판 각각에 적어도 하나 이상의 폴리 이미드를 혼합한 혼합물에 상기 칼라 필터 기판과 박막 트랜지스터 기판의 불순물을 차폐할 수 있고, 잔상 특성을 개선할 수 있는 적어도 하나 이상의 첨가제가 포함된 배향막을 도포하는 단계를 포함하는 것을 특징으로 한다.

효 과

- <9> 본 발명에 따른 액정 표시 패널 및 그 제조 방법은 적어도 하나 이상의 폴리 이미드를 혼합한 혼합물에 트리엔 및 비스 말레이 이미드의 첨가제를 첨가한 배향막을 사용한다. 여기서, 적어도 하나 이상의 폴리 이미드를 혼합한 혼합물은 폴리 아미산 타입의 폴리 이미드와, 솔루블 폴리 이미드를 혼합한 혼합물을 사용한다. 배향막 인쇄 후, 상분리되어 하부에 형성된 폴리 아미산 타입의 폴리 이미드는 불순물 차폐하며, 상부에 형성된 솔루블 폴리 이미드는 비저항을 낮출 수 있어 잔상을 개선할 수 있다.

발명의 실시를 위한 구체적인 내용

- <10> 이하, 본 발명의 바람직한 실시 예들을 도 1 내지 도 3f를 참조하여 상세하게 설명하기로 한다.
- <11> 도 1은 본 발명에 따른 액정 표시 패널을 나타낸 사시도이고, 도 2는 도 1에 도시된 액정 표시 패널의 단면도를 나타낸 도면이다.
- <12> 도 1 및 도 2를 참조하면, 액정 표시 패널은 액정(140)을 사이에 두고 합착된 칼라 필터 기판(200) 및 박막 트랜지스터 기판(100)을 구비한다.
- <13> 칼라 필터 기판(200)은 칼라 필터(222)와, 블랙 매트릭스(224), 공통 전극(228), 상부 배향막(230)을 포함한다.
- <14> 칼라 필터(222)는 색을 구현하기 위해 적색, 녹색, 청색 칼라 필터(R, G, B)를 포함한다. 적색, 녹색, 청색 칼라 필터(R, G, B)는 각각 자신이 포함하고 있는 적색, 녹색, 청색 안료를 통해 특정 파장의 광을 흡수 또는 투과시킴으로써 적색, 녹색, 청색을 띄게 된다.
- <15> 블랙 매트릭스(224)는 칼라 필터(222)가 형성될 화소 영역을 구분함과 아울러 박막 트랜지스터 기판(100)의 게이트 라인(102) 및 데이터 라인(104), 박막 트랜지스터(TFT)와 중첩되도록 형성된다. 이러한 블랙 매트릭스(224)는 원하지 않는 액정 배열로 인해 생긴 투과광을 차단하여 액정 표시 장치의 콘트라스트를 향상시키고 박막 트랜지스터(TFT)로 직접적인 광조사를 차단하여 박막 트랜지스터(TFT)의 광누설 전류를 막는다.
- <16> 공통 전극(228)은 칼라 필터(222) 상에 형성된다. 공통 전극(228)은 화소 전극(122)의 화소 전압에 대응하여 액정(140)에 공통 전압을 인가한다. 이를 위해, 공통 전극(228)은 투명하면서도 도전성을 가지는 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide)와 같은 물질로 형성된다. 또한, 칼라 필터(222)와 공통 전극(228) 사이에 칼라 필터(222) 표면의 평탄화를 위한 오버코트층(226)이 추가로 형성되기도 한다.
- <17> 박막 트랜지스터 기판(100)은 하부 기판(101) 위에 게이트 라인(102) 및 데이터 라인(104)의 교차로 정의된 화소 영역마다 형성된 박막 트랜지스터(TFT)와, 화소 전극(122), 하부 배향막(124)을 포함한다.
- <18> 박막 트랜지스터(TFT)는 게이트 라인(102)의 스캔 신호에 응답하여 데이터 라인(104)의 비디오 신호를 화소 전극(122)에 공급한다. 이를 위하여, 박막 트랜지스터(TFT)는 게이트 라인(102)에 접속된 게이트 전극(106), 데

이터 라인(104)과 접속된 소스 전극(108), 화소 전극(122)과 접속된 드레인 전극(110), 게이트 절연막(112)을 사이에 두고 게이트 전극(106)과 중첩되어 소스 전극(108)과 드레인 전극(110) 사이에 채널을 형성하는 반도체 패턴의 활성층(114), 소스 전극(108) 및 드레인 전극(110)과의 오믹 접촉을 위하여 채널부를 제외한 활성층(114) 위에 형성된 반도체 패턴의 오믹 접촉층(116)을 구비한다.

<19> 화소 전극(122)은 박막 트랜지스터(TFT)의 드레인 전극(110)과 컨택홀(120)을 통해 접속되며, 보호막(118) 상에 형성된다. 이러한 화소 전극(122)은 투명 도전막으로 형성된다. 여기서, 화소 전극(122)은 박막 트랜지스터(TFT)를 통해 비디오 신호가 공급되면 공통 전압이 공급된 공통 전극(228)과 함께 전기장을 생성함으로써 두 전극(122, 228) 사이의 액정 분자들(140)의 배열 방향이 변화하며 이에 따라 액정 분자들(140)을 통과하는 광 투과율이 달라지게 됨으로써 계조가 구현된다.

<20> 보호막(118)은 박막 트랜지스터(TFT)와 화소 전극(122) 사이에 형성되어 데이터 라인(104)과 박막 트랜지스터(TFT)를 보호한다. 여기서, 보호막(118)은 무기 및 유기 보호막의 이중층 또는 이들 중 어느 하나만 형성되는 단일층으로도 형성될 수 있다.

<21> 상부 및 하부 배향막(230, 232, 124, 126)은 박막 트랜지스터 기판(100) 및 칼라 필터 기판(200) 사이에 형성된 액정(140)의 배열 방향을 결정한다. 상부 배향막(230)은 블랙 매트릭스(224), 칼라 필터(222) 및 공통 전극(228)이 형성된 상부 기판(220) 상에 형성되고, 하부 배향막(124)은 박막 트랜지스터(TFT) 및 화소 전극(120)이 형성된 하부 기판(101) 상에 형성된다.

<22> 여기서, 상부 및 하부 배향막(230, 232, 124, 126)은 적어도 하나 이상의 폴리 이미드(Polyimide 이하, PI)에 트리엔(triene)과 비스 말레이 이미드(Bis Malei Limide 이하, BMI)가 첨가되어 형성한다. 예로 들어, 폴리 아미산 타입(Poly amid acid type 이하, PAA)의 폴리 이미드(PI)와 솔루블 폴리 이미드(Souble PI)를 혼합한 혼합물에 트리엔(triene)과 비스 말레이 이미드(BMI)를 첨가하여 형성한다. 상부 및 하부 배향막(230, 232, 124, 126)은 폴리 아미산 타입(PAA)의 폴리 이미드(PI)와 솔루블 폴리 이미드(Souble PI)의 극성(polarity)과 분자량 차이로 인해 배향막 인쇄 후, 상분리되어 제1 배향막(124, 230), 제2 배향막(126, 232)으로 형성된다. 이때, 제1 배향막(124, 230) 상부에 제2 배향막(126, 232)이 형성된다. 다시 말하여, 상부 및 하부 배향막(230, 232, 124, 126)은 상분리되어 제2 배향막(126, 232)인 솔루블 폴리 이미드(Souble PI)가 제1 배향막(124, 230)인 폴리 아미산 타입(PAA)의 폴리 이미드(PI) 상에 위치한다. 이에 따라, 상부 배향막(230, 232)의 제1 배향막(230)은 상부 기판의 공통 전극(228) 상에 형성되어 칼라 필터 기판(200)의 불순물에 대해 효과적으로 차폐할 수 있는 차폐 특성 및 비저항을 상승시키고, 상부 배향막(230, 232)의 제2 배향막(232)은 낮은 비저항을 가진다. 하부 배향막(124, 126)의 제1 배향막(124)은 하부 기판의 화소 전극(122) 상에 형성되어 박막 트랜지스터 기판(100)의 불순물 차폐 특성 및 비저항을 상승시키고, 하부 배향막(124, 126)의 제2 배향막(126)은 낮은 비저항을 가짐으로써 잔류 직류 전압에 대한 방전(DC Discharging) 특성을 향상시킨다.

<23> 도 3a 내지 도 3f는 도 2에 도시된 박막 트랜지스터 기판의 제조 방법을 나타낸 단면도들이다.

<24> 도 3a를 참조하면, 하부 기판(101) 상에 게이트 라인(102), 게이트 전극(106)을 포함하는 게이트 금속 패턴이 형성된다.

<25> 구체적으로, 하부 기판(101) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 형성된다. 게이트 금속층으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질이 단일층으로 이용되거나, 상기 금속을 이용하여 이중층 이상이 적층된 구조로 이용된다. 이어서, 포토리소그래피 공정 및 식각 공정으로 게이트 금속층이 패터닝됨으로써 게이트 라인(102), 게이트 전극(106)을 포함하는 게이트 금속 패턴이 형성된다.

<26> 도 3b를 참조하면, 게이트 금속 패턴이 형성된 하부 기판(101) 상에 게이트 절연막(112)이 형성되고, 그 위에 데이터 라인(104), 소스 전극(108), 드레인 전극(110)을 포함하는 데이터 금속 패턴과, 데이터 금속 패턴을 따라 그 아래에 중첩된 활성층(114) 및 오믹 접촉층(116)을 포함하는 반도체 패턴이 형성된다. 이러한 반도체 패턴과 데이터 금속 패턴은 슬릿 마스크 또는 하프 톤(Half Tone)를 이용한 하나의 마스크 공정으로 형성된다.


<27> 구체적으로 설명하면, 게이트 금속 패턴이 형성된 하부 기판(101) 상에 게이트 절연막(112), 비정질 실리콘층, 불순물(n+ 또는 p+)이 도핑된 비정질 실리콘층, 데이터 금속층이 순차적으로 형성된다. 그리고, 데이터 금속층 위에 포토레지스트가 도포된 다음, 슬릿 마스크를 이용한 포토리소그래피 공정으로 포토레지스트가 노광 및 현상됨으로써 단차를 갖는 포토레지스트 패턴이 형성된다.

<28> 단차를 갖는 포토레지스트 패턴을 이용한 식각 공정으로 데이터 금속층이 패터닝됨으로써 데이터 금속 패턴과,

그 아래의 반도체 패턴이 형성된다.


- <29> 이어서, 산소(O_2) 플라즈마를 이용한 애싱 공정으로 포토레지스트 패턴을 애싱한다. 애싱된 포토레지스트 패턴을 이용한 식각 공정으로 노출된 데이터 금속 패턴과, 그 아래의 오믹 접촉층(116)이 제거됨으로써 소스 전극(108)과 드레인 전극(110)은 분리되고 활성층(114)이 노출된다. 그런 다음, 데이터 금속 패턴 위에 잔존하던 포토레지스트 패턴은 스트립 공정으로 제거된다.
- <30> 도 3c를 참조하면, 데이터 금속 패턴이 형성된 게이트 절연막(112) 상에 보호막(118)이 형성된다.
- <31> 구체적으로, 보호막(118)은 게이트 절연막(112)과 같은 무기 절연 물질로 형성되거나 아크릴 수지 등과 같은 유기 절연 물질로 형성된다. 이 보호막(118)이 포토리소그래피 공정과 식각 공정으로 패터닝됨으로써 보호막(118)을 관통하는 콘택홀(120)이 형성된다. 콘택홀(120)은 보호막(118)을 관통하여 드레인 전극(110)을 노출시키도록 형성된다.
- <32> 도 3d를 참조하면, 보호막(118) 위에 드레인 전극(110)과 접속된 화소 전극(122)이 형성된다.
- <33> 구체적으로, 보호막(118) 상에 스퍼터링 등의 증착 방법을 통해 투명 도전층으로 형성된다. 투명 도전층으로는 틴 옥사이드(Tin Oxide : TO), 인듐 틴 옥사이드(Indium Tin Oxide : ITO), 인듐 징크 옥사이드(Indium Zinc Oxide : IZO), 인듐 틴 징크 옥사이드(Indium Tin Zind Oxide : ITZO) 등이 이용된다. 이러한, 투명 도전층이 포토리소그래피 공정과 식각 공정으로 패터닝됨으로써 화소 전극(122)이 형성된다.
- <34> 도 3e 및 도 3f를 참조하면, 화소 전극(122)이 형성된 하부 기판(101) 전면에 하부 배향막(124, 126)이 도포된다. 이때, 하부 배향막(124, 126)은 폴리 아믹산 타입(PAA)의 폴리 이미드(PI)와 솔루블 폴리 이미드(Soluble PI)를 혼합한 혼합물에 트리엔(Triene) 및 비스 말레이 이미드(BMI)의 첨가제를 첨가하여 형성한다. 또한, 하부 배향막(124, 126)은 인쇄 후, 폴리 아믹산 타입(PAA)의 폴리 이미드(PI)와 솔루블 폴리 이미드(Soluble PI)가 극성 및 분자량 차이에 의해 상분리가 발생된다. 하부 배향막(124, 126)은 상분리되어 화소 전극(122) 상에는 제1 배향막(124)인 폴리 아믹산 타입(PAA)의 폴리 이미드(PI)가 형성되며, 제1 배향막(124) 상부에 제2 배향막(126)인 솔루블 폴리 이미드(Soluble PI)가 형성된다.
- <35> 트리엔(triene)은 아래와 같은 화학식 1을 가진다.

화학식 1




- <36>
- <37> 비스 말레이 이미드(BMI)는 아래와 같은 화학식 2를 가진다.

화학식 2



- <38>
- <39> 비스 말레이 이미드(BMI)의 결합력이 약한 더블 본드(double bond)는 열에 의해 인접 비스 말레이 이미드(BMI)의 더블 본드(double bond)와 반응하여 쉽게 폴리머 네트워크(polymer network)를 아래의 화학식 3과 같이 형성한다.


화학식 3




<40>

<41> 트리엔(triene)과 비스 말레이 이미드(BMI)의 반응을 나타낸 화학식은 아래와 같다.


화학식 4



<42>



<43>



<44>

<45> 위와 같이 트리엔(triene)과 비스 말레이 이미드(BMI)의 첨가제를 첨가하여 제1 배향막(124)에 추가 네트워크(net-work) 형성을 유도하여 제1 배향막(124)의 차폐 특성 및 비저항을 상승시키고, 제2 배향막(126)에도 추가 네트워크 형성을 유도하여 제1 배향막(124) 대비 낮은 비저항 특성을 갖게 된다. 이때, 첨가제는 배향막 전체 질량비에 대해 1 ~ 10 wt% 질량비로 형성한다.

<46> 도 1 내지 도 3f에서 TN(Twisted nematic : TN) 모드를 예로 들어 설명했지만, IPS(In Plane Switching : IPS) 모드에서도 본원 발명의 배향막을 형성할 수 있다.

<47> 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

도면의 간단한 설명

<48> 도 1은 본 발명에 따른 액정 표시 패널을 나타낸 사시도이다.

<49> 도 2는 도 1에 도시된 액정 표시 패널의 단면도를 나타낸 도면이다.

<50> 도 3a 내지 도 3f는 도 2에 도시된 박막 트랜지스터 기판의 제조 방법을 나타낸 단면도들이다.

<51> < 도면의 주요 부분에 대한 부호의 설명 >

<52> 101 : 하부 기판 102 : 게이트 라인

<53> 104 : 데이터 라인 106 : 게이트 전극

<54> 108 : 소스 전극 110 : 드레인 전극


<55> 112 : 게이트 절연막 114 : 활성층

- <56> 116 : 오믹 접촉층
 <57> 120: 컨택홀
 <58> 124, 126, 230, 232 : 배향막


- 118 : 보호막
 122 : 화소 전극
 222 : 칼라 필터

도면


도면1




도면2




도면3a




도면3b




도면3c




도면3d



도면3e



도면3f



专利名称(译)	液晶显示面板及其制造方法		
公开(公告)号	KR1020090058424A	公开(公告)日	2009-06-09
申请号	KR1020070125193	申请日	2007-12-04
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	KIM DONG GUK		
发明人	KIM, DONG GUK		
IPC分类号	G02F1/1337 C09K19/56		
CPC分类号	G02F1/133514 G02F1/133723 G09G2320/0257 H01L29/786		
代理人(译)	金勇 年轻的小公园		
外部链接	Espacenet		

摘要(译)

本发明涉及有效的杂质吸留和液晶显示板及其制造方法,以改善余像的特性。根据本发明的LCD面板包括滤色器基底材料;薄膜晶体管基板将滤色器基材和液晶放置在间隔和面中;滤色器基材;所述取向层能够屏蔽所述混合物中的薄膜晶体管基板和滤色器基材的杂质,所述混合物分别混合至少一种聚酰亚胺与薄膜晶体管基板,并且其中包括至少一种改善余像特性的添加剂。取向层,添加剂和聚酰亚胺。

