

(19)대한민국특허청(KR)
(12) 공개특허공보(A)(51) 。 Int. Cl.⁷
G02F 1/1335(11) 공개번호 10-2005-0068852
(43) 공개일자 2005년07월05일(21) 출원번호 10-2003-0100667
(22) 출원일자 2003년12월30일(71) 출원인 엘지.필립스 엘시디 주식회사
서울 영등포구 여의도동 20번지(72) 발명자 임병호
경상북도구미시도량동파크맨션102동103호
이선화
경상북도구미시진평동642-3엘지LCD

(74) 대리인 특허법인네이트

심사청구 : 있음

(54) 반사투과형 액정표시장치용 어레이기관과 그 제조방법

요약

본 발명은 반사투과형 액정표시장치에 관한 것으로, 특히 반사투과형 액정표시장치용 어레이기관의 구조 및 그 제조방법에 관한 것이다.

본 발명은 박막트랜지스터의 소스 및 드레인 전극과 액티브층을 동일한 마스크 공정으로 형성하고, 박막트랜지스터의 상부에 절연막과 화소 전극을 구성하는데 있어서 하나의 마스크 공정을 사용한다.

이때, 상기 화소 전극은 절연막 패터닝을 위해 사용된 포토 패터닝을 기관에 그대로 남겨두고, 기관의 전면에 대해 투명한 도전성 물질을 증착한 후, 상기 포토 패터닝을 제거하는 공정을 통해 형성하는 것을 특징으로 한다.

따라서, 2개의 마스크 공정을 생략할 수 있으므로, 공정 시간을 단축할 수 있고 공정 비용을 절약할 수 있는 장점이 있다.

대표도

도 4h

명세서

도면의 간단한 설명

도 1은 일반적인 반사투과형 액정표시장치의 구성을 개략적으로 도시한 단면도이고,

도 2는 종래에 따른 반사투과형 액정표시장치용 어레이기관의 한 화소를 도시한 확대 평면도이고,

도 3a 내지 도 3f는 도 2의 III-III을 따라 절단하여, 종래에 따른 공정순서로 도시한 공정 단면도이고,

도 4a 내지 도 4k는 본 발명에 따른 반사투과형 액정표시장치용 어레이기관의 제조방법을 공정순서에 따라 도시한 공정 단면도이다.

<도면의 주요부분에 대한 부호의 설명>

100 : 기관 102 : 게이트 전극

106 : 게이트 절연막 122 : 액티브층

124 : 오믹 콘택층 126 : 소스 전극

128 : 드레인 전극 132 : 감광패턴

134 : 투명 금속층

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 액정표시장치(liquid crystal display device)에 관한 것으로, 특히 반사모드(reflect mode)와 투과모드(transmit mode)를 선택적으로 사용할 수 있는 반사투과형 액정표시장치용 어레이기판의 구성과 그 제조방법에 관한 것이다.

일반적으로, 반사투과형 액정표시장치는 투과형 액정표시장치와 반사형 액정표시장치의 기능을 동시에 지닌 것으로, 백라이트(back light)의 빛과 외부의 자연광원 또는 인조광원을 모두 이용할 수 있으므로 주변환경에 제약을 받지 않고, 전력소비(power consumption)를 줄일 수 있는 장점이 있다.

이하, 도면을 참조하여 일반적인 반사투과형 액정표시장치의 구성을 개략적으로 설명한다.

도 1은 반사투과형 액정표시장치용 어레이기판의 한 화소를 도시한 확대 평면도이다.

도시한 바와 같이, 반사투과형 액정표시패널(10)은 서브 컬러필터(16)와, 서브 컬러필터 사이에 존재하는 블랙매트릭스(17)와 투명한 공통전극(13)이 형성된 상부기판(12)과, 화소영역(P)과 화소영역 상에는 반사전극(또는 반사판)(20a)과 투명전극(20b)으로 구성된 반투과전극(20)과, 스위칭소자(T)와 도전성 배선이 형성된 하부기판(14)으로 구성되며, 상기 상부기판(12)과 하부기판(14) 사이에는 액정(18)이 충전되어 있다.

상기 화소영역(P)은 투과부(B)와 반사부(D)로 구성되며, 일반적으로 상기 반사전극(20a)은 반사부(D)에 대응하여 구성되고, 상기 투과전극(20b)은 투과부(B)에 대응하여 구성된다.

상기 하부기판(14)은 어레이기판(array substrate)이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스 형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트배선(25)과 데이터배선(27)이 형성된다.

전술한 구성에서, 상기 반사전극(20a)은 반사율이 뛰어난 알루미늄(Al)또는 알루미늄합금(AlNd)으로 구성하며, 상기 투명전극(20b)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성금속으로 구성한다.

그런데, 전술한 반사 투과형 액정표시장치는 반사형 액정표시장치와 투과형 액정표시장치의 동작을 하도록 구성되었기 때문에 광의 이용효율이 낮은 편이다.

특히, 반사모드로 사용할 경우에는 외부광을 사용하기 때문에 광의 이용효율이 현저히 낮은 편이다.

따라서, 투과모드와 반사모드를 비교하였을 경우 현저한 휘도차가 발생한다.

종래에는 이러한 문제를 해결하기 위해, 상기 반사부에 요철패턴을 형성하여 외부로부터 입사한 빛이 정반사(正反射)되는 것을 최소화하고, 난반사(亂反射) 되도록 하여 전체적으로 휘도가 개선되는 효과를 얻고자 하였다.

이하, 도 2를 참조하여 반사부에 요철패턴이 형성된 반사투과형 액정표시장치용 어레이기판의 구성을 설명한다.

도 2는 종래에 따른 반사투과형 액정표시장치용 어레이기판의 한 화소를 확대한 평면도이다.

도시한 바와 같이, 기판(30)상에 일 방향으로 게이트 배선(34)이 구성되고, 상기 게이트 배선(34)과 수직하게 교차하여 화소 영역(P)을 정의하는 데이터 배선(46)이 구성된다.

상기 게이트 배선(34)과 데이터 배선(46)의 교차지점에는 게이트 전극(32)과 액티브층(38)과 소스 전극(42)과 드레인 전극(44)을 포함하는 박막트랜지스터(T)가 구성된다.

상기 화소 영역(P)은 투과부(B)와 반사부(D)로 나누어지며, 상기 투과부(B)에 대응하여 투명한 화소 전극(50)이 구성되고, 상기 반사부(D)에 대응하여 반사전극(56)이 구성된다.

일반적으로, 상기 반사 전극(56)은 반사부(B)에 대응하여 구성되지만, 상기 화소 전극(50)은 상기 드레인 전극(44)과 접촉하면서 화소(P)의 전면에 대응하여 구성되며, 직접 액정을 구동하는 역할을 하게 된다.

상기 반사 전극(56)은 전극의 기능보다는 빛을 반사하는 기능을 주로 하게 된다.

따라서, 상기 반사 전극(56)의 반사효율을 높이기 위해 요철패턴(52)을 형성한다.

요철패턴(52)은 앞서 언급한 바와 같이, 외부로부터 입사된 빛을 정반사시키지 않고 난반사 시키기 때문에 빛을 확산시키는 효과가 있으므로 휘도 및 시야각이 개선되도록 한다.

그런데, 전술한 바와 같은 반사투과형 액정표시장치용 어레이기판은 요철패턴(52)을 형성하기 위한 마스크 공정을 포함하기 때문에 그 제조 공정이 매우 복잡한 단점이 있다.

이하, 도 3a 내지 도 3f를 참조하여, 요철패턴을 포함한 반사투과형 액정표시장치용 어레이기판의 제조공정을 설명한다.

도 3a 내지 도 3f는 도 2의 III-III을 따라 절단하여, 종래의 공정순서에 따라 도시한 공정 단면도이다.

먼저, 도 3a는 제 1 마스크 공정을 나타낸 것으로 도시한 바와 같이, 기판(30)에 화소 영역(P)과 스위칭 영역(S)을 정의한다.

상기 다수의 영역(B,D,P,S)이 정의된 기판(30)상에 알루미늄(Al), 알루미늄 합금(AlNd), 텅스텐(W), 크롬(Cr), 몰리브덴(Mo)등의 단일 금속이나 알루미늄(Al)/크롬(Cr)(또는 몰리브덴(Mo))등의 이중 금속층 구조인 게이트전극(32)과, 상기 게이트전극(32)과 전기적으로 연결된 게이트배선(도 2의 34)을 형성한다.

이러한 게이트 전극(32)과 게이트 배선(도 2의 34)을 형성하는 물질은 액정표시장치의 동작에 중요하기 때문에 RC 딜레이(delay)를 작게 하기 위하여 저항이 작은 알루미늄이 주류를 이루고 있으나, 순수 알루미늄은 화학적으로 내식성이 약하고, 후속의 고온 공정에서 힐락(hillock)형성에 의한 배선 결함문제를 야기하므로, 알루미늄 배선의 경우는 전술한 바와 같이 합금의 형태로 쓰이거나 적층 구조가 적용된다.

다음으로, 상기 게이트배선(도 2의 34)등이 형성된 기판(30)상에 질화 실리콘(SiN_x)과 산화 실리콘(SiO_2)등이 포함된 무기절연물질 또는 경우에 따라서는 벤조사이클로부텐(BCB)과 아크릴(Acryl)계 수지(resin)등이 포함된 유기절연물질중 하나를 증착 또는 도포하여 게이트 절연막(36)을 형성한다.

도 3b는 제 2 마스크 공정을 나타낸 것으로 도시한 바와 같이, 상기 게이트전극(32)에 대응하는 게이트 절연막(36)상에 비정질 실리콘(a-Si:H)으로 형성한 액티브층(38)(active layer)과 불순물이 포함된 비정질 실리콘(n+ 또는 p+ a-Si:H)으로 형성한 옴릭 콘택층(40)(ohmic contact layer)을 적층하여 형성한다.

도 3c는 제 3 마스크 공정과 제 4 마스크 공정을 나타낸 것으로 도시한 바와 같이, 상기 옴릭 콘택층(40)상부에 전술한 바와 같은 도전성 금속물질 중 선택된 하나를 증착하고 패터닝하여, 소스 전극(42)과 드레인 전극(44)과, 상기 소스 전극(42)과 수직하여 연장된 데이터배선(도 2의 46)을 형성한다.

상기 소스 및 드레인 전극(42,44)과 데이터 배선(46)이 형성된 기판(30)의 전면에 질화 실리콘(SiN_x) 또는 산화 실리콘(SiO_2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 보호막(48)을 형성한다.

다음으로, 상기 보호막(48)을 제 4 마스크 공정으로 패터닝하여, 상기 드레인 전극(44)을 노출하는 드레인 콘택홀(CH)을 형성한다.

도 3d는 제 5 마스크 공정을 나타낸 것으로 도시한 바와 같이, 상기 보호막(48)이 형성된 기판(30)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하고 패터닝하여, 상기 노출된 드레인 전극(44)과 접촉하는 투명한 화소 전극(50)을 형성한다.

도 3e는 제 6 마스크 공정을 나타낸 것으로 도시한 바와 같이, 상기 화소 전극(50)이 형성된 기판(30)의 전면에 감광성 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질 그룹 중 선택된 하나를 도포하여 두터운 유기막을 형성하고, 제 6 마스크 공정으로 패터닝하여, 상기 화소 전극(50)을 노출하는 콘택홀(C1)과 스위칭영역(S)을 포함하는 반사부(D)에 대응하여 요철(52)과 상기 투과부(B)에 대응하여 식각홈(C2)을 형성한다.

상기 요철(50)은 유기막을 패터닝하여 단면상 다수의 사각형이 되도록 한 후, 패터닝된 유기막(50)을 소정의 온도(대략 350도 정도)로 멜팅(melting)하고 베이킹(baking)하는 공정을 진행하여, 상기 사각형상의 표면이 녹아 반원형상의 요철(52)이 되도록 한다.

도 3f는 제 7 마스크 공정을 나타낸 것으로, 상기 제 2 유기막(54)이 형성된 기판(30)의 전면에 알루미늄(Al)과 은(Ag)을 포함하는 반사율이 뛰어난 금속을 증착하고 패터닝하여, 상기 화소 전극(50)과 접촉하는 동시에 상기 반사부(D)에 대응하여 반사전극(56)을 형성한다.

전술한 바와 같은 공정을 통해 종래에 따른 반사투과형 액정표시장치 장치용 어레이기판을 제작할 수 있다.

그러나, 종래의 제조 방법은 상기 반사부에 요철을 형성하기 위한 마스크 공정 추가로 인해, 공정이 매우 복잡하여 제조 수율을 떨어뜨리는 문제가 있다.

발명이 이루고자 하는 기술적 과제

본 발명은 전술한 문제를 해결하기 위한 목적으로 제안된 것으로, 박막트랜지스터의 소스 및 드레인 전극과 액티브층을 동일한 마스크 공정으로 형성하고, 박막트랜지스터의 상부에 절연막과 화소 전극을 구성하는데 있어서 하나의 마스크 공정을 사용한다.

이때, 상기 화소 전극은 절연막 패턴을 위해 사용된 포토 패턴을 기판에 그대로 남겨두고, 기판의 전면에 대해 투명한 도전성 물질을 증착한 후, 상기 포토 패턴을 제거하는 공정을 통해 형성하는 것을 특징으로 한다.

따라서, 2개의 마스크 공정을 생략할 수 있으므로, 공정 시간을 단축할 수 있고 공정 비용을 절약할 수 있는 장점이 있다.

발명의 구성 및 작용

전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 반사투과형 액정표시장치용 어레이기판은 투과부와 반투과부로 구성된 다수의 화소 영역이 정의된 기판과; 상기 화소 영역의 일측에 위치하고, 게이트 전극과 액티브층과 소스 전극과 드레인 전극으로 구성된 박막트랜지스터와; 상기 박막트랜지스터의 상부에 구성되고 상기 드레인 전극과 화소 영역을 노출하는 보호막과; 상기 노출된 드레인 전극과 접촉하면서 상기 화소 영역에 위치한 투명한 화소 전극과; 상기 화소 전극의 상부에 위치하고, 상기 반사부에 요철패턴으로 구성된 반사전극을 포함한다.

상기 반사전극의 하부에는 라운드 형상의 요철패턴으로 형성된 유기막이 더욱 구성되는 것을 특징으로 한다.

본 발명의 특징에 따른 반사투과형 액정표시장치용 어레이기판 제조방법은 기판에 투과부와 반투과부로 구성된 다수의 화소 영역을 정의하는 단계와; 기판 상에 게이트 전극을 형성하는 제 1 마스크 공정 단계와; 상기 게이트 전극 상부에 게이트 절연막을 사이에 두고, 액티브층과 소스 전극과 드레인 전극을 형성하는 제 2 마스크 공정 단계와; 상기 드레인 전극과 화소 영역의 게이트 절연막을 노출하는 보호막과, 상기 드레인 전극과 접촉하면서 화소 영역에 위치하는 투명한 화소 전극을 형성하는 제 3 마스크 공정 단계와; 상기 반사부에 대응하여 요철형상의 유기막을 형성하는 제 4 마스크 공정 단계와; 상기 반사부에 대응하여 요철형상의 반사전극(반사판)을 형성하는 제 5 마스크 공정 단계를 포함한다.

상기 제 2 마스크 공정 단계는 상기 게이트 전극이 형성된 기판 상에 게이트 절연막과, 순수 반도체층과 불순물 반도체층과 금속층을 적층하는 단계와; 상기 금속층의 상부에 포토레지스트를 도포하여 감광층을 형성하고, 상기 감광층이 형성된 기판과 이격된 상부에 투과부와 반사부와 반투과부로 구성된 마스크를 위치시키는 단계와; 상기 감광층을 노광하고 현상하여, 상기 게이트 전극에 대응하는 부분에 높이가 다른 감광패턴을 형성하는 단계와; 상기 감광패턴 사이로 노출된 금속층과 불순물 반도체층과 순수 반도체층을 제거하여, 감광층의 하부에 섬형상의 금속층과, 불순물 반도체 패턴과 순수 반도체 패턴을 형성하는 단계와; 상기 감광패턴을 애싱하여, 높이가 낮은 부분을 완전히 제거하여 하부의 금속층을 노출하는 단계와; 상기 노출된 금속층을 식각하여, 상기 불순물 반도체층 상에서 이격된 소스 전극과 드레인 전극을 형성하는 단계를 포함한다.

상기 제 3 마스크 공정 단계는 상기 소스 및 드레인 전극이 형성된 기판의 전면에 절연막을 형성하고, 절연막의 상부에 감광층을 형성하는 단계와; 상기 감광층을 현상하고 노광하여, 상기 소스 및 드레인 전극의 일부 상부에 감광패턴을 형성하는 단계와; 상기 감광패턴이 형성되지 않은 절연막을 제거하여, 상기 드레인 전극을 노출하는 단계와; 상기 감광패턴이 형성된 기판의 전면에 투명한 도전성 물질을 증착하는 단계와; 상기 감광패턴을 제거하는 공정으로, 상기 드레인 전극과 접촉하면서 상기 화소 영역에 위치하는 투명한 화소 전극을 형성하는 단계를 포함한다.

상기 반사전극은 알루미늄(Al)과 은(Ag)을 포함하는 반사율이 뛰어난 도전성 금속 그룹 중 선택된 하나로 형성하고, 상기 투명한 화소 전극은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나로 형성한다.

이하, 첨부한 도면을 참조하여 바람직한 실시예들을 설명한다.

-- 실시예 --

본 발명은 요철형상의 반사전극을 포함하는 반사투과형 액정표시장치용 어레이기판을 형성할 때, 5마스크 공정으로 제작하는 것을 특징으로 한다.

도 4a 내지 도 4k는 본 발명에 따른 반사투과형 액정표시장치용 어레이기판의 제조공정을 공정순서에 따라 도시한 공정 단면도이다.

먼저, 도 4a는 제 1 마스크 공정을 나타낸 것으로 도시한 바와 같이, 기판(100)에 화소 영역(P)과 스위칭 영역(S)을 정의한다.

상기 화소 영역(P)은 투과부(B)와 반사부(D)로 구성된다.

상기 다수의 영역(B,D,P,S)이 정의된 기판(100)상에 알루미늄(Al), 알루미늄 합금(AlNd), 텅스텐(W), 크롬(Cr), 몰리브덴(Mo)등의 단일 금속이나 알루미늄(Al)/크롬(Cr)(또는 몰리브덴(Mo))등의 이중 금속층 구조인 게이트전극(102)과, 상기 게이트전극(102)과 전기적으로 연결된 게이트배선(미도시)을 형성한다.

이러한 게이트 전극(102)과 게이트 배선(미도시)을 형성하는 물질은 액정표시장치의 동작에 중요하기 때문에 RC 딜레이(delay)를 작게 하기 위하여 저항이 작은 알루미늄이 주류를 이루고 있으나, 순수 알루미늄은 화학적으로 내식성이 약하고, 후속의 고온 공정에서 힐락(hillock)형성에 의한 배선 결함문제를 야기하므로, 알루미늄 배선의 경우는 전술한 바와 같이 합금의 형태로 쓰이거나 적층 구조가 적용된다.

도 4b 내지 도 4f는 제 2 마스크 공정을 나타낸 것으로 도시한 바와 같이, 상기 게이트 전극(102)과 게이트 배선(미도시)이 형성된 기판(100)의 전면에 질화 실리콘(SiN_x)과 산화 실리콘(SiO_2)등이 포함된 무기절연물질 또는 경우에 따라서는 벤조사이클로부텐(BCB)과 아크릴(Acryl)계 수지(resin)등이 포함된 유기절연물질 중 하나 또는 그 이상의 물질을 증착 또는 도포하여 게이트 절연막(106)을 형성한다.

연속하여, 상기 게이트 절연막(106)이 형성된 기판(100)의 전면에 순수한 비정질 실리콘(a-Si:H)과 불순물이 포함된 비정질 실리콘(n+ 또는 p+ a-Si:H)을 증착하여, 제 1 및 제 2 반도체층(108,110)을 형성한다.

다음으로, 상기 제 1 및 제 2 반도체층(108,110)이 형성된 기판(100)의 상부에 전술한 바와 같은 도전성 금속물질을 증착하여 금속층(112)을 형성한다.

상기 금속층(112)이 형성된 기판(100)의 전면에 포토레지스트(photoresist)를 도포하여 감광층(114)을 형성하고, 감광층(114)이 형성된 기판(100)의 이격된 상부에 투과부(F1)와 반사부(F2)와 반투과부(F3)로 구성된 마스크(M)를 위치시킨다.

상기 마스크(M)의 반투과부(D)는 슬릿 slit)을 구성하여 빛의 강도를 낮추거나, 반투명막을 구성함으로써 빛의 투과량을 적게하여 하부의 감광층(114)이 표면으로부터 일부만이 노광 되도록 하는 기능을 한다.

이때, 상기 반투과부(F3)는 스위칭 영역(S)의 중심에 대응하도록 구성한다.

상기 마스크(M)의 상부로부터 빛을 조사하여 감광층(114)을 노광한 후 현상하는 공정을 진행한다.

도 4c에 도시한 바와 같이, 상기 스위칭 영역(S)에 대응하여 감광패턴(116)이 형성되며, 상기 게이트 전극(102)에 대응하는 부분(G1)은 앞서 노광공정 중 마스크의 반투과부가 대응된 영역이므로, 현상공정 중 표면으로부터 일부만이 제거된 상태가 되고, 스위칭 영역(S)의 나머지 부분(G2)은 그대로 남게 된다.

따라서, 스위칭 영역(S)에 남겨진 감광 패턴(116)은 표면이 단차지게 형성된다.

상기 감광패턴(116)의 주변으로 노출된 금속층(112)과, 하부의 제 1 및 제 2 반도체층(108,110)을 제거하는 공정을 진행한다.

도 4d에 도시한 바와 같이, 상기 제거 공정 후에는 감광패턴(116)의 하부에, 섬형상의 금속층(120)과, 금속층(120)의 하부에 패턴된 제 1 및 제 2 반도체 패턴(118a,118b)이 형성된다.

도 4e에 도시한 바와 같이, 상기 감광패턴(116)을 애싱하는 공정을 진행하여, 상기 게이트 전극(102)에 대응하는 부분(G1)의 감광패턴(116)을 완전히 제거하는 공정을 진행하여, 게이트 전극(102)에 대응하는 금속층(120)을 노출하는 공정을 진행한다.

남겨진 감광패턴(116)을 식각방지막으로 하여 하부에 노출된 금속층(120)을 제거하고, 상기 금속층 하부에 존재하는 제 2 반도체층(118b), 불순물 비정질 실리콘층을 제거하는 공정을 진행한다. 물론, 상기 감광층은 제거 공정이 완료된 후 약액을 이용하여 제거된다.

도 4f에 도시한 바와 같이, 상기 식각 공정 및 감광층 제거공정을 완료하게 되면 상기 게이트 전극에 대응하여 액티브층(122, 제 1 반도체층)과 오믹 콘택층(124, 제 2 반도체층)과, 상기 오믹 콘택층(124)의 상부에 서로 이격된 소스전극(126)과 드레인 전극(128)이 형성된다.

이로써, 상기 도 4b 내지 도 4f에 따른 제 2 마스크 공정을 통해 스위칭 영역에 액티브층 및 오믹 콘택층(122,124)과 소스 및 드레인 전극(126,128)을 형성할 수 있으며, 도시하지는 않았지만, 데이터 배선 또한 전술한 공정으로 형성할 수 있다.

이때, 상기 데이터 배선(미도시)의 하부 전면에는 상기 제 1 반도체층(122)과 제 2 반도체층(124)이 존재하게 된다.

도 4g 내지 도 4i는 제 3 마스크 공정을 나타낸 것으로, 도 4g에 도시한 바와 같이, 상기 소스 및 드레인 전극(126,128)이 형성된 기판(100)의 전면에 질화 실리콘(SiN_x)과 산화 실리콘(SiO_2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 보호막(130)을 형성한 후 제 3 마스크 공정을 진행하여, 상기 스위칭 영역(S)에 대응하는 보호막(130)의 상부에 감광패턴(132)을 형성하고, 감광패턴(132) 사이로 노출된 보호막(130)을 제거하는 공정을 진행한다.

이때, 도시하지는 않았지만 평면적으로는, 상기 화소 영역(P)의 게이트 절연막(106)과 스위칭 영역(S)에 구성된 드레인 전극(128)의 일부가 상기 보호막(130)사이로 노출되도록 구성한다.

상기 감광패턴(132)의 측면은 솔더형상으로 역테이퍼 지게 구성된다.

도 4h에 도시한 바와 같이, 상기 감광패턴(132)이 형성된 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나를 증착하여 투명한 금속층(134)을 형성한다.

이때, 상기 금속층(134)은 감광패턴(132)의 측면에 고르게 증착되지 않으며, 감광패턴(132)의 솔더(L)부분에서 특히 불완전한 상태로 증착된다.

전술한 바와 같이, 상기 투명 금속층(134)을 형성한 기판(100)을 상기 감광층 제거용액에 담그게 되면, 상기 감광 패턴(132)이 제거되면서 감광패턴(132)의 상부 및 측면에 증착된 금속층 또한 떨어져 나가게 된다.

이때, 상기 감광패턴(132)의 솔더(L)부분에 의해 감광패턴(132)상부의 투명금속층의 제거가 수월해진다.

따라서, 도 4i에 도시한 바와 같이, 상기 투명 금속층은 드레인 전극(128) 접촉하면서 화소 영역(P)에 위치하게 되며, 이와 같이 패턴된 투명 금속층은 화소 전극(136)이 된다.

전술한 바와 같은 도 4g 내지 도 4i의 공정을 통해, 상기 보호막과(130) 화소전극(136)을 패턴 할 수 있다.

도 4j는 제 4 마스크 공정을 나타낸 것으로 도시한 바와 같이, 상기 화소 전극(136)이 형성된 기판(100)의 전면에 감광성 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질 그룹 중 선택된 하나를 도포하여 두터운 유기막을 형성하고, 제 4 마스크 공정으로 패턴하여, 상기 드레인 전극(128)과 접촉하는 부분의 화소 전극(136)을 노출하는 콘택홀(C1)과, 상기 투과부에 대응하여 식각홈(C2)과 스위칭영역(S)을 포함하는 반사부(D)에 대응하여 요철(140)을 형성한다

상기 요철(140)은 상기 유기막을 패턴하여 단면상 다수의 사각형이 되도록 한 후, 패턴된 유기막을 소정의 온도(대략 350도 정도)로 멜팅(melting)하여 반원형상으로 형성한다.

도 4k는 제 5 마스크 공정을 나타낸 것으로 도시한 바와 같이, 상기 요철이 형성된 기판(100)의 전면에 알루미늄(Al)과 은(Ag)을 포함하는 반사율이 뛰어난 금 증착하고 패턴하여, 상기 노출된 화소 전극(1)과 접촉하면서 상기 반사부(D)에 대응하여 구성된 반사 전극(142)을 형성한다.

전술한 바와 같은 공정을 통해 본 발명에 따른 반사투과형 액정표시장치용 어레이기판을 제작할 수 있다.

발명의 효과

본 발명에 따른 반사투과형 액정표시장치용 어레이 기판의 제조방법은 종래와 비교하여 공정을 단순화 할 수 있다.

따라서, 공정상 불량확률을 줄일 수 있고, 공정시간 및 공정 비용을 획기적으로 줄일 수 있어, 공정 수율을 개선하고 제품의 경쟁력을 개선할 수 있는 효과가 있다.

또한, 반사전극이 요철패턴으로 형성되므로 반사효율 증가에 따라 고휘도를 구현할 수 있는 효과가 있다.

(57) 청구의 범위

청구항 1.

투과부와 반투과부로 구성된 다수의 화소 영역이 정의된 기판과;

상기 화소 영역의 일측에 위치하고, 게이트 전극과 액티브층과 소스 전극과 드레인 전극으로 구성된 박막트랜지스터와;

상기 박막트랜지스터의 상부에 구성되고 상기 드레인 전극과 화소 영역을 노출하는 보호막과;

상기 노출된 드레인 전극과 접촉하면서 상기 화소 영역에 위치한 투명한 화소 전극과;

상기 화소 전극의 상부에 위치하고, 상기 반사부에 요철패턴으로 구성된 반사전극

을 포함하는 반사투과형 액정표시장치용 어레이기판.

청구항 2.

제 1 항에 있어서,

상기 반사전극의 하부에는 라운드 형상의 요철패턴으로 형성된 유기막이 더욱 구성된 반사투과형 액정표시장치용 어레이기판.

청구항 3.

기관에 투과부와 반투과부로 구성된 다수의 화소 영역을 정의하는 단계와;

기관 상에 게이트 전극을 형성하는 제 1 마스크 공정 단계와;

상기 게이트 전극 상부에 게이트 절연막을 사이에 두고, 액티브층과 소스 전극과 드레인 전극을 형성하는 제 2 마스크 공정 단계와;

상기 드레인 전극과 화소 영역의 게이트 절연막을 노출하는 보호막과, 상기드레인 전극과 접촉하면서 화소 영역에 위치하는 투명한 화소 전극을 형성하는 제 3 마스크 공정 단계와;

상기 반사부에 대응하여 요철형상의 유기막을 형성하는 제 4 마스크 공정 단계와;

상기 반사부에 대응하여 요철형상의 반사전극(반사판)을 형성하는 제 5 마스크 공정 단계

를 포함하는 반사투과형 액정표시장치용 어레이기판 제조방법.

청구항 4.

제 3 항에 있어서,

상기 제 2 마스크 공정 단계는

상기 게이트 전극이 형성된 기관 상에 게이트 절연막과, 순수 반도체층과 불순물 반도체층과 금속층을 적층하는 단계와;

상기 금속층의 상부에 포토레지스트를 도포하여 감광층을 형성하고, 상기 감광층이 형성된 기관과 이격된 상부에 투과부와 반사부와 반투과부로 구성된 마스크를 위치시키는 단계와;

상기 감광층을 노광하고 현상하여, 상기 게이트 전극에 대응하는 부분에 높이가 다른 감광패턴을 형성하는 단계와;

상기 감광패턴 사이로 노출된 금속층과 불순물 반도체층과 순수 반도체층을 제거하여, 감광층의 하부에 섬형상의 금속층과, 불순물 반도체 패턴과 순수 반도체 패턴을 형성하는 단계와;

상기 감광패턴을 애싱하여, 높이가 낮은 부분을 완전히 제거하여 하부의 금속층을 노출하는 단계와;

상기 노출된 금속층을 식각하여, 상기 불순물 반도체층 상에서 이격된 소스 전극과 드레인 전극을 형성하는 단계를 포함하는 반사투과형 액정표시장치용 어레이기판 제조방법.

청구항 5.

제 3 항에 있어서,

상기 제 3 마스크 공정 단계는 상기 소스 및 드레인 전극이 형성된 기관의 전면에 절연막을 형성하고, 절연막의 상부에 감광층을 형성하는 단계와;

상기 감광층을 현상하고 노광하여, 상기 소스 및 드레인 전극의 일부 상부에 감광패턴을 형성하는 단계와;

상기 감광패턴이 형성되지 않은 절연막을 제거하여, 상기 드레인 전극을 노출하는 단계와;

상기 감광패턴이 형성된 기관의 전면에 투명한 도전성 물질을 증착하는 단계와;

상기 감광패턴을 제거하는 공정으로, 상기 드레인 전극과 접촉하면서 상기 화소 영역에 위치하는 투명한 화소 전극을 형성하는 단계를 포함하는 반사투과형 액정표시장치용 어레이기판 제조방법.

청구항 6.

제 3 항에 있어서,

상기 반사전극은 알루미늄(Al)과 은(Ag)을 포함하는 반사율이 뛰어난 도전성 금속 그룹 중 선택된 하나로 형성된 반사투과형 액정표시장치용 어레이기판 제조방법.

청구항 7.

제 3 항에 있어서,

상기 투명한 화소 전극은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나로 형성된 반사투과형 액정표시장치용 어레이기판 제조방법.


청구항 8.

제 3 항에 있어서,


상기 유기막은 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 감광성 유기물질 그룹 중 선택된 하나로 형성된 반사투과형 액정표시장치용 어레이기판 제조방법.

도면


도면1




도면2




도면3a




도면3b




도면3c




도면3d




도면3e




도면3f




도면4a




도면4b




도면4c




도면4d




도면4e




도면4f




도면4g




도면4h




도면4i



도면4j



도면4k



专利名称(译)	用于反射透射型液晶显示装置的阵列基板及其制造方法		
公开(公告)号	KR1020050068852A	公开(公告)日	2005-07-05
申请号	KR1020030100667	申请日	2003-12-30
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	LIM BYOUNGHO 임병호 LEE SUNHWA 이선화		
发明人	임병호 이선화		
IPC分类号	G02F1/1362 G09F9/35 H01L21/00 H01L27/12 H01L21/84 H01L29/786 G03F7/42 G02F1/13 G02F1/1368 G02F1/136 G03F7/20 G02F1/1335 H01L21/77		
CPC分类号	G02F1/133504 G02F2001/136231 H01L27/1214 H01L27/1288 G02F1/136227 G02F1/133555 G02F1/1368 H01L27/124		
其他公开文献	KR100617290B1		
外部链接	Espacenet		

摘要(译)

本发明涉及半透半反型液晶显示装置，尤其涉及反射型LCD阵列基板的结构及其制造方法。本发明涉及作为薄膜晶体管和漏电极和有源层相同的源的掩模工艺。它形成了。绝缘层和像素电极将被组织在薄膜晶体管的上部，并且使用一个掩模工艺。此时，其中像素电极用于绝缘层图案的光学图案类似于留在基板上的图案电极。在通过去除光图案的过程沉积透明导电材料之后，它围绕基板的前部形成。因此，可以省略2个掩模处理。因此，它具有缩短处理时间和节省处理成本的优点。

