



(19) 대한민국특허청(KR)  
(12) 등록특허공보(B1)

(45) 공고일자 2013년01월25일  
(11) 등록번호 10-1225440  
(24) 등록일자 2013년01월16일

- (51) 국제특허분류(Int. Cl.)  
*G02F 1/1343* (2006.01)
- (21) 출원번호 10-2005-0057950  
(22) 출원일자 2005년06월30일  
심사청구일자 2010년06월23일  
(65) 공개번호 10-2007-0002415  
(43) 공개일자 2007년01월05일  
(56) 선행기술조사문헌  
JP09269508 A\*  
JP2002139737 A\*  
JP08172202 A\*  
KR1020000031956 A\*
- \*는 심사관에 의하여 인용된 문헌

- (73) 특허권자  
**엘지디스플레이 주식회사**  
서울특별시 영등포구 여의대로 128(여의도동)  
(72) 발명자  
**남승희**  
경기도 수원시 장안구 화산로259번길 48, 502호  
(율전동)  
**류순성**  
경기도 군포시 고산로517번길 20, 915동 1402호  
(산본동, 금강아파트)  
(뒷면에 계속)  
(74) 대리인  
**서교준**


전체 청구항 수 : 총 27 항

심사관 : 윤성주

(54) 발명의 명칭 **액정 표시 장치 및 그 제조 방법****(57) 요약**

본 발명은 공정을 단순화할 수 있는 액정 표시 장치 및 그 제조 방법에 관한 것이다.

본 발명의 액정 표시 장치의 제조 방법은 게이트 라인 및 게이트 전극, 공통 라인 및 공통 전극, 화소 전극, 패드를 포함하는 제1 패턴군을, 투명 도전층을 포함하여 계단 형태로 단차를 갖는 복층 도전층 구조로 기판 상에 형성하는 제1 마스크 공정과; 상기 제1 마스크 패턴군 위에 다수의 컨택홀을 포함하는 절연막과 반도체층을 형성하는 제2 마스크 공정과; 상기 반도체층 위에 데이터 라인과 소스 전극 및 드레인 전극을 포함하는 제2 패턴군을 형성함과 아울러 상기 반도체층을 패터닝하고, 상기 소스 전극 및 드레인 전극 사이로 활성층을 노출시키는 제3 마스크 공정을 포함한다.

**대 표 도 - 도3**

(72) 발명자

**권오남**

경기 용인시 기흥읍 보라리 570 민속마을 현대모닝  
사이드 313-402

**장윤경**

경기도 안양시 동안구 경수대로 430, 대림 e-편한  
세상아파트 111동 2504호 (호계동)

---

**조홍렬**

경기도 수원시 권선구 매실로 61, 202동 908호 (호  
매실동, 삼익2차아파트)

## 특허청구의 범위

### 청구항 1

게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인과;

상기 게이트 라인 및 데이터 라인 사이의 절연막과;

상기 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터와;

상기 박막 트랜지스터와 접속되어 상기 화소 영역에 형성된 화소 전극과;

상기 화소 영역에 상기 화소 전극과 나란하게 형성된 공통 전극과;

상기 공통 전극과 접속된 공통 라인과;

상기 게이트 라인, 데이터 라인, 공통 라인 중 적어도 어느 하나와 접속된 패드를 구비하고;

상기 게이트 라인, 박막 트랜지스터의 게이트 전극, 화소 전극, 공통 전극, 공통 라인, 그리고 상기 패드를 포함하는 제1 패턴군은 투명 도전층을 포함하여 계단 형태로 단차를 갖는 복층 도전층 구조로 기판 위에 형성되며,

상기 박막트랜지스터의 드레인 전극이 상기 절연막을 사이에 두고 상기 공통 라인의 일부와 중첩되어 형성된 제1 스토리지 캐패시터와,

상기 절연막을 사이에 두고 상기 게이트 라인과 평행하게 이웃한 전단 게이트 라인과 스토리지 상부전극의 중첩으로 형성된 제2 스토리지 캐패시터를 더 구비하며,

상기 제1 및 제2 스토리지 캐패시터는 상기 화소전극을 통해 별별로 접속된 것을 특징으로 하는 액정 표시 장치.

### 청구항 2

제 1 항에 있어서,

상기 제1 패턴군은 상기 투명 도전층 위에 불투명 도전층이 적층된 복층 구조로 형성된 것을 특징으로 하는 액정 표시 장치.

### 청구항 3

제 2 항에 있어서,

상기 투명 도전층은 상기 불투명 도전층의 외곽을 따라 일정하게 노출되도록 형성된 것을 특징으로 하는 액정 표시 장치.

### 청구항 4

제 1 항에 있어서,

상기 패드는 컨택홀을 통해 상기 투명 도전층이 노출되도록 형성된 것을 특징으로 하는 액정 표시 장치.

### 청구항 5

삭제

### 청구항 6

제 1 항에 있어서,

상기 화소 전극과 상기 스토리지 상부 전극은 서로 전기적으로 연결된 것을 특징으로 하는 액정 표시 장치.

### 청구항 7

제 6 항에 있어서,

상기 박막트랜지스터의 드레인 전극 및 스토리지 상부 전극은 상기 절연막을 관통하는 해당 컨택홀을 통해 상기 화소 전극과 접속된 것을 특징으로 하는 액정 표시 장치.

#### 청구항 8

제 7 항에 있어서,

상기 드레인 전극 및 스토리지 상부 전극과 중첩된 반도체 패턴을 추가로 구비하는 것을 특징으로 하는 액정 표시 장치.

#### 청구항 9

제 8 항에 있어서,

상기 반도체 패턴은 상기 컨택홀 내에는 존재하지 않는 것을 특징으로 하는 액정 표시 장치.

#### 청구항 10

제 1 항에 있어서,

상기 박막 트랜지스터의 소스 및 드레인 전극 사이로 노출된 채널은 그의 표면이 산화되어 보호되는 것을 특징으로 하는 액정 표시 장치.

#### 청구항 11

제 1 항에 있어서,

상기 데이터 라인은 상기 절연막을 관통하는 컨택홀을 통해 상기 패드와 접속된 것을 특징으로 하는 액정 표시 장치.

#### 청구항 12

제 1 항에 있어서,

상기 박막 트랜지스터는 채널을 형성하는 반도체 패턴을 포함하고;

상기 반도체 패턴은 상기 데이터 라인과 중첩되도록 형성된 것을 특징으로 하는 액정 표시 장치.

#### 청구항 13

게이트 라인 및 게이트 전극, 공통 라인 및 공통 전극, 화소 전극, 패드를 포함하는 제1 패턴군을, 투명 도전층을 포함하여 계단 형태로 단차를 갖는 복층 도전층 구조로 기판 상에 형성하는 제1 마스크 공정과;

상기 제1 마스크 패턴군 위에 다수의 컨택홀을 포함하는 절연막과 반도체층을 형성하는 제2 마스크 공정과;

상기 반도체층 위에 데이터 라인과 소스 전극 및 드레인 전극을 포함하는 제2 패턴군을 형성함과 아울러 상기 반도체층을 패터닝하고, 상기 소스 전극 및 드레인 전극 사이로 활성층을 노출시키는 제3 마스크 공정을 포함하며,

박막 트랜지스터의 드레인 전극이 상기 절연막을 사이에 두고 상기 공통 라인의 일부와 중첩되게 하여 스토리지 캐패시터를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.

#### 청구항 14

제 13 항에 있어서,

상기 제1 패턴군은 상기 투명 도전층과 불투명 도전층이 적층된 복층 구조로 형성된 것을 특징으로 하는 액정 표시 장치의 제조 방법.

#### 청구항 15

제 14 항에 있어서,

상기 투명 도전층은 상기 불투명 도전층의 외곽을 따라 일정하게 노출되도록 형성된 것을 특징으로 하는 액정

표시 장치의 제조 방법.

### 청구항 16

제 13 항에 있어서,

상기 제1 마스크 공정은

상기 기판 상에 상기 투명 도전층 및 불투명 도전층을 적층하는 단계와;

상기 불투명 도전층 위에 포토레지스트 패턴을 형성하는 단계와;

상기 포토레지스트 패턴을 마스크로 상기 투명 도전층 및 불투명 도전층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.

### 청구항 17

제 16 항에 있어서,

상기 제1 마스크 공정은

상기 포토레지스트 패턴을 애싱하는 단계와;

상기 애싱된 포토레지스트 패턴을 통해 노출된 상기 불투명 도전층을 식각하는 단계를 추가로 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.

### 청구항 18

제 13 항에 있어서,

상기 패드는 상기 컨택홀을 통해 상기 투명 도전층을 노출시키는 것을 특징으로 하는 액정 표시 장치의 제조 방법.

### 청구항 19

제 13 항에 있어서,

상기 제3 마스크 공정은

상기 반도체층 위에 도전층을 형성하는 단계와;

상기 도전층 위에 두께가 다른 포토레지스트 패턴을 형성하는 단계와;

상기 포토레지스트 패턴을 마스크로 도전층을 패터닝하여 상기 데이터 라인, 상기 소스 전극과 일체화된 드레인 전극을 형성하는 단계와;

상기 포토레지스트 패턴을 마스크로 상기 반도체층을 패터닝하는 단계와;

상기 소스 전극 및 드레인 전극을 분리하고 그 사이로 상기 반도체층의 활성층을 노출시키는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.

### 청구항 20

제 19 항에 있어서,

상기 제3 마스크 공정은

상기 노출된 활성층의 표면을 플라즈마 표면 처리로 산화시키는 단계를 추가로 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.

### 청구항 21

제 20 항에 있어서,

상기 플라즈마 표면 처리는 상기 포토레지스트 패턴이 존재한 상태에서 수행하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.

## 청구항 22

삭제

## 청구항 23

제 13 항에 있어서,

상기 제3 마스크 공정은

상기 화소 전극과 접속되고, 상기 절연막을 사이에 두고 상기 게이트 라인의 일부와 중첩된 스토리지 상부 전극을 상기 제2 패턴군과 함께 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.

## 청구항 24

제 23 항에 있어서,

상기 드레인 전극 및 스토리지 상부 전극은 상기 절연막까지 관통하는 해당 컨택홀을 통해 상기 화소 전극과 접속된 것을 특징으로 하는 액정 표시 장치의 제조 방법.

## 청구항 25

제 24 항에 있어서,

상기 반도체층은 상기 드레인 전극 및 스토리지 상부 전극을 따라 중첩되면서 상기 컨택홀내에는 존재하지 않도록 형성된 것을 특징으로 하는 액정 표시 장치의 제조 방법.

## 청구항 26

제 13 항에 있어서,

상기 데이터 라인은 상기 절연막까지 관통하는 컨택홀을 통해 상기 패드와 접속된 것을 특징으로 하는 액정 표시 장치의 제조 방법.

## 청구항 27

제 26 항에 있어서,

상기 반도체층은 상기 데이터 라인을 따라 중첩되면서 상기 컨택홀내에는 존재하지 않도록 형성된 것을 특징으로 하는 액정 표시 장치의 제조 방법.

## 청구항 28

제 13 항에 있어서,

상기 제3 마스크 공정은

상기 컨택홀을 통해 상기 패드의 투명 도전층을 노출시키는 단계를 추가로 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.

## 청구항 29

제 13 항에 있어서,

상기 제3 마스크 공정은 하프 톤 마스크 또는 회절 노광 마스크를 이용하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.

## 명세서

### 발명의 상세한 설명

#### 발명의 목적

## 발명이 속하는 기술 및 그 분야의 종래기술

- [0026] 본 발명은 액정 표시 장치에 관한 것으로, 특히 공정을 단순화할 수 있는 수평 전계 액정 표시 장치 및 그 제조 방법에 관한 것이다.
- [0027] 액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 액정셀 매트릭스를 통해 화상을 표시하는 액정 표시 패널(이하, 액정 패널)과, 그 액정 패널을 구동하는 구동 회로를 구비한다.
- [0028] 도 1을 참조하면, 종래의 액정 패널은 액정(24)을 사이에 두고 접합된 칼라 필터 기판(10)과 박막 트랜지스터 기판(20)으로 구성된다.
- [0029] 칼라 필터 기판(10)은 상부 유리 기판(2) 상에 순차적으로 형성된 블랙 매트릭스(4)와 칼라 필터(6) 및 공통 전극(8)을 구비한다. 블랙 매트릭스(4)는 상부 유리 기판(2)에 매트릭스 형태로 형성된다. 이러한 블랙 매트릭스(4)는 상부 유리 기판(2)의 영역을 칼라 필터(6)가 형성되어질 다수의 셀영역들로 나누고, 인접한 셀들간의 광간섭 및 외부광 반사를 방지한다. 칼라 필터(6)는 블랙 매트릭스(4)에 의해 구분된 셀영역에 적(R), 녹(G), 청(B)으로 구분되게 형성되어 적, 녹, 청색 광을 각각 투과시킨다. 공통 전극(8)은 칼라 필터(6) 위에 전면 도포된 투명 도전층으로 액정(24) 구동시 기준이 되는 공통 전압(Vcom)을 공급한다. 그리고, 칼라 필터(6)의 평탄화를 위하여 칼라 필터(6)와 공통 전극(8) 사이에는 오버코트층(Overcoat Layer)(미도시)이 추가로 형성되기도 한다.
- [0030] 박막 트랜지스터 기판(20)은 하부 유리 기판(12)에서 게이트 라인(14)과 데이터 라인(16)의 교차로 정의된 셀영역마다 형성된 박막 트랜지스터(18)와 화소 전극(22)을 구비한다. 박막 트랜지스터(18)는 게이트 라인(12)으로부터의 게이트 신호에 응답하여 데이터 라인(16)으로부터의 데이터 신호를 화소 전극(22)으로 공급한다. 투명 도전층으로 형성된 화소 전극(22)은 박막 트랜지스터(18)로부터의 데이터 신호를 공급하여 액정(24)이 구동되게 한다.
- [0031] 유전 이방성을 갖는 액정(24)은 화소 전극(22)의 데이터 신호와 공통 전극(8)의 공통 전압(Vcom)에 의해 형성된 전계에 따라 회전하여 광 투과율을 조절함으로써 계조가 구현되게 한다.
- [0032] 그리고, 액정 패널은 액정(24)의 초기 배향을 위한 배향막과, 컬러 필터 기판(10)과 박막 트랜지스터 기판(20)과의 셀갭을 일정하게 유지하기 위한 스페이서(미도시)를 추가로 구비한다.
- [0033] 이러한 액정 패널의 칼라 필터 기판(10) 및 박막 트랜지스터 기판(20)은 다수의 마스크 공정을 이용하여 형성된다. 하나의 마스크 공정은 박막 증착(코팅) 공정, 세정 공정, 포토리소그래피 공정(이하, 포토 공정), 식각 공정, 포토레지스트 박리 공정, 검사 공정 등과 같은 다수의 공정을 포함한다.
- [0034] 특히, 박막 트랜지스터 기판은 반도체 공정을 포함함과 아울러 다수의 마스크 공정을 필요로 함에 따라 제조 공정이 복잡하여 액정 패널 제조 단가 상승의 중요 원인이 되고 있다. 이에 따라, 박막 트랜지스터 기판은 표준 마스크 공정이던 5 마스크 공정에서 마스크 공정수를 줄이는 방향으로 발전하고 있다.
- [0035] 한편, 액정 표시 장치는 액정을 구동시키는 전계의 방향에 따라 수직 전계형과 수평 전계형으로 대별된다.
- [0036] 수직 전계 액정 표시 장치는 상하부 기판에 대향하게 배치된 화소 전극과 공통 전극 사이에 형성되는 수직 전계에 의해 TN(Twisted Nematic) 모드의 액정을 구동하게 된다. 수직 전계 액정 표시 장치는 개구율이 큰 장점을 가지는 반면 시야각이 90도 정도로 좁은 단점을 가진다.
- [0037] 수평 전계 액정 표시 장치는 하부 기판에 나란하게 배치된 화소 전극과 공통 전극 간의 수평 전계에 의해 인 플레인 스위칭(In Plane Switching; 이하, IPS라 함) 모드의 액정을 구동하게 된다. 수평 전계 액정 표시 장치는 시야각이 160도 정도로 넓은 장점을 가진다.
- [0038] 이러한 수평 전계 액정 표시 장치의 박막 트랜지스터 기판도 반도체 공정을 포함하는 다수의 마스크 공정을 필요로 하므로 제조 공정이 복잡한 단점이 있다. 따라서, 제조 원가를 절감하기 위해서는 마스크 공정수 단축이 필요하다.

## 발명이 이루고자 하는 기술적 과제

[0039] 따라서, 본 발명의 목적은 공정을 단순화할 수 있는 수평 전계 액정 표시 장치 및 그 제조 방법을 제공하는 것이다.

### 발명의 구성 및 작용

[0040] 상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 액정 표시 장치는 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인과; 상기 게이트 라인 및 데이터 라인 사이의 절연막과; 상기 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터와; 상기 박막 트랜지스터와 접속되어 상기 화소 영역에 형성된 화소 전극과; 상기 화소 영역에 상기 화소 전극과 나란하게 형성된 공통 전극과; 상기 공통 전극과 접속된 공통 라인과; 상기 게이트 라인, 데이터 라인, 공통 라인 중 적어도 어느 하나와 접속된 패드를 구비하고; 상기 게이트 라인, 박막 트랜지스터의 게이트 전극, 화소 전극, 공통 전극, 공통 라인, 그리고 상기 패드를 포함하는 제1 패턴군은 투명 도전층을 포함하여 계단 형태로 단차를 갖는 복층 도전층 구조로 기판 위에 형성된다.

[0041] 그리고, 본 발명의 실시 예에 따른 액정 표시 장치의 제조 방법은 게이트 라인 및 게이트 전극, 공통 라인 및 공통 전극, 화소 전극, 패드를 포함하는 제1 패턴군을, 투명 도전층을 포함하여 계단 형태로 단차를 갖는 복층 도전층 구조로 기판 상에 형성하는 제1 마스크 공정과; 상기 제1 마스크 패턴군 위에 다수의 컨택홀을 포함하는 절연막과 반도체층을 형성하는 제2 마스크 공정과; 상기 반도체층 위에 데이터 라인과 소스 전극 및 드레인 전극을 포함하는 제2 패턴군을 형성함과 아울러 상기 반도체층을 패터닝하고, 상기 소스 전극 및 드레인 전극 사이로 활성층을 노출시키는 제3 마스크 공정을 포함한다.

[0042] 상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

[0043] 이하, 본 발명의 바람직한 실시 예들을 도 2 내지 도 8d를 참조하여 상세하게 설명하기로 한다.

[0044] 도 2는 본 발명의 실시 예에 따른 수평 전계 액정 표시 장치의 박막 트랜지스터 기판을 도시한 평면도이고, 도 3은 도 2에 도시된 박막 트랜지스터 기판을 I-I', II-II', III-III', IV-IV' 선을 따라 절단하여 도시한 단면도이다.

[0045] 도 2 및 도 3에 도시된 박막 트랜지스터 기판은 하부 기판(150) 위에 게이트 절연막(152)을 사이에 두고 교차하여 화소 영역을 정의하는 게이트 라인(102) 및 데이터 라인(104), 게이트 라인(102) 및 데이터 라인(104)과 화소 전극(118)에 접속된 박막 트랜지스터(TFT), 화소 영역에서 수평 전계를 형성하기 위한 화소 전극(118) 및 공통 전극(122), 공통 전극(122)과 접속된 공통 라인(120)과, 화소 전극(118)과 접속된 스토리지 캐패시터(Cst)를 구비한다. 그리고, 박막 트랜지스터 기판은 게이트 라인(102)과 접속된 게이트 패드(124), 데이터 라인(104)과 접속된 데이터 패드(132), 공통 라인(120)과 접속된 공통 패드(미도시)를 더 구비한다.

[0046] 게이트 라인(102)은 게이트 드라이버(미도시)로부터의 스캔 신호를, 데이터 라인(104)은 데이터 드라이버(미도시)로부터의 비디오 신호를 공급한다. 이러한 게이트 라인(102) 및 데이터 라인(104)은 게이트 절연막(154)을 사이에 두고 교차하여 각 화소 영역을 정의한다.

[0047] 박막 트랜지스터(TFT)는 게이트 라인(102)의 스캔 신호에 응답하여 데이터 라인(104) 상의 비디오 신호가 화소 전극(118)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(TFT)는 게이트 라인(102)과 접속된 게이트 전극(108), 데이터 라인(104)과 접속된 소스 전극(110), 소스 전극(110)과 마주하며 화소 전극(118)과 접속된 드레인 전극(112), 게이트 절연막(154)을 사이에 두고 게이트 전극(108)과 중첩되어 소스 전극(110)과 드레인 전극(112) 사이에 채널을 형성하는 활성층(114), 활성층(114)과 소스 및 드레인 전극(110, 112)과의 오믹 접촉을 위한 오믹 컨택층(116)을 구비한다.

[0048] 활성층(114) 및 오믹 컨택층(116)을 포함하는 반도체 패턴(115)은 데이터 라인(104) 및 스토리지 상부 전극(130)과도 중첩된다.

[0049] 공통 라인(120)은 공통 전극(122)을 통해 액정 구동을 위한 기준 전압, 즉 공통 전압을 각 화소에 공급한다. 다수의 공통 전극(122)은 공통 라인(120)으로부터 화소 영역 내로 돌출되어 화소 전극(118)과 나란하게 형성된다. 예를 들면, 공통 전극(122) 및 화소 전극(118)은 도 2에 도시된 바와 같이 데이터 라인(104)과 함께 지그재그 형상으로 형성된다. 또한, 공통 전극(122) 및 화소 전극(118)은 데이터 라인(104)과 함께 직선형으로 형성될 수 있으며, 이외에도 다양한 형상으로 형성될 수 있다. 상기 공통 전극(122) 및 화소 전극(118)은 지그재

그 형상으로 형성하고 상기 라인(104)은 직선형으로 형성할 수도 있다.

[0050] 다수의 화소 전극(118)은 화소 영역 내에서 다수의 공통 전극(122)과 나란하게 형성되고, 제1 컨택홀(126)을 통해 드레인 전극(112)과 접속된다. 화소 전극(118)에 박막 트랜지스터(TFT)를 통해 비디오 신호가 공급되면, 화소 전극(118)과 공통 전압이 공급된 공통 전극(122) 사이에는 수평 전계가 형성된다. 이러한 수평 전계에 의해 박막 트랜지스터 기판과 칼라 필터 기판 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.

[0051] 스토리지 캐패시터(Cst)는 화소 전극(118)과 병렬 접속된 제1 및 제2 스토리지 캐패시터(Cst1, Cst2)를 구비한다. 제1 스토리지 캐패시터(Cst1)는 게이트 절연막(154) 및 반도체 패턴(115)을 사이에 두고 공통 라인(120)과 드레인 전극(112)이 중첩되어 형성된다. 공통 라인(120)과 중첩된 드레인 전극(112)은 화소 전극(118)과 중첩되도록 돌출되어, 게이트 절연막(154)을 관통하는 제1 컨택홀(126)을 통해 화소 전극(118)과 접속된다. 제2 스토리지 캐패시터(Cst2)는 게이트 절연막(154) 및 반도체 패턴(115)을 사이에 두고 전단 게이트 라인(102)과 스토리지 상부 전극(130)이 중첩되어 형성된다. 전단 게이트 라인(102)과 중첩된 스토리지 상부 전극(130)은 화소 전극(118)과 중첩되도록 돌출되어, 게이트 절연막(154)을 관통하는 제2 컨택홀(134)을 통해 화소 전극(118)과 접속된다. 이러한 제1 및 제2 스토리지 캐패시터(Cst1, Cst2)의 병렬 접속으로 전체 용량이 증가함으로써 스토리지 캐패시터(Cst)는 화소 전극(118)에 충전된 비디오 신호가 다음 신호가 충전될 때까지 안정적으로 유지할 수 있게 된다.

[0052] 상기 게이트 라인(102), 게이트 전극(108), 공통 라인(120), 공통 전극(122), 화소 전극(118)은 기판(150) 위에 투명 도전층을 포함한 적어도 이중 도전층이 적층된 복층 구조로 형성된다. 예를 들면, 도 3에 도시된 바와 같이 투명 도전층을 이용한 제1 도전층(101)과, 불투명한 금속을 이용한 제2 도전층(103)이 적층된 이중 구조로 형성된다. 이 경우, 투명한 제1 도전층(101)은 불투명한 제2 도전층(103)의 외곽을 따라 일정하게 노출되도록 제1 및 제2 도전층(201, 203)은 계단 형태로 형성된다. 이에 따라, 공통 전극(122) 및 화소 전극(118)에서 노출된 제1 도전층(101)은 빛의 투과율을 높여 휘도를 향상시킬 수 있게 된다. 또한, 공통 전극(122) 및 화소 전극(118)의 제2 도전층(103)은 빛샘을 방지하고 블랙휘도를 저감함으로써 컨트라스트비를 향상시킬 수 있게 된다.

[0053] 게이트 라인(102)은 게이트 패드(124)를 통해 게이트 드라이버(미도시)와 접속된다. 게이트 패드(124)는 게이트 라인(102)로부터 연장되어 적어도 제1 및 제2 도전층(101, 103)이 적층된 복층 구조를 갖게 된다. 또한, 게이트 패드(124)는 게이트 절연막(154) 및 제2 도전층(103)을 관통하는 제3 컨택홀(128)을 통해 투명한 제1 도전층(101)이 노출된 구조를 갖게 된다.

[0054] 데이터 라인(104)은 데이터 패드(132)를 통해 데이터 드라이버(미도시)와 접속된다. 데이터 패드(132)는 게이트 패드(124)와 동일하게 적어도 제1 및 제2 도전층(101, 103)이 적층된 복층 구조를 갖게 된다. 그리고, 데이터 패드(132)는 게이트 절연막(154) 및 제2 도전층(103)을 관통하는 제4 컨택홀(136)을 통해 투명한 제1 도전층(101)이 노출된 구조를 갖게 된다. 또한, 데이터 패드(132)는 게이트 절연막(154)을 관통하는 제5 컨택홀(138)을 통해 데이터 라인(104)과 접속된다.

[0055] 공통 라인(120)으로 공통 전압원(미도시)으로부터의 공통 전압을 공급하는 공통 패드(미도시)는 상기 게이트 패드(124)와 동일한 구조로 형성된다.

[0056] 이러한 본 발명의 박막 트랜지스터 기판에는 별도의 보호막이 형성되지 않는다. 그러나, 데이터 라인(104)은 박막 트랜지스터(TFT) 및 스토리지 상부 전극(130)과 함께 그 위에 도포되어질 배향막(미도시)에 의해 보호될 수 있게 된다. 특히, 소스 및 드레인 전극(110, 112) 사이로 노출된 활성층(114)은 플라즈마 표면 처리를 통해 SiO<sub>2</sub>로 산화된 표면층에 의해 더 보호됨으로써 보호막 없이도 채널의 신뢰성을 유지할 수 있게 된다.

[0057] 이와 같이, 보호막이 없는 본 발명의 수평 전계 박막 트랜지스터 기판은 다음과 같이 3마스크 공정으로 형성된다.

[0058] 도 4a 및 도 4b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판 제조 방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이고, 도 5a 내지 도 5c는 제1 마스크 공정을 구체적으로 설명하기 위한 단면도들을 도시한 것이다.

[0059] 제1 마스크 공정으로 하부 기판(150) 상에 게이트 라인(102), 게이트 전극(108), 공통 라인(120), 공통 전극(122), 화소 전극(118), 게이트 패드(124), 데이터 패드(132)를 포함하는 제1 패턴군이 형성된다. 제1 패턴군

은 적어도 제1 및 제2 도전층(101, 103)이 적층된 복층 구조로 형성된다. 여기서, 투명한 제1 도전층(101)은 불투명한 제2 도전층(103)의 외곽을 따라 일정하게 노출된다.

[0060] 구체적으로, 도 5a에 도시된 바와 같이 하부 기판(150) 상에 스퍼터링 방법 등의 중착 방법을 통해 제1 및 제2 도전층(101, 103)이 적층되고, 포토리소그래피 공정으로 제2 도전층(103) 위에 포토레지스트 패턴(160)이 형성된다. 그리고, 포토레지스트 패턴(160)을 마스크로 이용한 식각 공정으로 제1 및 제2 도전층(101, 103)이 패터닝됨으로써 복층 구조의 게이트 라인(102), 게이트 전극(108), 공통 라인(120), 공통 전극(122), 화소 전극(118), 게이트 패드(124), 데이터 패드(132)를 포함하는 제1 패턴군이 형성된다. 제1 도전층(101)으로는 ITO, T0, IZO, ITZO 등과 같은 투명 도전 물질이, 제2 도전층(103)으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질이 단일층 또는 이중층 이상으로 적층되어 이용된다.

[0061] 도 5b를 참조하면, 애싱공정으로 포토레지스트 패턴(160)을 애싱함으로써 포토레지스트 패턴(160)의 두께 및 폭이 감소되게 한다. 그리고, 애싱된 포토레지스트 패턴(160)을 마스크로 노출된 제2 도전층(103)을 한번 더 식각함으로써 제1 도전층(101)이 제2 도전층(103)의 외곽을 따라 노출되도록 제1 및 제2 도전층(101, 103)은 일정한 단차를 갖을 수 있게 된다. 상기 애싱 공정을 적용하면 상기 제1 도전층(101)의 안쪽에 제2 도전층(103)을 형성하는 것이 가능하여 휘도의 저감 없이 컨트라스트비를 향상시킬 수 있게 된다. 즉 상기 제1 도전층(101)은 휘도를 향상시킬 수 있고 상기 제2 도전층(103)은 블랙 휘도를 저감시킬 수 있게 된다. 상기 애싱 공정은 적용하지 않을 수도 있다.

[0062] 도 5c를 참조하면, 도 5b에서 제1 마스크 패턴군의 제2 도전층(103) 위에 잔존하는 포토레지스트 패턴(160)이 스트립 공정으로 제거된다.

[0063] 도 6a 및 도 6b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판 제조 방법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이다.

[0064] 제1 패턴군이 형성된 하부 기판(150) 상에 제2 마스크 공정으로 다수의 컨택홀(126, 134, 128, 136, 138)을 포함하는 게이트 절연막(154)과, 반도체층(105, 107)이 형성된다.

[0065] 구체적으로, 제1 패턴군이 형성된 하부 기판(150) 상에 PECVD 등의 중착 방법으로 게이트 절연막(154), 비정질 실리콘층(105), 불순물(n<sup>+</sup> 또는 p<sup>+</sup>)이 도핑된 비정질 실리콘층(107)이 순차적으로 형성된다. 게이트 절연막(154)으로는 SiO<sub>x</sub>, SiNx 등과 같은 무기 절연 물질이 이용된다. 이어서, 포토리소그래피 공정 및 식각 공정으로 게이트 절연막(154)까지 관통하는 제1 내지 제5 컨택홀(126, 134, 128, 136, 138)을 형성하게 된다. 제1 및 제2 컨택홀(126, 134)은 화소 전극(118)을, 제3 컨택홀(128)은 게이트 패드(124)를, 제4 및 제5 컨택홀(136, 138)은 데이터 패드(132)를 노출시킨다.

[0066] 도 7a 및 도 7b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 제3 마스크 공정을 설명하기 위한 평면도 및 단면도이고, 도 8a 내지 도 8d는 본 발명의 제3 마스크 공정을 구체적으로 설명하기 위한 단면도들이다.

[0067] 제3 마스크 공정으로 불순물이 도핑된 비정질 실리콘층(107) 위에 데이터 라인(104), 소스 전극(110), 드레인 전극(112), 스토리지 상부 전극(130)을 포함하는 제2 패턴군이 형성되고, 제3 및 제4 컨택홀(128, 136)을 통해 게이트 패드(124) 및 데이터 패드(132)의 제2 도전층(109)이 노출된다. 또한, 제2 패턴군과 중첩된 반도체 패턴(115)이 형성되고, 소스 전극(110) 및 드레인 전극(112) 사이로 그의 표면이 산화된 활성층(115)이 노출된다.

[0068] 구체적으로, 도 8a에 도시된 바와 같이 불순물이 도핑된 비정질 실리콘층(107) 위에 제3 도전층(109)이 스퍼터링 등의 중착 방법을 통해 형성되고, 제3 도전층(109) 위에 하프 톤 마스크 또는 회절 노광 마스크를 이용한 포토리소그래피 공정으로 두께가 다른 포토레지스트 패턴(170)이 형성된다. 포토레지스트 패턴(170)은 서로 다른 두께의 제1 및 제2 포토레지스트 패턴(170A, 170B)을 갖게 된다. 제3 도전층(205)으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질이 단일층 또는 이중층 이상으로 적층되어 이용된다.

[0069] 도 8b를 참조하면, 포토레지스트 패턴(170)을 마스크로 이용한 식각 공정으로 제3 도전층(109)이 패터닝됨으로써 데이터 라인(104), 소스 전극(110)과 일체화된 드레인 전극(112), 스토리지 상부 전극(130)을 포함하는 제2 패턴군이 형성된다. 이때, 제3 및 제4 컨택홀(128, 136)을 통해 노출된 게이트 패드(124) 및 데이터 패드(132)의 제2 도전층(103)도 함께 식각됨으로써 투명한 제1 도전층(101)이 노출된다. 그리고, 제2 패턴군을 따라 불순물이 도핑된 비정질 실리콘층(107) 및 비정질 실리콘층(105)이 패터닝됨으로써 제2 패턴군과 중첩된 오믹 컨택층(116) 및 활성층(114)을 포함하는 반도체 패턴(115)이 형성된다. 이렇게 반도체 패턴(115)은 제2 패턴군을 따라 중첩되기는 하지만, 전술한 제2 마스크 공정에서 게이트 절연막(154)까지 관통하도록 형성된 제1, 제2,

제5 컨택홀(126, 134, 138) 내에는 존재하지 않는다. 따라서, 드레인 전극(112) 및 스토리지 상부 전극(130)은 제1 및 제2 컨택홀(126, 134) 각각을 통해 화소 전극(118)과 접속되고, 데이터 라인(104)은 제5 컨택홀(138)을 통해 데이터 패드(132)와 접속된다.

[0070] 도 8c를 참조하면, 애싱 공정으로 제1 포토레지스트 패턴(170A)의 두께는 얇아지게 되고, 제2 포토레지스트 패턴(170B)는 제거된다. 이어서, 제1 포토레지스트 패턴(170A)을 마스크로 이용한 식각 공정으로 소스 전극(110) 및 드레인 전극(112)이 분리되고, 그 아래의 오믹 컨택층(116)이 제거됨으로써 활성층(114)이 노출된다. 그리고, 노출된 활성층(114)의 표면을 산소 플라즈마를 이용한 표면 처리를 통해 SiO<sub>2</sub>로 산화시킴으로써 보호막 없이도 채널의 신뢰성을 확보할 수 있게 한다.

[0071] 도 8d를 참조하면, 도 8c에서 제3 마스크 패턴군 위에 존재하는 제1 포토레지스트 패턴(170A)이 스트립 공정으로 제거된다.

[0072] 이와 같이, 본 발명의 제3 실시 예에 따른 수평 전계 박막 트랜지스터 기판의 제조 방법은 3마스크 공정으로 단순화될 수 있게 된다.

### 발명의 효과

[0073] 상술한 바와 같이, 본 발명에 따른 수평 전계 액정 표시 장치의 박막 트랜지스터 기판 및 그 제조 방법은 제1 마스크 공정으로 계단 형태의 복층 도전층 구조를 갖는 제1 마스크 패턴을 형성하게 된다. 이에 따라, 공통 전극 및 화소 전극에서 노출된 투명 도전층은 휘도에 기여할 수 있고, 상부의 불투명한 도전층은 빛샘을 방지하고 블랙 휘도를 저감함으로써 컨트라스트비에 기여할 수 있게 된다.

[0074] 또한, 본 발명에 따른 수평 전계 액정 표시 장치의 박막 트랜지스터 기판 및 그 제조 방법은 제2 마스크 공정으로 반도체층 및 게이트 절연막을 관통하는 다수의 컨택홀들을 형성하게 된다.

[0075] 또한, 본 발명에 따른 수평 전계 액정 표시 장치의 박막 트랜지스터 기판 및 그 제조 방법은 제3 마스크 공정으로 제3 마스크 패턴군 및 반도체 패턴을 형성한 다음, 반도체 패턴의 활성층을 노출시키고 그의 표면을 산화시킨다. 이에 따라, 채널의 신뢰성을 확보할 수 있음과 아울러, 제3 마스크 패턴군은 그위 도포되어질 배향막에 의해 보호되므로 별도의 보호막이 필요없게 된다.

[0076] 이 결과, 본 발명에 따른 수평 전계 액정 표시 장치의 박막 트랜지스터 기판 및 그 제조 방법은 3마스크 공정으로 공정을 단순화함으로써 재료비 및 설비 투자비 등을 절감함과 아울러 수율을 향상시킬 수 있게 된다.

[0077] 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

### 도면의 간단한 설명

[0001] 도 1은 종래의 액정 패널 구조를 개략적으로 도시한 사시도.

[0002] 도 2는 본 발명의 실시 예에 따른 액정 표시 장치의 박막 트랜지스터 기판을 도시한 평면도.

[0003] 도 3은 도 2에 도시된 박막 트랜지스터 기판을 I-I', II-II', III-III', IV-IV'선을 따라 절단하여 도시한 단면도.

[0004] 도 4a 및 도 4b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도.

[0005] 도 5a 내지 도 5c는 본 발명의 실시 예에 따른 제1 마스크 공정을 구체적으로 설명하기 위한 단면도들.

[0006] 도 6a 및 도 6b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도.

[0007] 도 7a 및 도 7b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 제3 마스크 공정을 설명하기 위한 평면도 및 단면도.

[0008] 도 8a 내지 도 8d는 본 발명의 실시 예에 따른 제3 마스크 공정을 구체적으로 설명하기 위한 단면도들.


[0009]

&lt; 도면의 주요 부분에 대한 부호의 설명 &gt;


[0010]	2 : 상부 유리 기판	4 : 블랙 매트릭스
[0011]	6 : 칼라 필터	8 : 공통 전극
[0012]	10 : 칼라 필터 기판	12 : 하부 유리 기판
[0013]	14, 102 : 게이트 라인	16, 104 : 데이터 라인
[0014]	18, TFT : 박막 트랜지스터	20 : 박막 트랜지스터 기판
[0015]	22, 118 : 화소 전극	24 : 액정
[0016]	101 : 제1 도전층	103 : 제2 도전층
[0017]	105 : 비정질 실리콘층	107 : 불순물 도핑된 실리콘층
[0018]	108 : 게이트 전극	110 : 소스 전극
[0019]	112 : 드레인 전극	114 : 활성층
[0020]	115 : 반도체 패턴	116 : 오믹 접촉층
[0021]	120 : 공통 라인	122 : 공통 전극
[0022]	126, 134, 128, 136, 138 : 컨택홀	130 : 스토리지 전극
[0023]	124 : 게이트 패드	132 : 데이터 패드
[0024]	150 : 기판	154 : 게이트 절연막
[0025]	160, 170 : 포토레지스트 패턴	

## 도면


### 도면1




## 도면2




도면3




도면4a




도면4b




## 도면5a




## 도면5b




## 도면5c




도면6a




도면6b




도면7a




도면7b




도면8a




## 도면8b



## 도면8c



## 도면8d



## 【심사관 직권보정사항】

## 【직권보정 1】

【보정항목】 청구범위

【보정세부항목】 제13항, 9째줄

## 【변경전】

상기 박막 트랜지스터의

## 【변경후】

박막 트랜지스터의

专利名称(译)	标题 : 液晶显示装置及其制造方法		
公开(公告)号	<a href="#">KR101225440B1</a>	公开(公告)日	2013-01-25
申请号	KR1020050057950	申请日	2005-06-30
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	<p>NAM SEUNG HEE 남승희</p> <p>YOO SOON SUNG 류순성</p> <p>KWON OH NAM 권오남</p> <p>CHANG YOUN GYOUNG 장윤경</p> <p>CHO HEUNG LYUL 조홍렬</p>		
发明人	<p>남승희</p> <p>류순성</p> <p>권오남</p> <p>장윤경</p> <p>조홍렬</p>		
IPC分类号	G02F1/1343 G02F		
CPC分类号	G02F1/136286 G02F1/136213 G02F2001/13629 G02F1/134363 G02F2001/136295		
其他公开文献	KR1020070002415A		
外部链接	<a href="#">Espacenet</a>		

## 摘要(译)

公开了一种用于简化工艺的液晶显示装置及其制造方法。在制造液晶显示装置的方法中，包括栅极线和栅极电极的第一导电图案组，公共线和公共电极，像素电极和多导电层中的焊盘，所述多导电层具有包括a的阶梯形状。通过第一掩模工艺在衬底上形成透明导电层。通过第二掩模工艺在第一掩模图案组上形成绝缘膜和包括多个接触孔的半导体层。在半导体层上形成包括数据线，源电极和漏电极的第二图案组，并且图案化半导体层。并且通过第三掩模工艺在源电极和漏电极之间暴露有源层。

