



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2008년08월25일
(11) 등록번호 10-0853780
(24) 등록일자 2008년08월18일

(51) Int. Cl.

G02F 1/1343 (2006.01)

(21) 출원번호 10-2002-0050321

(22) 출원일자 2002년08월24일

심사청구일자 2007년08월16일

(65) 공개번호 10-2004-0018028

(43) 공개일자 2004년03월02일

(56) 선행기술조사문헌

JP10003092 A*

(뒷면에 계속)

전체 청구항 수 : 총 7 항

(73) 특허권자

엘지디스플레이 주식회사

서울 영등포구 여의도동 20번지

(72) 발명자

정진열

서울특별시은평구불광동16-109

홍형기

서울특별시마포구신공덕동삼성아파트104-1002

(74) 대리인

김용인, 심창섭


심사관 : 윤성주

(54) 횡전계 방식의 액정표시장치

(57) 요약

공정성, 가격 경쟁력 및 개구율을 향상시키기에 알맞은 횡전계 방식(IPS)의 액정표시장치를 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 본 발명의 IPS의 액정표시장치는 하부기판상에 교차 배치되어 화소영역을 정의하는 복수개의 게이트 라인 및 데이터 라인; 상기 게이트 라인과 데이터 라인의 교차부위에 형성되는 박막 트랜지스터; 상기 게이트 라인과 평행한 방향으로 형성된 복수개의 제 1 공통전극; 상기 제 1 공통전극과 일정간격 이격되어 상기 화소 영역 중앙부분에서 수평방향으로 이웃하는 화소 영역과 연결된 제 2 공통전극; 상기 데이터 라인과 평행한 방향으로 일정간격 이격되며 상기 제 1 및 제 2 공통 전극들을 서로 연결시키도록 형성된 제 3 공통전극; 상기 게이트 라인과 평행한 방향으로 상기 제 1 및 제 2 공통전극들 사이에 형성된 제 1 화소전극; 상기 제 1 화소전극의 양끝단에 상기 제 1 화소전극들을 연결시키도록 형성된 제 2 화소전극; 상부기판상에 형성된 칼라필터층; 상기 게이트 라인 및 상기 박막 트랜지스터와, 상기 데이터 라인 및 제 2 공통전극과의 교차부에 대응되도록 상기 상부기판에 형성된 블랙 매트릭스; 상기 상,하부기판 사이에 형성된 액정층과, 배향막을 구비하는 것을 특징으로 한다.

대표도



(56) 선행기술조사문헌

KR1019980033012 A*

KR1019990026637 A*

KR1019990067995 A*

KR1020000047826 A*

*는 심사관에 의하여 인용된 문헌

특허청구의 범위

청구항 1

하부기관상에 교차 배치되어 화소영역을 정의하는 복수개의 게이트 라인 및 데이터 라인;

상기 게이트 라인과 데이터 라인의 교차부위에 형성되는 박막 트랜지스터;

상기 게이트 라인과 평행한 방향으로 형성된 복수개의 제 1 공통전극;

상기 제 1 공통전극과 일정간격 이격되어 상기 화소 영역 중앙부분에서 수평방향으로 이웃하는 화소 영역과 연결된 제 2 공통전극;

상기 데이터 라인과 평행한 방향으로 일정간격 이격되며 상기 제 1 및 제 2 공통 전극들을 서로 연결시키도록 형성된 제 3 공통전극;

상기 게이트 라인과 평행한 방향으로 상기 제 1 및 제 2 공통전극들 사이에 형성된 제 1 화소전극;

상기 제 1 화소전극의 양끝단에 상기 제 1 화소전극들을 연결시키도록 형성된 제 2 화소전극;

상부기관상에 형성된 칼라필터층;

상기 게이트 라인 및 상기 박막 트랜지스터와, 상기 데이터 라인 및 상기 제 2 공통전극과의 교차부에 대응되도록 상기 상부기관에 형성된 블랙 매트릭스;

상기 상, 하부기관 사이에 형성된 액정층과, 배향막을 구비하는 것을 특징으로 하는 횡전계 방식(IPS)의 액정표시장치.

청구항 2

제1항에 있어서,

상기 액정층의 배향방향은 수평방향으로 형성되며, 상기 데이터 라인과 상기 제 3 공통전극들 사이에서 전기장 방향이 상기 배향막의 러빙방향과 평행한 방향을 갖는 것을 특징으로 하는 횡전계 방식(IPS)의 액정표시장치.

청구항 3

삭제

청구항 4

삭제

청구항 5

삭제

청구항 6

삭제

청구항 7

제1항에 있어서,

상기 제 1 내지 제 3 공통전극은 상기 게이트라인과 동일층상에 형성됨을 특징으로 하는 횡전계 방식(IPS)의 액정표시장치.

청구항 8

제1항에 있어서,

상기 제 1 및 제 2 화소전극은 상기 데이터라인과 동일층상에 형성됨을 특징으로 하는 횡전계 방식(IPS)의 액정

표시장치.

청구항 9

제1항에 있어서,

상기 블랙 매트릭스는 수지 또는 금속으로 형성함을 특징으로 하는 횡전계 방식(IPS)의 액정표시장치.

청구항 10

삭제

청구항 11

삭제

청구항 12

삭제

청구항 13

삭제

청구항 14

제1항에 있어서,

상기 박막 트랜지스터는 상기 게이트 라인의 일영역에 정의된 게이트전극과,

상기 하부기판 전면에 형성된 게이트 절연막과,

상기 게이트전극 상층의 상기 게이트 절연막상에 형성된 액티브층과,

상기 데이터 라인으로부터 돌출되어 상기 액티브층상에 오버랩된 소오스 전극과,

상기 소오스 전극과 일정한 간격을 갖고 상기 제 2 화소전극과 연결되어 연장 형성된 드레인 전극으로 구성됨을 특징으로 하는 횡전계 방식(IPS)의 액정표시장치.

청구항 15

삭제

청구항 16

제1항에 있어서,

상기 제 1 내지 제 3 공통전극들과 상기 제 1 및 제 2 화소전극들의 사이에는 아크릴, 폴리 이미드, BCB, 산화막, 질화막 중에서 어느 하나로 구성된 절연막이 더 개재되어 있음을 특징으로 하는 횡전계 방식(IPS)의 액정표시장치.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

<17> 본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로, 특히 공정성을 향상시키고 가격 경쟁력을 확보하며 개구율을 향상시켜 휘도를 상승시키기에 적당한 횡전계 방식(In-Plane Switching : 이하, IPS라고 한다)의 액정표시장치에 관한 것이다.

<18> 정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는

LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.

- <19> 그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
- <20> 이와 같이 액정표시장치가 여러 분야에서 화면 표시장치로서의 역할을 하기 위해 여러 가지 기술적인 발전이 이루어 졌음에도 불구하고 화면 표시장치로서 화상의 품질을 높이는 작업은 상기 장점과 배치되는 면이 많이 있다.
- <21> 따라서, 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고 품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다.
- <22> 이와 같은 액정표시장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다.
- <23> 여기서, 상기 제 1 유리 기판(TFT 어레이 기판)에는, 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 상기 각 화소 전극에 전달하는 복수개의 박막 트랜지스터가 형성되어 있다.
- <24> 그리고 제 2 유리 기판(컬러필터 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층과 화상을 구현하기 위한 공통 전극이 형성되어 있다. 물론, 형전계 방식의 액정표시장치에서는 공통전극이 제 1 유리 기판에 형성되어 있다.
- <25> 이와 같은 상기 제 1, 제 2 유리 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 액정 주입구를 갖는 실체에 의해 합착되고 상기 두 기판 사이에 액정이 주입된다.
- <26> 이때, 액정 주입 방법은 상기 실체에 의해 합착된 두 기판 사이를 진공 상태로 유지하여 액정 용기에 상기 액정 주입구가 잠기도록 하면 삼투압 현상에 의해 액정이 두 기판 사이에 주입된다. 이와 같이 액정이 주입되면 상기 액정 주입구를 밀봉재로 밀봉하게 된다.
- <27> 한편, 상기와 같이 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다.
- <28> 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
- <29> 따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 편광된 빛이 임의로 변조되어 화상정보를 표현할 수 있다.
- <30> 이러한 액정은 전기적인 특성분류에 따라 유전율 이방성이 양(+)인 포지티브 액정과 음(-)인 네거티브 액정으로 구분될 수 있으며, 유전율 이방성이 양인 액정분자는 전기장이 인가되는 방향으로 액정분자의 장축이 평행하게 배열하고, 유전율 이방성이 음인 액정분자는 전기장이 인가되는 방향과 액정분자의 장축이 수직하게 배열한다.
- <31> 도 1은 일반적인 TN 액정표시장치의 일부를 나타낸 분해 사시도이다.
- <32> 도 1에 도시한 바와 같이, 일정 공간을 갖고 합착된 하부기판(1) 및 상부기판(2)과, 상기 하부기판(1)과 상부기판(2) 사이에 주입된 액정층(3)으로 구성되어 있다.
- <33> 보다 구체적으로 설명하면, 상기 하부기판(1)은 화소영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(4)이 배열되고, 상기 게이트 라인(4)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(5)이 배열되며, 상기 게이트 라인(4)과 데이터 라인(5)이 교차하는 각 화소영역(P)에는 화소전극(6)이 형성되고, 상기 각 게이트 라인(4)과 데이터 라인(5)이 교차하는 부분에 박막 트랜지스터(T)가 형성되어 있

다.

- <34> 그리고 상기 상부기관(2)은 상기 화소영역(P)을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층(7)과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층(8)과, 화상을 구현하기 위한 공통전극(9)이 형성되어 있다.
- <35> 여기서, 상기 박막 트랜지스터(T)는 상기 게이트 라인(4)으로부터 돌출된 게이트 전극과, 전면에 형성된 게이트 절연막(도면에는 도시되지 않음)과 상기 게이트 전극 상층의 게이트 절연막위에 형성된 액티브층과, 상기 데이터 라인(5)으로부터 돌출된 소오스 전극과, 상기 소오스 전극에 대향되도록 드레인 전극을 구비하여 구성된다.
- <36> 상기 화소전극(6)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성 금속을 사용한다.
- <37> 전술한 바와 같이 구성되는 액정표시장치는 상기 화소전극(6)상에 위치한 액정층(3)이 상기 박막 트랜지스터(T)로부터 인가된 신호에 의해 배향되고, 상기 액정층(3)의 배향 정도에 따라 액정층(3)을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할 수 있다.
- <38> 전술한 바와 같은 액정패널은 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하며, 상부기관(2)의 공통전극(9)이 접지역할을 하게 되어 정전기로 인한 액정 셀의 파괴를 방지할 수 있다.
- <39> 그러나, 상-하로 걸리는 전기장에 의한 액정 구동은 시야각 특성이 우수하지 못한 단점을 갖고 있다.
- <40> 따라서, 상기의 단점을 극복하기 위해 새로운 기술 즉, IPS의 액정표시장치가 제안되고 있다.
- <41> 도 2는 일반적인 IPS의 액정표시장치를 나타낸 개략적인 단면도이다.
- <42> 도 2에 도시한 바와 같이, 하부기관(11)상에 화소전극(12)과 공통전극(13)이 동일 평면상에 형성되어 있다.
- <43> 그리고 상기 하부기관(11)과 일정 공간을 갖고 합착된 상부기관(15) 사이에 형성된 액정층(14)은 상기 하부기관(11)상의 상기 화소전극(12)과 공통전극(13) 사이의 횡전계에 의해 작동한다.
- <44> 도 3a 내지 도 3b는 IPS 모드에서 전압 온(on)/오프(off)시 액정의 상 변이 모습을 나타내는 도면이다.
- <45> 즉, 도 3a는 화소전극(12) 또는 공통전극(13)에 횡전계가 인가되지 않은 오프(off)상태로써, 액정층(14)의 상 변이가 일어나지 않음을 알 수 있다. 예를 들어 화소전극(12)과 공통전극(13)의 수평 방향에서 기본적으로 45° 틀어져있다.
- <46> 도 3b는 상기 화소전극(12)과 공통전극(13)에 횡전계가 인가된 온(on) 상태로써, 액정층(14)의 상 변이가 일어나고, 도 3a의 오프 상태와 비교해서 45° 정도로 뒤틀림 각을 가지고, 화소전극(12)과 공통전극(13)의 수평방향과 액정의 비틀림 방향이 일치함을 알 수 있다.
- <47> 상술한 바와 같이 IPS의 액정표시장치는 동일 평면상에 화소전극(12)과 공통전극(13)이 모두 존재한다.
- <48> 상기 횡전계 방식의 장점으로는 광시야각이 가능하다는 것이다. 즉, 액정표시장치를 정면에서 보았을 때, 상/하/좌/우 방향으로 약 70° 방향에서 가시 할 수 있다.
- <49> 그리고, 일반적으로 사용되는 액정표시장치에 비해 제작 공정이 간단하고, 시야각에 따른 색의 이동이 적은 장점이 있다.
- <50> 그러나, 공통전극(13)과 화소전극(12)이 동일 평면상에 존재하기 때문에 빛에 의한 투과율 및 개구율이 저하되는 단점이 있다.
- <51> 또한, 구동전압에 의한 응답시간을 개선해야 하고, 셀 갭(cell gap)의 정렬오차 마진(misalign margin)이 작기 때문에 상기 셀 갭을 균일하게 해야 하는 단점이 있다.
- <52> 즉, 횡전계 방식의 액정표시장치는 상기와 같은 장점과 단점이 있으므로 사용자의 사용 용도에 따라 선택해서 사용할 수 있다.
- <53> 도 4a 및 도 4b는 각각 오프상태와 온 상태일 때 IPS의 액정표시장치의 동작을 나타낸 사시도이다.
- <54> 도 4a에 도시한 바와 같이, 화소전극(12) 또는 공통전극(13)에 전압이 인가되지 않았을 경우에는 액정분자 배열방향(16)은 초기 배향막(도시되지 않음)의 배열 방향과 동일한 방향으로 배열된다.
- <55> 그리고 도 4b에 도시한 바와 같이, 화소전극(12)과 공통전극(13)에 전압이 인가되었을 때 액정분자의 배열방향

(16)은 전기장이 인가되는 방향(17)으로 배열함을 알 수 있다.

- <56> 이하, 첨부된 도면을 참고하여 종래의 IPS의 액정표시장치를 설명하면 다음과 같다.
- <57> 도 5는 종래의 IPS의 액정표시장치를 나타낸 평면도이고, 도 6은 종래의 상부기관에 형성된 블랙 매트릭스층을 나타낸 평면도이다.
- <58> 종래에 따른 IPS의 액정표시장치는 도 5와 도 6에 도시한 바와 같이 하부기관(TFT 기관)은 게이트라인, 데이터라인, 박막트랜지스터, 공통전극 및 화소전극으로 구성되고, 상부기관(칼라필터 기관)은 R,G,B의 칼라필터층과, 블랙 매트릭스(Black Matrix)로 구성되는데, 좀 더 자세한 구성은 다음과 같다.
- <59> 투명한 하부기관상에 화소영역을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(51)이 배열되고, 상기 게이트 라인(51)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(52)이 배열된다.
- <60> 그리고 상기 게이트 라인(51)과 데이터 라인(52)이 교차되어 정의된 각 화소영역에는 복수개의 박막 트랜지스터(TFT)가 형성된다.
- <61> 여기서 상기 박막 트랜지스터(TFT)는 상기 게이트 라인(51)의 일영역에 정의된 게이트전극과, 전면에 형성된 게이트 절연막(도시되지 않음)과, 상기 게이트 전극 상층의 게이트 절연막위에 형성되는 액티브층(53)과, 상기 데이터 라인(52)으로부터 돌출되어 상기 액티브층(53)상에 형성된 소오스 전극(52a)과 상기 소오스 전극(52a)과 일정한 간격을 갖고 화소전극과 연결되어 연장 형성된 드레인 전극(52b)으로 구성된다.
- <62> 그리고 공통전극은 상기 게이트 라인(51)과 데이터 라인(52)이 교차하여 정의되는 화소영역 및 이웃하는 화소영역에 형성되는데, 상기 게이트라인(51)과 평행한 방향으로 이웃하는 화소영역으로 연장 형성된 제1공통전극(54a)들과, 제1공통전극(54a)들 사이에 서로 일정간격 이격되어 형성된 복수개의 제2공통전극(54b)들과, 상기 데이터라인(52)과 인접하여 평행한 방향으로 상기 제1, 제2공통전극(54a,54b)들을 서로 연결시키며 상기 데이터 라인(52)과 일정간격 이격되어 형성된 복수개의 제3공통전극(54c)들로 구성된다.
- <63> 이때 제2공통전극(54b)들은 'V'자 모양을 하고 있다.
- <64> 그리고 화소전극은 상기 게이트 라인(51)과 데이터 라인(52)이 교차하여 정의되는 화소영역에 데이터라인(52)과 동일층상에 형성되고, 게이트라인(51)에 인접하여 게이트라인(51)과 평행한 방향으로 형성된 제1화소전극(55a)들과, 상기 제2공통전극들(54b)과 동일한 형상 즉, 'V'자 모양으로 평행하게 형성된 제2화소전극(55b)과, 상기 제1, 제2화소전극(55a,55b)을 서로 연결시키며 상기 데이터라인(52)과 일정간격 이격되어 형성된 제3화소전극(55c)들로 구성된다.
- <65> 이때 제3화소전극(55c)중 TFT에 인접한 부분은 드레인전극(52b)과 연결되도록 연장 형성되어 있다.
- <66> 상기 공통전극과 상기 화소전극의 사이에는 제1절연막이 개재되어 있다.(미도시)
- <67> 상기와 같이 구성된 하부기관에 대응되는 상부기관은 도 6에 도시한 바와 같이 색상을 구현하기 위해 화소영역에 대응되는 부분에 형성된 칼라필터층(미도시)과, 칼라필터층 사이의 구분과 광차단 역할을 하기 위해 형성된 블랙 매트릭스(56)로 구성된다.
- <68> 이때 블랙 매트릭스(56)는 도 6에 도시한 바와 같이 게이트라인(51)과 데이터라인(52)을 포함한 주변영역 및 TFT영역에 대응되는 부분에 형성되어 있다.
- <69> 상기에서와 같이 블랙 매트릭스(56)를 형성하면 공정시 하부기관 합착 마진을 고려하여 설계하여야 하므로 공정이 복잡하다.
- <70> 또한 종래 블랙 매트릭스(56)는 데이터라인-블랙 매트릭스-화소전극간의 수직 크로스토크 문제를 감안하여 수지를 사용하여 형성하는데, 이것은 금속을 사용하여 블랙 매트릭스를 형성할 때보다 공정성 및 비용 측면에서 불리하다.

발명이 이루고자 하는 기술적 과제

- <71> 본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로, 본 발명의 목적은 공정성, 가격 경쟁력 및 개구율을 향상시키기에 알맞은 횡전계 방식(IPS)의 액정표시장치를 제공하는데 있다.

발명의 구성 및 작용

- <72> 상기와 같은 목적을 달성하기 위한 본 발명의 IPS의 액정표시장치는 하부기판상에 교차 배치되어 화소영역을 정의하는 복수개의 게이트 라인 및 데이터 라인; 상기 게이트 라인과 데이터 라인의 교차부위에 형성되는 박막 트랜지스터; 상기 게이트 라인과 평행한 방향으로 형성된 복수개의 제 1 공통전극; 상기 제 1 공통전극과 일정간격 이격되어 상기 화소 영역 중앙부분에서 수평방향으로 이웃하는 화소 영역과 연결된 제 2 공통전극; 상기 데이터 라인과 평행한 방향으로 일정간격 이격되며 상기 제 1 및 제 2 공통 전극들을 서로 연결시키도록 형성된 제 3 공통전극; 상기 게이트 라인과 평행한 방향으로 상기 제 1 및 제 2 공통전극들 사이에 형성된 제 1 화소전극; 상기 제 1 화소전극의 양끝단에 상기 제 1 화소전극들을 연결시키도록 형성된 제 2 화소전극; 상부기판상에 형성된 칼라필터층; 상기 게이트 라인 및 상기 박막 트랜지스터와, 상기 데이터 라인 및 제 2 공통전극과의 교차부에 대응되도록 상기 상부기판에 형성된 블랙 매트릭스; 상기 상,하부기판 사이에 형성된 액정층과, 배향막을 구비하는 것을 특징으로 한다.
- <73> 삭제
- <74> 삭제
- <75> 삭제
- <76> 삭제
- <77> 삭제
- <78> 상기 제 1 내지 제 3 공통전극은 상기 화소영역 및 이웃하는 화소영역에 상기 게이트라인과 동일층상에 형성된다.
- <79> 상기 제 1 및 제 2 화소전극은 상기 게이트 라인과 데이터 라인이 교차하여 정의되는 화소영역에 상기 데이터라인과 동일층상에 형성된다.
- <80> 상기 블랙 매트릭스는 수지 또는 금속으로 형성할 수 있다.
- <81> 삭제
- <82> 상기 블랙 매트릭스는 상기 게이트라인과 상기 박막 트랜지스터외에 상기 제2공통전극들과 상기 데이터라인이 교차되는 부분에 형성된다.
- <83> 삭제
- <84> 삭제
- <85> 상기 박막 트랜지스터는 상기 게이트 라인의 일영역에 정의된 게이트전극과, 상기 하부기판 전면에서 형성된 게이트 절연막과, 상기 게이트전극 상층의 상기 게이트 절연막상에 형성된 액티브층과, 상기 데이터 라인으로부터 돌출되어 상기 액티브층상에 오버랩된 소오스 전극과, 상기 소오스 전극과 일정한 간격을 갖고 상기 제 2 화소전극과 연결되어 연장 형성된 드레인 전극으로 구성된다.
- <86> 상기 제 1 내지 제 3 공통전극과 상기 제 1 및 제 2 화소전극의 사이에는 아크릴, 폴리 이미드, BCB, 산화막, 질화막 중에서 어느 하나로 구성된 절연막이 개재되어 있다.
- <87> 이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 IPS의 액정표시장치에 대하여 설명하면 다음과 같다.

- <88> 본 발명은 러빙이 수평방향으로 되어있는 IPS의 액정표시장치에 대한 것으로, 전기장 방향과 러빙 방향이 평행할 때 공통전극과 데이터라인 사이 영역에서의 블랙 매트릭스(BM) 구조를 변경한 것이다.
- <89> 이하, 실시예 별로 설명하기로 한다.
- <90> 제1실시예
- <91> 도 7a, 도 7b, 도 8은 본 발명의 제1실시예에 따른 IPS의 액정표시장치 및 그에 따른 블랙 매트릭스의 평면도이다.
- <92> 본 발명의 제1실시예는 러빙이 수평방향으로 되어있는 IPS의 액정표시장치에서, 하부기관의 게이트라인에 인접한 공통전극(화소영역내의 상부와 하부에 구성된 공통전극)이 이웃하는 화소영역으로 연장 형성되어 있을 때, 이에 대응되는 상부기관의 블랙 매트릭스의 구조에 대한 것이다.
- <93> 본 발명의 제1실시예에 따른 IPS의 액정표시장치는 도 7a와 도 8에 도시한 바와 같이 투명한 하부기관(TFT 기관)은 게이트라인, 데이터라인, 박막트랜지스터, 공통전극 및 화소전극으로 구성되고, 상부기관(칼라필터 기관)은 R,G,B의 칼라필터층과, 블랙 매트릭스(Black Matrix)로 구성되는데, 좀 더 자세한 구성은 다음과 같다.
- <94> 투명한 하부기관상에 화소영역을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(71)이 배열되고, 상기 게이트 라인(71)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(72)이 배열된다.
- <95> 그리고 상기 게이트 라인(71)과 데이터 라인(72)이 교차되어 정의된 각 화소영역에는 복수개의 박막 트랜지스터(TFT)가 형성된다.
- <96> 여기서 상기 박막 트랜지스터(TFT)는 상기 게이트 라인(71)의 일영역에 정의된 게이트전극과, 전면에 형성된 게이트 절연막(도시되지 않음)과, 상기 게이트 전극 상층의 게이트 절연막위에 형성되는 액티브층(73)과, 상기 데이터 라인(72)으로부터 돌출되어 상기 액티브층(73)상에 형성된 소오스 전극(72a)과, 상기 소오스 전극(72a)과 일정한 간격을 갖고 화소전극과 연결되어 연장 형성된 드레인 전극(72b)으로 구성된다.
- <97> 이때 박막 트랜지스터(TFT)는 도 7b에 도시한 바와 같이 일반적인 TFT구조를 갖도록 구성할 수도 있다.
- <98> 즉, 일방향을 갖는 게이트 라인의 일측에 돌출 형성된 게이트 전극과, 하부기관의 전면에 형성된 게이트 절연막(도시되지 않음)과, 상기 게이트 전극 상층의 게이트 절연막 상에 형성된 액티브층(73)과, 게이트전극 일측 상부에 오버랩되도록 상기 데이터 라인으로 부터 돌출되어 형성된 소오스 전극(72a)과, 상기 게이트전극의 타측 상부에 오버랩되도록 상기 소오스 전극(72a)과 일정 간격 격리되며 상기 화소전극과 연결되어 연장 형성된 드레인 전극(72b)으로 구성할 수도 있다.
- <99> 그리고 공통전극은 상기 게이트 라인(71)과 데이터 라인(72)이 교차하여 정의되는 화소영역 및 이웃하는 화소영역에 상기 게이트라인(71)과 동일층상에 형성되고, 상기 게이트라인(71)과 인접하여 평행한 방향으로 이웃하는 화소영역으로 연장 형성된 제1공통전극(74a)들과, 제1공통전극(74a)들 사이에 서로 일정간격 이격되어 형성된 복수개의 제2공통전극(74b)들과, 상기 데이터라인(72)과 인접하여 평행한 방향으로 상기 제1, 제2공통전극(74a,74b)들을 서로 연결시키며 상기 데이터라인(72)과 일정간격 이격되어 형성된 복수개의 제3공통전극(74c)들로 구성된다.
- <100> 이때 제2공통전극(74b)들은 'V'자 모양을 하고 있다.
- <101> 그리고 화소전극은 상기 게이트 라인(71)과 데이터 라인(72)이 교차하여 정의되는 화소영역에 데이터라인(72)과 동일층상에 형성되고, 게이트라인(71)에 인접하여 게이트라인(71)과 평행한 방향으로 형성된 제1화소전극(75a)들과, 상기 제2공통전극들(74b)과 동일한 형상 즉, 'V'자 모양으로 평행하게 형성된 제2화소전극(75b)과, 상기 제1, 제2화소전극(75a,75b)을 서로 연결시키며 상기 데이터라인(72)과 일정간격 이격되어 형성된 제3화소전극(75c)들로 구성된다.
- <102> 이때 제3화소전극(75c)중 TFT에 인접한 부분은 드레인전극(72b)과 연결되도록 연장 형성되어 있다.
- <103> 상기 공통전극과 상기 화소전극의 사이에는 아크릴, 폴리 이미드, BCB, 산화막, 질화막 중에서 어느 하나로 구성된 제1절연막이 개재되어 있다.(미도시)
- <104> 상기에서 제2공통전극(74b)들과 제2화소전극(75b)은 역'V'자 모양으로 구성될 수도 있고, 기울기를 갖는 사선형상으로 형성될 수도 있다.

- <105> 상기와 같이 구성된 하부기판에 대응되는 상부기판은 도 8에 도시한 바와 같이 색상을 구현하기 위해 화소영역에 대응되는 부분에 형성된 칼라필터층(미도시)과, 칼라필터층 사이의 구분과 광차단 역할을 하기 위해 형성된 블랙 매트릭스(76)로 구성된다.
- <106> 이때 블랙 매트릭스(76)는 통상적으로는 게이트라인과 데이터라인 및 TFT영역에 대응되는 부분에 형성하여 빛샘 현상이 발생하는 것을 방지하였으나, 본 발명에서와 같이 수평방향으로 러빙되어 있는 IPS의 액정표시장치에서는 데이터라인(72)과 최외각 공통전극 즉, 제3공통전극(74c)들 사이에서 전기장 방향이 러빙 방향과 평행한 방향을 가지므로 빛샘 현상이 없어서 블랙 매트릭스(76)를 형성할 필요가 없다.
- <107> 즉, 데이터라인(72)과 제3공통전극(74c)들 사이에서는 전기장이 아무리 강해도 액정회전이 더 이상 없기 때문에 블랙 매트릭스(76)를 이용하여 빛의 누출을 막을 필요가 없기 때문에, 데이터라인(72)의 대부분을 블랙 매트릭스(76)로 덮을 필요가 없다. 이와 같이 블랙 매트릭스로 덮을 필요가 없는 영역을 블랙 매트릭스 프리(free)영역이라고 한다.
- <108> 한편, 상기 블랙 매트릭스(76)는 게이트라인과 TFT영역외에, 이웃하는 화소영역으로 연장 형성된 제1공통전극(74a)과 교차되는 데이터라인(72)에 대응되는 영역에는 형성되는데, 이유는 이웃하는 화소영역으로 연장 형성된 제1공통전극(74a)과 데이터라인(72)간에 수평하지 않게 걸리는 전기장에 의한 빛샘을 방지하기 위해서이다.
- <109> 다시말해서, 화소영역에 대응되는 영역에서 이웃하는 화소영역으로 연장된 공통전극의 상, 하부에 대응되는 영역에도 블랙 매트릭스(76)가 더 구비된다.
- <110> 일반적으로 IPS의 액정표시장치에서, 상부기판에 블랙 매트릭스(76)는 수지를 사용하여 형성하는데, 그 이유는 블랙 매트릭스를 금속으로 형성할 경우 데이터라인-블랙 매트릭스-화소전극 사이의 커패시턴스에 의해 수직 크로스토크가 발생하기 때문이다.
- <111> 본 발명은 상기에서와 같이 수지를 사용하여 형성할 수 있다.
- <112> 또한, 본 발명에서의 블랙 매트릭스 프리영역에서는 수직 크로스토크가 발생하지 않기 때문에, 게이트라인과 TFT영역의 블랙 매트릭스(76)를 수지 대신에 금속을 사용하여 형성할 수 있다.
- <113> 이와 같이 금속을 이용하여 블랙 매트릭스(76)를 형성하면 수지를 사용할 때보다 패턴이 용이하여서 생산성이나 비용면에서 유리하다.
- <114> 상기 수지 또는 금속으로 형성할 경우, 상,하부기판 합착 마진이 데이터라인쪽으로는 고려할 필요가 없기 때문에 개구율을 개선할 수 있는 잇점이 있다.
- <115> 이외에, 게이트라인(게이트전극 포함)의 빛샘 차단을 블랙 매트릭스외에 R,G,B의 칼라 필터층을 겹치게 구성하여 달성할 수도 있다.
- <116> 상기에서와 같이 구성된 IPS의 액정표시장치는 상기 공통전극(29)과 화소전극(28) 사이에 위치한 액정이 상기 공통전극(29)과 화소전극(28) 사이에 분포하는 횡전계에 의해 동일한 방향으로 배열되어 하나의 도메인을 이루며, 횡전계 방식에서는 단일 화소영역에 다수의 멀티도메인을 구성할 수 있으므로 보다 넓은 시야각을 가지는 액정표시장치의 제작이 가능하다.
- <117> 본 발명의 제1실시예는 데이터라인과 공통전극이 오버랩되는 구조에도 적용할 수 있는 것으로, 이웃하는 화소영역으로 연장된 공통전극과 데이터라인이 교차되는 부분을 제외한 데이터라인에 블랙 매트릭스를 형성하지 않아도 된다.
- <118> 제2실시예
- <119> 도 9와 도 10은 본 발명의 제2실시예에 따른 IPS의 액정표시장치 및 그에 따른 블랙 매트릭스의 평면도이고, 도 11은 'A'부분의 확대 평면도이다.
- <120> 본 발명의 제2실시예는 러빙이 수평방향으로 되어있는 IPS의 액정표시장치에서, 하부기판의 화소영역내의 중간 부분에 구성된 공통전극이 이웃하는 화소영역으로 연장 형성되어 있을 때, 이에 대응되는 상부기판의 블랙 매트릭스의 구조에 대한 것이다.
- <121> 본 발명의 제2실시예에 따른 IPS의 액정표시장치는 도 9와 도 10, 도 11에 도시한 바와 같이 투명한 하부기판(TFT 기판)은 게이트라인, 데이터라인, 박막트랜지스터, 공통전극 및 화소전극으로 구성되고, 상부기판(칼라필터 기판)은 R,G,B의 칼라필터층과, 블랙 매트릭스(Black Matrix)로 구성되는데, 좀 더 자세한 구성은 다음과 같

다.

- <122> 투명한 하부기판상에 화소영역을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(81)이 배열되고, 상기 게이트 라인(81)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(82)이 배열된다.
- <123> 그리고 상기 게이트 라인(81)과 데이터 라인(82)이 교차되어 정의된 각 화소영역에는 복수개의 박막 트랜지스터(TFT)가 형성된다.
- <124> 여기서 상기 박막 트랜지스터(TFT)는 상기 게이트 라인(81)의 일영역에 정의된 게이트전극과, 전면에 형성된 게이트 절연막(미도시)과, 상기 게이트 전극 상측의 게이트 절연막위에 형성되는 액티브층(83)과, 상기 데이터 라인(82)으로부터 돌출되어 상기 액티브층(83)상에 형성된 소오스 전극(82a)과 상기 소오스 전극(82a)과 일정한 간격을 갖고 화소전극과 연결되어 연장 형성된 드레인 전극(82b)으로 구성된다.
- <125> 이때 박막 트랜지스터(TFT)는 도 7b의 박막트랜지스터와 같이 일반적인 TFT구조를 갖도록 구성할 수도 있다.
- <126> 즉, 일방향을 갖는 게이트 라인의 일측에 돌출 형성된 게이트 전극과, 하부기판의 전면에 형성된 게이트 절연막과, 상기 게이트 전극 상측의 게이트 절연막 상에 형성된 액티브층과, 게이트전극 일측 상부에 오버랩되도록 상기 데이터 라인으로 부터 돌출되어 형성된 소오스 전극과, 상기 게이트전극의 타측 상부에 오버랩되도록 상기 소오스 전극과 일정 간격 격리되며 상기 화소전극과 연결되어 연장 형성된 드레인 전극으로 구성할 수도 있다.
- <127> 그리고 공통전극은 상기 게이트 라인(81)과 데이터 라인(82)이 교차하여 정의되는 화소영역 및 이웃하는 화소영역에 상기 게이트라인(81)과 동일층상에 형성된다.
- <128> 상기 공통전극은 상기 게이트라인(81)과 평행한 방향으로 형성된 복수개의 제1공통전극(84a)들과, 제1공통전극(84a)과 일정간격 이격되어 화소영역 중앙부분에 이웃하는 화소영역으로 연장 형성된 제2공통전극(84b)과, 상기 데이터라인(82)과 인접하여 평행한 방향으로 상기 제1, 제2공통전극(84a, 84b)들을 서로 연결시키며 상기 데이터 라인(82)과 일정간격 이격되어 형성된 복수개의 제3공통전극(84c)들로 구성된다.
- <129> 이때 제1, 제2공통전극(84a, 84b)은 일방향으로 평행하게 형성된다.
- <130> 그리고 화소전극은 상기 게이트 라인(81)과 데이터 라인(82)이 교차하여 정의되는 화소영역에 데이터라인(82)과 동일층상에 형성된다.
- <131> 상기 화소전극은 게이트라인(81)과 평행한 방향으로 상기 제1, 제2공통전극(84a, 84b)들 사이에 형성된 제1화소전극(85a)들과, 상기 제1화소전극(85a)들을 연결시킬수 있도록 제1화소전극(85a)의 양끝단에 상기 데이터라인(82)과 일정간격 이격되어 형성된 제2화소전극(85b)들로 구성된다.
- <132> 이때 제2화소전극(85b)중 TFT에 인접한 부분은 드레인전극(82b)과 연결되도록 연장 형성되어 있다.
- <133> 상기 공통전극과 상기 화소전극의 사이에는 아크릴, 폴리 이미드, BCB, 산화막, 질화막 중에서 어느 하나로 구성된 제1절연막이 개재되어 있다.(미도시)
- <134> 상기에서 제1, 제2공통전극(84a, 84b)들과 제1화소전극(85a)은 역 'V'자 모양으로 구성될 수도 있고, 기울기를 갖는 사선 형상으로 형성될 수도 있다.
- <135> 상기와 같이 구성된 하부기판에 대응되는 상부기판은 도 10, 도 11에 도시한 바와 같이 색상을 구현하기 위해 화소영역에 대응되는 부분에 형성된 칼라필터층(미도시)과, 칼라필터층 사이의 구분과 광차단 역할을 하기 위해 형성된 블랙 매트릭스(86)로 구성된다.
- <136> 이때 블랙 매트릭스(86)는 통상적으로는 게이트라인과 데이터라인 및 TFT영역에 대응되는 부분에 형성하여 빛샘 현상이 발생하는 것을 방지하였으나, 본 발명에서와 같이 수평방향으로 러빙되어 있는 IPS의 액정표시장치에서는 데이터라인(82)과 최외각 공통전극 즉, 제3공통전극(84c)들 사이에서 전기장 방향이 러빙 방향과 평행한 방향을 가지므로 블랙 매트릭스(86)를 형성할 필요가 없다.
- <137> 즉, 데이터라인(82)과 제3공통전극(84c)들 사이에서는 전기장이 아무리 강해도 액정회전이 더 이상 없기 때문에 블랙 매트릭스(86)를 이용하여 빛의 누출을 막을 필요가 없기 때문에, 데이터라인(82)의 대부분을 블랙 매트릭스(86)로 덮을 필요가 없다. 이와 같이 블랙 매트릭스로 덮을 필요가 없는 영역을 블랙 매트릭스 프리(free)영역이라고 한다.
- <138> 한편, 상기 블랙 매트릭스(86)는 도 9의 'A'영역을 확대하여 나타낸 도 11에 도시된 바와 같이 게이트라인과 TFT영역외에, 데이터라인(82) 하부를 가로질러 이웃하는 화소영역으로 연장된 제2공통전극(84b)중, 교차되는 테

이터라인(82) 및 그 양측에 대응되는 영역에는 형성되는데, 그 이유는 이웃하는 화소영역으로 연장된 제2공통전극(84b)과 데이터라인(82)간에 수평하지 않게 걸리는 전기장에 의한 빔샘을 방지하기 위해서이다.

<139> 다시말해서, 화소영역에 대응되는 영역에서 이웃하는 화소영역으로 연장된 제2공통전극(84b)과 데이터라인(82)이 교차하는 부분에 대응되는 영역에도 블랙 매트릭스(86)가 더 구비된다.

<140> 또한 본 발명의 제2실시예에 따른 IPS의 액정표시장치에서도 블랙 매트릭스(86)는 제1실시예에서와 같이 수지 또는 금속을 사용하여 형성할 수 있고, 그 효과도 동일하다.

<141> 또한, 게이트라인(게이트전극 포함)의 빔샘 차단을 블랙 매트릭스외에 R,G,B의 칼라 필터층을 겹치게 구성하여 달성할 수도 있다.

<142> 상술한 바와같이 본 발명의 제2실시예에서 블랙 매트릭스(86)는 게이트라인, TFT영역, 그리고 이웃하는 화소영역으로 연장되는 공통전극과 데이터라인이 교차하는 부분 및 그에 인접한 영역에만 형성하고, 그 외의 데이터라인에는 형성하지 않아도 된다.

<143> 본 발명의 제2실시예는 데이터라인과 공통전극이 오버랩되는 구조에도 적용할 수 있는 것으로, 이때도 이웃하는 화소영역으로 연장되는 공통전극과 데이터라인이 교차하는 부분 및 그에 인접한 영역을 제외한 나머지 데이터라인에는 블랙 매트릭스를 형성하지 않아도 된다.

<144> 한편, 이 상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

발명의 효과

<145> 상기와 같은 본 발명의 횡전계 방식(IPS)의 액정표시장치는 다음과 같은 효과가 있다.

<146> 첫째, 수지 대신에 금속을 이용하여 블랙 매트릭스를 형성할 수 있으므로, 수지를 사용할 때보다 패턴이 용이하여서 생산성이나 비용면에서 유리하다.

<147> 둘째, 상, 하부기관 합작 마진이 데이터라인쪽으로는 고려할 필요가 없기 때문에 개구율을 향상시키고 휘도를 상승시킬 수 있다.

도면의 간단한 설명

<1> 도 1은 일반적인 TN 액정표시장치의 일부를 나타낸 분해 사시도

〈2〉 도 2는 일반적인 IPS의 액정표시장치를 나타낸 개략적인 단면도

<3> 도 3a 내지 도 3b는 IPS 모드에서 전압 온(on)/오프(off)시 액정의 상 변이 모습을 나타내는 도면

<4> 도 4a 및 도 4b는 각각 오프상태와 온 상태일 때 IPS 모드 액정표시장치의 동작을 나타낸 사시도

<5> 도 5는 종래의 IPS의 액정표시장치를 나타낸 평면도

<6> 도 6은 종래의 상부기관에 형성된 블랙 매트릭스층을 나타낸 평면도

<7> 도 7a, 도 7b, 도 8은 본 발명의 제1실시예에 따른 IPS의 액정표시장치 및 그에 따른 블랙 매트릭스의 평면도

<8> 도 9와 도 10은 본 발명의 제2실시예에 따른 IPS의 액정표시장치 및 그에 따른 블랙 매트릭스의 평면도

<9> 도 11은 도 9와 도 10의 'A'부분의 확대 평면도

<10> * 도면의 주요 부분에 대한 부호의 설명 *

<11> 71, 81 : 게이트라인 72, 82 : 데이터라인

<12> 72a, 82a : 소오스전극 72b, 82b : 드레인전극

<13> 73, 83 : 액티브층 74a, 84a : 제1공통전극

<14> 74b, 84b : 제2공통전극 74c, 84c : 제3공통전극

<15> 75a. 85a : 제1화소전극 75b. 85b : 제2화소전극


<16>

75c : 제3화소전극


76, 86 : 블랙 매트릭스

도면


도면1




도면2




도면3a




도면3b




도면4a




도면4b




도면5




도면6




도면7a




도면7b




도면8




도면9



도면10



도면11



专利名称(译)	横向电场系统的液晶显示装置		
公开(公告)号	KR100853780B1	公开(公告)日	2008-08-25
申请号	KR1020020050321	申请日	2002-08-24
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	CHUNG JINYOUNG 정진열 HONG HYUNGKI 홍형기		
发明人	정진열 홍형기		
IPC分类号	G02F1/1343		
CPC分类号	G02F1/13378 G02F1/134363 G02F1/136209 G02F1/136286 G02F2001/136222 G02F2201/121 G02F2201/123 H01L29/786		
代理人(译)	金勇 新昌		
其他公开文献	KR1020040018028A		
外部链接	Espacenet		

摘要(译)

为了实现上述目的,本发明的IPS液晶显示装置设置在下基板上,使得液晶显示装置交叉多条栅极线和数据线限定像素区域;一种薄膜晶体管,形成在栅极线和数据线的交叉处;多个第一公共电极形成在与栅极线平行的方向上;第二公共电极,与第一公共电极隔开预定距离,并连接到像素区域的中心部分在水平方向上相邻的像素区域;第三公共电极,在与数据线平行的方向上间隔开,并形成成为将第一和第二公共电极彼此连接;第一像素电极,在与栅极线平行的方向上形成在第一和第二公共电极之间;形成第二像素电极以连接第一像素电极两端的第一像素电极;在上基板上形成滤色器层;黑矩阵形成在上基板上,以对应于栅极线与薄膜晶体管,数据线和第二公共电极的交叉点;在上基板和下基板之间形成的液晶层和取向膜。

