



(19)대한민국특허청(KR)
(12) 공개특허공보(A)

(51) 。 Int. Cl.

G09G 3/36 (2006.01)

G02F 1/133 (2006.01)

(11) 공개번호 10-2007-0063173

(43) 공개일자 2007년06월19일

(21) 출원번호 10-2005-0123135

(22) 출원일자 2005년12월14일

심사청구일자 없음

(71) 출원인 삼성전자주식회사
경기도 수원시 영통구 매탄동 416

(72) 발명자 김중우
경기도 안양시 만안구 안양6동 476-34번지 소방빌라 A-202호

(74) 대리인 팬코리아특허법인

전체 청구항 수 : 총 19 항

(54) 액정 표시 장치, 영상 신호 보정 방법 및 그 구동 방법

(57) 요약

본 발명은 액정 표시 장치, 영상 신호 보정 방법 및 그 구동 방법에 관한 것이다. 본 발명에 따른 액정 표시 장치는 제1 및 제2 부화소를 가지는 복수의 화소, 이전 영상 신호 및 현재 영상 신호에 기초하여 예비 신호를 생성하고, 상기 예비 신호 및 다음 영상 신호에 기초하여 보정 영상 신호를 생성하고, 보정 영상 신호의 인에이بل 신호 및 보정 영상 신호가 인가되는 구간에 대한 동기 신호를 생성하는 영상 신호 보정부, 상기 보정 영상 인에이블 신호 및 상기 동기 신호를 논리 곱하여 보정 정보 신호를 출력하는 제1 회로, 상기 보정 정보 신호와 화소 정보 신호를 논리 합하여 결과 신호를 출력하는 제2 회로, 그리고 상기 결과 신호에 따라 서로 다른 제1 또는 제2 계조 전압 집합을 생성하는 계조 전압 생성부를 포함하고, 상기 인에이블 신호는 상기 보정 영상 신호가 인가되면 "1"이고, 인가되지 않을 때는 "0"이며, 상기 동기 신호는 상기 보정 영상 신호가 인가되는 시기는 "1"이고, 인가되지 않는 시기에는 "0"이며, 상기 화소 정보 신호는 상기 제1 부화소에 상기 보정 영상 신호가 인가되면 "1"이고, 상기 제2 부화소에 상기 보정 영상 신호가 인가되면 "0"이며, 상기 결과 신호는 "1" 일 때 제1 계조 전압 집합을 선택하고, "0"일 때 제2 계조 전압 집합을 선택하고, 상기 제1 계조 전압 집합은 동일한 계조에서 상기 제2 계조 전압 집합보다 전위가 높다.

대표도

도 11

특허청구의 범위

청구항 1.

제1 및 제2 부화소를 가지는 복수의 화소,

이전 영상 신호 및 현재 영상 신호에 기초하여 예비 신호를 생성하고, 상기 예비 신호 및 다음 영상 신호에 기초하여 보정 영상 신호를 생성하고, 보정 영상 신호의 인에이블 신호 및 보정 영상 신호가 인가되는 구간에 대한 동기 신호를 생성하는 영상 신호 보정부,

상기 보정 영상 인에이블 신호 및 상기 동기 신호를 논리 곱하여 보정 정보 신호를 출력하는 제1 회로,

상기 보정 정보 신호와 화소 정보 신호를 논리 합하여 결과 신호를 출력하는 제2 회로, 그리고

상기 결과 신호에 따라 서로 다른 제1 또는 제2 계조 전압 집합을 생성하는 계조 전압 생성부를 포함하고,

상기 인에이블 신호는 상기 보정 영상 신호가 인가되면 "1"이고, 인가되지 않을 때는 "0"이며,

상기 동기 신호는 상기 보정 영상 신호가 인가되는 시기는 "1"이고, 인가되지 않는 시기에는 "0"이며,

상기 화소 정보 신호는 상기 제1 부화소에 상기 보정 영상 신호가 인가되면 "1"이고, 상기 제2 부화소에 상기 보정 영상 신호가 인가되면 "0"이며,

상기 결과 신호는 "1" 일 때 제1 계조 전압 집합을 선택하고, "0"일 때 제2 계조 전압 집합을 선택하고,

상기 제1 계조 전압 집합은 동일한 계조에서 상기 제2 계조 전압 집합보다 전위가 높은

액정 표시 장치.

청구항 2.

제1항에서,

상기 계조 전압 생성부로부터의 계조 전압을 선택함으로써, 상기 영상 신호 보정부로부터의 상기 보정 영상 신호를 데이터 전압으로 바꾸어 상기 제1 부화소 또는 상기 제2 부화소에 공급하는 데이터 구동부를 더 포함하는 액정 표시 장치.

청구항 3.

제1항에서,

상기 제1 부화소는 제1 박막 트랜지스터를 포함하고,

상기 제2 부화소는 제2 박막 트랜지스터를 포함하는

액정 표시 장치.

청구항 4.

제3항에서,

상기 제1 박막 트랜지스터에 연결되어 있는 제1 게이트선,

상기 제2 박막 트랜지스터에 연결되어 있는 제2 게이트선, 그리고

상기 제1 및 제2 박막 트랜지스터에 연결되어 있으며 상기 제1 및 제2 게이트선과 교차하는 데이터선을 포함하는
액정 표시 장치.

청구항 5.

제1항에서,
상기 화소 정보 신호는, 신호 제어부로부터 상기 게조 전압 생성부로 인가되는 선택 신호(SE)를 포함하는 액정 표시 장치.

청구항 6.

제1항에서,
상기 예비 신호와 상기 이전 영상 신호의 차이는 상기 현재 영상 신호와 상기 이전 영상 신호의 차이 이상인 액정 표시 장치.

청구항 7.

제1항에서,
상기 영상 신호 보정부는,
상기 이전 영상 신호 및 상기 현재 영상 신호를 기억하는 프레임 메모리, 그리고
상기 이전 영상 신호와 상기 현재 영상 신호 쌍에 대한 기준 예비 신호를 기억하는 룩업 테이블
을 포함하는 액정 표시 장치.

청구항 8.

제7항에서,
상기 영상 신호 보정부는 상기 기준 예비 신호를 보간하여 상기 예비 신호를 생성하는 액정 표시 장치.

청구항 9.

제1항에서,
상기 동기 신호가 "1"인 각 구간은 1 프레임 또는 2프레임인 액정 표시 장치.

청구항 10.

제1항에서,

상기 제1 부화소의 면적은 상기 제2 부화소의 면적보다 작은 액정 표시 장치.

청구항 11.

제1항에서,

상기 제1 부화소에 인가되는 데이터 전압은 상기 제2 부화소에 인가되는 데이터전압보다 높은 액정 액정 표시 장치.

청구항 12.

제1 및 제2 부화소를 포함하는 액정 표시 장치의 영상 신호 보정 방법으로서,

이전 영상 신호 및 현재 영상 신호에 기초하여 예비 신호를 생성하고, 상기 예비 신호 및 다음 영상 신호에 기초하여 보정 영상 신호 생성하는 단계,

상기 보정 영상 신호의 인에이블 신호 및 상기 보정 영상 신호를 동기화하는 동기 신호를 생성하는 단계,

상기 인에이블 신호와 상기 동기 신호를 논리 곱하여 보정 정보 신호를 생성하는 단계,

상기 보정 정보 신호와 화소 정보 신호를 논리 합하여 결과 신호를 생성하는 단계, 그리고

상기 결과 신호에 따라 제1 계조 전압 집합 또는 제2 계조 전압 집합을 생성하는 단계

를 포함하고,

상기 인에이블 신호는 상기 보정 영상 신호가 인가되면 "1"이고, 인가되지 않을 때는 "0"이며,

상기 동기 신호는 상기 보정 영상 신호가 인가되는 시기는 "1"이고, 인가되지 않는 시기에는 "0"이며,

상기 화소 정보 신호는 상기 제1 부화소에 상기 보정 영상 신호가 인가되면 "1"이고, 상기 제2 부화소에 상기 보정 영상 신호가 인가되면 "0"이며,

상기 결과 신호는 "1" 일 때 제1 계조 전압 집합을 선택하고, "0"일 때 제2 계조 전압 집합을 선택하고,

상기 제1 계조 전압 집합은 동일한 계조에서 상기 제2 계조 전압 집합보다 전위가 높은

액정 표시 장치의 영상 보정 방법.

청구항 13.

제12항에서,

상기 동기 신호가 "1"인 각 구간은 1 프레임 또는 2프레임인 액정 표시 장치의 영상 보정 방법.

청구항 14.

제1 및 제2 부화소를 포함하는 액정 표시 장치의 구동 방법으로서,

이전 영상 신호, 현재 영상 신호 및 다음 영상 신호를 비교하여 그 결과에 따라 보정 영상 신호를 생성하여 이를 출력하는 단계,

이전 영상 신호, 현재 영상 신호 및 다음 영상 신호를 비교하여 그 결과에 따라 현재 영상 신호를 출력 하는 단계,

상기 보정 영상 신호가 출력되는 경우에 상기 보정 영상 신호에 대응하는 제1 데이터 전압 및 제2 데이터 전압을 생성하는 단계,

상기 현재 영상 신호가 출력되는 경우에 상기 현재 영상 신호에 대응하는 제3 데이터 전압 및 제4 데이터 전압을 생성하는 단계,

상기 보정 영상 신호가 출력되는 경우에 상기 제1 부화소 및 제2 부화소에 상기 제1 데이터 전압을 인가하는 단계,

상기 현재 영상 신호가 출력되는 경우에 상기 제1 부화소에는 제3 데이터 전압을 인가하고, 상기 제2 부화소에는 제4 데이터 전압을 인가하는 단계

를 포함하는 액정 표시 장치의 구동 방법.

청구항 15.

제14항에서,

상기 보정 영상 신호가 출력되는 구간은 1프레임 또는 2프레임인 액정 표시 장치의 구동 방법.

청구항 16.

제14항에서,

상기 제1 데이터 전압은 상기 제2 데이터 전압보다 높으며, 상기 제3 데이터 전압은 상기 제4 데이터 전압보다 높은 액정 표시 장치의 구동 방법.

청구항 17.

제14항에서,

상기 제1 부화소의 면적은 상기 제2 부화소의 면적보다 작은 액정 표시 장치의 구동 방법.

청구항 18.

제14항에서,

상기 제1 부화소는 제1 박막 트랜지스터를 포함하며, 상기 제2 부화소는 제2 박막 트랜지스터를 포함하는 액정 표시 장치의 구동 방법.

청구항 19.

제18항에서,

상기 제1 박막 트랜지스터에 연결되어 있는 제1 게이트선,

상기 제2 박막 트랜지스터에 연결되어 있는 제2 게이트선, 그리고

상기 제1 및 제2 박막 트랜지스터에 연결되어 있으며 상기 제1 및 제2 게이트선과 교차하는 데이터선

을 포함하는 액정 표시 장치의 구동 방법.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 액정 표시 장치, 그 영상 보정 방법 및 그 구동 방법에 관한 것이다.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.

액정 표시 장치는 또한 각 화소 전극에 연결되어 있는 스위칭 소자 및 스위칭 소자를 제어하여 화소 전극에 전압을 인가하기 위한 게이트선과 데이터선 등 다수의 신호선을 포함한다.

이러한 액정 표시 장치 중에서도, 전기장이 인가되지 않은 상태에서 액정 분자의 장축을 상하 표시판에 대하여 수직을 이루도록 배열한 수직 배향 방식(vertically aligned mode)의 액정 표시 장치는 대비비가 크고 기준 시야각이 넓어서 각광받고 있다. 여기에서 기준 시야각이란 대비비가 1:10인 시야각 또는 계조간 휘도 반전 한계 각도를 의미한다.

수직 배향 모드 액정 표시 장치에서 광시야각을 구현하기 위한 수단으로는 전기장 생성 전극에 절개부를 형성하는 방법과 전기장 생성 전극 위에 돌기를 형성하는 방법 등이 있다. 절개부와 돌기로 액정 분자가 기우는 방향을 결정할 수 있으므로, 이들을 사용하여 액정 분자의 경사 방향을 여러 방향으로 분산시킴으로써 기준 시야각을 넓힐 수 있다.

또한 측면 시인성을 개선하기 위하여 하나의 화소를 두 개의 부화소로 분할하고 두 부화소를 용량성 결합시킨 후 한 쪽 부화소에는 직접 전압을 인가하고 다른 쪽 부화소에는 용량성 결합에 의한 전압 하강을 일으켜 두 부화소의 전압을 달리 함으로써 투과율을 다르게 하는 방법이 제시되었다.

한편, 이러한 액정 표시 장치는 컴퓨터의 표시 장치뿐만 아니라 텔레비전 등의 표시 화면으로도 널리 사용됨에 따라 동영상 표시할 필요가 높아지고 있다. 그러나 액정 표시 장치는 액정의 응답 속도가 느리므로 동영상을 표시하기 어렵다.

따라서 액정의 느린 응답 속도를 보상하기 위하여 입력 영상 신호에 대응하는 데이터 전압보다 높거나 낮은 데이터 전압(오버 슈트 전압, 언더 슈트 전압)을 화소 전극에 인가하는 방법이 개발되어 왔다.

발명이 이루고자 하는 기술적 과제

두 개의 부화소를 포함하는 액정 표시 장치에서 두 부화소가 각기 다른 감마 곡선을 갖는다. 상대적으로 전압이 낮은 부화소의 감마 곡선은 저계조에서 일정 계조 변화에 대한 전압의 변화량이 미미하여 오버 슈트 전압 등을 가할 때 액정의 느린 응답 속도를 보상하는 것이 용이하지 않다.

따라서 본 발명이 이루고자 하는 기술적 과제는 측면 시인성을 향상시키면서, 액정의 응답 속도를 빠르게 하는 액정 표시 장치 및 영상 신호 보정 방법을 제공하는 것이다.

발명의 구성

이러한 기술적 과제를 이루기 위한 본 발명의 한 실시예에 따른 액정 표시 장치는 제1 및 제2 부화소를 가지는 복수의 화소, 이전 영상 신호 및 현재 영상 신호에 기초하여 예비 신호를 생성하고, 상기 예비 신호 및 다음 영상 신호에 기초하여 보정 영상 신호를 생성하고, 보정 영상 신호의 인에이بل 신호 및 보정 영상 신호가 인가되는 구간에 대한 동기 신호를 생성하는 영상 신호 보정부, 상기 보정 영상 인에이블 신호 및 상기 동기 신호를 논리 곱하여 보정 정보 신호를 출력하는 제1 회로, 상기 보정 정보 신호와 화소 정보 신호를 논리 합하여 결과 신호를 출력하는 제2 회로, 그리고 상기 결과 신호에 따라 서로 다른 제1 또는 제2 계조 전압 집합을 생성하는 계조 전압 생성부를 포함하고, 상기 인에이블 신호는 상기 보정 영상 신호가 인가되면 "1"이고, 인가되지 않을 때는 "0"이며, 상기 동기 신호는 상기 보정 영상 신호가 인가되는 시기는 "1"이고, 인가되지 않는 시기에는 "0"이며, 상기 화소 정보 신호는 상기 제1 부화소에 상기 보정 영상 신호가 인가되면 "1"이고, 상기 제2 부화소에 상기 보정 영상 신호가 인가되면 "0"이며, 상기 결과 신호는 "1" 일 때 제1 계조 전압 집합을 선택하고, "0"일 때 제2 계조 전압 집합을 선택하고, 상기 제1 계조 전압 집합은 동일한 계조에서 상기 제2 계조 전압 집합보다 전위가 높다.

상기 계조 전압 생성부로부터의 계조 전압을 선택함으로써, 상기 영상 신호 보정부로부터의 상기 보정 영상 신호를 데이터 전압으로 바꾸어 상기 제1 부화소 또는 상기 제2 부화소에 공급하는 데이터 구동부를 더 포함할 수 있다.

상기 제1 부화소는 제1 박막 트랜지스터를 포함하고, 상기 제2 부화소는 제2 박막 트랜지스터를 포함할 수 있다.

상기 제1 박막 트랜지스터에 연결되어 있는 제1 게이트선, 상기 제2 박막 트랜지스터에 연결되어 있는 제2 게이트선, 그리고 상기 제1 및 제2 박막 트랜지스터에 연결되어 있으며 상기 제1 및 제2 게이트선과 교차하는 데이터선을 포함할 수 있다.

상기 화소 정보 신호는, 신호 제어부로부터 상기 계조 전압 생성부로 인가되는 선택 신호(SE)를 포함할 수 있다.

상기 예비 신호와 상기 이전 영상 신호의 차이는 상기 현재 영상 신호와 상기 이전 영상 신호의 차이 이상일 수 있다.

상기 영상 신호 보정부는, 상기 이전 영상 신호 및 상기 현재 영상 신호를 기억하는 프레임 메모리, 그리고 상기 이전 영상 신호와 상기 현재 영상 신호 쌍에 대한 기준 예비 신호를 기억하는 룩업 테이블을 포함할 수 있다.

상기 영상 신호 보정부는 상기 기준 예비 신호를 보간하여 상기 예비 신호를 생성할 수 있다.

상기 동기 신호가 "1"인 각 구간은 1 프레임 또는 2프레임일 수 있다.

상기 제1 부화소의 면적은 상기 제2 부화소의 면적보다 작을 수 있다.

상기 제1 부화소에 인가되는 데이터 전압은 상기 제2 부화소에 인가되는 데이터 전압보다 높을 수 있다.

본 발명의 다른 측면에 따른 액정 표시 장치의 영상 신호 보정 방법은 제1 및 제2 부화소를 포함하는 액정 표시 장치의 영상 신호 보정 방법으로서, 이전 영상 신호 및 현재 영상 신호에 기초하여 예비 신호를 생성하고, 상기 예비 신호 및 다음 영상 신호에 기초하여 보정 영상 신호 생성하는 단계, 상기 보정 영상 신호의 인에이블 신호 및 상기 보정 영상 신호를 동기화하는 동기 신호를 생성하는 단계, 상기 인에이블 신호와 상기 동기 신호를 논리 곱하여 보정 정보 신호를 생성하는 단계, 상기 보정 정보 신호와 화소 정보 신호를 논리 합하여 결과 신호를 생성하는 단계, 그리고 상기 결과 신호에 따라 제1 계조 전압 집합 또는 제2 계조 전압 집합을 생성하는 단계를 포함하고, 상기 인에이블 신호는 상기 보정 영상 신호가 인가되면 "1"이고, 인가되지 않을 때는 "0"이며, 상기 동기 신호는 상기 보정 영상 신호가 인가되는 시기는 "1"이고, 인가되지 않는 시기에는 "0"이며, 상기 화소 정보 신호는 상기 제1 부화소에 상기 보정 영상 신호가 인가되면 "1"이고, 상기 제2 부화소에 상기 보정 영상 신호가 인가되면 "0"이며, 상기 결과 신호는 "1" 일 때 제1 계조 전압 집합을 선택하고, "0"일 때 제2 계조 전압 집합을 선택하고, 상기 제1 계조 전압 집합은 상기 제2 계조 전압 집합보다 전위가 높다.

본 발명의 다른 측면에 따른 액정 표시 장치의 구동 방법은, 제1 및 제2 부화소를 포함하는 액정 표시 장치의 구동 방법으로서, 이전 영상 신호, 현재 영상 신호 및 다음 영상 신호를 비교하여 그 결과에 따라 보정 영상 신호를 생성하여 이를 출력하는 단계, 이전 영상 신호, 현재 영상 신호 및 다음 영상 신호를 비교하여 그 결과에 따라 현재 영상 신호를 출력하는 단계, 상기 보정 영상 신호가 출력되는 경우에 상기 보정 영상 신호에 대응하는 제1 데이터 전압 및 제2 데이터 전압을 생성

하는 단계, 상기 현재 영상 신호가 출력되는 경우에 상기 현재 영상 신호에 대응하는 제3 데이터 전압 및 제4 데이터 전압을 생성하는 단계, 상기 보정 영상 신호가 출력되는 경우에 상기 제1 부화소 및 제2 부화소에 상기 제1 데이터 전압을 인가하는 단계, 상기 현재 영상 신호가 출력되는 경우에 상기 제1 부화소에는 제3 데이터 전압을 인가하고, 상기 제2 부화소에는 제4 데이터 전압을 인가하는 단계를 포함한다.

상기 제1 데이터 전압은 상기 제2 데이터 전압보다 높으며, 상기 제3 데이터 전압은 상기 제4 데이터 전압보다 높을 수 있다.

그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

먼저, 도 1 및 도 2를 참고하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 상세하게 설명한다.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 두 부화소에 대한 등가 회로도이다.

도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300) 및 이와 연결된 게이트 구동부(400) 및 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.

액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 신호선(도시하지 않음)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)(PX)를 포함한다. 반면, 도 2에 도시한 구조로 볼 때 액정 표시판 조립체(300)는 서로 마주하는 하부 및 상부 표시판(100, 200)과 그 사이에 들어 있는 액정층(3)을 포함한다.

신호선은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(도시하지 않음)과 데이터 신호를 전달하는 복수의 데이터선(도시하지 않음)을 포함한다. 게이트선은 대략 행 방향으로 뻗으며 서로가 거의 평행하고, 데이터선은 대략 열 방향으로 뻗으며 서로가 거의 평행하다.

각 화소(PX)는 한 쌍의 부화소를 포함하며, 각 부화소는 액정 축전기(liquid crystal capacitor)(Clca, Clcb)를 포함한다. 두 부화소 중 적어도 하나는 게이트선, 데이터선 및 액정 축전기(Clca, Clcb)와 연결된 스위칭 소자(도시하지 않음)를 포함한다.

액정 축전기(Clca/Clcb)는 하부 표시판(100)의 부화소 전극(PEa/PEb)과 상부 표시판(200)의 공통 전극(CE)을 두 단자로 하며 부화소 전극(PEa/PEb)과 공통 전극(CE) 사이의 액정층(3)은 유전체로서 기능한다. 한 쌍의 부화소 전극(PEa, PEb)은 서로 분리되어 있으며 하나의 화소 전극(PE)을 이룬다. 공통 전극(CE)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가 받는다. 액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판의 표면에 대하여 수직을 이루도록 배향되어 있을 수 있다.

한편, 색 표시를 구현하기 위해서는 각 화소(PX)가 기본색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소(PX)가 시간에 따라 번갈아 기본색을 표시하게(시간 분할) 하여 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색, 청색 등 삼원색을 들 수 있다. 도 2는 공간 분할의 한 예로서 각 화소(PX)가 상부 표시판(200)의 영역에 기본색 중 하나를 나타내는 색 필터(CF)를 구비함을 보여주고 있다. 도 2와는 달리 색 필터(CF)는 하부 표시판(100)의 부화소 전극(PEa, PEb) 위 또는 아래에 형성할 수도 있다.

표시판(100, 200)의 바깥 면에는 편광자(polarizer)(도시하지 않음)가 구비되어 있다.

그러면 본 발명의 한 실시예에 따른 액정 표시판 조립체의 한 예에 대하여 도 3 내지 도 6c, 그리고 앞에서 설명한 도 1 및 도 2를 참고하여 상세하게 설명한다.

도 3은 본 발명의 한 실시예에 따른 액정 표시판 조립체의 한 화소에 대한 등가 회로도이다.

도 3을 참고하면, 본 실시예에 따른 액정 표시판 조립체는 복수 쌍의 게이트선(GLa, GLb), 복수의 데이터선(DL) 및 복수의 유지 전극선(SL)을 포함하는 신호선과 이에 연결된 복수의 화소(PX)를 포함한다.

각 화소(PX)는 한 쌍의 부화소(PXa, PXb)를 포함하며, 각 부화소(PXa/PXb)는 각각 해당 게이트선(GLa/GLb) 및 데이터선(DL)에 연결되어 있는 스위칭 소자(Qa/Qb)와 이에 연결된 액정 축전기(Clca/Clcb), 그리고 스위칭 소자(Qa/Qb) 및 유지 전극선(SL)에 연결되어 있는 유지 축전기(storage capacitor)(Csta/Cstb)를 포함한다.

각 스위칭 소자(Qa/Qb)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(GLa/GLb)과 연결되어 있고, 입력 단자는 데이터선(DL)과 연결되어 있으며, 출력 단자는 액정 축전기(Clca/Clcb) 및 유지 축전기(Csta/Cstb)와 연결되어 있다.

액정 축전기(Clca/Clcb)의 보조적인 역할을 하는 유지 축전기(Csta/Cstb)는 하부 표시판(100)에 구비된 유지 전극선(SL)과 화소 전극(PE)이 절연체를 사이에 두고 중첩되어 이루어지며 유지 전극선(SL)에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(Csta, Cstb)는 부화소 전극(PEa, PEb)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.

액정 축전기(Clca, Clcb) 등에 대해서는 앞에서 설명하였으므로 상세한 설명은 생략한다.

이와 같은 액정 표시판 조립체를 포함하는 액정 표시 장치에서는, 신호 제어부(600)가 한 화소(PX)에 대한 입력 영상 신호(R, G, B)를 수신하여 두 부화소(PXa, PXb)에 대한 출력 영상 신호(DAT)로 변환하여 데이터 구동부(500)에 전송할 수 있다. 이와는 달리, 계조 전압 생성부(800)에서 두 부화소(PXa, PXb)에 대한 계조 전압 집합을 따로 만들고 이를 번갈아 데이터 구동부(500)에 제공하거나, 데이터 구동부(500)에서 이를 번갈아 선택함으로써, 두 부화소(PXa, PXb)에 서로 다른 전압을 인가할 수 있다. 단, 이때 두 부화소(PXa, PXb)의 합성 감마 곡선이 정면에서의 기준 감마 곡선에 가깝게 되도록 영상 신호를 보정하거나 계조 전압 집합을 만드는 것이 바람직하다. 예를 들면 정면에서의 합성 감마 곡선은 이 액정 표시판 조립체에 가장 적합하도록 정해진 정면에서의 기준 감마 곡선과 일치하도록 하고 측면에서의 합성 감마 곡선은 정면에서의 기준 감마 곡선과 가장 가깝게 되도록 한다.

도 3에 도시한 액정 표시판 조립체의 한 예에 대하여 도 4, 도 5, 도 6a, 도 6b 및 도 6c를 참고하여 상세하게 설명한다.

도 4는 본 발명의 한 실시예에 따른 액정 표시판 조립체의 배치도이고, 도 5는 도 4의 액정 표시판 조립체를 V-V'-V'' 선을 따라 잘라 도시한 단면도이다.

도 4 및 도 5를 참고하면, 본 실시예에 따른 액정 표시판 조립체는 서로 마주하는 하부 표시판(100)과 상부 표시판(200) 및 이들 두 표시판(100, 200) 사이에 들어 있는 액정층(3)을 포함한다.

먼저, 하부 표시판(100)에 대하여 설명한다.

투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수 쌍의 제1 및 제2 게이트선(gate line)(121a, 121b)과 복수의 유지 전극선(storage electrode lines)(131)을 포함하는 복수의 게이트 도전체가 형성되어 있다.

제1 및 제2 게이트선(121a, 121b)은 게이트 신호를 전달하고 주로 가로 방향으로 뻗으며, 각각 아래쪽 및 위쪽에 위치한다.

제1 게이트선(121a)은 위로 돌출한 복수의 제1 게이트 전극(gate electrode)(124a)과 다른 층 또는 게이트 구동부(400)와의 접속을 위한 넓은 끝 부분(129a)을 포함한다. 제2 게이트선(121b)은 아래로 돌출한 복수의 제2 게이트 전극(124b)과 다른 층 또는 게이트 구동부(400)와의 접속을 위한 넓은 끝 부분(129b)을 포함한다. 게이트 구동부(400)가 기판(110) 위에 집적되어 있는 경우 게이트선(121a, 121b)이 연장되어 이와 직접 연결될 수 있다.

유지 전극선(131)은 공통 전압(Vcom) 등 소정의 전압을 인가 받으며, 주로 가로 방향으로 뻗어 있다. 각 유지 전극선(131)은 제1 게이트선(121a)과 제2 게이트선(121b) 사이에 위치하고, 두 게이트선(121a, 121b)으로부터 거의 동일한 거리를 두고 있다. 각 유지 전극선(131)은 아래위로 확장된 복수 쌍의 제1 및 제2 유지 전극(storage electrode)(137a, 137b)을 포함한다. 그러나 유지 전극(137a, 137b)을 비롯한 유지 전극선(131)의 모양 및 배치는 여러 형태로 변형될 수 있다.

게이트 도전체(121a, 121b, 131)는 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄(합금) 상부막 및 알루미늄(합금) 하부막과 몰리브덴(합금) 상부막을 들 수 있다. 그러나 게이트 도전체(121a, 121b, 131)는 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.

게이트 도전체(121a, 121b, 131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.

게이트 도전체(121a, 121b, 131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.

게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 제1 및 제2 섬형 반도체(154a, 154b)가 형성되어 있다. 제1 및 제2 반도체(154a, 154b)는 각각 제1 및 제2 게이트 전극(124a, 124b) 위에 위치한다.

각각의 제1 반도체(154a) 위에는 한 쌍의 섬형 저항성 접촉 부재(ohmic contact)(163a, 165a)가 형성되어 있고, 각각의 제2 반도체(154b) 위에도 한 쌍의 섬형 저항성 접촉 부재(도시하지 않음)가 형성되어 있다. 저항성 접촉 부재(163a, 165a)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다.

반도체(154a, 154b)와 저항성 접촉 부재(163a, 165a)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30° 내지 80° 정도이다.

저항성 접촉 부재(163a, 165a) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수 쌍의 제1 및 제2 드레인 전극(drain electrode)(175a, 175b)을 포함하는 데이터 도전체가 형성되어 있다.

데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121a, 121b) 및 유지 전극선(131)과 교차한다. 각 데이터선(171)은 제1 및 제2 게이트 전극(124a, 124b)을 향하여 각각 뻗은 복수 쌍의 제1 및 제2 소스 전극(source electrode)(173a, 173b)과 다른 층 또는 데이터 구동부(500)와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 구동부(500)가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.

제1 및 제2 드레인 전극(175a, 175b)은 서로 분리되어 있고 데이터선(171)과도 분리되어 있다.

제1/제2 드레인 전극(175a/175b)은 제1/제2 게이트 전극(124a/124b)을 중심으로 제1/제2 소스 전극(173a/173b)과 마주하며, 넓은 한 쪽 끝 부분(177a/177b)과 막대형인 다른 쪽 끝 부분을 포함한다. 넓은 끝 부분(177a, 177b)은 각각 제1 및 제2 유지 전극(137a, 137b)과 중첩하며, 막대형 끝 부분은 구부러진 제1 및 제2 소스 전극(173a, 173b)으로 일부 둘러싸여 있다.

제1/제2 게이트 전극(124a/124b), 제1/제2 소스 전극(173a/173b) 및 제1/제2 드레인 전극(175a/175b)은 제1/제2 반도체(154a, 154b)와 함께 제1/제2 박막 트랜지스터(thin film transistor, TFT)(Qa/Qb)를 이루며, 제1/제2 박막 트랜지스터(Qa/Qb)의 채널(channel)은 제1/제2 소스 전극(173a/173b)과 제1/제2 드레인 전극(175a/175b) 사이의 제1/제2 반도체(154a/154b)에 형성된다.

데이터 도전체(171, 175a, 175b)는 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터 도전체(171, 175a, 175b)는 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.

데이터 도전체(171, 175a, 175b) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.

저항성 접촉 부재(163a, 165a)는 그 아래의 반도체(154a, 154b)와 그 위의 데이터 도전체(171, 175a, 175b) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 반도체(154a, 154b)에는 소스 전극(173a, 173b)과 드레인 전극(175a, 175b) 사이를 비롯하여 데이터 도전체(171, 175a, 175b)로 가리지 않고 노출된 부분이 있다.

데이터 도전체(171, 175a, 175b) 및 노출된 반도체(154a, 154b) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어지며 표면이 평탄할 수 있다. 유기 절연물은 4.0 이하의 유전 상수를 가지는 것이 바람직하고, 감광성(photosensitivity)을 가질 수도 있다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(154a, 154b) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.

보호막(180)에는 데이터선(171)의 끝 부분(179)과 제1 및 제2 드레인 전극(175a, 175b)의 넓은 끝 부분(177a, 177b)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185a, 185b)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121a, 121b)의 끝 부분(129a, 129b)을 각각 드러내는 복수의 접촉 구멍(181a, 181b)이 형성되어 있다.

보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191) 및 복수의 접촉 보조 부재(contact assistant)(81a, 81b, 82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.

이제 도 6a 내지 도 6c, 그리고 도 4를 참고하여 본 발명의 한 실시예에 따른 액정 표시판 조립체의 화소 전극 및 공통 전극의 상세 구조에 대하여 설명한다.

도 6a 내지 도 6c는 도 4 내지 도 5에 도시한 각 부화소 전극의 기본이 되는 전극편의 평면도이다.

본 발명의 실시예에 따른 액정 표시판 조립체의 각 화소 전극(pixel electrode)(191)은 서로 분리되어 있는 한 쌍의 제1 및 제2 부화소 전극(191a, 191b)을 포함한다. 제1 부화소 전극(191a)과 제2 부화소 전극(191b)은 행 방향으로 인접하며, 절개부(cutout)(91a, 91b)를 가진다. 공통 전극(270)(도 2 참고)은 제1 및 제2 부화소 전극(191a, 191b)과 마주하는 절개부(71a, 71b)를 가진다.

제1 및 제2 부화소 전극(191a, 191b) 각각은 적어도 도 6a에 도시한 평행사변형의 전극편(196) 하나와 도 6b에 도시한 평행사변형의 전극편(197) 하나를 포함한다. 도 6a 및 도 6b에 도시한 전극편(196, 197)을 상하로 연결하면 도 6c에 도시한 기본 전극(198)이 되는데, 각 부화소 전극(191a, 191b)은 이러한 기본 전극(198)을 근간으로 하는 구조를 가진다.

도 6a 및 도 6b에 도시한 바와 같이, 전극편(196, 197) 각각은 한 쌍의 빗변(oblique edge)(196o, 197o) 및 한 쌍의 가로변(transverse edge)(196t, 197t)을 가지며 대략 평행사변형이다. 각 빗변(196o, 197o)은 가로변(196t, 197t)에 대하여 빗각(oblique angle)을 이루며, 빗각의 크기는 대략 45도 내지 135도인 것이 바람직하다. 편의상 앞으로 밑변(196t, 197t)을 중심으로 수직인 상태에서 기울어진 방향("경사 방향")에 따라 구분하며, 도 6a와 같이 오른쪽으로 기울어진 경우를 "우경사"라 하고 도 6b와 같이 왼쪽으로 기울어진 경우를 "좌경사"라 한다.

전극편(196, 197)에서 가로변(196t, 197t)의 길이, 즉 너비(W)와 가로변(196t, 197t) 사이의 거리, 즉 높이(H)는 표시판 조립체(300)의 크기에 따라서 자유롭게 결정할 수 있다. 또한 각 전극편(196, 197)에서 가로변(196t, 197t)은 다른 부분과의 관계를 고려하여 꺾이거나 튀어나오는 등 변형될 수 있으며, 앞으로는 이러한 변형도 모두 포함하여 평행사변형이라 일컫는다.

공통 전극(270)에는 전극편(196, 197)과 마주하는 절개부(61, 62)가 형성되어 있으며 전극편(196, 197)은 절개부(61, 62)를 중심으로 두 개의 부영역(S1, S2)으로 구획된다. 절개부(61, 62)는 전극편(196, 197)의 빗변(196o, 197o)과 나란한 사선부(61o, 62o)와 사선부(61o, 62o)와 둔각을 이루면서 전극편(196, 197)의 가로변(196t, 197t)과 중첩하는 가로부(61t, 62t)를 포함한다.

각 부영역(S1, S2)은 절개부(61, 62)의 사선부(61o, 62o) 및 전극편(196, 197)의 빗변(196t, 197t)에 의하여 정의되는 두 개의 주 변(primary edge)을 가진다. 주 변 사이의 거리, 즉 부영역의 너비는 약 25-40 μ m 정도인 것이 바람직하다.

도 6c에 도시한 기본 전극(198)은 우경사 전극편(196)과 좌경사 전극편(197)이 결합하여 이루어진다. 우경사 전극편(196)과 좌경사 전극편(197)이 이루는 각도는 대략 직각인 것이 바람직하며, 두 전극편(196, 197)의 연결은 일부에서만 이루어진다. 연결되지 않은 부분은 절개부(90)를 이루며 오목하게 들어간 쪽에 위치한다. 그러나 절개부(90)는 생략될 수도 있다.

두 전극편(196, 197)의 바깥 쪽 가로변(196t, 197t)은 기본 전극(198)의 가로변(198t)을 이루며, 두 전극편(196)의 대응하는 빗변(196o, 197o)은 서로 연결되어 기본 전극(198)의 굴곡변(curved edge)(198o1, 198o2)을 이룬다.

굴곡변(198o1, 198o2)은 가로변(198t)과 둔각, 예를 들면 약 135°를 이루며 만나는 볼록변(convex edge)(198o1) 및 가로변(198t)과 예각, 예를 들면 약 45°를 이루며 만나는 오목변(concave edge)(198o2)을 포함한다. 굴곡변(198o1, 198o2)은 한 쌍의 빗변(196o, 197o)이 대략 직각으로 만나 이루어지므로 그 꺾인 각도는 대략 직각이다.

절개부(60)는 오목변(198o2) 상의 오목 꼭지점(CV)에서 볼록변(198o1) 상의 볼록 꼭지점(VV)을 향하여 대략 기본 전극(198) 중심까지 뻗는다고 할 수 있다.

또한, 공통 전극(270)의 절개부(61, 62)는 서로 연결되어 하나의 절개부(60)를 이룬다. 이때, 절개부(61, 62)에서 중복되는 가로부(61t, 62t)는 합쳐져서 하나의 가로부(60t1)를 이룬다. 이 새로운 형태의 절개부(60)는 다음과 같이 다시 설명할 수 있다.

절개부(60)는 굴곡점(CP)을 가지는 굴곡부(60o), 굴곡부(60o)의 굴곡점(CP)에 연결되어 있는 중앙 가로부(60t1), 그리고 굴곡부(60o)의 양 끝에 연결되어 있는 한 쌍의 종단 가로부(60t2)를 포함한다. 절개부(60)의 굴곡부(60o)는 직각으로 만나는 한 쌍의 사선부로 이루어지고, 기본 전극(198)의 굴곡변(198o1, 198o2)과 거의 평행하며, 기본 전극(198)을 좌반부와 우반부로 이등분한다. 절개부(60)의 중앙 가로부(60t1)는 굴곡부(60o)와 둔각, 예를 들면 약 135°를 이루며, 대략 기본 전극(198)의 볼록 꼭지점(VV)을 향하여 뻗어 있다. 종단 가로부(60t2)는 기본 전극(198)의 가로변(198t)과 정렬되어 있으며 굴곡부(60o)와 둔각, 예를 들면 약 135°를 이룬다.

기본 전극(198)과 절개부(60)는 기본 전극(198)의 볼록 꼭지점(VV)과 오목 꼭지점(CV)을 잇는 가상의 직선(앞으로 "가로 중심선"이라 함)에 대하여 대략 반전 대칭이다.

도 4에 도시한 화소 전극(191)에서 각 화소 전극(191)에서 제1 부화소 전극(191a)의 크기는 제2 부화소 전극(191b)의 크기보다 작다. 특히 제2 부화소 전극(191b)의 높이가 제1 부화소 전극(191a)의 높이보다 높으며, 두 부화소 전극(191b)의 너비는 실질적으로 동일하다. 제2 부화소 전극(191b)의 전극편의 수효는 제1 부화소 전극(191b)의 전극편 수효보다 많다.

제1 부화소 전극(191a)은 좌경사 전극편(197)과 우경사 전극편(196)으로 이루어지며, 도 6c에 도시한 기본 전극(198)과 실질적으로 동일한 구조를 가진다.

제2 부화소 전극(191b)은 두 개 이상의 좌경사 전극편(197)과 두 개 이상의 우경사 전극편(196)의 조합으로 이루어지며, 도 6c에 도시한 기본 전극(198)과 이에 결합된 좌경사 및 우경사 전극편(196, 197)을 포함한다.

제2 부화소 전극(191b)은 모두 6개의 전극편으로 이루어지며, 이 중 두 개의 전극편은 제1 부화소 전극(191a) 상하에 배치되어 있다. 화소 전극(191b)은 세 번 꺾인 구조를 가지며, 한 번 굴곡된 구조에 비해 세로줄 표현이 우수하다. 또한 제1 부화소 전극(191a)의 전극편과 제2 부화소 전극(191b)의 전극편이 인접하는 곳에서 공통 전극(270)의 절개부(61, 62)의 가로부(61t, 62t)가 합쳐져서 하나의 가로부를 이루게 되므로 개구율이 더욱 증가된다.

중간의 전극편과 그 상하에 배치된 전극편의 높이가 서로 다르다. 예를 들면, 상하 전극편의 높이가 중간 전극편의 약 1/2 이고, 이에 따라 제1 부화소 전극(191a)과 제2 부화소 전극(191b)의 면적비는 대략 1:2가 된다. 이와 같이 상하 전극편의 높이를 조절하면 원하는 면적비를 얻을 수 있으며, 대략 1:1.1 에서 1:3 정도의 면적비를 가지는 것이 바람직하다.

유지 전극선(131), 드레인 전극(175a, 175b)의 확장부(177a, 177b) 및 접촉 구멍(185a, 185b)은 부화소 전극(191a, 191b)의 가로 중심선 상에 위치하고 있다. 부화소 전극(191a, 191b)의 굴곡점을 연결하는 직선은 앞서 설명한 부영역의 경계로서, 이 부분에서는 액정 분자의 배열이 호트러저 텍스처(texture)가 나타난다. 따라서 이와 같이 배치하면 텍스처를 가리면서 개구율을 향상할 수 있다.

또한 데이터선(171)이 한 화소 전극(191)의 제1 부화소 전극(191a)과 중첩하는 길이와 이웃하는 화소 전극(191)의 제2 부화소 전극(191b)과 중첩하는 길이는 서로 동일할 수 있다.

제1/제2 부화소 전극(191a/191b)은 접촉 구멍(185a/185b)을 통하여 제1/제2 드레인 전극(175a/175b)과 연결되어 있다. 제1/제2 부화소 전극(191a/191b)과 상부 표시판(200)의 공통 전극(270)은 그 사이의 액정층(3) 부분과 함께 제1/제2 액정 축전기(Clca/Clcb)를 이루어 박막 트랜지스터(Qa/Qb)가 턴 오프된 후에도 인가된 전압을 유지한다.

제1/제2 부화소 전극(191a/191b)과 연결된 제1/제2 드레인 전극(175a/175b)의 넓은 끝 부분(177a/177b)은 게이트 절연막(140)을 사이에 두고 제1 및 제2 유지 전극(137a, 137b)과 중첩하여 제1/제2 유지 축전기(Csta/Cstb)를 이루며, 제1/제2 유지 축전기(Csta/Cstb)는 제1/제2 액정 축전기(Clca/Clcb)의 전압 유지 능력을 강화한다.

접촉 보조 부재(81a, 81b, 82)는 각각 접촉 구멍(181a, 181b, 182)을 통하여 게이트선(121a, 121b)의 끝 부분(129a, 129b) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81a, 81b, 82)는 게이트선(121a, 121b)의 끝 부분(129a, 129b) 및 데이터선(171)의 끝 부분(179)과 외부 장치와의 접촉성을 보완하고 이들을 보호한다.

다음, 상부 표시판(200)에 대하여 설명한다.

투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판(210) 위에 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 화소 전극(191)의 굴곡면에 대응하는 굴곡부와 박막 트랜지스터에 대응하는 사각형 부분을 포함하며, 화소 전극(191) 사이의 빛샘을 막고 화소 전극(191)과 마주하는 개구 영역을 정의한다.

기판(210) 및 차광 부재(220) 위에는 또한 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(230)로 둘러싸인 영역 내에 대부분 존재하며, 화소 전극(191) 열을 따라서 길게 뻗을 수 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다.

색필터(230) 및 차광 부재(220) 위에는 덮개막(overcoat)(250)이 형성되어 있다. 덮개막(250)은 (유기) 절연물로 만들어질 수 있으며, 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다. 덮개막(250)은 생략할 수 있다.

덮개막(250) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 ITO, IZO 등의 투명한 도전체 따위로 만들어지며 복수의 절개부(71a, 71b)를 가진다.

공통 전극(270)의 절개부(71a, 71b)의 모양 및 배치는 앞에서 설명하였으므로 상세한 설명은 생략한다.

절개부(71a, 71b)의 수효는 설계 요소에 따라 달라질 수 있으며, 차광 부재(220)가 절개부(71a, 71b)와 중첩하여 절개부(71a, 71b) 부근의 빛샘을 차단할 수 있다.

표시판(100, 200)의 안쪽 면에는 배향막(alignment layer)(11, 21)이 형성되어 있으며 이들은 수직 배향막일 수 있다.

표시판(100, 200)의 바깥쪽 면에는 편광자(polarizer)(12, 22)가 구비되어 있는데, 두 편광자(12, 22)의 편광축은 직교하며 이중 한 편광축은 게이트선(121a, 121b)에 대하여 나란한 것이 바람직하다. 반사형 액정 표시 장치의 경우에는 두 개의 편광자(12, 22) 중 하나가 생략될 수 있다.

액정 표시 장치는 편광자(12, 22), 위상 지연막, 표시판(100, 200) 및 액정층(3)에 빛을 공급하는 조명부(backlight unit)(도시하지 않음)를 포함할 수 있다.

액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판의 표면에 대하여 수직을 이루도록 배향되어 있다.

절개부(71a, 71b)는 돌기(protrusion)(도시하지 않음)나 함몰부(depression)(도시하지 않음)로 대체할 수 있다. 돌기는 유기물 또는 무기물로 만들어질 수 있고 전기장 생성 전극(191, 270)의 위 또는 아래에 배치될 수 있다.

다시 도 1을 참고하면, 계조 전압 생성부(800)는 화소(PX)의 투과율과 관련된 두 벌의 계조 전압 집합(또는 기준 계조 전압 집합)을 생성한다. 두 벌 중 한 벌은 공통 전압(Vcom)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다.

게이트 구동부(400)는 액정 표시판 조립체(300)의 게이트선(G_1-G_n)과 연결되어 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G_1-G_n)에 인가한다.

데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D_1-D_m)에 연결되어 있으며, 계조 전압 생성부(800)로부터의 계조 전압을 선택하고 이를 데이터 신호로서 데이터선(D_1-D_m)에 인가한다. 그러나 계조 전압 생성부(800)가 모든 계조에 대한 전압을 모두 제공하는 것이 아니라 정해진 수의 기준 계조 전압만을 제공하는 경우에, 데이터 구동부(500)는 기준 계조 전압을 분압하여 전체 계조에 대한 계조 전압을 생성하고 이 중에서 데이터 신호를 선택한다.

신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등을 제어한다.

이러한 구동 장치(400, 500, 600, 800) 각각은 적어도 하나의 집적 회로 칩의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있다. 이와는 달리, 이들 구동 장치(400, 500, 600, 800)가 신호선(G_1-G_n , D_1-D_m) 및 박막 트랜지스터 스위칭 소자(Q) 따위와 함께 액정 표시판 조립체(300)에 집적될 수도 있다. 또한, 구동 장치(400, 500, 600, 800)는 단일 칩으로 집적될 수 있으며, 이 경우 이들 중 적어도 하나 또는 이들을 이루는 적어도 하나의 회로 소자가 단일 칩 바깥에 있을 수 있다.

그러면 이러한 액정 표시 장치의 동작에 대하여 상세하게 설명한다.

신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 영상 신호(R, G, B)는 각 화소(PX)의 휘도(luminance) 정보를 담고 있으며 휘도는 정해진 수효, 예를 들면 $1024(=2^{10})$, $256(=2^8)$ 또는 $64(=2^6)$ 개의 계조(gray)를 가지고 있다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등이 있다.

신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 입력 영상 신호(R, G, B)를 액정 표시판 조립체(300) 및 데이터 구동부(500)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)를 데이터 구동부(500)로 출력한다. 출력 영상 신호(DAT)는 디지털 신호로서 정해진 수효의 값(또는 계조)을 가진다.

게이트 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(STV)와 게이트 온 전압(Von)의 출력 주기를 제어하는 적어도 하나의 클록 신호를 포함한다. 게이트 제어 신호(CONT1)는 또한 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE)를 더 포함할 수 있다.

데이터 제어 신호(CONT2)는 한 행의 화소(PX)에 대한 영상 데이터의 전송 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D_1-D_m)에 데이터 신호를 인가하라는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 데이터 제어 신호(CONT2)는 또한 공통 전압(Vcom)에 대한 데이터 신호의 전압 극성(이하 "공통 전압에 대한 데이터 신호의 전압 극성"을 줄여 "데이터 신호의 극성"이라 함)을 반전시키는 반전 신호(RVS)를 더 포함할 수 있다.

신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라, 데이터 구동부(500)는 한 행의 화소(PX)에 대한 디지털 영상 신호(DAT)를 수신하고, 각 디지털 영상 신호(DAT)에 대응하는 게조 전압을 선택함으로써 디지털 영상 신호(DAT)를 아날로그 데이터 신호로 변환한 다음, 이를 해당 데이터선(D_1-D_m)에 인가한다.

게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(V_{on})을 게이트선(G_1-G_n)에 인가하여 이 게이트선(G_1-G_n)에 연결된 스위칭 소자(Q)를 턴 온시킨다. 그러면, 데이터선(D_1-D_m)에 인가된 데이터 신호가 턴 온된 스위칭 소자(Q)를 통하여 해당 화소(PX)에 인가된다.

화소(PX)에 인가된 데이터 신호의 전압과 공통 전압(V_{com})의 차이는 액정 축전기(Clc)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며, 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 액정 표시판 조립체(300)에 부착된 편광자에 의하여 빛의 투과율 변화로 나타나며, 이를 통해 화소(PX)는 영상 신호(DAT)의 게조가 나타내는 휘도를 표시한다.

1 수평 주기["1H"라고도 쓰며, 수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE)의 한 주기와 동일함]를 단위로 하여 이러한 과정을 되풀이함으로써, 모든 게이트선(G_1-G_n)에 대하여 차례로 게이트 온 전압(V_{on})을 인가하여 모든 화소(PX)에 데이터 신호를 인가하여 한 프레임(frame)의 영상을 표시한다.

한 프레임이 끝나면 다음 프레임이 시작되고 각 화소(PX)에 인가되는 데이터 신호의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 신호의 극성이 바뀌거나(보기: 행반전, 점반전), 한 화소행에 인가되는 데이터 신호의 극성도 서로 다를 수 있다(보기: 열반전, 점반전).

한편, 액정 축전기(Clc)의 양단에 전압을 인가하면 액정층(3)의 액정 분자들은 그 전압에 대응하는 안정한 상태로 재배열하고자 하는데, 액정 분자의 응답 속도가 늦기 때문에 안정한 상태에 이르기까지는 어느 정도의 시간이 소요된다. 액정 축전기(Clc)에 인가되는 전압을 계속해서 유지하고 있으면 액정 분자는 안정한 상태에 이르기까지 계속해서 움직이고 그 동안 광투과율 또한 변화한다. 액정 분자가 안정한 상태에 이르러 더 이상 움직이지 않으면 광투과율 또한 일정해진다.

이와 같이 안정한 상태에서의 화소 전압을 "목표 화소 전압"이라 하고 이때의 광투과율을 "목표 광투과율"이라 하면, 목표 화소 전압과 목표 광투과율은 일대일 대응 관계가 있다.

그러나 각 화소(PX)의 스위칭 소자(Q)를 턴 온시켜 데이터 전압을 인가하는 시간이 제한되어 있기 때문에, 데이터 전압을 인가하는 동안 액정 분자들이 안정한 상태에 이르는 것은 어렵다. 그런데 스위칭 소자(Q)가 턴 오프되더라도 액정 축전기(Clc) 양단의 전압차는 여전히 존재하며 이에 따라 액정 분자들이 안정한 상태를 향하여 계속해서 움직인다. 이와 같이 액정 분자들의 배열 상태가 변하면 액정층(3)의 유전율이 바뀌고 이에 따라 액정 축전기(Clc)의 정전 용량이 변화한다. 스위칭 소자(Q)가 턴 오프된 상태에서는 액정 축전기(Clc)의 한 쪽 단자가 부유(floating) 상태에 있으므로, 누설 전류를 고려하지 않는다면 액정 축전기(Clc)에 저장된 총 전하는 변하지 않고 일정하다. 그러므로 액정 축전기(Clc)의 정전 용량 변화는 액정 축전기(Clc) 양단의 전압, 즉 화소 전압의 변화를 초래한다.

따라서 안정한 상태를 기준으로 한 목표 화소 전압에 대응하는 데이터 전압(앞으로 "목표 데이터 전압"이라 함)을 그대로 화소(PX)에 인가하면, 실제 화소 전압은 목표 화소 전압과 다를 것이고 이에 따라 목표 투과율을 얻을 수 없다. 특히, 목표 투과율이 그 화소(PX)가 애초에 가지고 있던 투과율과 차이가 나면 날수록 실제 화소 전압과 목표 화소 전압의 차이는 더욱 심해진다.

따라서 화소(PX)에 인가하는 데이터 전압을 목표 데이터 전압보다 크거나 작게 할 필요가 있으며 그 방법 중 하나가 바로 DCC(dynamic capacitance compensation)이다.

본 실시예에서 DCC는 신호 제어부(600) 또는 별도의 영상 신호 보정부에서 수행되며 임의의 화소(PX)에 대한 한 프레임의 영상 신호[앞으로 "현재 영상 신호(current image signal)(g_N)"라 함]를 그 화소(PX)에 대한 직전 프레임의 영상 신호[앞으로 "이전 영상 신호(previous image signal)(g_{N-1})"라 함]를 기초로 하여 보정하여 보정된 현재 영상 신호[앞으로 "제1 보정 영상 신호(first modified image signal)(g_N')"라 함]를 만들어낸다. 제1 보정 영상 신호(g_N')는 기본적으로 실험

결과에 의하여 결정되며, 제1 보정 영상 신호(g_N')와 이전 영상 신호(g_{N-1})의 차는 보정 전의 현재 영상 신호(g_N)와 이전 영상 신호(g_{N-1})의 차보다 대체로 크다. 그러나 현재 영상 신호(g_N)와 이전 영상 신호(g_{N-1})가 동일하거나 둘 사이의 차가 작을 때에는 제1 보정 영상 신호(g_N')가 현재 영상 신호(g_N)와 동일할 수 있다(즉, 보정하지 않을 수 있다).

그러면 제1 보정 영상 신호(g_N')를 다음과 같은 함수(F1)로 나타낼 수 있다.

$$g_N' = F1(g_N, g_{N-1})$$

이와 같이 하면, 데이터 구동부(500)에서 각 화소(PX)에 인가하는 데이터 전압은 목표 데이터 전압보다 높거나 낮은 전압이 된다.

[표 1]은 계조의 수효가 256개인 경우 몇 개의 이전 영상 신호(g_{N-1}) 및 현재 영상 신호(g_N)의 쌍에 대한 제1 보정 영상 신호(g_N')의 예를 나타낸다.

이와 같은 영상 신호 보정을 수행하기 위해서는 이전 프레임의 영상 신호(g_{N-1})를 기억해둘 기억 공간이 필요하며 프레임 메모리가 이러한 역할을 한다. 또한 [표 1]과 같은 관계를 기억해 둘 룩업 테이블 따위가 필요하다.

[표 1]

		g_{N-1}								
		0	32	64	96	128	160	192	224	255
g_N	0	0	0	0	0	0	0	0	0	0
	32	115	32	22	20	15	15	15	15	15
	64	169	103	64	50	34	27	22	20	16
	96	192	146	118	96	87	70	54	36	29
	128	213	167	156	143	128	121	105	91	70
	160	230	197	184	179	174	160	157	147	129
	192	238	221	214	211	205	199	192	187	182
	224	250	245	241	240	238	238	224	224	222
	255	255	255	255	255	255	255	255	255	255

그런데 현재 및 이전 영상 신호의 모든 쌍(g_{N-1}, g_N)에 대하여 제1 보정 영상 신호(g_N')를 기억해 두려면 룩업 테이블의 크기가 매우 커야 하므로, 예를 들면 [표 1]과 같은 정도의 이전 및 현재 영상 신호 쌍(g_{N-1}, g_N)에 대해서만 제1 보정 영상 신호(g_N')를 기준 보정 영상 신호로서 기억해두고 나머지 이전 및 현재 영상 신호 쌍(g_{N-1}, g_N)에 대해서는 보간법으로 연산하여 제1 보정 영상 신호(g_N')를 구하는 것이 바람직하다. 임의의 한 쌍의 이전 및 현재 영상 신호(g_{N-1}, g_N)에 대한 보간은 [표 1]에서 해당 영상 신호 쌍(g_{N-1}, g_N)과 가까운 영상 신호 쌍(g_{N-1}, g_N)에 대한 기준 보정 영상 신호들을 찾아 그 값들을 기초로 해당 영상 신호 쌍(g_{N-1}, g_N)에 대한 제1 보정 영상 신호(g_N')를 구하는 것이다.

예를 들면, 디지털 신호인 영상 신호를 상위 비트와 하위 비트로 나누고, 룩업 테이블에는 하위 비트가 0인 이전 영상 신호와 현재 영상 신호 쌍(g_{N-1}, g_N)에 대한 기준 보정 영상 신호를 기억해둔다. 임의의 이전 및 현재 영상 신호 쌍(g_{N-1}, g_N)에 대하여 그 상위 비트를 기초로 관련 기준 보정 영상 신호들을 룩업 테이블에서 찾은 뒤, 이전 및 현재 영상 신호(g_{N-1}, g_N)의 하위 비트와 룩업 테이블에서 찾은 기준 보정 영상 신호를 이용하여 제1 보정 영상 신호(g_N')를 산출한다.

그러나 이러한 방법에 의해서도 목표 투과율을 얻기 어려울 수 있으며 이 경우에는 이전 프레임에서 중간 크기의 전압 등을 미리 주어 액정 분자들을 미리 기울어지게 한 다음[이를 선경사(pretilt)라 함] 다시 현재 프레임에서 다시 전압을 인가하는 방법을 사용한다.

이를 위하여, 신호 제어부(600) 또는 영상 신호 보정부는 현재 프레임의 영상 신호(g_N)를 보정할 때 이전 프레임의 영상 신호(g_{N-1})뿐 아니라 다음 프레임의 영상 신호[앞으로 "다음 영상 신호(next image signal)(g_{N+1} ")라 함]까지도 고려하여 보정된 현재 영상 신호[앞으로 "제2 보정 영상 신호(second modified image signal)(g_N ")라 함]를 만들어 낸다. 예를 들어, 현재 영상 신호(g_N)가 이전 영상 신호(g_{N-1})와 동일하지만, 다음 영상 신호(g_{N+1})가 현재 영상 신호(g_N)와 차이가 많이 나면 현재 영상 신호(g_N)를 보정하여 다음 프레임을 대비하도록 한다.

이 경우 제2 보정 영상 신호(g_N)는 다음과 같은 함수(F2)로 나타낼 수 있으며, 이전 영상 신호(g_{N-1})와 현재 영상 신호(g_N)를 기억할 프레임 메모리가 필요하고, 이전 및 현재 영상 신호(g_{N-1} , g_N)의 쌍에 대한 보정 영상 신호를 기억하는 룩업 테이블이 필요하다. 경우에 따라 현재 및 다음 영상 신호(g_N , g_{N+1})의 쌍에 대한 보정 영상 신호를 기억하는 룩업 테이블이 필요할 수 있다.

$$g_N'' = F2(g_{N-1}', g_{N+1})$$

이러한 영상 신호 및 데이터 전압의 보정은 영상 신호가 나타낼 수 있는 계조 중 최고 계조 또는 최저 계조에 대해서는 행하지 않을 수도 있으며, 행할 수도 있다. 최고 계조 또는 최저 계조에 대해서 보정을 하기 위해서 계조 전압 생성부(800)가 생성하는 계조 전압의 범위를 영상 신호의 계조가 나타내는 목표 휘도 범위(또는 목표 투과율 범위)를 얻기 위하여 필요한 목표 데이터 전압의 범위보다 넓히는 방법을 사용할 수 있다.

그러면 이와 같은 영상 신호 보정을 구현하기 위한, 본 발명의 한 실시예에 따른 액정 표시 장치의 영상 신호 보정부에 대하여 도 7 내지 도 9을 참고하여 상세하게 설명한다.

도 7은 본 발명의 한 실시예에 따른 액정 표시 장치의 영상 신호 보정부의 블록도이고, 도 9는 도 7에 도시한 영상 신호 보정부의 동작을 나타내는 흐름도의 한 예이며, 도 10은 본 발명의 한 실시예에 따른 영상 신호 보정 방법을 설명하기 위한 개략도이다.

도 7에 도시한 바와 같이, 본 발명의 한 실시예에 따른 영상 신호 보정부(610)는 다음 영상 신호(g_{N+1})에 연결되어 있는 제1 메모리(620), 제1 메모리(620)에 연결되어 있는 제2 메모리(630), 제1 및 제2 메모리(620, 630)에 연결되어 있는 제1 보정부(640), 그리고 다음 영상 신호(g_{N+1}) 및 제1 보정부(640)에 연결되어 있는 제2 보정부(650)를 포함한다. 영상 신호 보정부(610)는 전부 또는 일부가 도 1에 도시한 신호 제어부(600)에 포함될 수도 있고, 별개 장치로 구현될 수도 있다.

제1 메모리(620)는 기억되어 있는 현재 영상 신호(g_N)를 제2 메모리(630)와 제1 보정부(640)에 내보내고, 입력되는 다음 영상 신호(g_{N+1})를 받아 다음 프레임의 현재 영상 신호로서 기억한다.

제2 메모리(630)는 기억되어 있는 이전 영상 신호(g_{N-1})를 제1 보정부(640)에 내보내고, 제1 메모리(620)로부터 현재 영상 신호(g_N)를 받아 다음 프레임의 이전 영상 신호로서 기억한다.

여기서 제1 메모리(620)와 제2 메모리(630)가 분리되어 있는 것으로 기술하였지만 하나의 메모리가 기억되어 있는 이전 영상 신호(g_{N-1}) 및 현재 영상 신호(g_N)를 제1 보정부(640)에 내보내고, 입력되는 다음 영상 신호(g_{N+1})를 받아 기억할 수 있다.

제1 보정부(640)는 룩업 테이블(도시하지 않음)을 포함하며, 제2 메모리(630)로부터의 이전 영상 신호(g_{N-1}) 및 제1 메모리(620)로부터의 현재 영상 신호(g_N)에 기초하여 제1 보정 영상 신호(g_N')를 산출하고 이를 제2 보정부(650)로 내보낸다. 여기서 룩업 테이블은 앞서 설명한 바와 같이 이전 영상 신호(g_{N-1}) 및 현재 영상 신호(g_N)에 대한 기준 보정 영상 신호를 기억하고 있다.

제2 보정부(650)는 다음 영상 신호(g_{N+1})와 제1 보정부(640)로부터의 제1 보정 영상 신호(g_N')에 기초하여 제2 보정 신호(g_N'')를 산출하여 출력한다.

그러면 제1 및 제2 보정부(640, 650)의 동작에 대하여 좀 더 상세하게 설명한다.

도 8에 도시한 바와 같이, 먼저, 동작이 시작되면 제1 보정부(640)는 제1 및 제2 메모리(620, 630)로부터 각각 이전 영상 신호(g_{N-1}) 및 현재 영상 신호(g_N)를 읽어들이는(S10).

그리고 제1 보정부(640)는 이전 영상 신호(g_{N-1})와 설정 값(x_1)을 비교하고, 현재 영상 신호(g_N)와 설정 값(x_2)을 비교한다(S20).

단계(S20)에서 비교 결과, 이전 영상 신호(g_{N-1})가 설정 값(x_1) 이하이고, 현재 영상 신호(g_N)가 설정 값(x_2) 이상이면, 제1 보정 영상 신호(g_N')가 보정 값(α)을 갖도록 한다(S25).

여기서 설정 값(x_1)은 오버슈트 전압을 위한 이전 영상 신호(g_{N-1})의 상한 문턱 값이고, 설정 값(x_2)은 오버슈트 전압을 위한 현재 영상 신호(g_N)의 하한 문턱 값이다. 보정 값 α 는 각각 영상 신호의 상한 값이며 예를 들어 영상 신호가 8비트인 경우 "255" 및 "0"이다. 이하 영상 신호는 8비트라고 두고 설명한다.

보정 값 "255"는 최고 목표 데이터 전압보다 높은 전압(이하 "오버슈트 전압"이라 함)에 대응하고, 보정 값 "0"은 최저 목표 데이터 전압보다 낮은 전압(이하 "언더슈트 전압"이라 함)에 대응한다. 오버슈트 전압 및 언더슈트 전압은 각각 계조 전압 생성부(800)가 생성할 수 있는 상한 및 하한 전압이다. 오버슈트 전압 및 언더슈트 전압을 인가하기 위하여 신호 제어부(600)는 삼원색의 계조별 색감을 일치시키는 색 보정을 통하여 미리 입력 영상 신호의 범위를 축소시킨다. 즉, 입력되는 영상 신호는 0-255의 데이터의 값을 가지나 색 보정을 통하여 1-254의 데이터 값을 갖도록 변환된다. 변환된 데이터 "1"은 최저 목표 데이터 전압에 대응하고, 변환된 데이터 "254"는 최고 목표 데이터 전압에 대응한다. 노멀리 블랙 모드인 액정 표시 장치의 경우 변환된 데이터 "1"은 블랙 계조에 해당하며, 변환된 데이터 "254"는 화이트 계조에 해당한다. 노멀리 화이트 모드인 경우는 이와 반대이다. 이하 노멀리 블랙 모드라고 가정하고 설명한다.

비교 결과, 단계(S25)에 해당하는 경우가 아니면, 읽어 들인 이전 및 현재 영상 신호(g_{N-1} , g_N) 쌍에 대응하는 복수의 기준 보정 영상 신호를 룩업 테이블에서 꺼내고, 이전 영상 신호(g_{N-1}) 및 현재 영상 신호(g_N)와 함께 보간법(interpolation) 등을 이용하여 제1 보정 영상 신호(g_N')를 산출한다(S40).

도 9를 참고하면, 16계조 단위로 되어 있는 17×17 개의 이전 및 현재 영상 신호(g_{N-1} , g_N) 조합에 대한 기준 보정 영상 신호가 룩업 테이블에 기억되어 있다. 이전 및 현재 영상 신호(g_{N-1} , g_N)의 쌍이 (36, 218)이라면, 제1 보정부(640)는 이전 및 현재 영상 신호 각 쌍[(32, 208), (48, 208), (32, 224), (48, 224)]에 대한 기준 보정 영상 신호(h_1 , h_2 , h_3 , h_4)를 룩업 테이블로부터 추출하여 이들을 기준으로 선형 보간을 하여 제1 보정 영상 신호(g_N')를 산출한다. 기준 보정 영상 신호는 실험 등에 의하여 미리 결정된다.

제2 보정부(650)는 다음 영상 신호(g_{N+1})를 읽어들이는(S50).

제2 보정부(650)는 제1 보정부(640)로부터의 제1 보정 영상 신호(g_N')와 설정 값(x_5)을 비교하고, 다음 영상 신호(g_{N+1})와 설정 값(x_6)을 비교한다(S60).

단계(S60)에서 비교 결과, 제1 보정 영상 신호(g_N')가 설정 값(x_3) 이하이고, 다음 영상 신호(g_{N+1})가 설정 값(x_4) 이상이면, 제2 보정 영상 신호(g_N'')가 보정 값(y)을 갖도록 한다(S65).

비교 결과, 단계(S65)에 해당하는 경우가 아니면, 제2 보정 영상 신호(g_N'')가 제1 보정 영상 신호(g_N')와 동일한 값을 갖도록 한다(S70).

이와 같이 제2 보정 영상 신호(g_N'')를 정하고 동작을 되돌린다.

여기서 보정 값(y)은 제1 보정 영상 신호(g_N')보다 크며, 액정의 선정사를 위하여 제공된다. 설정 값(x_5)은 선정사를 위한 제1 보정 영상 신호(g_N')의 상한 문턱 값이고, 설정 값(x_6)은 선정사를 위한 다음 영상 신호(g_{N+1})의 하한 문턱 값이다.

이들 설정 값(x_1 - x_4) 및 보정 값(y)은 액정 표시 장치의 특성 및 설계 요소에 따라 달라질 수 있으며, 실험 등에 의하여 결정될 수 있다.

그러면 본 발명의 한 실시예에 따른 영상 신호 보정부(610)가 입력 영상 신호에 대하여 제2 보정 영상 신호를 생성하는 일례를 도 10을 참고로 하여 설명한다.

도 10은 본 발명의 한 실시예에 따라 보정된 신호를 보여주는 파형도이다.

도 10의 파형도에서 가로축은 프레임의 수를 나타내며 세로축은 절대값으로 표시한 화소 전압을 나타낸다.

도 10의 파형도는 오버슈트 전압을 적용하는 경우의 파형도이고, 앞서 설명한 것처럼 화소 전압의 상한은 오버 슈트 전압(V_o)이다.

여기서 화소 전압은 계조로 표현되는 영상 신호와 일대일로 대응하므로 설명의 편의를 위하여 둘을 혼용하여 사용한다. 또한 블랙 및 화이트 계조에 각각 대응하는 화소 전압을 각각 블랙 전압(V_b) 및 화이트 전압(V_w)이라 하자.

입력 영상 신호가 ($N-1$) 번째 및 N 번째 프레임에서 블랙 계조, ($N+1$) 및 ($N+2$) 번째 프레임에서 화이트 계조를 갖는다고 하자.

제1 보정부(640)는 N 번째 및 ($N+1$) 번째 프레임에서의 입력 영상 신호의 차이에 따라 ($N+1$) 번째 프레임의 제1 보정 영상 신호를 오버슈트 전압(V_o)으로 만든다. 그리고 N 번째 및 ($N+2$) 번째 프레임의 입력 영상 신호는 그 이전 프레임의 입력 영상 신호와 각각 동일하므로 N 번째 및 ($N+2$) 번째 프레임의 제1 보정 영상 신호를 해당 입력 영상 신호와 동일한 값으로 각각 만든다.

제2 보정부(650)는 단계(S60)의 조건이 충족되는 N 번째 프레임의 제2 보정 영상 신호를 선정사 전압(V_p)에 대응하는 보정 값(y)으로 만들고, 다른 나머지 프레임의 제2 보정 영상 신호를 해당 프레임의 제1 보정 영상 신호와 동일한 값으로 각각 만든다.

그러면 최종적으로 출력되는 제2 보정 영상 신호는 ($N-1$) 번째 프레임부터 차례로 블랙 전압(V_b), 선정사 전압(V_p), 오버 슈트 전압(V_o), 화이트 전압(V_w)이 된다.

이처럼 N 번째 프레임에서 제2 보정 영상 신호를 선정사 전압(V_p)으로 하여 화소에 인가하면 액정이 미리 기울어지게 되어 ($N+1$) 번째 프레임에서 화이트 전압(V_w)에 대한 목표 광투과율에 신속하게 접근할 수 있다.

그러면 도 11 내지 도 13을 참고하여 이러한 영상 신호 보정부를 포함하는 액정 표시 장치의 구동 장치 및 구동 방법에 대하여 더욱 상세하게 설명한다.

도 11은 본 발명의 한 실시예에 따른 액정 표시 장치의 구동 장치이고, 도 12는 도 11에 도시한 액정 표시 장치의 구동 신호를 도시하는 타이밍도이며, 도 13 및 도 14는 각각 도 11의 액정 표시 장치의 구동 장치 중 논리 곱 회로 및 논리 합 회로의 동작을 설명하는 도면이며, 도 15는 액정 표시 장치의 계조에 대한 전압을 도시하는 감마 곡선이다.

도 11 및 도 12를 참고하면, 본 발명의 한 실시예에 따른 액정 표시 장치의 구동 장치는 영상 신호 보정부(610), 영상 신호 보정부(610)와 연결되어 있는 논리 곱 회로(680), 논리 곱 회로(680)와 연결되어 있는 논리 합 회로(690), 논리 합 회로(690)와 연결되어 있는 계조 전압 생성부(800) 및 영상 신호 보정부(610)와 계조 전압 생성부(800)와 연결되어 있는 데이터 구동부(500)를 포함한다.

앞서 설명한 바와 같이 영상 신호 보정부(610)는 이전 영상 신호 및 다음 영상 신호를 기초로 현재 영상 신호를 보정하여 데이터 구동부(500)로 전달한다. 영상 신호 보정부(610)는 신호 제어부(600)에 포함되어 있을 수 있다. 이때 신호 제어부(600)에서 출력되는 출력 영상 신호(DAT)는 영상 신호 보정부(610)로 입력되는 입력 영상 신호가 보정 절차를 거치지 않고 그대로 출력되는 정규 영상 신호(DAT1) 및 영상 신호 보정부(610)에서 보정 절차를 거쳐 출력 되는 보정 영상 신호(DAT2)를 포함한다.

영상 신호 보정부(610)에서는 보정 영상 신호뿐만 아니라 보정 영상 신호의 인에이بل 신호(DCCE) 및 동기 신호(Dsync)를 생성한다.

보정 영상 신호의 인에이블 신호(DCCE)는 이전 영상 신호와 현재 영상 신호의 차이가 일정 값 이상이면 현재 영상 신호를 보정한 제1 보정 영상 신호를 출력하게 하거나, 제1 보정 영상 신호와 다음 영상 신호의 차이가 일정 값 이상이면 제1 보정 영상 신호를 보정한 제2 보정 영상 신호를 출력하게 하는 신호이다. 보정 영상 신호의 인에이블(DCCE)신호는 디지털 값으로 "1"이면 보정 영상 신호가 인가되고, "0"이면 보정 영상 신호가 인가되지 않는다. 도 12에서는 각 신호가 하이 레벨이면 "1"이고 로우 레벨이면 "0" 이라 한다. 따라서, 보정 영상 신호의 인에이블(DCCE)신호가 하이 레벨인 구간에서는 디지털 값은 "1"이며 로우 레벨에서는 "0"이다.

보정 영상 신호의 동기 신호(Dsync)는 보정 영상 신호가 인가되는 시기를 알려주는 신호이다. 도 10에 도시한 바와 같이 보정 영상 신호가 인가되는 시기는 제1 보정 영상 신호에 따라 오버슈트 전압(V_o)이 인가되는 $N+1$ 번째 프레임 및 제2 보정 영상 신호에 따라 선경사 전압(V_p)이 인가되는 N 번째 프레임이다. 동기 신호(Dsync)는 역시 디지털 값으로서, "1"일 때는 보정 영상 신호가 인가되는 시기이고, "0"일 때는 보정 영상 신호가 인가되지 않는 시기를 가리킨다. 동기 신호가 "1"인 구간은 하나의 프레임 또는 두 개의 프레임이다.

논리 곱 회로(680)는 보정 영상 신호의 인에이블 신호(DCCE) 및 동기 신호(Dsync)를 인가 받아 이를 논리 곱하여 보정 정보 신호(DI)를 출력한다. 따라서 도 13에 도시한 바와 같이 보정 영상 신호의 인에이블 신호(DCCE)와 동기 신호(Dsync)가 모두 "0" 인 경우, 인에이블 신호(DCCE)는 "0"이고 동기 신호(Dsync)는 "1"인 경우 및 인에이블 신호(DCCE)는 "1"이고 동기 신호(Dsync)는 "0"인 경우에는 모두 보정 정보 신호(DI)는 "0"이 된다. 또한 인에이블 신호(DCCE)와 동기 신호(Dsync)가 모두 "1" 인 경우에는 보정 정보 신호(DI)는 "1"이 된다.

논리 합 회로(690)는 논리 곱 회로(680)에서 출력된 보정 정보 신호(DI) 및 신호 제어부(600)로부터 화소 정보 신호(PI)를 인가 받아 이를 논리 합하여 출력 신호(OE)를 출력한다.

화소 정보 신호(PI)는 정규 영상 신호(DAT1) 또는 보정 영상 신호(DAT2)에 대응하는 데이터 전압을 어느 부화소에 인가할 것인지를 결정하는 신호이다. 화소 정보 신호(PI)는 데이터 전압으로 충전되는 부화소가 제1 부화소(PXa)일 경우에는 "1"이고, 제2 부화소(PXb)일 경우에는 "0"이다.

화소 정보 신호(PI)는 신호 제어부(600)에서 계조 전압 생성부(800)로 출력되는 선택 신호(SE)를 이용할 수 있다. 선택 신호(SE)는 계조 전압 생성부(800)가 생성하는 두 개의 기준 계조 전압 집합 중 하나를 아날로그 스위치가 선택하여 내보내도록 제어하는 신호이다. 도 12에서 제1 구간(sec1)에서는 제1 부화소가 선택되며, 제2 구간(sec2)에서는 제2 부화소가 선택된다.

논리 합 회로(690)는 도 14에 도시한 바와 같이 화소 정보 신호(PI)와 보정 정보 신호(DI)가 모두 "0"일 경우에는 선택 신호(SE)를 "0"으로 출력하고, 화소 정보 신호(PI)가 "0"이고 보정 정보 신호(DI)가 "1"인 경우, 화소 정보 신호(PI)가 "1"이고 보정 정보 신호(DI)가 "0"인 경우 및 화소 정보 신호(PI)와 보정 정보 신호(DI)가 모두 "1"일 경우에는 선택 신호(SE)를 "1"로 출력한다.

논리 합 회로(690)에서 출력되는 결과 신호(OS)는 계조 전압 생성부(800)으로 인가된다. 결과 신호(OS)에 따라 계조 전압 생성부(800)는 제1 계조 전압 집합 또는 제2 계조 전압 집합을 생성하며, 제1 계조 전압 집합은 동일한 계조에서 제2 계조 전압 집합보다 높은 전압을 갖는다.

예를 들어 결과 신호(OS)가 "1"일 경우에는 계조 전압 생성부(800)는 제1 계조 전압 집합을 생성하고 결과 신호(OS)가 "0"일 경우에는 계조 전압 생성부(800)는 제2 계조 전압 집합을 생성한다. 계조 전압 생성부(800)에서 생성된 계조 전압 집합은 데이터 구동부(500)로 인가되고, 앞서 설명한 바와 같이 데이터 구동부(500)는 신호 제어부(600)로부터 인가받은 출력 영상 신호(DAT)에 대응하는 계조 전압을 선택함으로써 디지털 영상 신호(DAT)를 아날로그 데이터 전압(Vd)으로 변환한 다음, 이를 해당 데이터선에 인가한다.

이와 같은 본 발명의 한 실시예에 따른 액정 표시 장치의 구동 장치는 제2 부화소에 보정 영상 신호에 대응되는 데이터 전압이 인가될 경우, 상대적으로 높은 전압을 갖는 제1 계조 전압 집합 중 일정 계조 전압이 선택되어 데이터 전압이 인가된다. 즉, 도 10의 오버 슈트 전압(Vo)이 인가되는 N+1 프레임 또는 선경사 전압(Vp)이 인가되는 N 프레임에서, 제2 부화소에는 제1 부화소와 같은 데이터 전압이 인가된다.

도 16에서와 같이 제2 감마 곡선(B output gamma)에 따라 데이터 전압이 인가되는 제2 부화소는 특히 저계조에서 일정 계조 변화량 당 전압 변화율이 미미하다. 따라서 보정 영상 신호에 해당하는 데이터 전압을 인가하는 경우 보정의 효과가 충분히 발휘될 수 없다. 따라서 앞서 설명한 바와 같이 보정 영상 신호에 대응되는 데이터 전압이 제2 부화소에 인가될 때, 제2 부화소에 인가되는 데이터 전압을 제1 감마 곡선(A output gamma)에 따라 데이터 전압이 인가되는 제1 부화소와 같게 하면 제2 부화소에서도 보정의 효과가 발휘될 수 있다.

도 11에서 논리 곱 회로(680)과 논리 합 회로(690)를 독립적으로 도시하였지만 이와 달리 신호 제어부(600) 또는 계조 전압 생성부(800)에 포함되어 형성될 수도 있다.

이제 도 16을 참고하여 본 발명의 다른 실시예에 따른 액정 표시 장치의 구동 장치에 대하여 설명한다.

도 16은 본 발명의 다른 실시예에 따른 액정 표시 장치의 구동 장치를 도시하는 블록도이다.

도 16을 참고하면, 본 실시예에 따른 구동 장치는 영상 신호 보정부(610)를 포함하는 신호 제어부(610), 신호 제어부(610)에 연결된 논리 합 회로(690), 논리 합 회로(680)와 연결되어 있는 계조 전압 생성부(800) 및 신호 제어부(600)와 계조 전압 생성부(800)와 연결되어 있는 데이터 구동부(500)를 포함한다.

즉 도 16의 구동 장치는 도 11의 구동 장치와 달리 논리 곱 회로가 없고 보정 영상 신호의 인에이블 신호(DCCE)가 화소 정보 신호(PI)와 함께 곧바로 논리 합 회로(690)로 입력된다. 논리 합 회로(690)에서 출력되는 결과 신호(OS)는 도 11의 구동 장치와 마찬가지로 계조 전압 생성부(800)로 입력된다.

도 16의 구동 장치는 보정 영상 신호의 인에이블 신호(DCCE)이외에 오동작을 일으키는 노이즈가 존재하지 않을 경우 보다 간단한 구성으로 두 부화소를 포함하는 액정 표시 장치에서 영상 보정의 효과를 충분히 발휘할 수 있다.

발명의 효과

본 발명에 따른 액정 표시 장치는 저 계조에서 전압 변화율이 작은 감마 곡선을 따르는 제2 부화소에서도 영상 신호 보정의 효과가 발휘되어, 측면 시인성을 향상시키면서도 액정의 응답 속도를 빠르게 할 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

도면의 간단한 설명

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도.

도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 두 부화소에 대한 등가 회로도.

도 3은 본 발명의 한 실시예에 따른 액정 표시판 조립체의 한 화소에 대한 등가 회로도.

도 4는 본 발명의 한 실시예에 따른 액정 표시판 조립체의 배치도.

도 5는 도 4의 액정 표시판 조립체를 V-V 선을 따라 잘라 도시한 단면도.

도 6a, 도 6b 및 도 6c는 본 발명의 한 실시예에 따른 액정 표시판 조립체의 화소 전극 및 공통 전극을 설명하는 평면도.

도 7은 본 발명의 한 실시예에 따른 액정 표시 장치의 영상 신호 보정부의 블록도.

도 8은 도 7에 도시한 영상 신호 보정부의 동작을 나타내는 흐름도의 한 예.

도 9는 본 발명의 한 실시예에 따른 영상 신호 보정 방법을 설명하기 위한 개략도.

도 10은 본 발명의 한 실시예에 따라 보정된 신호를 보여주는 파형도.

도 11은 본 발명의 한 실시예에 따른 액정 표시 장치의 구동 장치를 개략적으로 도시하는 블록도.

도 12는 본 발명의 한 실시예에 따른 액정 표시 장치의 구동 신호의 파형을 도시하는 도면.

도 13은 도 11의 액정 표시 장치에서 논리 곱 회로의 동작을 도시하는 도면.

도 14는 도 11의 액정 표시 장치에서 논리 합 회로의 동작을 도시하는 도면.

도 15는 본 발명의 한 실시예에 따른 액정 표시 장치의 계조에 따른 휘도 변화를 도시하는 그래프.

도 16은 본 발명의 다른 실시예에 따른 액정 표시 장치의 구동 장치를 개략적으로 도시하는 블록도.

<도면 부호의 설명>

12, 22: 편광판 11, 21: 배향막

71a, 71b: 공통 전극 절개부 91a, 91b: 화소 전극 절개부

81a, 81b, 82: 접촉 보조 부재 110, 210: 기판

121a, 121b: 게이트선 124a, 124b: 게이트 전극

131: 유지 전극선 140: 게이트 절연막

154a, 154b: 반도체 163a, 165a: 저항성 접촉 부재

171, 179: 데이터선 173a, 173b: 소스 전극

175a, 175b, 177a, 177b: 드레인 전극 180: 보호막

181a, 181b, 182, 185a, 185b: 접촉 구멍

191, 191a, 191b: 화소 전극 220: 차광 부재

230: 색필터 250: 덮개막

270: 공통 전극 300: 액정 표시판 조립체

400: 게이트 구동부 500: 데이터 구동부

600: 신호 제어부 610: 영상 신호 보정부


620, 630: 메모리 640, 650: 보정부

680: 논리 곱 회로 690: 논리 합 회로


800: 계조 전압 생성부

도면


도면1




도면2




도면3




도면4




도면5




도면6a




도면6b




도면6c




도면7




도면8




도면9




도면10



도면11



도면12




도면13

DCCE	0	0	1	1
Dsync	0	1	0	1
DI	0	0	0	1


도면14

PI	0	0	1	1
DI	0	1	0	1
OS	0	1	1	1

도면15



도면16



专利名称(译)	液晶显示器，图像信号校正方法及其驱动方法		
公开(公告)号	KR1020070063173A	公开(公告)日	2007-06-19
申请号	KR1020050123135	申请日	2005-12-14
[标]申请(专利权)人(译)	三星电子株式会社		
申请(专利权)人(译)	三星电子有限公司		
当前申请(专利权)人(译)	三星电子有限公司		
[标]发明人	KIM JONG WOO		
发明人	KIM, JONG WOO		
IPC分类号	G09G3/36 G02F1/133		
CPC分类号	G09G2300/0443 G09G3/3648 G09G2340/16 G09G2320/0252 G09G2320/0276		
外部链接	Espacenet		

摘要(译)

本发明涉及液晶显示器，视频信号校正方法及其驱动方法。根据本发明的液晶显示器包括具有第一和第二子像素的多个像素，前一图像信号和图像信号修改器基于图像信号产生预备信号，并基于预备产生校正图像信号。信号和下一图像信号并产生关于校正图像信号和部分的使能信号的同步信号，第一电路乘以校正图像使能信号并与逻辑同步信号并输出校正信息信号和校正信息信号，第二个电路。如果校正图像信号被施加使能信号则为1。校正图像信号0的时间，当不存在时施加同步信号如果校正图像信号0，则在未应用的时间内在第一子像素处施加像素信息信号，其为1。当为0时，如果校正图像信号被施加，则结果信号为1。选择第一灰度电压采集的第二子像素。当为0时，选择第二灰度电压采集。对于先前图像信号和图像信号修改器，应用校正图像信号。校正信息信号，第二电路输出结果信号，它用逻辑和对像素信息信号进行标记，灰度电压发生器根据结果信号产生不同的第一或第二灰度电压。在它是相同的灰度级时，电位高于第二级灰电压聚集。图像信号校正，DCC，过冲，预倾斜，和门，或门。

