



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2014년08월08일
(11) 등록번호 10-1427582
(24) 등록일자 2014년08월01일

(51) 국제특허분류(Int. Cl.)

G02F 1/136 (2006.01)

(21) 출원번호 10-2007-0129218

(22) 출원일자 2007년12월12일

심사청구일자 2012년12월12일

(65) 공개번호 10-2009-0062112

(43) 공개일자 2009년06월17일

(56) 선행기술조사문헌

KR1020050017371 A

KR1020070063168 A

(73) 특허권자

삼성디스플레이 주식회사

경기도 용인시 기흥구 삼성2로 95 (농서동)

(72) 발명자

엄윤성

경기도 용인시 수지구 상현로 30-9, 상현마을 쌍용2차아파트 216동 1702호 (상현동)

김 훈

경기 안산시 상록구 해양1로 30, 701동 1604호 (사동, 안산고잔7차푸르지오)

(뒷면에 계속)

(74) 대리인

팬코리아특허법인

전체 청구항 수 : 총 17 항


심사관 : 신창우

(54) 발명의 명칭 표시판 및 이를 포함하는 액정 표시 장치

(57) 요약

본 발명은 표시판 및 이를 포함하는 액정 표시 장치에 관한 것이다. 본 발명의 한 실시예에 따른 표시판은 전기적으로 서로 분리되어 있는 제1 부화소 전극, 제2 부화소 전극 및 제3 부화소 전극을 포함하는 화소 전극, 상기 제1 부화소 전극에 연결되어 있는 제1 박막 트랜지스터, 상기 제2 부화소 전극에 연결되어 있는 제2 박막 트랜지스터, 상기 제3 부화소 전극에 연결되어 있는 제3 박막 트랜지스터, 상기 제1 내지 제3 박막 트랜지스터와 연결되어 있는 게이트선, 상기 제1 내지 제3 박막 트랜지스터와 연결되어 있는 데이터선, 그리고 상기 제1 내지 제3 부화소 전극의 전압을 서로 다르게 만드는 전압 차별화 부재를 포함한다.

대표도 - 도4



(72) 발명자

유혜란

경기도 용인시 기흥구 삼성2로 95, 라일락동1124호
(농서동, 삼성전자)

유재진

경기도 용인시 기흥구 새천년로 40, 새천년그린빌
4단지 407동 1302호 (신갈동)

박승범

서울특별시 영등포구 당산로 214, 삼성래미안4차아
파트 409동 502호 (당산동5가)

특허청구의 범위

청구항 1

전기적으로 서로 분리되어 있는 제1 부화소 전극, 제2 부화소 전극 및 제3 부화소 전극을 포함하는 화소 전극,
 상기 제1 부화소 전극에 연결되어 있는 제1 박막 트랜지스터,
 상기 제2 부화소 전극에 연결되어 있는 제2 박막 트랜지스터,
 상기 제3 부화소 전극에 연결되어 있는 제3 박막 트랜지스터,
 상기 제1 내지 제3 박막 트랜지스터와 연결되어 있는 게이트선,
 상기 제1 내지 제3 박막 트랜지스터와 연결되어 있는 데이터선, 그리고
 상기 제1 내지 제3 부화소 전극의 전압을 서로 다르게 만드는 전압 차별화 부재
 를 포함하는 표시판.

청구항 2

제1항에서,
 상기 제1 내지 제3 박막 트랜지스터 각각은 게이트 전극, 소스 전극 및 드레인 전극을 포함하고,
 상기 제1 내지 제3 박막 트랜지스터의 게이트 전극은 상기 게이트선에 연결되어 있고,
 상기 제1 내지 제3 박막 트랜지스터의 소스 전극은 상기 데이터선에 연결되어 있으며,
 상기 제1 내지 제3 박막 트랜지스터의 드레인 전극은 서로 분리되어 있는
 표시판.

청구항 3

제2항에서,
 소정 전압에 대한 상기 제1 부화소 전극의 전압("제1 부화소 전압")은 상기 소정 전압에 대한 상기 제2 부화소
 전극 전압("제2 부화소 전압")보다 높으며, 상기 제2 부화소 전압은 상기 소정 전압에 대한 상기 제3 부화소 전
 극 전압("제3 부화소 전압")보다 높은 표시판.

청구항 4

제3항에서,
 상기 제1 부화소 전압은 상기 제3 부화소 전압보다 0.5 V 내지 1.5 V 더 높으며, 상기 제2 부화소 전압은 상기
 제3 부화소 전압보다 0.1 V 내지 1.0 V 더 높은 표시판.

청구항 5

제3항에서,
 상기 제1 부화소 전압은 상기 제2 부화소 전압보다 0.5 V 내지 1.5 V 높으며, 상기 제3 부화소 전압은 상기 제2
 부화소 전압보다 0.5 V 내지 1.5 V 낮은 표시판.

청구항 6

제3항에서,
 상기 전압 차별화 부재는,
 상기 제1 내지 제3 부화소 전극과 중첩하는 제1 유지 전극선, 그리고
 상기 제2 및 제3 부화소 전극과 중첩하는 제2 유지 전극선,

을 포함하며,

상기 제1 및 제2 유지 전극선에는 위상이 반대인 제1 및 제2 유지 전압이 각각 인가되는 표시판.

청구항 7

제6항에서,

상기 제2 부화소 전극과 상기 제1 유지 전극선이 중첩하는 면적은 상기 제2 부화소 전극과 상기 제2 유지 전극선이 중첩하는 면적보다 크며, 상기 제3 부화소 전극이 상기 제1 및 제2 유지 전극선과 각각 중첩하는 면적은 서로 동일한 표시판.

청구항 8

제3항에서,

상기 전압 차별화 부재는,

상기 제1 및 제2 부화소 전극과 중첩하는 제1 유지 전극선, 그리고

상기 제2 및 제3 부화소 전극과 중첩하는 제2 유지 전극선

을 포함하고,

상기 제1 및 제2 유지 전극선에는 위상이 반대인 제1 및 제2 유지 전압이 각각 인가되는 표시판.

청구항 9

제8항에서,

상기 제2 부화소 전극이 상기 제1 및 제2 유지 전극선과 각각 중첩하는 면적은 서로 동일한 표시판.

청구항 10

제3항에서,

상기 제1 부화소 전극의 면적은 화소 전극 전체 면적의 10% 내지 50%인 표시판.

청구항 11

제3항에서,

상기 제2 부화소 전극의 면적은 화소 전극 전체 면적의 20% 내지 50%인 표시판.

청구항 12

제3항에서,

상기 제3 부화소 전극의 면적은 화소 전극 전체 면적의 40% 내지 70%인 표시판.

청구항 13

제2항에서,

상기 제1 내지 제3 박막 트랜지스터 각각의 게이트 전극은 서로 연결되어 있으며, 상기 제1 내지 제3 박막 트랜지스터 각각의 소스 전극은 서로 연결되어 있는 표시판.

청구항 14

게이트선,

상기 게이트선과 교차하는 데이터선,

제1 및 제2 유지 전극선, 그리고

상기 게이트선 및 상기 데이터선과 연결되어 있는 복수의 화소

를 포함하고,

상기 화소는

제1 부화소 전극을 포함하는 제1 액정 축전기,

제2 부화소 전극을 포함하는 제2 액정 축전기,

제3 부화소 전극을 포함하는 제3 액정 축전기,

상기 제1 액정 축전기와 병렬로 연결되어 있으며 상기 제1 유지 전극선과 연결되어 있는 제1 유지 축전기,

상기 제2 액정 축전기와 병렬로 연결되어 있으며 상기 제1 및 제2 유지 전극선과 연결되어 있는 제2 유지 축전기,

상기 제3 액정 축전기와 병렬로 연결되어 있으며 상기 제1 및 제2 유지 전극선과 연결되어 있는 제3 유지 축전기를 포함하며,

상기 제1 및 제2 유지 전극선에는 서로 반대 위상의 유지 전극 신호가 각각 인가되고,

상기 제1 내지 제3 액정 축전기의 충전 전압은 서로 다른 액정 표시 장치.

청구항 15

제14항에서,

상기 제1 액정 축전기의 충전 전압은 상기 제3 액정 축전기의 충전 전압보다 0.5V 내지 1.5V 높으며, 상기 제2 액정 축전기의 충전 전압은 상기 제3 액정 축전기의 충전 전압보다 0.1V 내지 1.0V 높은 액정 표시 장치.

청구항 16

게이트선,

상기 게이트선과 교차하는 데이터선,

제1 및 제2 유지 전극선, 그리고

상기 게이트선 및 상기 데이터선과 연결되어 있는 복수의 화소

를 포함하고,

상기 화소는

제1 부화소 전극을 포함하는 제1 액정 축전기,

제2 부화소 전극을 포함하는 제2 액정 축전기,

제3 부화소 전극을 포함하는 제3 액정 축전기,

상기 제1 액정 축전기와 병렬로 연결되어 있으며 상기 제1 유지 전극선과 연결되어 있는 제1 유지 축전기,

상기 제2 액정 축전기와 병렬로 연결되어 있으며 상기 제1 및 제2 유지 전극선과 연결되어 있는 제2 유지 축전기,

상기 제3 액정 축전기와 병렬로 연결되어 있으며 상기 제2 유지 전극선과 연결되어 있는 제3 유지 축전기를 포함하며,

상기 제1 및 제2 유지 전극선에는 서로 반대 위상의 유지 전극 신호가 각각 인가되고,

상기 제1 내지 제3 액정 축전기의 충전 전압은 서로 다른 액정 표시 장치.

청구항 17

제16항에서,

상기 제1 액정 축전기의 충전 전압은 상기 제2 액정 축전기의 충전 전압보다 0.5V 내지 1.5V 높으며, 상기 제3 액정 축전기의 충전 전압은 상기 제2 액정 축전기의 충전 전압보다 0.5V 내지 1.5V 낮은 액정 표시 장치.

명세서

발명의 상세한 설명

기술 분야

[0001] 본 발명은 표시판 및 이를 포함하는 액정 표시 장치에 관한 것이다.

배경 기술

[0002] 액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층으로 이루어지며, 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.

[0003] 액정 표시 장치는 또한 각 화소 전극에 연결되어 있는 스위칭 소자 및 스위칭 소자를 제어하여 화소 전극에 전압을 인가하기 위한 게이트선과 데이터선 등 다수의 신호선을 포함한다.

[0004] 이러한 액정 표시 장치 중에서도, 전기장이 인가되지 않은 상태에서 액정 분자의 장축을 표시판에 대하여 수직을 이루도록 배열한 수직 배향 방식(vertically aligned mode)의 액정 표시 장치가 대비비가 크고 기준 시야각이 넓어서 각광받고 있다. 여기에서 기준 시야각이란 대비비가 1:10인 시야각 또는 계조간 휘도 반전 한계 각도를 의미한다.

[0005] 이러한 방식의 액정 표시 장치의 경우에는 측면 시인성을 정면 시인성에 가깝게 하기 위하여, 하나의 화소를 두 개의 부화소로 분할하고 두 부화소의 전압을 달리 인가함으로써 투과율을 다르게 하는 방법이 제시되었다.

발명의 내용

해결 하고자하는 과제

[0006] 이러한 방법으로는 두 부화소의 전압을 유지 축전기를 이용하여 조절하는 방법이 있는데, 이러한 방법은 측면 시인성을 정면 시인성에 가깝게 할 수는 있으나 측면에서 보는 영상 자체가 자연스럽지 못하게 될 수 있다.

[0007] 본 발명이 이루고자 하는 기술적 과제는 측면 시인성을 정면 시인성에 가깝게 하고, 측면에서의 화면 표시가 자연스럽게 이루어지도록 하는 것이다.

과제 해결수단

[0008] 본 발명의 한 실시예에 따른 표시판은 전기적으로 서로 분리되어 있는 제1 부화소 전극, 제2 부화소 전극 및 제3 부화소 전극을 포함하는 화소 전극, 상기 제1 부화소 전극에 연결되어 있는 제1 박막 트랜지스터, 상기 제2 부화소 전극에 연결되어 있는 제2 박막 트랜지스터, 상기 제3 부화소 전극에 연결되어 있는 제3 박막 트랜지스터, 상기 제1 내지 제3 박막 트랜지스터와 연결되어 있는 게이트선, 상기 제1 내지 제3 박막 트랜지스터와 연결되어 있는 데이터선, 그리고 상기 제1 내지 제3 부화소 전극의 전압을 서로 다르게 만드는 전압 차별화 부재를 포함한다.

[0009] 상기 제1 내지 제3 박막 트랜지스터 각각은 게이트 전극, 소스 전극 및 드레인 전극을 포함하고, 상기 제1 내지 제3 박막 트랜지스터의 게이트 전극은 상기 게이트선에 연결되어 있고, 상기 제1 내지 제3 박막 트랜지스터의 소스 전극은 상기 데이터선에 연결되어 있으며, 상기 제1 내지 제3 박막 트랜지스터의 드레인 전극은 서로 분리되어 있을 수 있다.

[0010] 소정 전압에 대한 상기 제1 부화소 전극의 전압("제1 부화소 전압")은 상기 소정 전압에 대한 상기 제2 부화소 전극 전압("제2 부화소 전압")보다 높으며, 상기 제2 부화소 전압은 상기 소정 전압에 대한 상기 제3 부화소 전극 전압("제3 부화소 전압")보다 높을 수 있다.

[0011] 상기 제1 부화소 전압은 상기 제3 부화소 전압보다 0.5 V 내지 1.5 V 더 높으며, 상기 제2 부화소 전압은 상기 제3 부화소 전압보다 0.1 V 내지 1.0 V 더 높을 수 있다.

[0012] 상기 제1 부화소 전압은 상기 제2 부화소 전압보다 0.5 V 내지 1.5 V 높으며, 상기 제3 부화소 전압은 상기 제2

부화소 전압보다 0.5 V내지 1.5 V 낮을 수 있다.

- [0013] 상기 전압 차별화 부재는, 상기 제1 내지 제3 부화소 전극과 중첩하는 제1 유지 전극선, 그리고 상기 제2 및 제3 부화소 전극과 중첩하는 제2 유지 전극선을 포함하며, 상기 제1 및 제2 유지 전극선에는 위상이 반대인 제1 및 제2 유지 전압이 각각 인가될 수 있다.
- [0014] 상기 제2 부화소 전극과 상기 제1 유지 전극선이 중첩하는 면적은 상기 제2 부화소 전극과 상기 제2 유지 전극선이 중첩하는 면적보다 크며, 상기 제3 부화소 전극이 상기 제1 및 제2 유지 전극선과 각각 중첩하는 면적은 서로 동일할 수 있다.
- [0015] 상기 전압 차별화 부재는, 상기 제1 및 제2 부화소 전극과 중첩하는 제1 유지 전극선, 그리고 상기 제2 및 제3 부화소 전극과 중첩하는 제2 유지 전극선을 포함하고, 상기 제1 및 제2 유지 전극선에는 위상이 반대인 제1 및 제2 유지 전압이 각각 인가될 수 있다.
- [0016] 상기 제2 부화소 전극이 상기 제1 및 제2 유지 전극선과 각각 중첩하는 면적은 서로 동일할 수 있다.
- [0017] 상기 제1 부화소 전극의 면적은 화소 전극 전체 면적의 10% 내지 50%일 수 있다.
- [0018] 상기 제2 부화소 전극의 면적은 화소 전극 전체 면적의 20% 내지 50%일 수 있다.
- [0019] 상기 제3 부화소 전극의 면적은 화소 전극 전체 면적의 40% 내지 70%일 수 있다.
- [0020] 상기 제1 내지 제3 박막 트랜지스터 각각의 게이트 전극은 서로 연결되어 있으며, 상기 제1 내지 제3 박막 트랜지스터 각각의 소스 전극은 서로 연결되어 있을 수 있다.
- [0021] 본 발명의 다른 실시예에 따른 액정 표시 장치는 게이트선, 상기 게이트선과 교차하는 데이터선, 제1 및 제2 유지 전극선, 그리고 상기 게이트선 및 상기 데이터선과 연결되어 있는 복수의 화소를 포함하고, 상기 화소는 제1 부화소 전극을 포함하는 제1 액정 축전기, 제2 부화소 전극을 포함하는 제2 액정 축전기, 제3 부화소 전극을 포함하는 제3 액정 축전기, 상기 제1 액정 축전기와 병렬로 연결되어 있으며 상기 제1 유지 전극선과 연결되어 있는 제1 유지 축전기, 상기 제2 액정 축전기와 병렬로 연결되어 있으며 상기 제1 및 제2 유지 전극선과 연결되어 있는 제2 유지 축전기, 상기 제3 액정 축전기와 병렬로 연결되어 있으며 상기 제1 및 제2 유지 전극선과 연결되어 있는 제3 유지 축전기를 포함하며, 상기 제1 및 제2 유지 전극선에는 서로 반대 위상의 유지 전극 신호가 각각 인가되고, 상기 제1 내지 제3 액정 축전기의 충전 전압은 서로 다르다.
- [0022] 상기 제1 액정 축전기의 충전 전압은 상기 제3 액정 축전기의 충전 전압보다 0.5V 내지 1.5V 높으며, 상기 제2 액정 축전기의 충전 전압은 상기 제3 액정 축전기의 충전 전압보다 0.1V 내지 1.0V 높을 수 있다.
- [0023] 본 발명의 다른 실시예에 따른 게이트선, 상기 게이트선과 교차하는 데이터선, 제1 및 제2 유지 전극선, 그리고 상기 게이트선 및 상기 데이터선과 연결되어 있는 복수의 화소를 포함하고, 상기 화소는 제1 부화소 전극을 포함하는 제1 액정 축전기, 제2 부화소 전극을 포함하는 제2 액정 축전기, 제3 부화소 전극을 포함하는 제3 액정 축전기, 상기 제1 액정 축전기와 병렬로 연결되어 있으며 상기 제1 유지 전극선과 연결되어 있는 제1 유지 축전기, 상기 제2 액정 축전기와 병렬로 연결되어 있으며 상기 제1 및 제2 유지 전극선과 연결되어 있는 제2 유지 축전기, 상기 제3 액정 축전기와 병렬로 연결되어 있으며 상기 제2 유지 전극선과 연결되어 있는 제3 유지 축전기를 포함하며, 상기 제1 및 제2 유지 전극선에는 서로 반대 위상의 유지 전극 신호가 각각 인가되고, 상기 제1 내지 제3 액정 축전기의 충전 전압은 서로 다르다.
- [0024] 상기 제1 액정 축전기의 충전 전압은 상기 제2 액정 축전기의 충전 전압보다 0.5V 내지 1.5V 높으며, 상기 제3 액정 축전기의 충전 전압은 상기 제2 액정 축전기의 충전 전압보다 0.5V 내지 1.5V 낮을 수 있다.

효 과

- [0025] 본 발명에 따르면, 측면 시인성을 정면 시인성에 가깝게 하면서 측면에서 화면이 자연스럽게 인식되도록 한다.

발명의 실시를 위한 구체적인 내용

- [0026] 그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
- [0027] 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유

사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

- [0028] 이제 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 도면을 참고하여 상세하게 설명한다.
- [0029] 도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 구조와 함께 세 부화소에 대한 등가 회로를 도시하는 도면이며, 도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
- [0030] 도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300), 게이트 구동부(400), 데이터 구동부(500), 유지 전극 구동부(700), 게조 전압 생성부(800), 그리고 신호 제어부(600)를 포함한다.
- [0031] 액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 신호선(GL, DL, SLa, SLb)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)(PX)를 포함한다. 반면, 도 2에 도시한 구조로 볼 때 액정 표시판 조립체(300)는 서로 마주하는 하부 및 상부 표시판(100, 200)과 그 사이에 들어 있는 액정층(3)을 포함한다.
- [0032] 신호선은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(GL)과 데이터 전압(Vd)을 전달하는 복수의 데이터선(DL) 및 유지 전극 신호(Vsta, Vstb)를 전달하는 복수 쌍의 제1 및 제2 유지 전극선(SLa, SLb)을 포함한다. 제1 및 제2 유지 전극선(SLa, SLb)에는 서로 반대의 위상을 갖는 주기 신호인 제1 및 제2 유지 전극 신호(Vsta, Vstb)가 각각 인가된다. 게이트선(GL)과 제1 및 제2 유지 전극선(SLa, SLb)은 대략 행 방향으로 뻗으며 서로가 거의 평행하고, 데이터선(DL)은 대략 열 방향으로 뻗으며 서로가 거의 평행하다.
- [0033] 본 실시예에 따른 액정 표시판 조립체는 복수의 신호선(GL, DL, SLa, SLb)과 이에 연결된 복수의 화소(PX)를 포함한다.
- [0034] 각 화소(PX)는 세 개의 부화소, 즉 제1, 제2 및 제3 부화소(PXa, PXb, PXc)를 포함하며, 제1/제2/제3 부화소(PXa/PXb/PXc)는 제1/제2/제3 스위칭 소자(Qa/Qb/Qc)와 제1/제2/제3 액정 축전기(Clca/Clcb/Clcc)를 포함한다.
- [0035] 제1/제2/제3 스위칭 소자(Qa/Qb/Qc)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(GL)과 연결되어 있고, 입력 단자는 데이터선(DL)과 연결되어 있으며, 출력 단자는 액정 축전기(Clca/Clcb/Clcc) 및 유지 축전기(Csta/Cstb/Cstc)와 연결되어 있다.
- [0036] 액정 축전기(Clca/Clcb/Clcc)는 스위칭 소자(Qa/Qb/Qc)와 연결되어 있고, 하부 표시판(100)의 부화소 전극(PEa/PEb/PEc)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며, 부화소 전극(PEa/PEb/PEc)과 공통 전극(270) 사이의 액정층(3)은 유전체로서 기능한다. 세 개의 부화소 전극(PEa, PEb, PEc)은 서로 분리되어 있으며 하나의 화소 전극(PE)을 이룬다. 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가 받는다. 액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판의 표면에 대하여 수직을 이루도록 배향되어 있을 수 있다.
- [0037] 제1 부화소(PXa)는 또한 제1 스위칭 소자(Qa) 및 제1 유지 전극선(SLa)에 연결되어 있는 제1 유지 축전기(Csta)를 더 포함하며, 제1 유지 축전기(Csta)는 하부 표시판(100)에 구비된 제1 유지 전극선(SLa)과 제1 부화소 전극(PEa)이 절연체를 사이에 두고 중첩되어 이루어진다.
- [0038] 제2 부화소(PXb)는 제2 및 제3 유지 축전기(Cstm, Cstn)를 포함한다. 제2 유지 축전기(Cstm)는 제2 스위칭 소자(Qb) 및 제1 유지 전극선(SLa)에 연결되어 있으며, 제1 유지 전극선(SLa)과 제2 부화소 전극(PEb)이 절연체를 사이에 두고 중첩되어 이루어진다. 제3 유지 축전기(Cstn)는 제2 스위칭 소자(Qb) 및 제2 유지 전극선(SLb)에 연결되어 있으며 제2 유지 전극선(SLb)과 제2 부화소 전극(PEb)이 절연체를 사이에 두고 중첩되어 이루어진다.
- [0039] 제3 부화소(PXc)는 제4 및 제5 유지 축전기(Cstr, Csts)를 포함한다. 제4 유지 축전기(Cstr)는 제1 유지 전극선(SLa)과 제3 부화소 전극(PEc)이 절연체를 사이에 두고 중첩되어 이루어지며, 제5 유지 축전기(Csts)는 제2 유지 전극선(SLb)과 제3 부화소 전극(PEc)이 절연체를 사이에 두고 중첩되어 이루어진다.
- [0040] 제2 유지 축전기(Cstm)의 정전 용량은 제3 유지 축전기(Cstn)의 정전 용량보다 작다. 또한 제4 유지 축전기(Cstr)의 정전 용량과 제5 유지 축전기(Csts)의 정전 용량은 동일하다. 여기서 정전 용량은 부화소 전극(PXa, PXb, PXc)과 제1 또는 제2 유지 전극선(SLa, SLb)의 거리, 중첩 면적 및 절연체의 유전율 등에 의하여 결정될 수 있다. 이중 절연체의 유전율은 일정하므로 주로 부화소 전극(PXa, PXb, PXc)과 제1 또는 제2 유지 전극선

(SLa, SLb)의 거리 및 중첩 면적을 조절하여 제2 내지 제5 유지 축전기(Cstm, Cstn, Cstr, Csts)의 정전 용량이 조절될 수 있다.

- [0041] 한편, 색 표시를 구현하기 위해서는 각 화소(PX)가 기본색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소(PX)가 시간에 따라 번갈아 기본색을 표시하게(시간 분할) 하여 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색, 청색 등 삼원색을 들 수 있다. 도 2는 공간 분할의 한 예로서 각 화소(PX)가 상부 표시판(200)의 영역에 기본색 중 하나를 나타내는 색 필터(230)를 구비함을 보여주고 있다. 도 2와는 달리 색 필터(230)는 하부 표시판(100)의 부화소 전극(PEa, PEb, PEc) 위 또는 아래에 형성할 수도 있다.
- [0042] 표시판(100, 200)의 바깥 면에는 편광자(polarizer)(도시하지 않음)가 구비되어 있는데, 두 편광자의 편광축은 직교할 수 있다. 반사형 액정 표시 장치의 경우에는 두 개의 편광자(12, 22) 중 하나가 생략될 수 있다. 직교 편광자인 경우 전기장이 없는 액정층(3)에 들어온 입사광을 차단한다.
- [0043] 다시 도 1을 참고하면, 제조 전압 생성부(800)는 화소(PX)의 투과율과 관련된 복수의 제조 전압(또는 기준 제조 전압)을 생성한다.
- [0044] 게이트 구동부(400)는 액정 표시판 조립체(300)의 게이트선(GL)과 연결되어 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호(Vg)를 게이트선(GL)에 인가한다.
- [0045] 데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(DL)과 연결되어 있으며, 제조 전압 생성부(800)로부터의 제조 전압을 선택하고 이를 데이터 전압(Vd)로서 데이터선(DL)에 인가한다. 그러나 제조 전압 생성부(800)가 모든 제조에 대한 전압을 모두 제공하는 것이 아니라 정해진 수의 기준 제조 전압만을 제공하는 경우에, 데이터 구동부(500)는 기준 제조 전압을 분압하여 전체 제조에 대한 제조 전압을 생성하고 이 중에서 데이터 전압(Vd)을 선택한다.
- [0046] 유지 전극 구동부(700)는 액정 표시판 조립체(300)의 제1 및 제2 유지 전극선(SLa, SLb)와 연결되어 있으며, 위상이 반대인 한 쌍의 유지 전극 신호(Vsta, Vstb)를 각각 제1 및 제2 유지 전극선(SLa, SLb)에 인가한다. 유지 전극 구동부(700)는 게이트 구동부(400)와 함께 하나의 칩으로 구현될 수 있다.
- [0047] 신호 제어부(600)는 게이트 구동부(400), 데이터 구동부(500) 및 유지 전극 구동부(700) 등을 제어한다.
- [0048] 이러한 구동 장치(400, 500, 600, 700, 800) 각각은 적어도 하나의 집적 회로 칩의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있다. 이와는 달리, 이들 구동 장치(400, 500, 600, 700, 800)가 액정 표시판 조립체(300)에 집적될 수도 있다. 또한, 구동 장치(400, 500, 600, 700, 800)는 단일 칩으로 집적될 수 있으며, 이 경우 이들 중 적어도 하나 또는 이들을 이루는 적어도 하나의 회로 소자가 단일 칩 바깥에 있을 수 있다.
- [0049] 이제 도 4 내지 도 7을 참고하여 본 발명의 한 실시예에 따른 액정 표시판 조립체에 대하여 상세하게 설명한다.
- [0050] 도 4는 본 발명의 한 실시예에 따른 액정 표시판 조립체의 배치도이고, 도 5 및 도 6은 각각 도 4에 도시한 액정 표시판 조립체를 V-V 및 VI-VI 선을 따라 잘라 도시한 단면도이며, 도 7은 도 4에 도시한 액정 표시판 조립체에 채용될 수 있는 화소 전극의 한 예를 도시한 도면이다.
- [0051] 도 4 내지 도 6을 참고하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 서로 마주하는 하부 표시판(100)과 상부 표시판(200), 이들 두 표시판(100, 200) 사이에 들어 있는 액정층(3) 및 표시판(100, 200) 바깥 면에 부착되어 있는 한 쌍의 편광자(12, 22)를 포함한다.
- [0052] 먼저 하부 표시판(100)에 대하여 설명한다.
- [0053] 절연 기판(110) 위에 복수의 게이트선(gate line)(121) 및 복수 쌍의 제1 및 제2 유지 전극선(storage electrode line)(131a, 131b)이 형성되어 있다.
- [0054] 게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위 아래로 돌출한 복수의 게이트 전극부(gate electrode portion)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(129)을 포함한다. 각각의 게이트 전극부(124)는 제1, 제2 및 제3 게이트 전극(124a, 124b, 124c)을 포함한다.

- [0055] 제1 유지 전극선(131a)은 소정의 전압을 인가 받으며, 게이트선(121)과 거의 나란하게 뻗은 줄기선, 이로부터 뻗어 나온 복수의 가지선 및 복수의 제1, 제2, 제3 및 제4 유지 전극(137a, 137b, 137c, 137d)을 포함한다. 제2 유지 전극선(131b)은 제1 유지 전극선(131a)에 인가되는 소정의 전압과 위상이 반대인 주기 전압을 인가 받으며, 게이트선(121)과 거의 나란하게 뻗은 줄기선, 이로부터 뻗어 나온 복수의 가지선 및 복수의 제5 및 제6 유지 전극(137e, 137f)을 포함한다. 제1 내지 제6 유지 전극(137a~137f)은 대략 직사각형으로 각 변의 길이가 줄기선 및 가지선의 너비보다 크다. 유지 전극선(131) 각각은 인접한 두 게이트선(121) 사이에 위치한다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.
- [0056] 게이트선(121) 및 유지 전극선(131a, 131b) 위에는 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
- [0057] 게이트 절연막(140) 위에는 복수의 섬형 반도체 부재(154)가 형성되어 있다. 각각의 반도체 부재(154)는 각각 제1 내지 제3 게이트 전극(124a, 124b, 124c) 위에 위치하는 제1 내지 제3 채널부(154a, 154b, 154c)를 포함한다.
- [0058] 각 반도체 부재(154)의 제1 채널부(154a) 위에는 한 쌍의 제1 섬형 저항성 접촉 부재(ohmic contact)(도시하지 않음)가 형성되어 있고, 제2 채널부(154b) 위에는 한 쌍의 제2 섬형 저항성 접촉 부재(163b, 165b)가 형성되어 있으며, 제3 채널부(154a, 154c) 위에는 한 쌍의 제3 섬형 저항성 접촉 부재(도시하지 않음)가 형성되어 있다.
- [0059] 저항성 접촉 부재(163b, 165b) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수의 제1, 제2 및 제3 드레인 전극(drain electrode)(175a, 175b, 175c)이 형성되어 있다.
- [0060] 데이터선(171)은 데이터 전압을 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 게이트 전극부(124)를 향하여 뻗은 소스 전극부(173) 및 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(179)을 포함한다. 각각의 소스 전극부(173)는 U자형으로 굽어 있으며 서로 연결되어 있는 복수의 제1, 제2 및 제3 소스 전극(source electrode)(173a, 173b, 173c)을 포함한다.
- [0061] 제1 내지 제3 드레인 전극(175a, 175b, 175c)은 서로 분리되어 있으며 데이터선(171)과도 분리되어 있다. 제1/제2/제3 드레인 전극(175a/175b/175c)은 제1/제2/제3 게이트 전극(124a/124b/124c)을 중심으로 제1/제2/제3 소스 전극(173a, 173b, 173c)과 마주한다.
- [0062] 각 드레인 전극(175a, 175b, 175c)은 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 가지고 있으며, 막대형 끝 부분은 소스 전극(173a, 173b, 173c)으로 일부 둘러싸여 있다.
- [0063] 제1/제2/제3 게이트 전극(124a/124b/124c), 제1/제2/제3 소스 전극(173a/173b/173c) 및 제1/제2/제3 드레인 전극(175a/175b/175c)은 제1/제2/제3 채널부(154a/154b/154c)와 함께 제1/제2/제3 박막 트랜지스터(thin film transistor, TFT)(Qa/Qb/Qc)를 이루며, 제1/제2/제3 박막 트랜지스터(Qa/Qb/Qc)의 채널(channel)은 제1/제2/제3 소스 전극(173a/173b/173c)과 제1/제2/제3 드레인 전극(175a/175b/175c) 사이의 제1/제2/제3 채널부(154a/154b/154c)에 형성된다.
- [0064] 데이터선(171), 드레인 전극(175a, 175b, 175c) 및 반도체 부재(154)의 노출된 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다.
- [0065] 보호막(180)에는 데이터선(171)의 끝 부분(179)을 드러내는 접촉 구멍(contact hole)(182) 및 제1, 제2 및 제3 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(185a, 185b, 185c)이 형성되어 있다. 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다. 또한 보호막(180)에는 제1, 제2, 제3, 제4, 제5, 제6 유지 전극(137a-f) 위에 위치한 제1, 제2, 제3, 제4, 제5, 제6 개구부(187a, 187b, 187c, 187d, 187e, 187f)가 형성되어 있다.
- [0066] 보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다.
- [0067] 각 화소 전극(191)은 서로 분리되어 있는 제1, 제2 및 제3 부화소 전극(191a, 191b, 191c)을 포함한다. 각 부화소 전극(191a, 191b, 191c)은 대략 직사각형이며 세로로 일렬로 배열되어 있다. 그러나 이들의 모양 및 배열은 바뀔 수 있다.
- [0068] 제1 부화소 전극(191a)의 면적은 화소 전극(191) 전체 면적의 10% 내지 50%일 수 있고, 제2 부화소 전극(191b)의 면적은 화소 전극(191) 전체 면적의 20% 내지 50%일 수 있으며, 제3 부화소 전극(191c)의 면적은 화소 전극

(191) 전체 면적의 40% 내지 70%일 수 있다.

- [0069] 제1 부화소 전극(191a)은 접촉 구멍(185a)을 통하여 제1 드레인 전극(175a)과 연결되어 있으며, 제2 부화소 전극(191b)은 접촉 구멍(185b)을 통하여 제2 드레인 전극(175b)과 연결되어 있으며, 제3 부화소 전극(191c)은 접촉 구멍(185c)을 통해 제3 드레인 전극(175c)과 연결되어 있다. 즉, 제1 내지 제3 부화소 전극(191a-c)은 서로 전기적으로 분리되어 있다.
- [0070] 제1/제2/제3 부화소 전극(191a, 191b, 191c)과 상부 표시판(200)의 공통 전극(270)은 그 사이의 액정층(3) 부분과 함께 각각 제1/제2/제3 액정 축전기(C1ca/C1cb/C1cc)를 이루어 박막 트랜지스터(Qa/Qb/Qc)가 턴 오프된 후에도 인가된 전압을 유지한다.
- [0071] 제1 부화소 전극(191a)은 제1 및 제2 유지 전극(137a, 137b)을 포함하는 제1 유지 전극선(131a)과 중첩한다. 이때 보호막(180)에는 제1 부화소 전극(191a)과 제1 및 제2 유지 전극(137a, 137b)이 중첩하는 부분에 제1 및 제2 개구부(187a, 187b)가 형성되어 있으므로, 해당 부분에서 화소 전극(191)과 제1 및 제2 유지 전극(137a, 137b) 사이에는 게이트 절연막(140)만이 존재하고, 화소 전극(191)과 제1 및 제2 유지 전극(137a, 137b) 사이의 거리가 짧아지므로 제1 부화소 전극(191a)과 제1 및 제2 유지 전극(137a, 137b)이 이루는 유지 축전기(Csta/Cstb/Cstc)의 정전 용량이 커진다.
- [0072] 제2 부화소 전극(191b)은 제3 유지 전극(137c)을 포함하는 제1 유지 전극선(131a) 및 제5 유지 전극(137e)을 포함하는 제2 유지 전극선(131b)과 중첩한다. 이 때 제2 부화소 전극(191b)과 제1 유지 전극선(131a)이 중첩하는 면적은 제2 부화소 전극(191b)과 제2 유지 전극선(131b)이 중첩하는 면적보다 크다. 이때 보호막(180)에는 제2 부화소 전극(191b)과 제3 및 제5 유지 전극(137c, 137e)이 중첩하는 부분에 제3 및 제5 개구부(187c, 187e)가 형성되어 있으므로, 해당 부분에서 화소 전극(191)과 제3 및 제5 유지 전극(137c, 137e) 사이에는 게이트 절연막(140)만이 존재한다. 제1 유지 전극선(131a)과 제2 부화소 전극(191b)이 이루는 유지 축전기(Cstm)의 정전 용량은, 중첩 면적 및 개구부(187c, 187e)의 면적을 고려하여, 제2 유지 전극선(131b)과 제2 부화소 전극(191b)이 이루는 유지 축전기(Cstn)보다 크게 결정된다.
- [0073] 제3 부화소 전극(191c)은 제4 유지 전극(137d)을 포함하는 제1 유지 전극선(131a) 및 제6 유지 전극(137f)을 포함하는 제2 유지 전극선(131b)과 중첩한다. 이때 제3 부화소 전극(191c)과 제1 유지 전극선(131a)이 중첩하는 면적은 제3 부화소 전극(191c)과 제2 유지 전극선(131b)이 중첩하는 면적과 실질적으로 동일하다. 이때 보호막(180)에는 제3 부화소 전극(191b)과 제4 및 제6 유지 전극(137d, 137f)이 중첩하는 부분에 제4 및 제6 개구부(187d, 187f)가 형성되어 있으므로, 해당 부분에서 화소 전극(191)과 제4 및 제6 유지 전극(137d, 137f) 사이에는 게이트 절연막(140)만이 존재한다. 제1 유지 전극선(131a)과 제3 부화소 전극(191c)이 이루는 유지 축전기(Cstr)의 정전 용량은, 중첩 면적 및 개구부(187c, 187e)의 면적을 고려하여, 제2 유지 전극선(131b)과 제3 부화소 전극(191c)이 이루는 유지 축전기(Csts)와 동일하게 결정된다.
- [0074] 제1 및 제2 유지 전극선(131a, 131b)은 화소 전극(191)과 중첩하지 않으며 데이터선(171)과 평행하게 뻗은 복수의 가지선을 포함한다.
- [0075] 한편 제1 드레인 전극(175a)은 화소 전극(191)의 중앙부를 세로로 가로지르도록 뻗어 있다. 제1 개구부(187a) 및 제1 접촉 구멍(185a)은 제1 드레인 전극(175a)을 중심으로 제2 개구부(187b)와 서로 대칭되며, 제3 개구부(187c)는 제1 드레인 전극(175a)을 중심으로 제5 개구부(187e) 및 제5 접촉 구멍(185e)과 서로 대칭된다. 제4 개구부(187d), 제6 개구부(187f) 및 제3 접촉 구멍(185c)는 제1 드레인 전극(175a)과 일렬로 배치되어 있다.
- [0076] 한편, 화소 전극(191)은 도 7에 도시한 바와 같이 복수의 절개부(91, 92, 93a, 93b, 94a, 94b, 95a, 95b)를 가지는 형태를 취할 수 있다. 이때 화소 전극(191)은 도 7에 표시한 절단선(CLa, CLb)에 따라 분리되어 제1 내지 제3 부화소 전극(191a, 191b, 191c)으로 나눌 수 있다.
- [0077] 접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
- [0078] 이제 상부 표시판(200)에 대하여 설명한다.
- [0079] 투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판(210) 위에 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 블랙 매트릭스(black matrix)라고도 하며 빛샘을 막아준다.
- [0080] 기판(210) 위에는 또한 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(230)로 둘러싸인 영역

내에 대부분 존재하며, 화소 전극(191) 열을 따라서 세로 방향으로 길게 뻗을 수 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다.

- [0081] 색필터(230) 및 차광 부재(220) 위에는 덮개막(overcoat)(250)이 형성되어 있다.
- [0082] 덮개막(250) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)에는 도 7에 도시한 바와 같이 복수의 절개부(71, 72, 73a, 73b, 74a, 74b, 75a, 75b)가 형성되어 있을 수 있다.
- [0083] 표시판(100, 200)의 안쪽 면에는 배향막(alignment layer)(11, 21)이 형성되어 있으며 이들은 수직 배향막일 수 있다.
- [0084] 액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판의 표면에 대하여 수직을 이루도록 배향되어 있다.
- [0085] 그러면 이러한 액정 표시 장치의 동작에 대하여 도 8, 그리고 앞서 설명한 도 1 내지 도 3을 참고하여 상세하게 설명한다.
- [0086] 도 8은 본 발명의 한 실시예에 따른 액정 표시 장치의 구동 전압을 도시하는 파형도이다.
- [0087] 먼저 도 1을 참고하면, 신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 영상 신호(R, G, B)는 각 화소(PX)의 휘도(luminance) 정보를 담고 있으며 휘도는 정해진 수효, 예를 들면 $1024(=2^{10})$, $256(=2^8)$ 또는 $64(=2^6)$ 개의 계조(gray)를 가지고 있다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클럭 신호(MCLK), 데이터 인에이블 신호(DE) 등이 있다.
- [0088] 신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 입력 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1), 데이터 제어 신호(CONT2) 및 유지 전극 제어 신호(CONT3) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)를 데이터 구동부(500)로 내보내고, 유지 전극 제어 신호(CONT3)를 유지 전극 구동부(700)로 내보낸다. 출력 영상 신호(DAT)는 디지털 신호로서 정해진 수효의 값(또는 계조)을 가진다.
- [0089] 신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라, 데이터 구동부(500)는 한 행의 화소(PX)에 대한 디지털 영상 신호(DAT)를 수신하고, 각 디지털 영상 신호(DAT)에 대응하는 계조 전압을 선택함으로써 디지털 영상 신호(DAT)를 아날로그 데이터 전압으로 변환한 다음, 이를 해당 데이터선(DL)에 인가한다.
- [0090] 게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트 트랜지스터(GL)에 인가하여 이 게이트 트랜지스터(GL)에 연결된 스위칭 소자(Qa, Qb, Qc)를 턴온시킨다. 그러면, 데이터선(DL)에 인가된 데이터 전압(Vd)이 턴온된 스위칭 소자(Qa, Qb, Qc)를 통하여 해당 부화소(PX1, PX2, PX3)에 인가된다.
- [0091] 이때, 한 화소 전극(191)을 이루는 제1 내지 제3 부화소 전극(191a-c)은 각각별개의 스위칭 소자(Qa, Qb, Qc)와 연결되어 있지만 별개의 스위칭 소자(Qa, Qb, Qc)는 동일한 게이트선(GL) 및 데이터선(DL)에 연결되어 있다. 따라서 제1 내지 제3 부화소 전극(191a-c)은 서로 같은 시간에 동일한 데이터선(DL)을 통하여 동일한 데이터 전압(Vd)을 인가 받는다.
- [0092] 따라서 도 7과 같이 각 부화소 전극 전압(Pa, Pb, Pc)은 일정 수준까지 거의 동일하게 상승한다. 그 후 스위칭 소자(Qa, Qb, Qc)가 턴 오프되면, 제1 내지 제3 부화소 전극(191a, 191b, 191c)이 고립(floating) 상태가 된다. 이 때 게이트 전압(Vg)이 게이트 온 전압(Von)에서 게이트 오프 전압(Voff)으로 바뀌고, 그 영향으로 각 부화소 전극 전압(Pa, Pb, Pc)은 킥백 전압(Vkb)만큼 하강한다.
- [0093] 그런 후, 제1 및 제2 유지 전극선(SLa, SLb)의 전압이 변화하고 이 변화에 따라 제1 내지 제3 부화소 전극(191a, 191b, 191c)의 전압도 변화하여 서로 달라진다.
- [0094] 상세하게 설명하면, 제1 부화소 전극 전압(Pa)은 제1 유지 전극 신호(Vsta)의 변화에 따라 ΔPa 값만큼 상승한다.
- [0095] 제2 부화소 전극 전압(Pb)은 제1 유지 전극 신호(Vsta)의 변화량보다 다소 상쇄된 ΔPb 값만큼 상승한다.
- [0096] 제3 부화소 전극 전압(Pc)은 제1 유지 전극 신호(Vsta) 및 제2 유지 전극 신호(Vstb)에 대한 영향이 서로 상쇄

되어 그대로 유지된다.

- [0097] 따라서 공통 전압(Vcom)에 대한 제1 부화소 전극(191a)의 전압은 Vpa1이 되며, 공통 전압(Vcom)에 대한 제2 부화소 전극(191b)의 전압은 Vpb1이 되며, 공통 전압(Vcom)에 대한 제3 부화소 전극(191c)의 전압은 Vpc1이 되고, 그 크기 순서는 $Vpa1 > Vpb1 > Vpc1$ 이다.
- [0098] 이러한 부화소 전극 전압(Vpa1, Vpb1, Vpc1)은 한 프레임 동안 유지된다.
- [0099] 이렇게 제1 내지 제3 액정 축전기(Clca, Clcb, Clcc)의 양단에 전위차가 생기면 표시판(100, 200)의 표면에 거의 수직인 주 전기장(전계)(primary electric field)이 액정층(3)에 생성된다. [앞으로 화소 전극(191) 및 공통 전극(270)을 아울러 "전기장 생성 전극(field generating electrode)"라 한다.] 그러면 액정층(3)의 액정 분자들은 전기장에 응답하여 그 장축이 전기장의 방향에 수직을 이루도록 기울어지며, 액정 분자가 기울어진 정도에 따라 액정층(3)에 입사광의 편광의 변화 정도가 달라진다. 이러한 편광의 변화는 편광자에 의하여 투과율 변화로 나타나며 이를 통하여 액정 표시 장치는 영상을 표시한다.
- [0100] 액정 분자가 기울어지는 각도는 전기장의 세기에 따라 달라지는데, 세 액정 축전기(Clca, Clcb, Clcb)의 전압이 서로 다르므로 액정 분자들이 기울어진 각도가 다르고 이에 따라 세 부화소의 휘도가 다르다. 따라서 세 액정 축전기(Clca, Clcb, Clcb)의 전압을 적절하게 맞추면 측면에서 바라보는 영상이 정면에서 바라보는 영상에 최대한 가깝게 할 수 있으며, 즉 측면 감마 곡선을 정면 감마 곡선에 최대한 가깝게 할 수 있으며, 이렇게 함으로써 측면 시인성을 향상할 수 있다.
- [0101] 1 수평 주기["1H"라고도 쓰며, 수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE)의 한 주기와 동일함]를 단위로 하여 이러한 과정을 되풀이함으로써, 모든 화소(PX)에 데이터 전압(Vd)을 인가하여 한 프레임(frame)의 영상을 표시한다.
- [0102] 한 프레임이 끝나면 다음 프레임이 시작되고 각 화소(PX)에 인가되는 데이터 전압(Vd)의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전").
- [0103] 즉 도 7을 참고하면, 다음 프레임에서 각 부화소 전극의 극성이 반대로 변화하면서, 이전 프레임과 동일한 과정을 반복하고, 제1 부화소 전극(191a)의 전압은 Vpa2가 되며, 제2 부화소 전극(191b)의 전압은 Vpb2가 되며, 제3 부화소 전극(191c)의 전압은 Vpc2가 되고, 그 크기 순서는 $Vpa2 > Vpb2 > Vpc2$ 이다.
- [0104] 한편, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 전압(Vd)의 극성이 바뀌거나(보기: 행 반전, 점 반전), 한 묶음의 화소에 인가되는 데이터 전압(Vd)의 극성도 서로 다를 수 있다(보기: 열 반전, 점 반전).
- [0105] 이제 도 9 및 도 10을 참고하여 본 발명의 다른 실시예에 따른 액정 표시판 조립체에 대하여 상세하게 설명한다.
- [0106] 도 9는 본 발명의 다른 실시예에 따른 액정 표시판 조립체의 한 화소에 대한 등가 회로도이다.
- [0107] 도 9를 참고하면, 도 3과 마찬가지로 각 화소(PX)는 세 개의 제1, 제2 및 제3 부화소(PXa, PXb, PXc)를 포함하며, 각 부화소(PXa/PXb/PXc)는 각각 해당 게이트선(GL) 및 데이터선(DL)에 연결되어 있는 제1/제2/제3 스위칭 소자(Qa/Qb/Qc)와 이에 연결된 제1/제2/제3 액정 축전기(Clca/Clcb/Clcc)를 포함한다. 제1 부화소(PXa)는 제1 스위칭 소자(Qa) 및 제1 유지 전극선(SLa)에 연결되어 있는 제1 유지 축전기(Csta)를 포함한다. 제2 부화소(PXb)는 제2 스위칭 소자(Qb) 및 제1/제2 유지 전극선(SLa/SLb)에 연결되어 있는 제2 및 제3 유지 축전기(Cstm/Cstn)를 포함한다.
- [0108] 그러나 도 9의 액정 표시판 조립체는 도 3과 달리, 제3 부화소(PXc)는 제3 스위칭 소자(Qc) 및 제2 유지 전극선(SLb)에 연결되어 있는 제4 유지 축전기(Cstc)를 포함한다.
- [0109] 그러면 도 10을 참고하여 도 9의 액정 표시판 조립체의 구체적인 형태에 대하여 상세하게 설명한다.
- [0110] 도 10은 본 발명의 다른 실시예에 따른 액정 표시판 조립체의 배치도이다.
- [0111] 도 10에 도시한 액정 표시판 조립체는 도 4 내지 도 6에 도시한 액정 표시판 조립체와 같이 서로 마주하는 하부 표시판(도시하지 않음)과 상부 표시판(도시하지 않음), 이들 두 표시판 사이에 들어 있는 액정층(도시하지 않음) 및 표시판 바깥 면에 부착되어 있는 한 쌍의 편광자(도시하지 않음)를 포함한다.
- [0112] 본 실시예에 따른 액정 표시판 조립체의 층상 구조는 대개 도 5 및 도 6에 도시한 액정 표시판 조립체의 층상

구조와 동일하다.

- [0113] 하부 표시판에 대하여 설명하자면, 절연 기판(도시하지 않음) 위에 복수의 게이트선(121)과 복수 쌍의 제1 및 제2 유지 전극선(131a, 131b)이 형성되어 있다. 각 게이트선(121)은 세 개의 제1, 제2 및 제3 게이트 전극(124a, 124b, 124c)과 끝 부분(129)을 포함한다. 유지 전극선(131a, 131b)은 복수의 유지 전극(137a-f)을 포함한다. 게이트선(121) 및 유지 전극선(131a, 131b) 위에는 게이트 절연막(도시하지 않음)이 형성되어 있다. 게이트 절연막 위에는 복수의 섬형 반도체(154a, 154b, 154c)가 형성되어 있고, 그 위에는 복수의 섬형 저항성 접촉 부재(도시하지 않음)가 형성되어 있다. 저항성 접촉 부재 위에는 복수의 데이터선(171)과 복수의 제1, 제2 및 제3 드레인 전극(175a, 175b, 175c)을 포함하는 데이터 도전체가 형성되어 있다. 데이터선(171)은 복수의 제1, 제2 및 제3 소스 전극(173a, 173b, 173c)과 끝 부분(179)을 포함한다. 데이터 도전체(171, 175a, 175b, 175c) 및 노출된 반도체(154a, 154b, 154c) 부분 위에는 보호막(도시하지 않음)이 형성되어 있고, 보호막 및 게이트 절연막에는 복수의 접촉 구멍(181, 182, 185a, 185b, 185c) 및 개구부(187a-f)가 형성되어 있다. 보호막 위에는 제1, 제2 및 제3 부화소 전극(191a, 191b, 191c)을 포함하는 복수의 화소 전극(191)과 복수의 접촉 보조 부재(81, 82)가 형성되어 있다. 화소 전극(191), 접촉 보조 부재(81, 82) 및 보호막 위에는 배향막(도시하지 않음)이 형성되어 있다.
- [0114] 상부 표시판에 대하여 설명하자면, 절연 기판(도시하지 않음) 위에 차광 부재(도시하지 않음), 복수의 색필터(도시하지 않음), 덮개막(도시하지 않음), 공통 전극(도시하지 않음), 그리고 배향막(도시하지 않음)이 형성되어 있다.
- [0115] 그러나 본 실시예에 따른 액정 표시판 조립체에서는, 도 4 내지 도 6에 도시한 액정 표시판 조립체와 비교할 때, 제3 유지 전극(137c)이 제1 유지 전극선(131a)이 아닌 제2 유지 전극선(131b)에 연결되어 있다. 따라서 제3 유지 전극(137c)에는 제2 유지 전극 전압(Vstb)가 흐른다.
- [0116] 제1 부화소 전극(191a)은 제1 및 제2 유지 전극(137a, 137b)을 포함하는 제1 유지 전극선(131a)과 중첩한다.
- [0117] 제2 부화소 전극(191b)은 제4 유지 전극(137d)을 포함하는 제1 유지 전극선(131a) 및 제6 유지 전극(137f)을 포함하는 제2 유지 전극선(131b)과 중첩한다. 이때 제2 부화소 전극(191b)과 제1 유지 전극선(131a)이 중첩하는 면적은 제2 부화소 전극(191b)과 제2 유지 전극선(131b)이 중첩하는 면적과 실질적으로 동일하다. 제1 유지 전극선(131a)과 제2 부화소 전극(191b)이 이루는 유지 축전기(Cstm)의 정전 용량은, 중첩 면적 및 개구부(187d, 187f)의 면적을 고려하여, 제2 유지 전극선(131b)과 제2 부화소 전극(191b)이 이루는 유지 축전기(Cstn)과 동일하게 결정된다.
- [0118] 제3 부화소 전극(191b)은 제1 부화소 전극(191a)의 하부에 위치하며, 제3 및 제5 유지 전극(137c, 137e)을 포함하는 제2 유지 전극선(131b)과 중첩한다.
- [0119] 이제 도 11을 참고하여 도 9 및 도 10에 도시한 액정 표시판 조립체를 포함하는 액정 표시 장치의 구동에 대하여 상세히 설명한다.
- [0120] 도 11을 참고하면, 이때, 한 화소 전극(191)을 이루는 제1 내지 제3 부화소 전극(191a-c)은 별개의 스위칭 소자(Qa, Qb, Qc)를 통하여 서로 같은 시간에 동일한 데이터선(DL)을 통하여 동일한 데이터 전압(Vd)을 인가받는다.
- [0121] 따라서 각 부화소 전극(191a-c) 전압(Pa, Pb, Pc)는 일정 수준까지 동일하게 상승한다. 그 후 스위칭 소자(Qa, Qb, Qc)가 턴 오프되면, 제1 내지 제3 부화소 전극(191a, 191b, 191c)이 고립 상태가 된다. 이 때 게이트 전압(Vg)이 게이트 온 전압(Von)에서 게이트 오프 전압(Voff)으로 바뀌고, 이에 대한 영향으로 각 부화소 전극 전압(Pa, Pb, Pc)은 킥백 전압(Vkb)만큼 하강한다. 그런데, 제1 내지 제3 부화소 전극(191a, 191b, 191c)이 제1 및 제2 유지 전극선(SLa, SLb)과 축전기(Csta, Cstb, Cstc)를 이루고 있으므로, 제1 및 제2 유지 전극선(SLa, SLb)의 전압 변화에 따라 제1 내지 제3 부화소 전극(191a, 191b, 191c)의 전압도 변화하며, 제1 내지 제3 부화소 전극(191a, 191b, 191c)의 전압이 달라진다.
- [0122] 상세하게 설명하면, 제1 부화소 전극 전압(Pa)은 제1 유지 전극 신호(Vsta)의 변화에 따라 ΔPa 값만큼 상승한다.
- [0123] 제2 부화소 전극 전압(Pb)은 제1 유지 전극 신호(Vsta) 및 제2 유지 전극 신호(Vstb)에 대한 영향이 서로 상쇄되어 그대로 유지된다.

- [0124] 제3 부화소 전극(191c)은 제2 유지 전극 신호(Vstb)의 변화에 따라 ΔP_c 값만큼 하강한다.
- [0125] 따라서 제1 부화소 전극(191a)의 전압은 V_{pa1} 이 되며, 제2 부화소 전극(191b)의 전압은 V_{pb1} 이 되며, 제3 부화소 전극(191c)의 전압은 V_{pc1} 이 되고, 그 크기 순서는 $V_{pa1} > V_{pb1} > V_{pc1}$ 이다. 이러한 부화소 전극 전압(V_{pa1} , V_{pb1} , V_{pc1})은 한 프레임 동안 유지된다.
- [0126] 그 후 다음 프레임에서 각 부화소 전극의 극성이 반대로 변하면서, 이전 프레임과 동일한 과정을 반복하고, 제1 부화소 전극(191a)의 전압은 V_{pa2} 이 되며, 제2 부화소 전극(191b)의 전압은 V_{pb2} 이 되며, 제3 부화소 전극(191c)의 전압은 V_{pc2} 이 되고, 그 크기 순서는 $V_{pa2} > V_{pb2} > V_{pc2}$ 이다.
- [0127] 그러면 도 12a 내지 도 12d를 참고하여, 본 발명의 여러 실시예에 따른 액정 표시 장치의 효과에 대하여 설명한다.
- [0128] 도 12a는 종래 기술에 따른 액정 표시 장치의 정면 및 측면 감마 곡선을 도시하는 그래프이며, 도 12b 내지 도 12d는 본 발명의 여러 실시예에 따른 액정 표시 장치의 정면 및 측면 감마 곡선을 도시하는 그래프이다.
- [0129] 도 12a는 서로 분리되어 있는 두 개의 부화소 전극으로 이루어진 화소 전극을 포함하는 액정 표시 장치의 경우이며, 도 12b 내지 도 12d는 서로 분리되어 있는 세 개의 부화소 전극으로 이루어진 화소 전극을 포함하는 액정 표시 장치의 경우이다. 도 12b는 도 3의 액정 표시판 조립체에서 제1 내지 제3 부화소 전극(191a, 191b, 191c)의 면적비를 1:2:1로 하고, 제1 액정 축전기(C1ca)에 대한 제1 유지 축전기(Csta)의 비율을 1로 하고, 제2 액정 축전기(C1cb)에 대한 제2 유지 축전기(Cstb)의 비율을 0.2로 한 경우이다. 도 12c는 도 9의 액정 표시판 조립체에서 제1 내지 제3 부화소 전극(191a, 191b, 191c)의 면적비를 1.5:1.5:1로 하고 제1 액정 축전기(C1ca)에 대한 제1 유지 축전기(Csta)의 비율을 0.65로 하고, 제3 액정 축전기(C1cc)에 대한 제3 유지 축전기(Cstc)의 비율을 0.65로 한 경우이다. 도 12d는 도 9의 액정 표시판 조립체에서 제1 내지 제3 부화소 전극(191a, 191b, 191c)의 면적비를 1:2:1로 하고, 제1 액정 축전기(C1ca)에 대한 제1 유지 축전기(Csta)의 비율을 0.8로 하고, 제3 액정 축전기(C1cc)에 대한 제3 유지 축전기(Cstc)의 비율을 0.65로 한 경우이다.
- [0130] 도 12a의 경우 시인성 지수는 0.250으로 일반적으로 화소 전극을 분할하지 않은 경우의 시인성 지수보다 우수하다. 여기서 시인성 지수란 정면 감마 대비 측면 감마의 왜곡량을 정량화 한 수치이다. 그러나 측면 감마 곡선의 A 부분에서 감마 곡선이 갑자기 변하는 변곡점이 발생하며, B 부분에서는 곡선이 불룩해진다. 이와 같이 측면 감마 곡선이 완만하게 변하지 않는 경우에는, 액정 표시 장치의 측면에서 색상 또는 휘도 변화가 자연스럽지 못하고 급격하게 변하는 현상이 발생하여 화면이 거슬리게 시인된다.
- [0131] 이러한 현상은 두 개의 부화소 중 상대적으로 낮은 전압을 갖는 부화소가 일정 계조 이상에서 전체 전압에 기여하기 시작할 때, 해당 액정 분자가 급작스럽게 움직이기 때문에 발생한다.
- [0132] 한편, 도 12b 내지 도 12d의 경우에는 시인성 지수가 각각 0.224, 0.204 및 0.204였다. 또한 각 경우에서 측면 감마 곡선은 변곡점 현상이나 배불룩 현상이 발생하지 않고 비교적 완만하게 표현됨을 알 수 있다. 본 발명에 따른 액정 표시 장치는 전체 화소를 서로 다른 전압을 갖는 세 개의 부화소로 나누므로 상대적으로 낮은 전압을 갖는 부화소를 두 개로 나눌 수 있다. 따라서, 상대적으로 낮은 전압을 갖는 부화소가 일정 계조 이상에서 전체 화소 전압에 기여하기 시작할 때, 해당 액정 분자가 급작스럽게 움직이더라도 이를 두 부분으로 분배하였기 때문에 그 영향을 감소시켜 측면 감마 곡선을 완만하게 할 수 있다.
- [0133] 이와 같이 측면 감마 곡선의 배불룩 현상이나 변곡점 현상을 방지하면서도 시인성 지수를 충분히 확보하기 위하여, 도 3에 도시한 액정 표시 장치의 경우에는 제1 부화소 전극 전압(V_{pa1})은 공통 전압(V_{com})에 대하여 제3 부화소 전극 전압(V_{pc1})보다 0.5 V 내지 1.5 V 더 높으며, 제2 부화소 전극 전압(V_{pb1})은 공통 전압(V_{com})에 대하여 제3 부화소 전극 전압(V_{pc1})보다 0.1 V 내지 1.0 V 더 높은 것이 바람직하다. 도 9에 도시한 액정 표시 장치의 경우에는 제1 부화소 전극 전압(V_{pa1})은 공통 전압(V_{com})에 대하여 제2 부화소 전극 전압(V_{pb1})보다 0.5 V 내지 1.5 V 높으며, 제3 부화소 전극 전압(V_{pc1})은 공통 전압(V_{com})에 대하여 제2 부화소 전극 전압(V_{pb1})보다 0.5 V 내지 1.5 V 낮은 것이 바람직하다.
- [0134] 본 발명에 따르면 화소 전극을 2개로 분할하는 경우에 비하여 시인성 지수를 우수하게 유지하면서도 액정 표시 장치의 측면에서 발생하는 화면 불량을 개선할 수 있다.
- [0135] 이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

도면의 간단한 설명

- [0136] 도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도.

[0137] 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 구조와 함께 세 부화소에 대한 등가 회로를 도시하는 도면.

[0138] 도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도.

[0139] 도 4는 본 발명의 한 실시예에 따른 액정 표시판 조립체의 배치도.

[0140] 도 5 및 도 6은 각각 도 4에 도시한 액정 표시판 조립체를 V-V 및 VI-VI 선을 따라 잘라 도시한 단면도

[0141] 도 7은 도 4에 도시한 액정 표시판 조립체에 채용될 수 있는 화소 전극의 한 예를 도시한 도면.

[0142] 도 8은 본 발명의 한 실시예에 따른 액정 표시 장치의 구동 전압을 도시하는 파형도.

[0143] 도 9는 본 발명의 다른 실시예에 따른 액정 표시판 조립체의 한 화소에 대한 등가 회로도.

[0144] 도 10은 본 발명의 다른 실시예에 따른 액정 표시판 조립체의 배치도.

[0145] 도 11은 본 발명의 다른 실시예에 따른 액정 표시 장치의 구동 전압을 도시하는 파형도.

[0146] 도 12a는 종래 기술에 따른 액정 표시 장치의 정면 및 측면 감마 곡선을 도시하는 그래프.


[0147] 도 12b 내지 도 12d는 본 발명의 여러 가지 실시예에 따른 액정 표시 장치의 정면 및 측면 감마 곡선을 도시하는 그래프.

[0148] <도면의 주요부분에 대한 부호의 설명>


[0149]	12, 22: 편광판	11, 21: 배향막
[0150]	71, 72, 73a, 73b, 74a, 74b, 75a, 75b: 공통 전극 절개부	
[0151]	81, 82: 접촉 보조 부재	
[0152]	91, 92a, 92b, 93a, 93b, 94a, 94b, 95a, 95b: 화소 전극 절개부	
[0153]	110, 210: 기판	121: 게이트선
[0154]	124a-c: 게이트 전극	131a, 131b: 유지 전극선
[0155]	137a-f: 유지 전극	140: 게이트 절연막
[0156]	154a-c: 반도체	163b, 165b: 저항성 접촉 부재
[0157]	171: 데이터선	173a-c: 소스 전극
[0158]	175a-c: 드레인 전극	
[0159]	180: 보호막	
[0160]	181, 182, 185a-c: 접촉 구멍	
[0161]	191, 191a, 191b, 191c: 화소 전극	
[0162]	220: 차광 부재	230: 색필터
[0163]	250: 덮개막	270: 공통 전극

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8




도면9




도면10




도면11




도면12a




도면12b



도면12c



도면12d



专利名称(译)	本发明的标题板和包括它的液晶显示装置		
公开(公告)号	KR101427582B1	公开(公告)日	2014-08-08
申请号	KR1020070129218	申请日	2007-12-12
[标]申请(专利权)人(译)	三星显示有限公司		
申请(专利权)人(译)	三星显示器有限公司		
当前申请(专利权)人(译)	三星显示器有限公司		
[标]发明人	UM YOON SUNG 엄윤성 KIM HOON 김훈 YOU HYE RAN 유혜란 LYU JAE JIN 유재진 PARK SEUNG BEOM 박승범		
发明人	엄윤성 김훈 유혜란 유재진 박승범		
IPC分类号	G02F1/136		
CPC分类号	G09G2300/0823 G09G3/2081 G09G3/3655 G09G3/3651 G09G3/2074 G09G2300/0443 G09G3/3614		
其他公开文献	KR1020090062112A		
外部链接	Espacenet		

摘要(译)

显示面板和包括该显示面板的液晶显示器技术领域显示面板包括像素电极，其包括彼此绝缘的第一子像素电极，第二子像素电极和第三子像素电极，连接到第一子像素电极的第一薄膜晶体管，连接到第一子像素电极的第二薄膜晶体管。第二子像素电极，连接到第三子像素电极的第三薄膜晶体管，连接到第一，第二和第三薄膜晶体管的栅极线，连接到第一，第二和第三薄膜晶体管的数据线，以及电压微分构件改变第一，第二和第三子像素电极的电压，第一，第二和第三子像素电极的电压彼此不同。

