



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2013년07월10일
(11) 등록번호 10-1285054
(24) 등록일자 2013년07월04일

(51) 국제특허분류(Int. Cl.)

G02F 1/133 (2006.01)

(21) 출원번호 10-2006-0055667

(22) 출원일자 2006년06월21일

심사청구일자 2011년06월15일

(65) 공개번호 10-2007-0121077

(43) 공개일자 2007년12월27일

(56) 선행기술조사문헌

JP2001133808 A*

KR1020030047197 A*

US20040233182 A1*

*는 심사관에 의하여 인용된 문헌

(73) 특허권자

엘지디스플레이 주식회사

서울특별시 영등포구 여의대로 128(여의도동)

(72) 발명자

김의태

서울특별시 강남구 도산대로66길 18, 102호 (청담동)

(74) 대리인

서교준

전체 청구항 수 : 총 5 항

심사관 : 김홍섭


(54) 발명의 명칭 액정표시장치

(57) 요약

본 발명은 감마전압 생성부를 간소화 시키고 감마전압의 설정을 용이하게 할 수 있는 액정표시장치가 개시된다.

본 발명에 따른 액정표시장치는 액정패널과, 상기 액정패널의 데이터라인으로 데이터 전압을 공급하는 데이터 드라이버와, 상기 데이터 드라이버로 하이 및 로우 레벨의 감마전압을 공급하는 감마전압 생성부를 포함하고, 상기 감마전압 생성부는 하이 또는 로우 레벨의 감마전압을 출력하는 버퍼부와 상기 하이 또는 로우 레벨의 감마전압을 반전시켜 로우 또는 하이 레벨의 감마전압을 생성하는 반전부를 포함하는 것을 특징으로 한다.

대표도 - 도6



특허청구의 범위

청구항 1

액정패널;

상기 액정패널의 복수의 데이터라인으로 데이터 전압을 공급하는 데이터 드라이버;

상기 데이터 드라이버로 하이 및 로우 레벨의 감마전압을 공급하는 감마전압 생성부; 및

상기 액정패널의 복수의 공통라인으로 공통 전압을 공급하는 공통전압 생성부를 포함하고,

상기 감마전압 생성부는 하이 또는 로우 레벨의 감마전압을 출력하는 버퍼부와 상기 하이 또는 로우 레벨의 감마전압을 반전시켜 로우 또는 하이 레벨의 감마전압을 생성하는 반전부를 포함하고,

상기 버퍼부와 상기 반전부는 동일한 전압이 입력되고,

상기 액정패널은,

복수의 게이트라인과 상기 복수의 게이트라인과 교차로 배열된 상기 복수의 데이터라인 및 상기 복수의 게이트라인과 평행하게 배열된 상기 복수의 공통라인과, 상기 복수의 게이트라인과 데이터라인으로 정의된 화소영역에 형성되며 상기 복수의 게이트라인 및 데이터라인과 전기적으로 연결된 제 1 박막트랜지스터와, 상기 화소영역에 형성되며 상기 게이트라인 및 공통라인과 전기적으로 연결된 제 2 박막트랜지스터를 포함하고,

상기 공통전압 생성부로부터 생성된 공통전압은 상기 버퍼부 및 반전부의 입력단에 공급되고,

상기 버퍼부는 하이 또는 로우 레벨의 감마전압이 공급되면 그대로 상기 데이터 드라이버로 출력하며,

상기 반전부는 반전 증폭기로 구성되어, 상기 버퍼부로 공급된 하이 또는 로우 레벨의 감마전압을 반전시켜 로우 또는 하이 레벨의 감마전압을 상기 데이터 드라이버로 출력하는 것을 특징으로 하는 액정표시장치.

청구항 2

삭제

청구항 3

삭제

청구항 4

삭제

청구항 5

삭제

청구항 6

삭제

청구항 7

제 1항에 있어서,

상기 액정패널은 스토리지 온 킴온 구조로 이루어지는 것을 특징으로 하는 액정표시장치.

청구항 8

제 1항에 있어서,

상기 제 1 및 제 2 박막트랜지스터는 서로 동일한 종류의 박막트랜지스터인 것을 특징으로 하는 액정표시장치.

청구항 9

제 8항에 있어서,

상기 제 1 및 제 2 박막트랜지스터는 한 화소영역 내에 형성되는 것을 특징으로 하는 액정표시장치.

청구항 10

제 1항에 있어서,

상기 제 1 및 제 2 박막트랜지스터는 상기 복수의 게이트라인으로 스캔신호가 공급되면 동시에 턴-온되는 것을 특징으로 하는 액정표시장치.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

- [0012] 본 발명은 액정표시장치에 관한 것으로, 특히 감마전압 생성부를 간소화시키고 감마전압 설정을 용이하게 할 수 있는 액정표시장치에 관한 것이다.
- [0013] 정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있다. 이에 부응하여 근래에는 LCD(Liquid Crystal Display device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display) 등 여러가지 평판표시장치가 연구되어 왔고 일부는 이미 여러장비에서 표시장치로 활용되고 있다.
- [0014] 그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력 등의 장점으로 인하여 이동형 화상 표시장치의 용도로 브라운관(CRT)을 대체하면서 LCD(이하, '액정표시장치'라 함)가 가장 널리 사용되고 있으며, 액정표시장치는 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 텔레비전 모니터 등으로 다양하게 개발되고 있다.
- [0015] 액정표시장치는 액정의 광학적 이방성과 분극성질을 이용하여 화상을 표시한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
- [0016] 따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자 배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛의 편광상태를 변화시켜 화상정보를 표현할 수 있다.
- [0017] 도 1은 종래 액정표시장치의 액정패널을 개략적으로 나타낸 도면이다.
- [0018] 도 1에 도시된 바와 같이, 종래 액정패널(2)에는 복수의 화소영역을 정의하는 제 1 내지 제 4 게이트라인(GL1 ~ GL4)과 상기 제 1 내지 제 4 게이트라인(GL1 ~ GL4)과 교차로 배열된 제 1 내지 제 4 데이터라인(DL1 ~ DL4)이 배열되어 있다.
- [0019] 또한, 상기 액정패널(2)에는 상기 제 1 내지 제 4 게이트라인(GL1 ~ GL4)과 평행하게 배열된 제 1 내지 제 4 공통라인(VL1 ~ VL4)이 배열되어 있다.
- [0020] 상기 제 1 내지 제 4 게이트라인(GL1 ~ GL4)과 제 1 내지 제 4 데이터라인(DL1 ~ DL4)의 교차부에는 박막트랜지스터(TFT)와, 상기 박막트랜지스터와 전기적으로 연결된 화소전극이 형성되어 있다.
- [0021] 상기 액정패널(2)은 상기 박막트랜지스터(TFT)가 형성된 제 1 기판과, 적색, 녹색 및 청색의 색을 띄는 컬러필터가 구비되어 상기 제 1 기판과 대향된 제 2 기판과, 상기 제 1 및 제 2 기판 사이에 형성된 액정층으로 이루어진다.
- [0022] 상기 제 1 기판에 형성된 화소전극에 데이터 전압이 공급되고 상기 제 2 기판 상에 형성된 공통전극에 공통전압이 공급되어 두 전압의 전압차에 의해 상기 액정층의 액정분자가 구동하게 된다. 이때, 상기 화소전극과 공통전극 사이에는 스토리지 캐패시터(Cst)가 형성된다.
- [0023] 상기 화소전극으로 공급된 데이터 전압은 1 프레임동안 스토리지 캐패시터(Cst)에 충전되어 상기 공통전극으로 공급된 공통전압과 함께 전위차를 형성하여 상기 액정층의 액정을 구동시킨다.
- [0024] 이와 같은 방식으로 구동되는 액정표시장치에 있어서, 상기 복수의 게이트라인(GL1 ~ GL4)에는 게이트 하이 전

압(VGH)과 게이트 로우 전압(VGL)이 공급된다. 여기서, 상기 게이트라인(GL1~ GL4)에 해당하는 수평기간동안 (1H) 게이트 하이 전압(VGH)을 공급하고, 나머지 기간에는 게이트 로우 전압(VGL)을 인가한다.

[0025] 이때, 상기 게이트 하이 전압(VGH)은 상기 박막트랜지스터(TFT)를 턴-온(turn-on) 시키며 상기 박막트랜지스터(TFT)가 턴-온(turn-on) 되는 기간동안 데이터 전압이 상기 화소전극에 충전된다.

[0026] 상기 게이트라인(GL1 ~ GL4)에 공급된 게이트 하이 전압(VGH)이 게이트 로우 전압(VGL)으로 바뀌면서 상기 박막트랜지스터(TFT)는 턴-오프(turn-off) 상태로 바뀌게 되고 그순간 상기 화소전극에 충전된 데이터 전압(Vd)은 도 2에 도시된 바와 같이, 상기 박막트랜지스터(TFT)의 기생 용량(Cgs)에 의해 킥백전압(ΔVp) 만큼 전압강하가 발생한다.

[0027] 상기 킥백전압(ΔVp)은 하기 수학식 1으로 표현된다.

수학식 1

$$\Delta V_p = \frac{C_{gs}}{C_{gs} + C_{st} + C_{lc}} (V_{GH} - V_{GL})$$

[0028]

[0029] 여기서, ΔV_p 는 킥백전압(ΔVp)이고 C_{gs} 는 박막트랜지스터(TFT)의 게이트 전극(G)과 소스전극(C) 사이의 캐패시터이다. 또한, C_{st} 는 스토리지 캐패시터이고, C_{lc} 는 액정셀의 캐패시터이며, V_{GH} 는 게이트 하이 전압이고, V_{GL} 은 게이트 로우 전압을 나타낸다.

[0030] 상기 Clc는 앞서 서술한 바와 같이, 액정셀의 캐패시터인데 상기 액정패널(2) 사이에 형성된 액정층의 유전율에 따라 그 값이 변한다. 상기 액정패널(2) 상에 블랙 계조가 표시되는 경우와 상기 액정패널(2) 상에 화이트 계조가 표시되는 경우 상기 액정층의 유전율을 서로 상이해진다.

[0031] 이때, 상기 액정층의 유전율은 상기 액정패널(2)상에 블랙 계조가 표시될때 최소값을 갖고 상기 액정패널(2) 상에 화이트 계조가 표시될때 최대값을 갖는다. 결국, 상기 액정패널(2) 상에 블랙 계조가 표시될때 액정셀의 캐패시터(Clc)는 최소값을 갖고 상기 액정패널(2) 상에 화이트 계조가 표시될때 액정셀의 캐패시터(Clc)는 최대값을 갖는다.

[0032] 이로인해, 상기 액정패널(2) 상에 블랙 계조가 표시될때 킥백전압(ΔVpb)과 상기 액정패널(2) 상에 화이트 계조가 표시될때 킥백전압(ΔVpw)이 서로 상이해진다.

[0033] 종래의 액정표시장치는 상기 액정패널(2) 상에 블랙과 화이트 계조가 표시될때 서로 상이한 킥백전압(ΔVpb, ΔVpw)을 보상해 주기 위해 2 세트 이상의 감마전압 생성부를 따로 구비한다.

[0034] 최소한 상기 액정패널(2) 상에 블랙 계조를 표시할때 필요한 감마전압 생성부와 상기 액정패널(2) 상에 화이트 계조를 표시할때 필요한 감마전압 생성부를 구비해야한다.

[0035] 종래의 액정표시장치는 서로 상이한 킥백전압(ΔVpb, ΔVpw)을 보상해주기 위해 2 세트 이상의 감마전압 생성부를 따로 구비해야 하므로, 감마전압 생성부가 복잡해지고, 상기 감마전압 생성부가 차지하는 면적이 증가하게 된다.

발명이 이루고자 하는 기술적 과제

[0036] 본 발명은 감마전압 생성부를 간소화하고 감마전압 설정을 용이하게 할 수 있는 액정표시장치를 제공함에 그 목적이 있다.

발명의 구성 및 작용

[0037] 상기 목적을 달성하기 위한 본 발명의 실시예에 따른 액정표시장치는 액정패널과, 상기 액정패널의 데이터라인으로 데이터 전압을 공급하는 데이터 드라이버와, 상기 데이터 드라이버로 하이 및 로우 레벨의 감마전압을 공

급하는 감마전압 생성부를 포함하고, 상기 감마전압 생성부는 하이 또는 로우 레벨의 감마전압을 출력하는 버퍼부와 상기 하이 또는 로우 레벨의 감마전압을 반전시켜 로우 또는 하이 레벨의 감마전압을 생성하는 반전부를 포함하는 것을 특징으로 한다.

[0038] 이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명한다.

[0039] 도 3은 본 발명의 실시예에 따른 액정표시장치를 나타낸 도면이다.

[0040] 도 3에 도시된 바와 같이, 본 발명에 따른 액정표시장치는 본 발명에 따른 액정표시장치는 복수의 화소영역을 정의하는 복수의 게이트라인(GL0 ~ GLn)과 복수의 데이터라인(DL1 ~ DLm)이 배열되어 소정의 화상을 표시하는 액정패널(102)과, 상기 복수의 게이트라인(GL0 ~ GLn)을 구동하는 게이트 드라이버(104)와, 상기 복수의 데이터라인(DL1 ~ DLm)을 구동하는 데이터 드라이버(106)와, 상기 게이트 드라이버(104) 및 데이터 드라이버(106)를 제어하는 타이밍 컨트롤러(108)와, 상기 데이터 드라이버(106)로 감마전압을 공급하는 감마전압 생성부(110)를 포함한다.

[0041] 상기 액정패널(102)에는 복수의 게이트라인(GL1 ~ GLn)과 데이터라인(DL1 ~ DLm)이 배열되어 화소영역을 정의하고, 상기 게이트라인(GL1 ~ GLn)과 평행하게 공통라인(VL1, VL2, ...)이 배열되어 있다. 상기 복수의 게이트라인(GL1 ~ GLn)과 데이터라인(DL1 ~ DLm)이 배열된 그 교차부에는 스위칭 소자인 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)와 상기 제 1 박막트랜지스터(TFT-1)와 연결된 화소전극(미도시)이 형성되어 있다.

[0042] 상기 화소전극은 상기 복수의 공통라인(VL1, VL2, ...)과 오버랩되어 스토리지 캐패시터(Cst)를 형성한다.

[0043] 즉, 상기 액정패널(102)은 스토리지 온 커먼(storage on common) 구조로 이루어진다.

[0044] 상기 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)는 상기 복수의 게이트라인(GL1 ~ GLn)과 연결되어 있고 상기 복수의 게이트라인(GL1 ~ GLn)으로 공급되는 스캔신호 즉, 게이트 하이 전압(VGH)에 의해 턴-온(turn-on)되고, 게이트 로우 전압(VGL)에 의해 턴-오프(turn-off)된다.

[0045] 이때, 상기 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)는 서로 동일하다. 상기 제 1 박막트랜지스터(TFT-1)는 상기 화소전극과 연결되어 있는데 상기 화소전극은 상기 공통라인(VL1, VL2, ...)과 오버랩되어 스토리지 캐패시터(Cst)를 형성한다.

[0046] 또한, 상기 액정패널(102)은 제 1 및 제 2 기판과 상기 제 1 및 제 2 기판 사이에 형성된 액정층으로 이루어져 있다.

[0047] 상기 액정패널(102)에 대한 상세한 설명은 도 4를 통해 후술하기로 한다.

[0048] 상기 게이트 드라이버(104)는 상기 타이밍 컨트롤러(108)로부터 공급된 게이트 제어신호에 따라 상기 복수의 게이트라인(GL1 ~ GLn)에 게이트 스캔신호를 순차적으로 공급한다.

[0049] 상기 데이터 드라이버(106)는 상기 타이밍 컨트롤러(108)로부터 공급된 데이터 제어신호에 따라 상기 복수의 데이터라인(DL1 ~ DLm)에 데이터 전압을 공급한다.

[0050] 상기 타이밍 컨트롤러(108)는 도시되지 않은 시스템으로부터 공급된 수직/수평동기신호(Vsync/Hsync)와 데이터 이네이블(DE) 신호 및 소정의 클럭신호를 이용해서 상기 게이트 드라이버(104)를 제어하는 게이트 제어신호와 상기 데이터 드라이버(106)를 제어하는 데이터 제어신호를 생성한다.

[0051] 또한, 상기 타이밍 컨트롤러(108)는 상기 시스템으로부터 공급된 데이터 신호를 상기 액정패널(102)의 모드에 맞추어 적절히 정렬하여 상기 데이터 드라이버(106)로 공급한다.

[0052] 상기 감마전압 생성부(110)는 도시되지 않은 전원 공급부에서 생성된 전원전압(Vdd)을 이용해서 복수의 감마전압을 생성한다. 상기 생성된 감마전압은 상기 데이터 드라이버(106)로 공급되어 상기 데이터 드라이버(106)로 공급된 데이터 신호의 가이드 역할을 하게 된다.

[0053] 상기 감마전압 생성부(110)에 대한 상세한 설명은 도 6을 통해 후술하기로 한다.

[0054] 도 4는 도 3의 액정패널을 상세히 나타낸 도면이다.

[0055] 도 3 및 도 4에 도시된 바와 같이, 상기 액정패널(102)은 상기 액정패널(102) 상에는 복수의 화소영역을 정의하는 제 1 내지 제 4 게이트라인(GL1 ~ GL4)과 제 1 내지 제 4 데이터라인(DL1 ~ DL4)이 배열되어 있고 상기 제 1 내지 제 4 게이트라인(GL1 ~ GL4)과 평행하게 제 1 내지 제 3 공통라인(VL1 ~ VL3)이 배열되어 있다.

- [0056] 상기 화소영역에는 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)가 형성되어 있고 상기 제 1 박막트랜지스터(TFT-1)는 도시되지 않은 화소전극과 연결되어 있다. 상기 화소전극은 상기 제 1 내지 제 3 공통라인(VL1 ~ VL3)과 오버랩되어 스토리지 캐패시터(Cst)를 형성한다.
- [0057] 상기 제 1 내지 제 3 공통라인(VL1 ~ VL3)에는 상기 액정층의 액정에 기준전압이 되는 공통전압(Vcom)이 공급된다.
- [0058] 상기 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)는 상기 제 2 내지 제 4 게이트라인(GL2 ~ GL4)과 전기적으로 연결되어 있고 상기 제 2 내지 제 4 게이트라인(GL2 ~ GL4)으로 게이트 하이 전압(VGH)이 공급되면 상기 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)는 턴-온(turn-on)된다.
- [0059] 상기 제 1 박막트랜지스터(TFT-1)가 턴-온(turn-on) 되면, 상기 제 1 내지 제 4 데이터라인(DL1 ~ DL4)을 통해 데이터 신호가 상기 제 1 박막트랜지스터(TFT-1)의 소스 및 드레인 단자를 통해 상기 화소전극으로 공급된다.
- [0060] 또한, 상기 제 2 박막트랜지스터(TFT-2)가 동시에 턴-온(turn-on) 되면, 상기 제 1 내지 제 3 공통전압라인(VL1 ~ VL3)을 통해 상기 제 2 박막트랜지스터(TFT-2)의 소스 및 드레인 단자로 공통전압(Vcom)이 공급된다.
- [0061] 이어 상기 제 1 내지 제 4 게이트라인(GL1 ~ GL4)으로 게이트 로우 전압(VGL)이 공급되는데, 상기 제 1 내지 제 4 게이트라인(GL1 ~ GL4)으로 공급된 게이트 로우 전압(VGL)은 상기 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)로 공급된다.
- [0062] 상기 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)의 게이트 단자로 상기 게이트 로우 전압(VGL)이 공급되면 상기 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)는 턴-오프(turn-off) 된다. 상기 제 1 박막트랜지스터(TFT-1)가 턴-오프(turn-off) 되면 상기 화소전극으로 공급된 데이터 신호는 킥백전압(ΔV_p) 만큼의 전압강하가 발생하게 된다.
- [0063] 또한, 상기 제 2 박막트랜지스터(TFT-2)의 소스 및 드레인 단자로 공급된 공통전압(Vcom)도 도 5에 도시된 바와 같이, 상기 킥백전압(ΔV_p) 만큼의 전압강하(ΔV_{com})가 발생하게 된다.
- [0064] 결국, 상기 화소전극에 공급된 데이터 신호에서 발생한 킥백전압(ΔV_p)과 상기 제 2 박막트랜지스터(TFT-2)로 공급된 공통전압(Vcom)에서 발생한 전압강하(ΔV_{com})가 서로 동일해지므로 상기 킥백전압(ΔV_p)이 상쇄된다.
- [0065] 이로인해, 상기 화소전극으로 공급된 데이터 신호는 상기 복수의 게이트라인(GL1 ~ GLn)으로 공급된 게이트 하이 전압(VGH)이 게이트 로우 전압(VGL)으로 변경되는 순간에 발생하는 킥백전압(ΔV_p)이 상쇄된다.
- [0066] 이로인해, 상기 액정패널(102)의 화소영역에 2개의 박막트랜지스터 즉, 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)를 구비하여 상기 액정패널(102)의 구동시에 발생하는 킥백전압(ΔV_p)을 상쇄시킬 수 있다.
- [0067] 이에 따라, 상기 액정패널(102) 상에 블랙 계조가 표시되는 경우와 상기 액정패널(102) 상에 화이트 계조가 표시되는 경우에도 킥백전압(ΔV_p)이 상쇄되어 발생하지 않는다.
- [0068] 상기 액정패널(102) 상에 블랙 계조가 표시되는 경우에 상기 화소영역에 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)가 형성됨으로 인해 킥백전압(ΔV_p)이 발생하지 않는다. 또한, 상기 액정패널(102) 상에 화이트 계조가 표시되는 경우에도 상기 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)로 인해 킥백전압(ΔV_p)이 발생하지 않는다.
- [0069] 결국, 상기 액정패널(102) 상에 블랙 계조가 표시되는 경우와 상기 액정패널(102) 상에 화이트 계조가 표시되는 경우 모두 킥백전압(ΔV_p)이 발생하지 않는다.
- [0070] 상기 액정패널(102) 상에 블랙과 화이트 계조가 표시되는 경우에 킥백전압(ΔV_p)이 발생하지 않기 때문에 상기 액정패널(102) 상에 표시되는 계조와 상관없이 동일한 감마전압을 상기 데이터 드라이버(106)로 공급하게 된다.
- [0071] 도 6은 도 3의 감마전압 생성부를 상세히 나타낸 도면이다.
- [0072] 도 3 및 도 6에 도시된 바와 같이, 상기 감마전압 생성부(110)는 버퍼부(112)와 상기 버퍼부(112)로 입력되는 전압을 반전시키는 반전부(114)로 이루어진다.
- [0073] 상기 버퍼부(112)로 입력된 전압은 제 1 내지 제 4 하이 전압(V1-High ~ V4-High)이다.
- [0074] 상기 제 1 내지 제 4 하이 전압(V1-High ~ V4-High)은 도시되지 않은 전원 공급부에서 생성된 전원 전압(Vdd)을 복수의 저항들을 이용해서 전압분배한 값이다. 상기 제 1 내지 제 4 하이 전압(V1-High ~ V4-High)은 상기 버퍼

부(112)의 입력단으로 공급되고 상기 버퍼부(112) 내부에서 증폭되어 출력된다.

[0075] 또한, 상기 액정패널(102)의 제 2 기판에 형성된 공통전극으로 공급된 공통전압(Vcom)이 상기 버퍼부(112)의 입력단으로 공급된다. 동시에 상기 버퍼부(112)의 입력단으로 공급된 공통전압(Vcom)은 상기 반전부(114)의 입력단으로 공급된다.

[0076] 상기 반전부(114)의 입력단으로 공급된 공통전압(Vcom)은 상기 반전부(114) 내부에 구비된 회로부의 기준전압(Vref)이 된다.

[0077] 상기 반전부(114)의 입력단으로 공급된 제 1 내지 제 4 하이 전압(V1-High ~ V4-High)은 상기 반전부(114) 내부에서 상기 기준전압(Vref)보다 낮은 전압으로 반전된다.

[0078] 즉, 상기 제 1 하이 전압(V1-High)은 상기 반전부(114)의 입력단으로 공급되어 상기 반전부(114) 내부의 회로부에서 연산을 통해 제 4 로우 전압(V4-Low)으로 출력된다. 상기 제 2 하이 전압(V2-High)은 상기 반전부(114)의 입력단으로 공급되어 상기 반전부(114) 내부의 회로부에서 연산을 통해 제 3 로우 전압(V3-Low)으로 출력된다.

[0079] 또한, 상기 제 3 하이 전압(V3-High)은 상기 반전부(114)의 입력단으로 공급되어 상기 반전부(114) 내부의 회로부에서 연산을 통해 제 2 로우 전압(V2-Low)으로 출력된다. 상기 제 4 하이 전압(V4-High)은 상기 반전부(114)의 입력단으로 공급되어 상기 반전부(114) 내부의 회로부에서 연산을 통해 제 1 로우 전압(V1-Low)으로 출력된다.

[0080] 상기 반전부(114)에서 출력된 제 1 내지 제 4 로우 전압(V1_Low ~ V4Low)은 상기 공통전압(Vcom)보다 낮은 레벨을 갖는 전압이다.

[0081] 상기 제 1 내지 제 4 하이 전압(V1_High ~ V4_High)은 상기 반전부(114)로 공급되어 180° 위상차가 나는 제 1 내지 제 4 로우 전압(V1_Low ~ V4_Low)이 된다.

[0082] 결국, 상기 감마전압 생성부(110)에서 상기 제 1 내지 제 4 하이 전압(V1_High ~ V4_High)을 설정하게 되면 상기 제 1 내지 제 4 로우 전압(V1_Low ~ V4_Low)이 생성된다.

[0083] 반대로, 상기 제 1 내지 제 4 로우 전압(V1_Low ~ V4_Low)을 설정한 후에 상기 반전부(114)로 입력하게 되면 상기 제 1 내지 제 4 로우 전압(V1_Low ~ V4_Low)과 반전된 제 1 내지 제 4 하이 전압(V1_High ~ V4_High)이 생성된다.

[0084] 결국, 상기 감마전압 생성부(112)는 하이(High) 또는 로우(Low) 레벨의 전압중 어느 하나의 레벨의 전압을 설정하게 되면 나머지 하나의 레벨의 전압을 상기 반전부(114)를 통해 용이하게 생성할 수 있다.

[0085] 또한, 상기 액정패널(102)의 화소영역에는 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)가 형성되어 상기 액정패널(102)을 구동할때 킥백전압(ΔV_p)이 발생되지 않는다. 이로인해 상기 액정패널(102)에 표시되는 계조와 상관없이 하나의 세트 감마전압을 생성하여 상기 데이터 드라이버(106)로 공급한다.

[0086] 앞서 서술한 바와 같이, 상기 감마전압 생성부(110)는 하이(High) 레벨의 감마전압을 설정하게 되면 상기 반전부(114)를 이용해서 상기 하이(High) 레벨의 감마전압과 반전된 로우(Low) 레벨의 감마전압을 생성하게 된다.

[0087] 이와 반대로, 상기 감마전압 생성부(110)는 로우(Low) 레벨의 감마전압을 설정하게 되면 상기 반전부(114)를 이용해서 상기 로우(Low) 레벨의 감마전압과 반전된 하이(High) 레벨의 감마전압을 생성하게 된다.

[0088] 결국, 상기 감마전압 생성부(110)는 하이(High) 또는 로우(Low) 중 어느 하나의 레벨의 감마전압을 설정해주면 로우(Low) 또는 하이(High) 레벨의 감마전압을 용이하게 생성할 수 있다.


[0089] 위에서 언급한 바와 같이, 본 발명에 따른 액정표시장치는 화소영역 내에 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)를 구비하여 킥백전압(ΔV_p)을 감소시키고, 하이(High) 또는 로우(Low) 감마전압 중 어느 하나의 레벨만 설정해주면 로우(Low) 또는 하이(High) 감마전압이 생성되어 감마전압 생성부가 간소해진다.

[0090] 또한, 상기 감마전압 생성부가 간소해짐에 따라 상기 감마전압 생성부의 유효면적을 확보하여 옵션기능을 수행하는 회로부를 더 추가할 수도 있다.


[0091] 또한, 본 발명에 따른 액정표시장치는 액정패널 상에 표시되는 계조에 상관없이 킥백전압(ΔV_p)을 보상하지 않고 용이하게 감마전압을 설정할 수 있다.

발명의 효과


도면2




도면3




도면4



도면5



도면6



专利名称(译)	液晶显示器		
公开(公告)号	KR101285054B1	公开(公告)日	2013-07-10
申请号	KR1020060055667	申请日	2006-06-21
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	KIM EUI TAE 김의태		
发明人	김의태		
IPC分类号	G02F1/133		
CPC分类号	G09G3/3648 G09G3/3614 G09G2300/0814		
其他公开文献	KR1020070121077A		
外部链接	Espacenet		

摘要(译)

目的：通过在伽马电压发生器内形成一个逆变器单元，提供一个LCD来简化伽马电压发生器的结构，从而使伽马电压发生器产生一个容易转换为预定电压电平的伽马电压。结构：一台液晶显示器包括LCD面板，用于向LCD面板的数据线提供数据电压的数据驱动器，以及用于向数据驱动器提供高和低电平伽马电压的伽马电压发生器。伽马电压发生器包括：缓冲单元（112），用于输出高或低伽马电压；以及逆变器单元（114），用于将高或低电平伽马电压转换为低或高伽马电压，以输出转换后的伽马电压。 KIPO 2008

