



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2012년12월14일
(11) 등록번호 10-1212146
(24) 등록일자 2012년12월07일

(51) 국제특허분류(Int. Cl.)
G02F 1/1343 (2006.01)
(21) 출원번호 10-2005-0123064
(22) 출원일자 2005년12월14일
심사청구일자 2010년12월02일
(65) 공개번호 10-2007-0063127
(43) 공개일자 2007년06월19일
(56) 선행기술조사문헌
KR1020020029554 A*
KR1020010040114 A*
KR1020020015001 A*
KR1020010004534 A
*는 심사관에 의하여 인용된 문헌

(73) 특허권자
엘지디스플레이 주식회사
서울특별시 영등포구 여의대로 128(여의도동)
(72) 발명자
이도영
서울특별시 강서구 강서로35길 26-12, 동아빌라 201호 (화곡동)
(74) 대리인
김용인, 심창섭

전체 청구항 수 : 총 8 항

심사관 : 윤성주


(54) 발명의 명칭 **액정표시소자**

(57) 요약

본 발명은 서브-픽셀의 좌측에 발생하는 기생 커패시턴스와 서브-픽셀의 우측에 발생하는 기생 커패시턴스를 불균일하게 하여 그리니쉬 현상을 방지하고자 하는 액정표시소자에 관한 것으로, 특히, 제 1 기판 상에 서로 수직 교차하여 서브-픽셀을 정의하는 게이트 배선 및 데이터 배선과, 상기 두 배선의 교차 지점에 배치되는 박막트랜지스터와, 상기 박막트랜지스터에 연결되는 화소전극과, 상기 게이트 배선에 평행하는 공통배선에 연결되며, 서브-픽셀의 좌우측 가장자리를 포함한 소정 부위에 형성되는 공통전극과, 상기 제 1 기판과의 사이에 액정층을 구비하고 서로 대향합착된 제 2 기판으로 구성되는 액정표시소자에 있어서, 상기 서브-픽셀의 좌측에 배치되는 데이터 배선 및 이에 인접하는 공통전극 사이의 기생 커패시턴스가 상기 서브-픽셀의 우측에 배치되는 데이터 배선 및 이에 인접하는 공통전극 사이의 기생 커패시턴스보다 더 작은 것을 특징으로 한다.

대표도 - 도7

III



특허청구의 범위

청구항 1

제 1 기관 상에 서로 수직교차하여 서브-픽셀을 정의하는 게이트 배선 및 데이터 배선과,

상기 두 배선의 교차 지점에 배치되는 박막트랜지스터와,

상기 박막트랜지스터에 연결되는 화소전극과,

상기 게이트 배선에 평행하는 공통배선에 연결되며, 상기 서브-픽셀의 좌우측 가장자리를 포함한 소정 부위에 형성되는 공통전극과,

상기 제 1 기관과의 사이에 액정층을 구비하고 서로 대향합착된 제 2 기관을 구비하고,

상기 서브-픽셀의 좌측에 배치되는 데이터 배선 및 상기 서브-픽셀 좌측 가장자리에 배치되는 공통전극 사이의 기생 커패시턴스가 상기 서브-픽셀의 우측에 배치되는 데이터 배선 및 상기 서브-픽셀 우측 가장자리에 배치되는 공통전극 사이의 기생 커패시턴스보다 더 작아지도록,

상기 서브-픽셀의 좌측에 배치되는 데이터 배선 및 상기 서브-픽셀 좌측 가장자리에 배치되는 공통전극 사이의 거리가 상기 서브-픽셀 우측에 배치되는 데이터 배선 및 상기 서브-픽셀 우측 가장자리에 배치되는 공통전극 사이의 거리보다 더 크고,

상기 서브-픽셀 좌측 가장자리에 배치되는 공통전극이 상기 서브-픽셀 우측 가장자리에 배치되는 공통전극의 폭보다 작은 것을 특징으로 하는 액정표시소자.

청구항 2

삭제

청구항 3

제 1 항에 있어서,

상기 화소전극 및 공통전극은 서브-픽셀 내에 복수개 구비되어 서로 평행하는 것을 특징으로 하는 액정표시소자.

청구항 4

제 3 항에 있어서,

상기 액정층은 상기 화소전극과 공통전극 사이의 전계에 의해 IPS 모드(In-Plane Switching Mode)로 구동되는 것을 특징으로 하는 액정표시소자.

청구항 5

삭제

청구항 6

삭제

청구항 7

삭제

청구항 8

삭제

청구항 9

제 1 항에 있어서,

상기 데이터 배선에는 도트 인버전 방식에 의해 데이터 전압이 인가되는 것을 특징으로 하는 액정표시소자.

청구항 10

제 1 항에 있어서,

상기 제 2 기판에는 R 컬러필터층, G 컬러필터층, 및 B 컬러필터층이 각 서브-픽셀 단위로 더 형성되는 것을 특징으로 하는 액정표시소자.

청구항 11

제 10 항에 있어서,

상기 R,G,B 컬러필터층은 R,G,B 순서대로 배열되는 것을 특징으로 하는 액정표시소자.

청구항 12

제 1 항에 있어서,

상기 데이터 배선 및 이에 인접하는 공통전극 사이에는 절연막이 더 구비되는 것을 특징으로 하는 액정표시소자.

청구항 13

제 1 항에 있어서,

상기 공통배선은 상기 게이트 배선과 동일층에 구비되는 것을 특징으로 하는 액정표시소자.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

- [0019] 본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 서브-픽셀의 좌측에 발생되는 기생 커패시턴스와 서브-픽셀의 우측에 발생되는 기생 커패시턴스를 불균일하게 하여 그리니쉬 현상을 방지하고자 하는 액정표시소자에 관한 것이다.
- [0020] 최근, 액티브 매트릭스 액정표시소자는 그 성능이 급속하게 발전함에 따라, 평판 TV, 휴대용 컴퓨터, 모니터 등에 광범위하게 사용되고 있다.
- [0021] 상기 액티브 매트릭스 액정표시소자 중 트위스티드 네마틱(TN : Twisted Nematic) 방식의 액정표시소자가 주로 사용되고 있는데, 트위스티드 네마틱 방식은 두 기판에 각각 전극을 설치하고 액정 방향자가 90도 트위스트 되도록 배열한 다음, 전극에 전압을 가하여 액정 방향자를 구동하는 기술이다.
- [0022] 트위스티드 네마틱 방식 액정표시소자는 우수한 콘트라스트(contrast)와 색상 재현성을 제공한다는 이유로 각광 받고 있지만, 시야각이 좁다는 고질적인 문제를 안고 있다.
- [0023] 이러한 TN방식의 시야각 문제를 해결하기 위해서, 하나의 기판 상에 두개의 전극을 형성하고 두 전극 사이에서 발생하는 횡전계로 액정의 방향자를 조절하는 IPS 모드(In-Plane Switching Mode)가 도입되었다.
- [0024] 이후에는, 상기 IPS 모드의 낮은 개구율 및 투과율을 향상시키기 위해서, 상대전극과 화소전극을 투명전도체로 형성하면서 상대 전극과 화소전극 사이의 간격을 좁게 형성하여 상기 상대 전극과 화소전극 사이에서 형성되는 프린지 필드에 의해 액정분자를 동작시키는 FFS 모드(Fringe Field Switching Mode)가 대두되었다.
- [0025] 이하에서, 첨부된 도면을 참고로 하여 종래 기술에 의한 IPS모드 액정표시소자에 대해 설명하면 다음과 같다.
- [0026] 도 1은 종래 기술에 의한 IPS 모드 액정표시소자의 평면도이고, 도 2는 도 1의 I-I'선상에서의 절단면도이다. 그리고, 도 3은 카운터 패턴으로 구동된 액정표시소자의 평면도이고, 도 4는 버티컬 패턴으로 구동된 액정표시소자의 평면도이며, 도 5a 및 도 5b는 종래 기술에 의한 카운터 패턴 구동을 설명하기 위한 도면이고, 도 6a 및

도 6b는 종래 기술에 의한 카운터 패턴 구동을 설명하기 위한 타이밍도이다.

- [0027] 횡전계방식 액정표시소자는 서로 대향합착되고 그 사이에 액정층이 구비된 TFT 어레이 기판과 컬러필터층 어레이 기판으로 구성되는바, 도 1 및 도 2에 도시된 바와 같이, 상기 TFT 어레이 기판(11) 상에는 게이트 배선(12) 및 데이터 배선(15)이 게이트 절연막(13)을 사이에 두고 수직으로 교차 배치되어 서브-픽셀이 정의되고, 상기 게이트 배선(12) 및 데이터 배선(15)의 교차 부위에는 박막트랜지스터(TFT)가 구비되며, 상기 박막트랜지스터를 포함한 전면에는 보호막(16)이 형성된다.
- [0028] 그리고, 각 서브-픽셀 내에는 상기 게이트 배선(12)과 평행하는 공통배선(25)과, 상기 공통배선(25)에서 분기되어 상기 데이터 배선(15)에 평행하도록 형성되는 다수개의 공통전극(24)과, 상기 박막트랜지스터(TFT)에 연결되어 각 화소영역의 상기 공통전극(24) 사이에서 상기 공통전극과 평행하게 교차 배치된 다수개의 화소전극(17)이 구비되어 있다.
- [0029] 상기 공통전극(24)에는 Vcom신호가 전달되고, 화소전극(17)에는 박막트랜지스터를 통과한 픽셀전압이 전달되어 수평방향의 전계(E)가 발생된다. 그러나, 상기 데이터 배선(15)과 서브-픽셀의 최외곽 가장자리에 구비되는 공통전극(24) 사이에 기생 커패시턴스(Cdc)가 발생할 수 있다.
- [0030] 한편, 상기 컬러필터층 어레이 기판에는 일정한 순서로 배열되어 색상을 구현하는 적색(Red), 녹색(Green), 청색(Blue)의 컬러필터층과, R,G,B 셀 사이의 구분과 광차단 역할을 하는 블랙 매트릭스가 형성되는데, 상기 각 색상의 컬러필터층은 각 서브-픽셀이 하나의 색소를 가지도록 형성되고, 통상적으로, R,G,B의 색소를 갖는 화소가 배열되는데, 각각 독립적으로 구동되고 이들의 조합에 의해 하나의 화소(pixel)의 색이 표시된다.
- [0031] 이러한 액정표시소자의 컬러필터층은 그 배열방법에 따라 스트라이프(strip) 배열, 모자이크(mosaic) 배열, 델타(delta) 배열, 쿼드(quad) 배열 등으로 구분되며, 이와 같은 R,G,B의 배열은 액정표시패널의 크기, 컬러필터의 형상 및 색배열에 따라 다양하게 배열할 수 있다. 여기서, 상기 스트라이프 배열은, 도 3 및 도 4에 도시된 바와 같이, 가로방향으로 순차적으로 R,G,B를 배치하여 수직방향으로 동일 색상이 되게 하는 배열형태이다.
- [0032] 이와같이 구성된 액정표시소자는 잔상, 플리커, 그리니쉬 등 화상품질을 체크하기 위해 R,G,B 화소단위로 온/오프(on/off)시켜 블랙(B, Black) 또는 화이트(W, White)가 표시되게 하는데, 도 3에 도시된 바와 같이, N번째 온된 화소와 제 N+1번째 온된 화소를 라인마다 한칸씩 이동시켜 사선 방향으로 화소가 온되도록 하는 카운터(counter) 패턴으로 구동할 수도 있고, 도 4에 도시된 바와 같이, 제 N번째 온된 화소와 제 N+1번째 온된 화소가 동일위치에 위치하여 수직방향으로 동일하게 화소가 온되도록 하는 버티컬(vertical) 패턴으로 구동할 수도 있다.
- [0033] 상기 카운터 패턴으로 구동하는 경우, 도 5a 및 도 5b에 도시된 바와 같이, 수평 방향으로 도트 인버전 방식에 의해 정극성(+), 부극성(-)의 전압을 인가하고 수직방향으로 도트 인버전 방식에 의해 정극성, 부극성의 전압을 인가한다. 이때, 카운터 패턴으로 구동하고자 하는 경우에는, 제 N 번째 라인의 화이트(W) 및 블랙(B)이 제 N+1 번째 라인의 화이트(W) 및 블랙(B)과 교차되게 구동한다.
- [0034] 구체적으로, 데이터 전압(Vdata)은 AC(교류)로 인가하여 정극성(+), 부극성(-)의 전압을 인가하고, 데이터 전압의 레벨을 달리하여 블랙(B, Black), 화이트(W, White)가 표시되게 하며, 공통신호(Vcom1)는 DC(직류)로 인가한다. 상기 데이터 전압과 공통전압의 전위차에 의해 액정층의 구동이 결정된다.
- [0035] 제 N 번째 라인에 대해서는, 도 5a 및 도 6a에 도시된 바와 같이, 화이트를 표시하고자 하는 R,G,B 서브-픽셀에 대해 도트 인버전 방식에 의해 높은 레벨의 정극성(+), 부극성(-), 정극성(+)의 전압을 인가하고, 블랙을 표시하고자 하는 R,G,B 서브-픽셀 모두에 대해 낮은 레벨의 전압을 인가하거나 또는 전압을 인가하지 않는다.
- [0036] 그리고, 제 N+1 번째 라인에 대해서는, 도 5a 및 도 6b에 도시된 바와 같이, 화이트를 표시하고자 하는 R,G,B 서브-픽셀에 대해 도트 인버전 방식에 의해 높은 레벨의 부극성(-), 정극성(+), 부극성(-)의 전압을 인가하고, 블랙을 표시하고자 하는 R,G,B 서브-픽셀 모두에 대해 낮은 레벨의 전압을 인가하거나 또는 전압을 인가하지 않는다.
- [0037] 이때, 제 N 번째 라인에 흐르는 데이터 전압의 극성과 제 N+1 번째 라인에 흐르는 데이터 전압의 극성이 도트 인버전 방식에 의해 교차하게 된다. 만일, 2도트 인버전 방식에 의해 데이터 전압이 인가되면, 2라인마다 한번씩 데이터 전압의 극성이 교차하게 되는데, 이를테면, 제 N, 제 N+1 번째 라인의 R,G,B 서브-픽셀에는 정극성(+), 부극성(-), 정극성(+)의 데이터 전압(Vdata)이 인가되고, 제 N+2, N+3 번째 라인의 R,G,B 서브-픽셀에는 부극성(-), 정극성(+), 부극성(-)의 데이터 전압(Vdata)이 인가되는 것이다.

발명이 이루고자 하는 기술적 과제

- [0038] 그러나, 상기와 같은 종래 기술에 의한 액정표시소자는 다음과 같은 문제점이 있다.
- [0039] 즉, 제 N 번째 라인에 공급되는 신호중, 데이터 신호(Vdata)는 AC(교류)로 인가되고, 공통신호(Vcom1)는 DC(직류)로 인가되는데, 전술한 바와 같이, 데이터 배선(15)과 이에 인접하는 공통전극(24)사이에서 데이터 전압과 공통전압 간의 간섭(Cdc)에 의해 공통전압의 진폭(Fluctuation)이 증폭하여 도 6a 및 도 6b에 도시된 바와같이, Vcom1이 Vcom2가 되는 커플링 현상이 발생하여, 인가된 공통 DC 전압보다 공통전압이 전체적으로 상승 또는 하강하게 된다.
- [0040] 더욱 자세하게, 도 5a에 도시된 바와 같이, 제 N 라인의 R서브-픽셀에 있어서, 정극성(+) 전압이 흐르는 왼쪽 데이터 배선 및 공통전극 사이에 발생하는 커플링 현상과, 부극성(-) 전압이 흐르는 오른쪽 데이터 배선 및 공통전극 사이에 발생하는 커플링 현상이 서로 상쇄된다.
- [0041] 그리고, 제 N 라인의 G서브-픽셀에 있어서, 부극성(-) 전압이 흐르는 왼쪽 데이터 배선 및 공통전극 사이에 발생하는 커플링 현상과, 정극성(+) 전압이 흐르는 오른쪽 데이터 배선 및 공통전극 사이에 발생하는 커플링 현상이 서로 상쇄된다.
- [0042] 그러나, 제 N 라인의 B서브-픽셀에 있어서는, 정극성(+) 전압이 흐르는 왼쪽 데이터 배선 및 공통전극 사이에서만 커플링 현상이 발생하고, 기준 전압이 흐르는 오른쪽 데이터 배선 및 공통전극 사이에는 커플링 현상이 발생하지 않는다.
- [0043] 따라서, 제 N 라인 전체에 있어서, 정극성(+) 전압이 흐르는 데이터 배선 및 공통전극 사이에 발생하는 커플링 현상에 의해 공통전압의 진폭(Fluctuation)이 증폭하여, 도 6a에 도시된 바와 같이, 전체적으로 공통전압이 (+)쪽으로 상승하게 된다. 이와같이, 커플링 현상에 의해 공통배선에 흐르는 공통전압(Vcom2)이 인가된 공통 DC 전압(Vcom1)보다 상승하게 되면, G 서브-픽셀에 인가되는 Vdata와 Vcom2의 전압차(V2)가 R,B 서브-픽셀에 흐르는 Vdata와 Vcom2의 전압차(V1)보다 높게 되어 전체적으로 녹색이 밝아보이는 현상이 발생하게 된다. 전압차가 커지면 액정분자의 회전이 커져 색상이 강하게 표현되기 때문이다.
- [0044] 반대로, 제 N+1 번째 라인에 있어서, 도 5b에 도시된 바와 같이, R,G 서브-픽셀에서의 커플링 현상은 서로 상쇄되나, B서브-픽셀에서 부극성(-) 전압이 흐르는 데이터 배선 및 공통전극 사이에 발생하는 커플링 현상에 의해 공통전압의 진폭이 증폭하여, 도 6b에 도시된 바와 같이, 전체적으로 공통전압이 (-)쪽으로 하강하게 된다. 이와같이, 공통배선에 흐르는 공통전압(Vcom2)이 커플링 현상에 의해 인가된 공통 DC전압(Vcom1)보다 하강하게 되면, G 서브-픽셀에 인가되는 Vdata와 Vcom2의 전압차(V4)가 R,B 서브-픽셀에 인가되는 Vdata와 Vcom2의 전압차(V3)보다 높게 되어 역시 녹색이 밝아보이는 현상이 발생하게 된다. 즉, 적,녹,청색이 균일한 휘도로 보이지 않고 녹색이 밝아보이는 그리니쉬(greenish) 현상이 나타나게 된다.
- [0045] 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 서브-픽셀의 좌측에 발생하는 기생 커패시턴스와 서브-픽셀의 우측에 발생하는 기생 커패시턴스를 불균일하게 하여 그리니쉬 현상을 방지함으로써 소자의 화상품질을 개선하고자 하는 액정표시소자를 제공하는데 그 목적이 있다.

발명의 구성 및 작용

- [0046] 상기와 같은 목적을 달성하기 위한 본 발명의 액정표시소자는 제 1 기관 상에 서로 수직교차하여 서브-픽셀을 정의하는 게이트 배선 및 데이터 배선과, 상기 두 배선의 교차 지점에 배치되는 박막트랜지스터와, 상기 박막트랜지스터에 연결되는 화소전극과, 상기 게이트 배선에 평행하는 공통배선에 연결되며, 서브-픽셀의 좌우측 가장자리를 포함한 소정 부위에 형성되는 공통전극과, 상기 제 1 기관과의 사이에 액정층을 구비하고 서로 대향합착된 제 2 기관으로 구성되는 액정표시소자에 있어서, 상기 서브-픽셀의 좌측에 배치되는 데이터 배선 및 이에 인접하는 공통전극 사이의 기생 커패시턴스가 상기 서브-픽셀의 우측에 배치되는 데이터 배선 및 이에 인접하는 공통전극 사이의 기생 커패시턴스보다 더 작은 것을 특징으로 한다.
- [0047] 이때, 서브-픽셀의 좌측에 배치되는 데이터 배선 및 이에 인접하는 공통전극 사이의 거리를 서브-픽셀 우측에 배치되는 데이터 배선 및 이에 인접하는 공통전극 사이의 거리보다 크게 형성하거나, 또는 서브-픽셀 좌측 가장자리에 배치되는 공통전극을 서브-픽셀 우측 가장자리에 배치되는 공통전극의 폭보다 작게 형성함으로써, 서브-픽셀의 좌측에 발생하는 기생 커패시턴스와 서브-픽셀의 우측에 발생하는 기생 커패시턴스를 불균일하게 하여 그리니쉬 현상을 방지하고자 함을 특징으로 한다.

- [0048] 이하, 첨부된 도면을 참조하여 본 발명에 의한 액정표시소자를 상세히 설명하면 다음과 같다.
- [0049] 먼저, 도 7 및 도 8을 참고로 하여 본 발명에 의한 IPS 모드(In-Plane Switching Mode) 액정표시소자를 설명하기로 한다.
- [0050] 도 7은 본 발명의 제 1 실시예에 의한 IPS 모드 액정표시소자의 평면도이고, 도 8은 도7의 II-II'선상에서의 절단면도이다.
- [0051] 본 발명에 의한 IPS 모드 액정표시소자의 TFT 어레이 기판(111)에는, 도 7 및 도 8에 도시된 바와 같이, 일렬로 배치된 복수개의 게이트 배선(112)과, 상기 게이트 배선(112)과 수직으로 교차되어 R,G,B의 서브-픽셀을 정의하는 데이터 배선(115)과, 상기 게이트 배선(112) 및 데이터 배선(115)의 교차지점에 형성되어 전압을 스위칭하는 박막트랜지스터(TFT)와, 상기 게이트 배선(112)에 평행하는 공통배선(125)과, 상기 공통배선(125)에 연결되어 서브-픽셀 내부에 복수개 형성되는 공통전극(124)과, 상기 공통전극(124)에 평행하게 형성되어 횡전계(E)를 발생시키며 상기 박막트랜지스터의 드레인 전극(115b)에 콘택되는 화소전극(117)이 형성되는바, 상기 서브-픽셀의 좌우측 가장자리에 위치하는 공통전극(124)의 폭을 서로 다르게 형성하여 서브-픽셀 좌우측에 발생하는 기생 커패시턴스(Cdc)를 불균일하게 하는 것을 특징으로 한다.
- [0052] 즉, 서브-픽셀 좌측 가장자리에 배치되는 공통전극(124)의 폭(W')을 상기 서브-픽셀 우측 가장자리에 배치되는 공통전극(124)의 폭(W)보다 작게 형성하여, 서브-픽셀 좌우측의 기생 커패시턴스를 불균일하게 한다.
- [0053] 이 경우, 서브-픽셀의 좌측에 배치되는 데이터 배선(115) 및 이에 인접하는 공통전극(124) 사이의 기생 커패시턴스보다, 서브-픽셀의 우측에 배치되는 데이터 배선(115) 및 이에 인접하는 공통전극(124) 사이의 기생 커패시턴스가 더 커지게 되는데, 이로인해, R,G,B 화소영역 내에서 커플링 현상이 서로 상쇄되어 전체적으로 공통전압이 증폭되지 않게 된다.
- [0054] 한편, 서브-픽셀 좌우측에 배치되는 공통전극의 폭을 불균일하게 형성하지 않고, 서브-픽셀의 좌우측에 배치되는 데이터 배선 및 이에 인접하는 공통전극 사이의 거리를 불균일하게 함으로써, 서브-픽셀 좌우측에 발생하는 기생 커패시턴스(Cdc)를 불균일하게 할 수도 있다. 즉, 서브-픽셀의 좌측에 배치되는 데이터 배선 및 이에 인접하는 공통전극 사이의 거리(D')를 서브-픽셀 우측에 배치되는 데이터 배선 및 이에 인접하는 공통전극 사이의 거리(D)보다 더 크게 하는 것이다.
- [0055] 물론, 공통전극의 폭도 불균일하게 형성함과 동시에, 데이터 배선 및 이에 인접하는 공통전극 사이의 거리도 불균일하게 하여 그 효과를 증대시킬 수 있을 것이다.
- [0056] 이때, 상기 박막트랜지스터(TFT)는 상기 게이트 배선(112)에서 분기되는 게이트 전극(112a)과, 상기 게이트 전극(112a)을 포함한 전면에 형성된 게이트 절연막(113)과, 상기 게이트 전극(112a) 상부의 게이트 절연막(113)상에 형성된 반도체층(114)과, 상기 데이터 배선(115)에서 분기되어 상기 반도체층(114) 양 끝에 각각 형성되는 소스 전극(115a) 및 드레인 전극(115b)으로 구성된다.
- [0057] 그리고, 상기 화소전극(117)과 공통전극(124)은 화소영역 내에서 복수개 형성되어 서로 교번하도록 형성되어 횡전계(E)를 형성하는데, 상기 공통전극(124)은 일체형으로 형성되어 상기 공통배선(125)으로부터 Vcom 신호를 전달받고, 상기 화소전극(117)은 일체형으로 형성되어 드레인 전극(115b)으로부터 화소신호를 전달받는다.
- [0058] 한편, 상기 게이트 배선(112)과 데이터 배선(115) 사이의 전면에는 게이트 절연막(113)이 개재되어 두층을 서로 절연시키고, 상기 데이터 배선과 화소전극 사이에는 보호막이 개재되어 두층을 서로 절연시키는데, 통상적으로 공통배선(125) 및 공통전극(124)은 상기 게이트 배선(112)과 동일층에 형성된다. 소자에 따라서는, 공통배선(125)을 게이트 배선과 동일층에 구비하고, 공통전극은 화소전극과 동일층에 구비하기도 하는데, 이경우에도 서브-픽셀의 좌우측 가장자리에 구비되는 공통전극은 게이트 배선과 동일층에 형성한다. 따라서, 서브-픽셀의 좌우측 가장자리에 구비되는 공통전극은 게이트 절연막을 사이에 두고 상기 데이터 배선과 인접하게 된다.
- [0059] 따라서, 서브-픽셀의 좌우측 가장자리에 구비되는 공통전극(124)과, 이에 인접하는 데이터 배선(115)과, 공통전극과 데이터 배선을 절연시키는 게이트 절연막(113)에 의해 기생 커패시턴스(Cdc)가 발생하게 되는 것이다.
- [0060] 한편, 상기와 같은 IPS 모드 이외에도 FFS 모드에 본 발명을 적용할 수 있는데, 도 9 및 도 10을 참고로 하여 서술하기로 한다.
- [0061] 도 9는 본 발명의 제 2 실시예에 의한 FFS 모드(Fringe Field Switching Mode) 액정표시소자의 평면도이고, 도 10은 도 10의 III-III'선상에서의 절단면도이다.

- [0062] 본 발명에 의한 FFS 모드 액정표시소자의 TFT 어레이 기관(511)에는, 도 9 및 도 10에 도시된 바와 같이, 불투명한 금속으로 형성되고 서로 수직교차하여 서브-픽셀을 정의하는 게이트 배선(512) 및 데이터 배선(515)과, 상기 두 배선의 교차지점에서 전압의 온/오프를 스위칭하는 박막트랜지스터(TFT)와, 상기 게이트 배선(512)에 평행하게 배치되는 공통배선(525)과, 상기 공통배선에 콘택되고 투명한 금속으로 형성되어 각 서브-픽셀 내부에 통자로 형성된 공통전극(524)과, 상기 박막트랜지스터에 연결되고 일정한 형태의 슬릿(560)을 포함하며 상기 공통전극 상부에 오버랩되는 화소전극(517)이 형성되어 있는바, 서브-픽셀의 좌우측에 배치되는 데이터 배선 및 이에 인접하는 공통전극 사이의 거리를 불균일하게 함으로써, 서브-픽셀 좌우측에 발생하는 기생 커패시턴스(Cdc)를 불균일하게 하는 것을 특징으로 한다.
- [0063] 즉, 서브-픽셀의 좌측에 배치되는 데이터 배선(515) 및 이에 인접하는 공통전극(524) 사이의 거리(d')를 서브-픽셀 우측에 배치되는 데이터 배선(515) 및 이에 인접하는 공통전극(524) 사이의 거리(d)보다 더 크게 형성하는 것이다.
- [0064] 이 경우, 서브-픽셀의 좌측에 배치되는 데이터 배선(515) 및 이에 인접하는 공통전극(524) 사이의 기생 커패시턴스보다, 서브-픽셀의 우측에 배치되는 데이터 배선(515) 및 이에 인접하는 공통전극(524) 사이의 기생 커패시턴스가 더 커지게 되는데, 이로 인해, R,G,B 화소영역 내에서 커플링 현상이 서로 상쇄되어 전체적으로 공통전압이 증폭되지 않게 되고, 결국 그리니쉬 현상이 방지된다.
- [0065] 이때, 공통전극(524)은 공통배선(525)에 콘택되어 Vcom신호를 전달받고, 화소전극(517)은 박막트랜지스터를 통과한 픽셀전압을 전달받는데, 슬릿(560)을 통해 상기 공통전극(524)과 화소전극(517) 사이에 프린지 필드가 발생하게 된다.
- [0066] 한편, 상기 게이트 배선(512)과 데이터 배선(515) 사이의 전면에는 게이트 절연막(513)이 개재되므로, 서브-픽셀의 좌우측 가장자리에 구비되는 공통전극(524)과, 이에 인접하는 데이터 배선(515)과, 공통전극과 데이터 배선을 절연시키는 게이트 절연막(513)에 의해 기생 커패시턴스(Cdc)가 발생하게 되는데, 서브-픽셀의 좌우측 가장자리에 배치되는 공통전극과 이에 인접하는 데이터 배선의 거리가 서로 불균일하므로 기생 커패시턴스도 불균일해진다.
- [0067] 상기와 같은, IPS 모드 TFT 어레이 기관 및 FFS 모드 어레이 기관은, 도시하지는 않았으나, 액정층을 사이에 두고 컬러필터층 어레이 기관에 대향합착되는데, 상기 컬러필터층 어레이 기관에는 서브-픽셀 가장자리에 형성되어 빛샘을 방지하는 블랙 매트릭스와, 상기 블랙 매트릭스 상에 색상을 구현하기 위한 R,G,B의 컬러필터층이 형성된다.
- [0068] 이때, 상기 R,G,B의 컬러필터층은 R 컬러필터층, G 컬러필터층, 및 B 컬러필터층이 각 서브-픽셀 단위로 형성되는데, 통상적으로, R,G,B 순서대로 배열된다.
- [0069] 이러한 액정표시소자를 카운터 패턴으로 구동하는 경우, 도 11a 및 도 11b에 도시된 바와 같이, 수평 방향으로 도트 인버전 방식에 의해 정극성(+), 부극성(-)의 데이터 전압을 인가하고 수직방향으로 도트 인버전 방식에 의해 정극성, 부극성의 데이터 전압을 인가하는데, 제 N 번째 라인의 화이트(W) 및 블랙(B)이 제 N+1 번째 라인의 화이트(W)와 블랙(B)과 교차되게 구동한다.
- [0070] 이때, 화이트를 표시하고자 하는 경우, R,G,B 서브-픽셀에 대해 도트 인버전 방식에 의해 높은 레벨의 정극성(+), 부극성(-), 정극성(+)의 전압을 인가하고, 블랙을 표시하고자 하는 경우, R,G,B 서브-픽셀 모두에 대해 낮은 레벨의 전압을 인가하거나 또는 전압을 인가하지 않는다.
- [0071] 상기 데이터 전압(Vdata)은 AC(Alternating current, 교류)로 인가하여 정극성(+), 부극성(-)의 전압을 교차인가하고, 데이터 전압의 레벨을 달리하여 블랙(B, Black), 화이트(W, White)를 표시하며, 공통신호(Vcom1)는 DC(직류)로 인가한다. 상기 데이터 전압과 공통전압의 전위차에 의해 액정층의 구동이 결정된다.
- [0072] 구체적으로, 도 11a에 도시된 바와 같이, 제 N 라인의 R서브-픽셀에 있어서, 정극성(+) 전압이 흐르는 왼쪽 데이터 배선 및 공통전극 사이에 발생하는 기생 커패시턴스가, 부극성(-) 전압이 흐르는 오른쪽 데이터 배선 및 공통전극 사이에 발생하는 기생 커패시턴스보다 더 약해서, 부극성(-) 특성의 R 서브-픽셀이 된다.
- [0073] 그리고, 제 N 라인의 G서브-픽셀에 있어서, 부극성(-) 전압이 흐르는 왼쪽 데이터 배선 및 공통전극 사이에 발생하는 기생 커패시턴스가, 정극성(+) 전압이 흐르는 오른쪽 데이터 배선 및 공통전극 사이에 발생하는 기생 커패시턴스보다 더 약해서, 정극성(+) 특성의 G 서브-픽셀이 된다.
- [0074] 이때, R 서브-픽셀에서의 부극성 특성의 기생 커패시턴스와, G서브-픽셀에서의 정극성 특성의 기생 커패시턴스

가 서로 상쇄된다.

- [0075] 그리고, 제 N 라인의 B서브-픽셀에 있어서는, 정극성(+) 전압이 흐르는 왼쪽 데이터 배선 및 공통전극 사이에만 기생 커패시턴스가 발생하고, 기준 전압이 흐르는 오른쪽 데이터 배선 및 공통전극 사이에는 커플링 현상이 발생하지 않는데, 왼쪽 데이터 배선과 공통전극 사이의 기생 커패시턴스가 무시할 수 있을 정도로 약하다.
- [0076] 따라서, 제 N 라인 전체에 있어서, 공통전극의 전압이 증폭되지 않으므로 G 서브-픽셀에 인가되는 데이터 전압과 공통전압의 전압차와 R,B 서브-픽셀에 흐르는 데이터 전압과 공통전압의 전압차가 동일하게 되어 전체적으로 녹색이 밝아보이는 현상이 방지된다.
- [0077] 반대로, 제 N+1 번째 라인에 있어서도, 도 11b에 도시된 바와 같이, R,G 서브-픽셀에서의 커플링 현상에 의한 기생 커패시턴스는 서로 상쇄되고, B서브-픽셀에서 부극성(-) 전압이 흐르는 왼쪽 데이터 배선 및 이에 인접하는 공통전극 사이에 발생하는 커플링 현상에 의해 공통전압의 진폭이 증폭될 것인데, 본 발명의 경우 서브-픽셀의 왼쪽 데이터 배선과 이에 인접하는 공통전극 사이에 발생하는 기생 커패시턴스는 무시할 수 있을 정도로 약하기 때문에 공통전압이 증폭되기에는 역부족이다. 결국, 공통전압이 쉬프트되지 않게 되므로, G 서브-픽셀에 인가되는 데이터 전압과 공통전압의 전압차와 R,B 서브-픽셀에 흐르는 데이터 전압과 공통전압의 전압차가 동일하게 되어 전체적으로 녹색이 밝아보이는 현상이 방지된다.
- [0078] 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
- [0079] 즉, 상기에서는 IPS 모드 액정표시소자의 화소전극 및 공통전극 그리고, FFS모드 액정표시소자의 화소전극 슬릿을 세로 방향(데이터 배선 방향)으로 형성하는 것에 한정하여 설명하였으나, 가로 방향(게이트 배선 방향)으로 형성하는 것도 가능할 것이다.
- [0080] 그리고, 상기 실시예에서는 IPS 모드 및 FFS모드 액정표시소자에 한정하여 설명하였으나, 이에 한정하지 않고 서브-픽셀 가장자리에 공통전극이 구비되고, 상기 공통전극과 인접하는 데이터 배선 사이에 기생 커패시턴스가 발생하여 그리니쉬 문제점을 일으키는 모든 화상표시소자에 적용가능할 것이다.

발명의 효과

- [0081] 상기와 같은 본 발명에 의한 액정표시소자는 다음과 같은 효과가 있다.
- [0082] 서브-픽셀의 좌측에 배치되는 데이터 배선 및 이에 인접하는 공통전극 사이의 기생 커패시턴스를 서브-픽셀의 우측에 배치되는 데이터 배선 및 이에 인접하는 공통전극 사이의 기생 커패시턴스보다 더 작게 함으로써, 데이터 배선과 이에 인접하는 공통전극 사이의 커플링 현상에 의해 공통전압이 쉬프트되는 것을 방지할 수 있다.
- [0083] 따라서, G 서브-픽셀에 인가되는 데이터 전압과 공통전압의 전압차와 R,B 서브-픽셀에 흐르는 데이터 전압과 공통전압의 전압차가 동일하게 되어 전체적으로 녹색이 밝아보이는 그리니쉬 현상이 방지된다. 결국, 소자의 화상 품질이 향상된다.


도면의 간단한 설명

- [0001] 도 1은 종래 기술에 의한 IPS 모드 액정표시소자의 평면도.
- [0002] 도 2는 도 1의 I-I'선상에서의 절단면도.
- [0003] 도 3은 카운터 패턴으로 구동된 액정표시소자의 평면도.
- [0004] 도 4는 버티컬 패턴으로 구동된 액정표시소자의 평면도.
- [0005] 도 5a 및 도 5b는 종래 기술에 의한 카운터 패턴 구동을 설명하기 위한 도면.
- [0006] 도 6a 및 도 6b는 종래 기술에 의한 카운터 패턴 구동을 설명하기 위한 타이밍도.
- [0007] 도 7은 본 발명의 제 1 실시예에 의한 IPS 모드 액정표시소자의 평면도.
- [0008] 도 8은 도 7의 II-II'선상에서의 절단면도.
- [0009] 도 9는 본 발명의 제 2 실시예에 의한 FFS 모드 액정표시소자의 평면도.


- [0010] 도 10은 도 10의 III-III' 선상에서의 절단면도.
- [0011] 도 11a 및 도 11b는 본 발명에 의한 카운터 패턴 구동을 설명하기 위한 도면.
- [0012] *도면의 주요 부분에 대한 부호설명
- [0013] 112 : 게이트 배선 112a : 게이트 전극
- [0014] 113 : 게이트 절연막 114 : 반도체층
- [0015] 115 : 데이터 배선 115a : 소스 전극
- [0016] 115b : 드레인 전극 116 : 보호막
- [0017] 117 : 화소전극 124 : 공통전극
- [0018] 125 : 공통배선 560 : 슬릿

도면

도면1



도면2




도면3

R	G	B		R	G	B		R	G	B	
			R	G	B			R	G	B	
R	G	B		R	G	B		R	G	B	
			R	G	B			R	G	B	


도면4

R	G	B		R	G	B		R	G	B	
R	G	B		R	G	B		R	G	B	
R	G	B		R	G	B		R	G	B	
R	G	B		R	G	B		R	G	B	


도면5a




도면5b




도면6a




도면6b




도면7




도면8




도면9



도면10



도면11a



专利名称(译)	液晶显示装置		
公开(公告)号	KR101212146B1	公开(公告)日	2012-12-14
申请号	KR1020050123064	申请日	2005-12-14
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	LEE DO YOUNG		
发明人	LEE,DO YOUNG		
IPC分类号	G02F1/1343		
CPC分类号	G02F1/136286 G02F1/134363 G02F2001/13606		
代理人(译)	金勇 新昌		
其他公开文献	KR1020070063127A		
外部链接	Espacenet		

摘要(译)

本发明子的寄生电容和副生成的像素的左侧涉及一种液晶显示装置，以防止上的像素格林威治断裂现象的右侧产生的非均匀的寄生电容，特别是彼此在第一基板上垂直穿过设置在所述栅极线和所述数据线和所述两条线限定的像素，并连接至薄膜晶体管的像素电极的交叉处的子薄膜晶体管，以及被连接到公共线平行于栅极布线在公共电极和形成在包括像素的右边缘和左边缘和相对的第二基板的预定区域在所述第一基板之间具有液晶层的分液晶显示元件相互粘合，子设置在像素左侧的数据线与与其相邻的公共电极之间的寄生电容小于子电容器之间的寄生电容。小于设置在右侧的数据线和与其相邻的公共电极之间的寄生电容。

